TWI717097B - 多層結構及其製作方法 - Google Patents
多層結構及其製作方法 Download PDFInfo
- Publication number
- TWI717097B TWI717097B TW108141007A TW108141007A TWI717097B TW I717097 B TWI717097 B TW I717097B TW 108141007 A TW108141007 A TW 108141007A TW 108141007 A TW108141007 A TW 108141007A TW I717097 B TWI717097 B TW I717097B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- multilayer structure
- conductive layers
- layers
- width
- Prior art date
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
一種多層結構,包括一基板以及多個次堆疊。次堆疊分別沿著第一方向延伸,並沿著第二方向排列於基板的一上表面上。各個次堆疊包括沿著一第三方向交替堆疊於上表面上的多個絕緣層以及多個圖案化犧牲層、沿著第三方向與絕緣層交替堆疊於上表面上的多個導電層、以及沿著第三方向延伸的多個層間連接件。其中,圖案化犧牲層具有第一側及相對於第一側的第二側,導電層包括對應於第一側的多個第一側導電層以及對應於第二側的多個第二側導電層。其中,層間連接件電性連接且直接接觸於對應的導電層。第一方向、第二方向及第三方向互相交叉。
Description
本發明是有關於一種多層結構及其製作方法,且特別是有關於一種用於半導體裝置的多層結構及其製作方法。
在一半導體裝置之中或者在不同的半導體裝置之間,通常需要透過多層結構之中的層間連接件進行元件之間的電性連接。一般而言,多層結構包括交替堆疊於基板上的多個導電層及多個絕緣層,由導電材料所形成的層間連接件則沿著垂直方向延伸,電性連接於特定的導電層。然而,隨著多層結構的層數的需求增加,所需耗費的導電材料亦隨之增加,製程亦更於繁複,如此恐使製造成本大為提升。
因此,有需要提出一種先進的多層結構及其製作方法以解決習知技術所面臨的問題。
本發明係有關於一種多層結構及其製作方法。由於可藉由同一導體製程一併形成多個導電層以及多個層間連接件,本案的製程方法可降低製程的複雜程度並減少成本。
根據本發明一方面,提出一種多層結構。多層結構包括一基板以及多個次堆疊。次堆疊分別沿著第一方向延伸,並沿著第二方向排列於基板的一上表面上。各個次堆疊包括沿著一第三方向交替堆疊於上表面上的多個絕緣層以及多個圖案化犧牲層、沿著第三方向與絕緣層交替堆疊於上表面上的多個導電層、以及沿著第三方向延伸的多個層間連接件。其中,圖案化犧牲層具有第一側及相對於第一側的第二側,導電層包括對應於第一側的多個第一側導電層以及對應於第二側的多個第二側導電層。其中,層間連接件電性連接且直接接觸於對應的導電層。第一方向、第二方向及第三方向互相交叉。
根據本發明一方面,提出一種多層結構的製作方法。方法包括下列步驟。首先,提供一基板,基板具有一上表面。接著,在基板的上表面上形成一疊層本體,其中疊層本體包括交替堆疊於上表面上的複數個絕緣層及複數個犧牲層。然後,形成複數個垂直開口,垂直開口穿過部分的絕緣層及犧牲層。形成複數個溝槽,溝槽穿過疊層本體並暴露絕緣層中的最下層絕緣層。移除部分的犧牲層,並在犧牲層被移除的位置形成複數個側向開口,其中剩餘的犧牲層形成複數個圖案化犧牲層。此後,填充一導電材料於垂直開口以及側向開口中,以在垂直開口中形成複數個層間連接件,並在側向開口中形成複數個導電層,其中層間連接件、導電層、圖案化犧牲層及絕緣層構成複數
個次堆疊,其中次堆疊分別沿著一第一方向延伸,並沿著一第二方向排列於基板的該上表面上,且層間連接件是沿著一第三方向延伸,其中第一方向、第二方向及第三方向互相交叉。其中,圖案化犧牲層具有複數個第一側及相對於第一側的複數個第二側,導電層包括對應於第一側的複數個第一側導電層以及對應於第二側的複數個第二側導電層。其中,層間連接件電性連接且直接接觸於對應的導電層。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
100、200、300:多層結構
101、301:基板
101a:上表面
102、202、302、1021、1022、1023、1024、1025、1026、1027、1028、1029:絕緣層
104、1041、1042、1043、1044、1045、1046、1047、1048:犧牲層
104t、204t、1041t、1042t、1043t、1044t、1045t、1046t、1047t、1048t:圖案化犧牲層
112:第一初始遮罩
112p:第一初始遮罩開口
114:第一初始通孔
116:第二初始遮罩
116p:第二初始遮罩開口
118:第二初始通孔
120:第三初始遮罩
120p:第三初始遮罩開口
122:第三初始通孔
124:回蝕開口
126、226、326:保護層
128a:第一平坦層
128b:第二平坦層
130:蝕刻遮罩
130p:蝕刻遮罩開口
132:第一蝕刻通孔
134:第二蝕刻通孔
136:圖案化遮罩
136p:圖案化遮罩開口
138:溝槽
140a:垂直開口
140b:側向開口
142:障蔽層
144’:導電材料
144a、244a、344a:層間連接件
144b、244b、344b:導電層
144bB、244bB:第二側導電層
144bF、244bF:第一側導電層
146:修整遮罩
146p:修整遮罩開口
150、250:氧化物材料
250p:上開口
252、252A1、252A2、252C1、252C2、252H1、252H2:上通孔
254、354、2541、2542、2543、2544、2545、2546、2547、2548、2549:導線
301V:基板通孔
353:絕緣材料層
370A、370B、370C:晶片
A、B、C、D、E、F、G、F、H、I、II、III、IV、V、VI、VII、VIII、IX、X、XI、XII、XIII、XIV、AIV、BIV、CIV、DIV:位置
EN:蝕刻對數
IP:信號輸入端
OP:信號輸出端
L1:第一長度
L2:第二長度
P1:第一蝕刻路徑
P2:第二蝕刻路徑
R1、R2、R3:接觸區域
S1’:疊層本體
SS1’:次疊層本體
SS1、SS2、SS3、SS4、ST1、ST2、ST3、ST4、SU:次堆疊
MN:座標
W1、W2、W3、W4:座標
第1A繪示依照本揭露一實施例的多層結構的製作方法的上視圖。
第1B圖繪示沿著第1A圖的1B-1B’連線的剖面圖。
第2A圖繪示接續於第1A圖的多層結構的製作方法的上視圖。
第2B圖繪示沿著第2A圖的2B-2B’連線的剖面圖。
第3圖繪示接續於第2B圖的多層結構的製作方法的剖面圖。
第4圖繪示接續於第3圖的多層結構的製作方法的剖面圖。
第5圖繪示接續於第4圖的多層結構的製作方法的剖面圖。
第6圖繪示接續於第5圖的多層結構的製作方法的剖面圖。
第7圖繪示接續於第6圖的多層結構的製作方法的剖面圖。
第8圖繪示接續於第7圖的多層結構的製作方法的剖面圖。
第9圖繪示接續於第8圖的多層結構的製作方法的剖面圖。
第10A圖繪示接續於第9圖的多層結構的製作方法的上視圖。
第10B圖繪示接續於第9圖的多層結構的製作方法的剖面圖。
第11圖繪示接續於第10B圖的多層結構的製作方法的剖面圖。
第12圖繪示接續於第11圖的多層結構的製作方法的剖面圖。
第13圖繪示接續於第12圖的多層結構的製作方法的剖面圖。
第14圖繪示接續於第13圖的多層結構的製作方法的剖面圖。
第15圖繪示接續於第14圖的多層結構的製作方法的剖面圖。
第16圖繪示接續於第15圖的多層結構的製作方法的剖面圖。
第17A圖繪示接續於第16圖的多層結構的製作方法的上視圖。
第17B圖繪示接續於第16圖的多層結構的製作方法的剖面圖。
第18圖繪示接續於第17B圖的多層結構的製作方法的剖面圖。
第19圖繪示接續於第18圖的多層結構的製作方法的剖面圖。
第20圖繪示接續於第19圖的多層結構的製作方法的剖面圖。
第21圖繪示接續於第20圖的多層結構的製作方法的剖面圖。
第22A圖繪示接續於第21圖的多層結構的製作方法的上視圖。
第22B圖繪示接續於第21圖的多層結構的製作方法的剖面圖。
第23A圖繪示接續於第22A圖的多層結構的製作方法的上視圖。
第23B圖繪示接續於第22B圖的多層結構的製作方法的剖面圖。
第24圖繪示接續於第23B圖的多層結構的製作方法的剖面圖。
第25A圖繪示接續於第24圖的多層結構的製作方法的上視圖。
第25B圖繪示接續於第24圖的多層結構的製作方法的剖面圖。
第25C圖繪示接續於第24圖的多層結構的製作方法的剖面圖。
第26A圖繪示依照本發明又一實施例之多層結構在形成上通孔之後的上視圖。
第26B圖繪示沿著第26A圖的26B-26B’連線的剖面圖。
第27A圖繪示接續於第26A圖的多層結構200的製作方法的上視圖。
第27B圖繪示沿著第27A圖的27B-27B’連線的剖面圖。
第27C圖繪示第27A圖的簡化立體圖。
第28圖繪示依照本發明又一實施例之多層結構的剖面圖。
第1A~25C圖繪示依照本揭露一實施例的多層結構100的製作方法的上視圖及剖面圖。
第1A繪示依照本揭露一實施例的多層結構100的製作方法的上視圖。第1B圖繪示沿著第1A圖的1B-1B’連線的剖面圖。
請同時參照第1A及1B圖,提供一基板101,並在基板101的上表面101a上形成一疊層本體S1’。疊層本體S1’包括(例如是藉由沉積製程)交替堆疊於基板101之上表面101a上的多個絕緣層102及多個犧牲層104。在本實施例中,絕緣層102有9層,由下至上分別為絕緣層1021~1029,犧牲層104有8層,由下至上分別為犧牲層1041~1048,然本發明並不以此為限,在其他實施例中可視需求調整絕緣層102及犧牲層104的層數。在本實施例中,最底層的絕緣層1021具有較其他絕緣層1022~1029更大的厚度,然本發明並不
以此為限。
在一些實施例中,基板101可為矽基板或其他合適的基板,基板101可電性連接於互補式金屬氧化物半導體(CMOS)(未繪示)或其他合適的元件。絕緣層102可由氧化物所形成,例如是二氧化矽(SiO2)。犧牲層104可由氮化物所形成,例如是氮化矽(SiN)。
在第1A圖中,疊層本體S1’中所標示的數字0~7表示後續製程的第三初始通孔122(繪示於第10B圖中)所穿過的絕緣層102與犧牲層104對(pair)的數量,類似地,第三初始通孔122(繪示於第10B圖中)所穿過的絕緣層102與犧牲層104對(pair)的數量在第1B圖中以蝕刻對數EN為0~7表示。第三初始通孔122(繪示於第10B圖中)例如是沿著基板101之上表面101a的法線方向延伸。在本實施例中,第三初始通孔122(繪示於第10B圖中)的預定位置形成排列為A~H列、I~VIII行的陣列。舉例而言,第A列第II行的第三初始通孔122(繪示於第10B圖中)的預定位置標示為1,表示第A列第II行的第三初始通孔122(繪示於第10B圖中)穿過1對絕緣層102與犧牲層104,亦即是穿過最上層的絕緣層1029及犧牲層1048;第A列第IV行的第三初始通孔122(繪示於第10B圖中)的預定位置標示為3,表示第A列第IV行的第三初始通孔122(繪示於第10B圖中)穿過3對絕緣層102與犧牲層104,亦即是穿過絕緣層1029、1028、1027及犧牲層1048、1047、1046。然而,本發明並不以此為限,在其他實施例中初始通孔所穿過的絕緣層102與犧牲層104對的數量可依設計需求而有所不同。
第1B圖中,座標MN表示第三初始通孔122(繪示於第10B圖中)的預定位置AI~AVIII。例如,當座標MN為AIII時表示對應於第A列第III行的第三初始通孔122(繪示於第10B圖中)的預定位置,此時預定的蝕刻對數EN為2,表示第三初始通孔122(繪示於第10B圖中)將穿過2對絕緣層102及犧牲層104,亦即是穿過絕緣層1029、1028、1027、1026及犧牲層1048、1047、1046、1045。例如,當座標MN為AV時表示對應於第A列第V行的第三初始通孔122(繪示於第10B圖中)的預定位置,此時預定的蝕刻對數EN為2,表示第三初始通孔122(繪示於第10B圖中)將穿過2對絕緣層102及犧牲層104,亦即是穿過絕緣層1029、1028及犧牲層1048、1047。
第2A圖繪示接續於第1A圖的多層結構100的製作方法的上視圖。第2B圖繪示沿著第2A圖的2B-2B’連線的剖面圖。
請同時參照第2A及2B圖,在疊層本體S1’上形成第一初始遮罩112,並形成穿過第一初始遮罩112的多個第一初始遮罩開口112p。在第2B圖中,第一初始遮罩開口112p對應於座標MN為AII、AIV、AVI及AVIII的位置。第一初始遮罩112例如是由光阻材料所形成。
第3圖繪示接續於第2B圖的多層結構100的製作方法的剖面圖。
請參照第3圖,透過第一初始遮罩開口112p藉由一蝕刻製程移除一對(20對)絕緣層102與犧牲層104,以形成暴露絕緣層1028
的多個第一初始通孔114。在一些實施例中,各對絕緣層102與犧牲層104對於所進行的蝕刻製程將具有一致的蝕刻時間。
第4圖繪示接續於第3圖的多層結構100的製作方法的剖面圖。
請參照第4圖,移除第一初始遮罩112。
第5圖繪示接續於第4圖的多層結構100的製作方法的剖面圖。
請參照第5圖,在疊層本體S1’上形成第二初始遮罩116,並形成穿過第二初始遮罩116的多個第二初始遮罩開口116p。在本實施例中,第二初始遮罩116覆蓋一部分的第一初始通孔114(例如是對應於座標MN為AII與AVI的位置),暴露其他部分的第一初始通孔114(例如是對應於座標MN為AIV與AVIII的位置),並暴露部分的絕緣層1029(例如是對應於座標MN為AIII與AVII的位置)。
第6圖繪示接續於第5圖的多層結構100的製作方法的剖面圖。
請參照第6圖,透過第二初始遮罩開口116p藉由一蝕刻製程移除2對(21對)絕緣層102與犧牲層104,以形成暴露絕緣層1026或1027的多個第二初始通孔118。例如,在位置AIII及AVII的第二初始通孔118暴露絕緣層1026,在位置AIV及AVIII的第二初始通孔118暴露絕緣層1027。
第7圖繪示接續於第6圖的多層結構100的製作方法的剖面圖。
請參照第7圖,移除第二初始遮罩116,進一步形成暴露絕緣層1028的多個第二初始通孔118。例如,在位置AII及AVI的第二初始通孔118暴露絕緣層1026。
第8圖繪示接續於第7圖的多層結構100的製作方法的剖面圖。
請參照第8圖,在疊層本體S1’上形成第三初始遮罩120,並形成穿過第三初始遮罩120的多個第三初始遮罩開口120p。在本實施例中,第三初始遮罩120覆蓋一部分的第二初始通孔118(例如是對應於座標MN為AII~AIV的位置),暴露其他部分的第二初始通孔118(例如是對應於座標MN為AVI~AVIII的位置),並暴露部分的絕緣層1029(例如是對應於座標MN為AV的位置)。
第9圖繪示接續於第8圖的多層結構100的製作方法的剖面圖。
請參照第9圖,透過第三初始遮罩開口120p藉由一蝕刻製程移除4對(22對)絕緣層102與犧牲層104,以形成暴露絕緣層1022、1023、1024或1025的多個第三初始通孔122。例如,在位置AV的第三初始通孔122暴露絕緣層1025,在位置AVI的第三初始通孔118暴露絕緣層1024,在位置AVII的第三初始通孔118暴露絕緣層1023,在位置AVIII的第三初始通孔118暴露絕緣層1022。
第10A圖繪示接續於第9圖的多層結構100的製作方法的上視圖。第10B圖繪示接續於第9圖的多層結構100的製作方法的剖面圖,其中第10B圖繪示沿著第10A圖的10B-10B’連線的剖面圖。
請同時參照第10A及10B圖,移除第三初始遮罩120,進一步形成暴露絕緣層1026~1028的多個第三初始通孔122。例如,在位置AII的第三初始通孔122暴露絕緣層1028,在位置AIII的第三初始通孔122暴露絕緣層1027,在位置AIV的第三初始通孔122暴露絕緣層1026。多個第三初始通孔122是用於形成後續製程的層間連接件144a(繪示於第22B圖中),初步定義出層間連接件144a(繪示於第22B圖中)之間的相對高度。
第11圖繪示接續於第10B圖的多層結構100的製作方法的剖面圖。
請參照第11圖,藉由一回蝕製程透過第三初始通孔122移除部分的犧牲層104,以形成多個回蝕開口124。此回蝕製程例如是藉由熱磷酸(H3PO4)所進行。
第12圖繪示接續於第11圖的多層結構100的製作方法的剖面圖。
請參照第12圖,藉由一沉積製程形成共形於回蝕開口124的保護層126。此沉積製程例如是原子層沉積(ALD)。保護層126例如是由介電材料所形成,介電材料例如是二氧化矽(SiO2)。
第13圖繪示接續於第12圖的多層結構100的製作方法的剖面圖。
請參照第13圖,藉由一沉積製程在保護層126上形成第一平坦層128a。第一平坦層128a例如是由有機介電材料所形成。接著,形成一蝕刻遮罩130於第一平坦層128a上,並形成多個暴露第一
平坦層128a的蝕刻遮罩開口130p。第一平坦層128a可提供蝕刻遮罩130一平坦的沉積表面,且蝕刻遮罩130可直接接觸於第一平坦層128a。蝕刻遮罩開口130p對應於後續製程之層間連接件144a(繪示於第22B圖中)的形成位置。在第13圖中,蝕刻遮罩開口130p對應於位置AI~AVIII。
第14圖繪示接續於第13圖的多層結構100的製作方法的剖面圖。
請參照第14圖,藉由一蝕刻製程透過蝕刻遮罩開口130p移除部分的第一平坦層128a,形成暴露保護層126的多個第一蝕刻通孔132。
第15圖繪示接續於第14圖的多層結構100的製作方法的剖面圖。
請參照第15圖,藉由一蝕刻製程透過第一蝕刻通孔132移除位於第一蝕刻通孔132下方的保護層126以及一層絕緣層102,形成暴露犧牲層104的多個第二蝕刻通孔134。
第16圖繪示接續於第15圖的多層結構100的製作方法的剖面圖。
請參照第16圖,移除蝕刻遮罩130。第二蝕刻通孔134之間可具有不同的深度,分別穿過部分的疊層本體S1’及保護層126。
第17A圖繪示接續於第16圖的多層結構100的製作方法的上視圖。第17B圖繪示接續於第16圖的多層結構100的製作方法的剖面圖,其中第17B圖繪示沿著第17A圖的17B-17B’連線的剖面圖。
請同時參照第17A及17B圖,藉由一沉積製程在保護層126上及第二蝕刻通孔134中形成第二平坦層128b。第二平坦層128b例如是由有機介電材料所形成。接著,形成一圖案化遮罩136於第二平坦層128b上,並形成多個暴露第二平坦層128b的圖案化遮罩開口136p。第二平坦層128b可提供圖案化遮罩136一平坦的沉積表面,且圖案化遮罩136可直接接觸於第二平坦層128b。在第17B圖中示例性繪示位置AIV、BIV、CIV、DIV。在基板101之上表面101a的法線方向上,圖案化遮罩開口136p與第二蝕刻通孔134並沒有重疊。
第18圖繪示接續於第17B圖的多層結構100的製作方法的剖面圖。
請參照第18圖,藉由一蝕刻製程透過圖案化遮罩開口136p移除部分的第二平坦層128b及疊層本體S1’,形成暴露絕緣層102中的最下層絕緣層1021的多個溝槽138,溝槽138沿著一第一方向(例如X方向)延伸,並沿著一第三方向(例如Z方向)穿過所有的犧牲層104,將疊層本體S1’分為沿著第二方向(例如Y方向)排列的多個次疊層本體(例如SS1’與SS2’)。第18圖示例性繪示其中的2個次疊層本體,然本發明並不以此為限。在一些實施例中,第一方向、第二方向與第三方向互相交叉,亦即第一方向、第二方向與第三方向之間分別具有一非平角,例如第一方向與第二方向之間的夾角可為90°,第二方向與第三方向之間的夾角可為90°,第一方向與第三方向之間的夾角可為90°。
第19圖繪示接續於第18圖的多層結構100的製作方法的剖面圖。
請參照第19圖,移除圖案化遮罩136及第二平坦層128b,暴露複數個垂直開口140a。垂直開口140a穿過部分的絕緣層102及犧牲層104,且垂直開口140a的底部暴露對應的犧牲層104。
第20圖繪示接續於第19圖的多層結構100的製作方法的剖面圖。
請參照第20圖,藉由一蝕刻製程透過垂直開口140a及溝槽138選擇性移除部分的犧牲層104,分別位於次疊層本體(例如SS1’與SS2’)之中間部分的犧牲層104則被保留下來,形成圖案化犧牲層104t(包括圖案化犧牲層1041t~1048t),犧牲層104被移除的位置因而在次疊層本體(例如SS1’與SS2’)中形成側向開口140b。此蝕刻製程例如是藉由熱磷酸之蝕刻劑所進行。
在一些實施例中,蝕刻製程可經由來自於溝槽138的側向的第一蝕刻路徑P1移除沒有鄰接於垂直開口140a的部分犧牲層104。例如,在第20圖的位置BIV上,沒有鄰接於垂直開口140a的部分犧牲層1041~1045是經由來自於溝槽138的側向的第一蝕刻路徑P1而被移除。
在一些實施例中,由於蝕刻劑可由垂直開口140a的上方流入,蝕刻製程不僅可經由來自於溝槽138的側向的第一蝕刻路徑P1,還可經由來自於垂直開口140a之垂直的第二蝕刻路徑P2,移除鄰接於垂直開口140a之底部的部分犧牲層104,而位於垂直開口140a之
側壁的保護層126可阻擋蝕刻劑的流入,故鄰接於保護層126的部分的犧牲層104沒有受到移除。例如,在第20圖的位置BIV上,鄰接於垂直開口140a的部分犧牲層1046是經由來自於溝槽138的側向的第一蝕刻路徑P1以及來自於垂直開口140a之垂直的第二蝕刻路徑P2而被移除。另外,鄰接於位置BIV及AIV之垂直開口140a的側壁上的保護層126的部分犧牲層1047與1048由於受到保護層126所保護而沒有被移除。
第21圖繪示接續於第20圖的多層結構100的製作方法的剖面圖。
請參照第21圖,在垂直開口140a及側向開口140b的側壁上沉積一障蔽層142,接著藉由一導體製程在垂直開口140a及側向開口140b中填入導電材料144’,且導電材料144’覆蓋次層疊本體(例如SS1’與SS2’)。導體製程可例如是化學氣相沉積(CVD)、原子層沉積(ALD)或電鍍。障蔽層142例如是鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鈦化鎢(WTi)或其他合適的材料。導電材料144’例如是鎢(W)、銅(Cu)或其他合適的材料。
第22A圖繪示接續於第21圖的多層結構100的製作方法的上視圖。第22B圖繪示接續於第21圖的多層結構100的製作方法的剖面圖,其中第22B圖繪示沿著第22A圖的22B-22B’連線的剖面圖。
請同時參照第22A及22B圖,移除位於垂直開口140a及側向開口140b之外的導電材料144’,形成位於垂直開口140a中的層間連接件144a以及位於側向開口140b之中的導電層144b,圖案化犧牲
層104t、導電層144b及絕緣層102構成沿著第二方向(例如Y方向)排列的多個次堆疊(例如SS1、SS2...等等)。由於層間連接件144a以及導電層144b是藉由同一導體製程所同時形成的一整體結構,層間連接件144a是直接接觸於位於下方的導電層144b,層間連接件144a與位於下方的導電層144b之間的接觸區域R1並沒有其他層(例如是障蔽層)的存在。
例如,在第22B圖的位置BIV中,層間連接件144a直接接觸於所對應的導電層1046,層間連接件144a與導電層1046為連續性的整體結構,層間連接件144a與導電層1046之間的接觸區域R1中並沒有其他層(例如是障蔽層)的存在。
根據本發明的一些實施例,圖案化犧牲層104t位於每個次堆疊(例如SS1、SS2...等等)的中間部分,每個圖案化犧牲層104t具有第一側FS及相對於第一側FS的第二側BS,對應於第一側FS的導電層144b稱作第一側導電層144bF,對應於第二側BS的導電層144b稱作第二側導電層144bB。在第二方向(例如Y方向),圖案化犧牲層104t位於第一側導電層144bF與第二側導電層144bB之間。
第23A圖繪示接續於第22A圖的多層結構100的製作方法的上視圖。第23B圖繪示接續於第22B圖的多層結構100的製作方法的剖面圖,其中第23B圖繪示沿著第23A圖的23B-23B’連線的剖面圖。
請同時參照第23A及23B圖,形成一修整遮罩146於保護層126上,並形成暴露最底部之絕緣層1021的多個修整遮罩開口
146p。在一些實施例中,修整遮罩開口146p是用於移除導電層144b的多餘部分,以避免短路。
第24圖繪示接續於第23B圖的多層結構100的製作方法的剖面圖。
請參照第24圖,藉由一蝕刻製程移除導電層144b的多餘部分。蝕刻製程例如是一等向蝕刻製程。
第25A圖繪示接續於第24圖的多層結構100的製作方法的上視圖。第25B圖繪示接續於第24圖的多層結構100的製作方法的剖面圖,其中第25B圖繪示沿著第25A圖的25B-25B’連線的剖面圖。第25C圖繪示接續於第24圖的多層結構100的製作方法的剖面圖,其中第25C圖繪示沿著第25A圖的25C-25C’連線的剖面圖。
請同時參照第25A~25C圖,移除修整遮罩146,此後氧化物材料150沉積於保護層126上、最底部的絕緣層1021上及導電層144b的多餘部分所被移除的位置中,形成多層結構100。換言之,氧化物材料150覆蓋次堆疊SS1、SS2、SS3與SS4,並填充次堆疊SS1、SS2、SS3與SS4之間的空間。第25A圖的上視圖中分別示例性繪示第一側導電層244bF及第二導電層244bB在第二方向(例如是Y方向)上的最大寬度,不同層間的第一側導電層244bF之寬度關係以及不同層間的第二導電層244bB之寬度關係請參照第25C圖理解。
根據本發明的一實施例,提供多層結構100。多層結構100包括一基板101以及設置於基板101之上表面101a上的多個次堆疊SS1~SS4。本實施例示例性繪示4個次堆疊,然本發明並不以此為限。
次堆疊SS1~SS4之間藉由氧化物材料150所分開。次堆疊SS1~SS4分別沿著一第一方向(例如X方向)延伸,且沿著第二方向(例如Y方向)排列於上表面101a上。每個次堆疊SS1~SS4包括多個絕緣層102、多個圖案化犧牲層104t、多個導電層144b、多個層間連接件144a、一保護層126及多個障蔽層142。
絕緣層102與圖案化犧牲層104t沿著一第三方向(例如Z方向)交替堆疊於上表面101a上。導電層144b與絕緣層102沿著一第三方向(例如Z方向)交替堆疊於上表面101a上。每個導電層144b與對應的圖案化犧牲層104t共平面。次堆疊SS1~SS4之最底部的絕緣層102可彼此連接。層間連接件144a穿過部分的次堆疊SS1~SS4,沿著第三方向(例如Z方向)延伸,且每個層間連接件144a的底部直接接觸於對應的導電層144b。由於層間連接件144a以及導電層144b是藉由同一導體製程所同時形成,每個層間連接件144a與對應的導電層144b可為一整體結構,層間連接件144a與對應的導電層144b之間的接觸區域R1並沒有其他層(例如是障蔽層)的存在。
根據本發明的一些實施例,圖案化犧牲層104t位於每個次堆疊(例如SS1、SS2、SS2、SS3)的中間部分。每個圖案化犧牲層104t具有第一側FS及相對於第一側FS的第二側BS。導電層144b包括多個第一側導電層144bF及多個第二側導電層144bB,其中對應於第一側FS的導電層144b是第一側導電層144bF,對應於第二側BS的導電層144b是第二側導電層144bB。在第二方向(例如Y方向),圖案化犧牲層104t位於第一側導電層144bF與第二側導電層144bB之間。
在一些實施例中,在第三方向(例如Z方向)上與層間連接件144a重疊的第一側導電層144bF(亦即是直接接觸於層間連接件144a的第一側導電層144bF)於第二方向(例如Y方向)上具有一第一寬度W1,在第三方向(例如Z方向)上與層間連接件144a沒有重疊的第一側導電層144bF(亦即是沒有接觸於層間連接件144a的第一側導電層144bF)於第二方向(例如Y方向)上具有一第二寬度W2,且第一寬度W1大於第二寬度W2。
類似地,在第三方向(例如Z方向)上與層間連接件144a重疊的第二側導電層144bB(亦即是直接接觸於層間連接件144a的第二側導電層144bB)於第二方向(例如Y方向)上具有一第三寬度W3,在第三方向(例如Z方向)上與層間連接件144a沒有重疊的第二側導電層144bB(亦即是沒有接觸於層間連接件144a的第二側導電層144bB)於第二方向(例如Y方向)上具有一第四寬度W4,且第三寬度W3大於第四寬度W4。
在一些實施例中,第一寬度W1可等於第三寬度W3,第二寬度W2可等於第四寬度W4。
在一些實施例中,第一側導電層144bF於第一方向(例如是X方向)上具有一第一長度L1,第二側導電層144bB於第一方向(例如是X方向)上具有一第二長度L2,第一長度L1可等於第二長度L2。
在一些實施例中,層間連接件144a的橫截面(例如是X方向與Y方向上的平面)可以是矩形、圓形、橢圓形、或任意形狀。
在一些實施例中,保護層126覆蓋最上層的絕緣層1029,並環繞層間連接件144a。保護層126可位於最上層的絕緣層1029與氧化物材料150之間。氧化物材料150可為相同於絕緣層102的材料,例如是二氧化矽。
在一些實施例中,除了直接連接於層間連接件144a的導電層144b之外,位於圖案化犧牲層104t之同一側的其他導電層144b在第二方向(例如Y方向)上具有相同寬度。
在一些實施例中,障蔽層142環繞層間連接件144a及導電層144b。障蔽層142可位於層間連接件144a與保護層126之間、圖案化犧牲層104t與導電層144b之間以及絕緣層102與層間連接件144a之間。
在本發明的一些實施例中,由於可藉由同一導體製程一併形成多個導電層144b(例如是8層的導電層144b)以及多個層間連接件144a,相較於需要多次沉積製程以形成障蔽層、導電層及層間連接件的比較例而言,本案的製程方法可降低製程的複雜程度,減少導電材料的用量,並降低成本。
第26A~27C圖繪示依照本發明又一實施例之多層結構200的製作方法的上視圖、剖面圖及立體圖。多層結構200的結構及製作過程是類似於多層結構100,其不同之處在於層間連接件244a的設計,以及在形成氧化物材料250之後形成導線254以傳送信號至多層結構200之中。多層結構200中相同或類似於多層結構100的元件是使用相同或類似的元件符號。部分詳細描述將不再重複。
第26A圖繪示依照本發明又一實施例之多層結構200在形成上通孔252之後的上視圖,第26B圖繪示沿著第26A圖的26B-26B’連線的剖面圖。
請同時參照第26A~26B圖,在形成氧化物材料250的步驟(類似於第25A~25C圖所示的步驟)之後,穿過位於保護層226上方的氧化物材料250,形成多個上開口250p,此後沉積導電材料於上開口250p中以形成多個上通孔252。
在一些實施例中,上通孔252可對應於部分的層間連接件244a,而不對應於所有的層間連接件244a,端視需求而定。因此,部分的層間連接件244a電性連接於上通孔252,其他部分的層間連接件244a為浮接(floating),沒有電性連接於任何的上通孔252,而是受到氧化物材料250所覆蓋。因此,本發明的多個層間連接件244a可提供電路設計一廣泛的選擇,使用者可依需進行電路設計。
第26A圖中沿著第一方向(例如X方向)標示的位置I~XIV及沿著第二方向(例如Y方向)標示的位置A~H可用於表示層間連接件244a的座標位置。例如,第26A圖中位於位置BXIII(第B列第XIII行)的層間連接件244a即為第26B圖中電性連接於上通孔252的層間連接件244a。
多層結構200包括一基板101以及設置於基板101之上表面101a上的多個次堆疊ST1~ST4。本實施例示例性繪示4個次堆疊,然本發明並不以此為限。次堆疊ST1~ST4之間可藉由氧化物材料250所分開。次堆疊ST1~ST4分別沿著一第一方向(例如X方向)延伸,
且沿著第二方向(例如Y方向)排列。每個次堆疊ST1~ST4包括多個絕緣層202、多個圖案化犧牲層204t(繪示於第27C圖中)、多個導電層244b、多個層間連接件244a、一保護層226及多個障蔽層242。
在一些實施例中,層間連接件244a的底部直接接觸於對應的導電層244b。由於層間連接件244a以及導電層244b是藉由同一導體製程所同時形成,層間連接件244a與對應的導電層244b可為一整體結構,層間連接件244a與對應的導電層244b之間的接觸區域R2並沒有其他層(例如是障蔽層)的存在。
根據本發明的一些實施例,圖案化犧牲層204t(繪示於第27C圖中)位於每個次堆疊(例如SS1、SS2、SS2、SS3)的中間部分。每個圖案化犧牲層204t(繪示於第27C圖中)具有第一側及相對於第一側的第二側。導電層244b包括多個第一側導電層244bF及多個第二側導電層244bB,其中對應於第一側的導電層244b是第一側導電層244bF,對應於第二側的導電層244b是第二側導電層244bB。在第二方向(例如Y方向),圖案化犧牲層204t(繪示於第27C圖中)位於第一側導電層244bF與第二側導電層244bB之間。
第26A圖的導電層244b上方的數字0~7以及第26B圖上方的蝕刻對數EN,表示在層間連接件244a的製程期間,形成第三初始通孔(類似於第10B圖中的第三初始通孔122)所穿過的絕緣層202與犧牲層對(pair)的數量。在本實施例中,層間連接件244a分布於8列(例如是列A~H)之中,不同列的層間連接件244a的數量可有所不同,亦可彼此相同,端視需求而定。
第27A圖繪示接續於第26A圖的多層結構200的製作方法的上視圖,第27B圖繪示沿著第27A圖的27B-27B’連線的剖面圖,第27C圖繪示第27A圖的簡化立體圖。
請同時參照第27A~27C圖,在氧化物材料250上形成多個導線254(包括導線2541~2549),導線254的延伸方向可平行於基板101之上表面101a。亦即,導線254可沿著第一方向(例如X方向)延伸(例如導線2543及2549)或沿著第二方向(例如Y方向)延伸(例如導線2541~2542及2544~2548)。導線254的長度或寬度可彼此相同或不同,端視需求而定。例如,在第一方向(例如是X方向)上,導線2546的寬度可大於導線2542的寬度。每條導線254分別與對應的上通孔252、層間連接件244a及導電層244b電性連接。部分的導線254可作為信號輸入端(例如導線2541~2542),部分的導線254可作為信號輸出端(例如導線2543、2549)。信號可由信號輸入端進入多層結構200,再由信號輸出端傳遞至目標元件。
舉例而言,請同時參照第27A及27C圖,當信號經由作為信號輸入端IP的導線2541進入多層結構200之後,信號通過上通孔252A1及位於位置AXIV(第A列第XIV行)的層間連接件244a進入位於次堆疊ST1中第8層的第二側導電層244bB,再向上傳送至位於位置AI(第A列第I行)的層間連接件244a、上通孔252A2以及導線2548,接著經由導線2548傳遞至上通孔252C1及位於位置CI(第C列第I行)的層間連接件244a,進入位於次堆疊ST2中第4層的第二側導電層244bB,之後向上傳入位於位置CXI(第C列第XI行)的層間連接件244a、上通
孔252C2以及導線2545,接著經由導線2545傳遞至上通孔252H1及位於位置HXI(第H列第XI行)的層間連接件244a,進入位於次堆疊ST4中第7層的第一側導電層244bF,之後向上傳入位於位置HI(第H列第I行)的層間連接件244a、上通孔252H2以及作為信號輸出端OP的導線2549,並傳送至目標元件。本案的第27C圖僅示例性繪示其中一條信號傳輸的路徑,然本發明並不以此為限。
第28圖繪示依照本發明又一實施例之多層結構300的剖面圖。多層結構300的結構及製作過程是類似於多層結構100,其不同之處在於層間連接件344a的設計以及在基板301中形成基板通孔301V。並且,在形成氧化物材料350之後形成導線354以電性連接於設置於多層結構300上方的晶片(例如是晶片370A、370B及370C)。多層結構300中相同或類似於多層結構100的元件是使用相同或類似的元件符號。部分詳細描述將不再重複。
請參照第28圖,多層結構300包括基板301以及多個次堆疊(本圖示例性繪示1個次堆疊SU)。次堆疊分別沿著第一方向(例如是X方向)延伸,並沿著一第二方向(例如是Y方向)排列於基板301的上表面301a上。每個次堆疊包括沿著一第三方向(例如是Z方向)交替堆疊的多個絕緣層302及多個圖案化犧牲層(未繪示),包括沿著一第三方向(例如是Z方向)與絕緣層302交替堆疊的多個導電層344b,且包括多個層間連接件344a。其中,圖案化犧牲層具有第一側及相對於第一側的第二側(未繪示),導電層344b包括對應於第一側的多個第一側導電層以及對應於第二側的多個第二側導電層(未繪示)。多個層間連接件
344a分別沿著第三方向延伸,電性連接於對應的導電層344b。保護層326環繞層間連接件344a。氧化物材料350覆蓋次堆疊(例如是SU)。上通孔352沿著第三方向(例如是Z方向)穿過氧化物材料350,電性連接於對應的層間連接件344a。絕緣材料層353可覆蓋氧化物材料350。多個導線354可穿過絕緣材料層353電性連接於對應的上通孔352。晶片A、B及C可形成於多層結構300上,藉由對應的導線354及上通孔352電性連接於多層結構300。
本發明的多層結構可應用於系統級封裝(System in package,SIP)中,例如可應用於2.1D IC、2.5D IC及3D IC。在本實施例中,多層結構300可作為矽中介層電路板(SI Interposer)。
在一些實施例中,基板301可為矽基板或其他合適的基板。基板通孔301V可為矽穿孔(through-silicon via,TSV)。導線354可為重佈線路層(redistribution layer),重佈線路層在系統級封裝中具有結合不同晶片的功能。基板通孔301V可為選擇性的元件,可電性連接於其他的晶片及基板。
在一些實施例中,晶片A、B及C可為相同的晶片,例如是皆為邏輯裝置(例如中央處理器(CPU))。
在一些實施例中,多層結構300可提供多元異質模組整合(heterogeneous integration),晶片A、B及C可為不相同的晶片,例如晶片A為中央處理器,晶片B為非揮發性記憶體(Non-Volatile Memory,NVM),晶片C為動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)。
根據本發明之一實施例,提供一多層結構及其製造方法。多層結構包括一基板及多個次堆疊。次堆疊分別沿著第一方向(例如是X方向)延伸,並沿著一第二方向(例如是Y方向)排列於基板的上表面上。每個次堆疊包括沿著一第三方向(例如是Z方向)交替堆疊於基板的上表面上的多個絕緣層及多個圖案化犧牲層,包括沿著第三方向(例如是Z方向)與絕緣層交替堆疊於基板的上表面上的多個導電層,且包括沿著第三方向(例如是Z方向)延伸的多個層間連接件344a。其中,圖案化犧牲層具有第一側及相對於第一側的第二側,導電層包括對應於第一側的多個第一側導電層以及對應於第二側的多個第二側導電層。多個層間連接件電性連接且直接接觸於所對應的導電層。
本發明的多層結構中,層間連接件是直接接觸於所對應的導電層,層間連接件與所對應的導電層之間的接觸區域並沒有其他層(例如是障蔽層)的存在。由於可藉由同一導體製程一併形成多個導電層以及多個層間連接件,相較於需要多次沉積製程以形成障蔽層、導電層及層間連接件的比較例而言,本案的製程方法可降低製程的複雜程度,減少導電材料的用量,並減少成本。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:多層結構
101:基板
101a:上表面
102、1021、1022、1023、1024、1025、1026、1027、1028、1029:絕緣層
126:保護層
104t:圖案化犧牲層
142:障蔽層
144a:層間連接件
144b:導電層
144bB:第二側導電層
144bF:第一側導電層
150:氧化物材料
AIV、BIV、CIV、DIV:位置
EN:蝕刻對數
R1:接觸區域
SS1、SS2:次堆疊
MN:座標
W1、W2、W3、W4:座標
Claims (10)
- 一種多層結構,包括:一基板以及複數個次堆疊,其中該些次堆疊分別沿著一第一方向延伸,並沿著一第二方向排列於該基板的一上表面上,各該次堆疊包括:沿著一第三方向交替堆疊於該上表面上的複數個絕緣層以及複數個圖案化犧牲層;沿著該第三方向與該些絕緣層交替堆疊於該上表面上的複數個導電層;以及沿著該第三方向延伸的複數個層間連接件,其中該第一方向、該第二方向及該第三方向互相交叉;其中,該些圖案化犧牲層具有複數個第一側及相對於該些第一側的複數個第二側,該些導電層包括對應於該些第一側的複數個第一側導電層以及對應於該些第二側的複數個第二側導電層;其中,該些層間連接件電性連接且直接接觸於對應的該些導電層。
- 如申請專利範圍第1項所述之多層結構,其中該些層間連接件與對應的該些導電層之間的接觸區域沒有障蔽層的存在。
- 如申請專利範圍第1項所述之多層結構,其中該些圖案化犧牲層位於該些第一側導電層及該些電二側導電層之間。
- 如申請專利範圍第1項所述之多層結構,其中直接接觸於該些層間連接件的該些第一側導電層於該第二方向上具有一第一寬度,沒有接觸於該些層間連接件的該些第一側導電層於該第二方向上具有一第二寬度,且該第一寬度大於該第二寬度。
- 如申請專利範圍第4項所述之多層結構,其中直接接觸於該些層間連接件的該些第二側導電層於該第二方向上具有一第三寬度,沒有接觸於該些層間連接件的該些第二側導電層於該第二方向上具有一第四寬度,且該第三寬度大於該第四寬度。
- 如申請專利範圍第5項所述之多層結構,其中該第一寬度等於該第三寬度,該第二寬度等於該第四寬度。
- 如申請專利範圍第1項所述之多層結構,其中該些第一側導電層於該第一方向上具有一第一長度,該些第二側導電層於該第一方向上具有一第二長度,該第一長度等於該第二長度。
- 如申請專利範圍第1項所述之多層結構,其中部分的該些層間連接件為浮接。
- 如申請專利範圍第1項所述之多層結構,更包括一氧化物材料,該氧化物材料覆蓋該些次堆疊,其中複數個上通孔沿著該第三方向穿過該氧化物材料並電性連接於對應的該些層間連接件。
- 如申請專利範圍第1項所述之多層結構,其中該多層結構是用於電性連接於至少一晶片,該至少一晶片設置於該多層結構上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108141007A TWI717097B (zh) | 2019-11-12 | 2019-11-12 | 多層結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108141007A TWI717097B (zh) | 2019-11-12 | 2019-11-12 | 多層結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI717097B true TWI717097B (zh) | 2021-01-21 |
TW202119547A TW202119547A (zh) | 2021-05-16 |
Family
ID=75237571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108141007A TWI717097B (zh) | 2019-11-12 | 2019-11-12 | 多層結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI717097B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103904083A (zh) * | 2014-03-05 | 2014-07-02 | 清华大学 | W形垂直沟道3dnand闪存及其形成方法 |
US20150162344A1 (en) * | 2011-03-29 | 2015-06-11 | Sunghae Lee | Methods of fabricating three-dimensional semiconductor devices |
TW201606928A (zh) * | 2014-08-08 | 2016-02-16 | 旺宏電子股份有限公司 | 半導體結構及其製造方法 |
-
2019
- 2019-11-12 TW TW108141007A patent/TWI717097B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150162344A1 (en) * | 2011-03-29 | 2015-06-11 | Sunghae Lee | Methods of fabricating three-dimensional semiconductor devices |
CN103904083A (zh) * | 2014-03-05 | 2014-07-02 | 清华大学 | W形垂直沟道3dnand闪存及其形成方法 |
TW201606928A (zh) * | 2014-08-08 | 2016-02-16 | 旺宏電子股份有限公司 | 半導體結構及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202119547A (zh) | 2021-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9379042B2 (en) | Integrated circuit devices having through silicon via structures and methods of manufacturing the same | |
US8263454B2 (en) | Embedded semiconductor device including planarization resistance patterns and method of manufacturing the same | |
CN102867777B (zh) | 在半导体衬底中形成接地硅通孔 | |
TWI683417B (zh) | 三維記憶體元件及其製作方法 | |
KR20200133796A (ko) | 인터포저를 이용하여 장치 칩이 적층된 3차원 메모리 장치 | |
KR20150043933A (ko) | Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법 | |
US11088076B2 (en) | Bonding pads embedded in a dielectric diffusion barrier and having recessed metallic liners | |
US7411240B2 (en) | Integrated circuits including spacers that extend beneath a conductive line | |
US11735498B2 (en) | Through via electrode and device isolation structure including oxide layer pattern and nitride layer pattern sequentially stacked on inner surface of trench | |
KR20090022513A (ko) | 반도체 집적 회로 장치 및 이의 제조 방법 | |
US8592978B2 (en) | Method of fabricating semiconductor device and the semiconductor device | |
KR20170023643A (ko) | 반도체 장치 및 이의 제조 방법 | |
KR101883379B1 (ko) | 반도체 장치 | |
US20230077803A1 (en) | Semiconductor devices | |
CN113421851A (zh) | 通孔 | |
US11177202B2 (en) | Multilayer structure and method for fabricating the same | |
TWI717097B (zh) | 多層結構及其製作方法 | |
US20210159215A1 (en) | Bonded assembly containing laterally bonded bonding pads and methods of forming the same | |
KR20210062824A (ko) | 반도체 소자 및 그의 제조 방법 | |
US20220199531A1 (en) | Memory device and fabrication method thereof | |
KR20230086509A (ko) | 반도체 장치, 반도체 패키지, 및 반도체 장치의 제조 방법 | |
US20230163087A1 (en) | Semiconductor package | |
CN112018074B (zh) | 半导体结构与连线结构的制作方法 | |
US9799551B2 (en) | Method of manufacturing semiconductor device | |
KR101168394B1 (ko) | 반도체 소자의 제조 방법 |