TWI713199B - 雙磁穿隧接面與其形成方法 - Google Patents

雙磁穿隧接面與其形成方法 Download PDF

Info

Publication number
TWI713199B
TWI713199B TW108133580A TW108133580A TWI713199B TW I713199 B TWI713199 B TW I713199B TW 108133580 A TW108133580 A TW 108133580A TW 108133580 A TW108133580 A TW 108133580A TW I713199 B TWI713199 B TW I713199B
Authority
TW
Taiwan
Prior art keywords
layer
resistance
surface area
tunnel barrier
barrier layer
Prior art date
Application number
TW108133580A
Other languages
English (en)
Other versions
TW202025450A (zh
Inventor
維格納許 桑德爾
郁仁 王
路克 湯馬斯
傑諾 真
沙希 帕特爾
儒穎 童
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202025450A publication Critical patent/TW202025450A/zh
Application granted granted Critical
Publication of TWI713199B publication Critical patent/TWI713199B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本揭露實施例揭露一種具有一PL1/TB1/自由層/TB2/PL2/覆蓋層配置的雙磁穿隧接面(DMTJ)，其中第一穿隧阻障層(TB1)具有比上覆的第二穿隧阻障層(TB2)的電阻與表面積乘積(RA2 )大致上較低的電阻與表面積乘積(RA1 )，以提供可接受的淨磁阻比(DRR)。此外，第一固定層PL1的磁化方向與第二固定層PL2的磁化方向反平行排列，以能夠獲得比平行排列時更低的臨界切換電流。在第二固定層PL2上形成具有RACAP 的氧化物覆蓋層，以提供更高的第二固定層PL2穩定性。當第一穿隧阻障層TB1與氧化物覆蓋層具有比第二穿隧阻障層TB2更小的厚度和更低的氧化態中的一者或兩者，第一穿隧阻障層TB1與氧化物覆蓋層包括金屬氧化物或金屬氮氧化物基質中的導電(金屬)通道，或者包括摻雜的金屬氧化物或摻雜的金屬氮氧化物層時，實現條件RA1 >RA2 和RACAP >RA2 。

Description

雙磁穿隧接面與其形成方法
本揭露實施例是有關於一種雙磁穿隧接面(dual magnetic tunnel junction, DMTJ)，其包括與一下穿隧阻障(TB1)層和一上穿隧阻障(TB2)層互接的一自由層，其中下穿隧阻障層的電阻與表面積乘積(RA1 )大致上小於上穿隧阻障層的電阻與表面積乘積(RA2 )，分別與上穿隧阻障和下穿隧阻障層鄰接的固定層PL1和PL2被初始化為彼此反平行(antiparallel)，且在固定層PL2的頂表面上形成具有組構(texture)(111)的一金屬氧化物層或一磁性層，以改善固定層PL2的磁化穩定性。
垂直磁穿隧接面(p-MTJ)是用作嵌入式磁性隨機存取記憶體(magnetic random access memory, MRAM)應用和獨立(standalone) 磁性隨機存取記憶體應用的主要新興技術。使用自旋轉矩(spin-torque)(STT-MRAM)來寫入記憶位元的p-MTJ MRAM技術被描述於C. Slonczewski in “Current driven excitation of magnetic multilayers”, J. Magn. Magn. Mater. V 159, L1-L7 (1996)中，並且與現有的半導體記憶體技術(如靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)和快閃記憶體)競爭激烈。
降低p-MTJ的臨界開關電流密度是將MRAM和STT-MRAM整合到現有的互補式金屬氧化物半導體(complementary metal oxide semiconductor, CMOS)技術中的關鍵挑戰。隨著寫入電流的減小，可以將更小的電晶體用於每個位元格(bit cell)，從而潛在地實現更高密度的記憶陣列並降低生產成本。過去研究用於在一p-MTJ中最小化切換自由層的臨界電流(iC )的策略之一是一種雙自旋濾波器結構，也稱為一種雙磁穿隧接面(DMTJ)。典型的雙磁穿隧接面具有一PL1/TB1/FL/TB2/PL2配置，其中PL1和PL2是第一固定層和第二固定層，其分別鄰接第一穿隧阻障層TB1和第二穿隧阻障層TB2，並且當電流在垂直於平面方向上通過雙磁穿隧接面時，在自由層(FL)上產生自旋轉矩效應。較佳地，第一固定層PL1、第二固定層PL2和自由層FL中的每一個具有一磁化方向，此磁化方向與垂直於平面的方向對齊。當第一固定層PL1和第二固定層PL2被初始化為彼此反平行時，與一PL/TB/FL配置中具有單一自旋偏振器的磁穿隧接面相比，自由層FL上的自旋轉矩例如可能增加兩倍。因此，改進了自旋轉矩傳遞效率並降低了臨界電流(iC )。
在前述雙磁穿隧接面中，PL1/TB1/FL堆疊和FL/TB2/PL2堆疊可被認為是兩個分開的子結構，每個子結構具有其個別的穿隧磁阻(tunneling magnetoresistive, TMR)值。在每個p-MTJ子結構中，自由層FL相對於第一固定層PL1和第二固定層PL2自由旋轉至平行(P狀態)或反平行(AP狀態)的方向。重要的是，淨磁阻比(net magnetoresistive ratio)(DRR)是個別的穿隧磁阻值的總和，穿隧磁阻值的總和是一大的值，較佳地大於1，因為淨磁阻比與讀取餘裕(margin)直接相關。
具有兩個p-MTJ子結構的雙磁穿隧接面的磁性能不僅與淨磁阻比DRR和臨界電流iC 有關，而且與電阻與表面積乘積RA1 、電阻與表面積乘積RA2 及每個磁性層對雜散場(stray field)的穩定性有關。通常而言，在雙磁穿隧接面單元中，包含其頂面光滑度的膜均勻性隨著與基板的距離增加而減小。具體而言，在一雙磁穿隧接面中第二固定層PL2磁化的穩定性依賴於一AP1/AF耦合層/AP2堆疊中的磁性層AP1和磁性層AP2之間的強反鐵磁(antiferromagnetic, AF)耦合，其提供用於第二固定層PL2磁化的最低能量狀態(最穩定方向)。然而，當第二固定層PL2距離基板相當大的距離時，在AF耦合層的一窄厚度範圍內發生強反鐵磁耦合是難以控制的。AF耦合層厚度的變化可導致磁性層AP1和磁性層AP2的區域具有鐵磁(平行)耦合而不是反鐵磁耦合，或者在磁性層AP1和磁性層AP2之間具有變化的反鐵磁耦合強度。並且，下方的第二穿隧阻障層TB2的粗糙度降低了在TB2/PL2界面處第二固定層PL2中的界面垂直異向性，從而降低了第二固定層PL2中的垂直磁異向性，這降低了第二固定層PL2磁化穩定性。另一個需要解決的問題是，為了獲得穩定的固定層(PL2)，AP1/AF耦合層/AP2堆疊中的材料具有面心立方(face centered cubic, fcc)晶體結構是至關重要的。然而，面心立方(111)層無法在具有面心立方(002)組構的第二穿隧阻障層TB2，例如MgO上有利地生長。即使這樣的晶體生長是可實現的，但它對雙磁穿隧接面堆層的淨磁阻比是有害的，因為面心立方(002)組構對於該目的是較佳的。因此，需要一種雙磁穿隧接面結構，其中臨界電流iC 、淨磁阻比DRR、電阻與表面積乘積RA和第二固定層PL2的磁穩定性同時被最佳化，以提高性能和製造良率。
本揭露實施例是關於以下內容：美國專利號8,057,925；待審案件編號HT17-014，申請號15/841,479，申請日2017年12月14日；待審案件編號HT17-034，申請號15/728,818，申請日2017年10月10日；及待審案件編號HT17-038，申請號16/056,701，申請日2018年8月7日，其轉讓給共同受讓人，並且其全部內容透過引用併入本文。
本揭露實施例的一個目的是提供一種雙磁穿隧接面單元設計，其將用於將切換自由層的臨界電流(iC )降低至小於利用單一p-MTJ單元實現的臨界電流(iC )，並且改善一上固定層中的磁化穩定性，同時為先進的磁性隨機存取記憶體(MRAM)和磁性隨機自旋轉矩存取記憶體(STT-MRAM)裝置實現可接受的淨磁阻比(DRR)和電阻與表面積乘積(RA)。
第二個目的是提供一種初始化雙磁穿隧接面中的固定層和自由層的方法，此方法與第一個目的的雙磁穿隧接面單元設計相容。
根據本揭露的第一實施例，一種較佳的雙磁穿隧接面單元也稱為一雙自旋濾波器(dual spin filter, DSF)，雙磁穿隧接面單元包括夾設於一下第一穿隧阻障層(TB1)與一上第二穿隧阻障層(TB2)之間的一自由層、鄰接第一穿隧阻障層的一底面的一第一固定層(PL1)以及接觸第二穿隧阻障層的一頂面的一第二固定層(PL2)。在較佳的實施例中，在第二固定層的一頂面上形成一氧化物覆蓋層，以增強其中的界面垂直異向性(anisotropy)，其導致更高的第二固定層的磁化穩定性。在一替代實施例中，氧化物覆蓋層被一個或多個具有面心立方(fcc)(111)組構的磁性層所替代。所有磁性層(PL1、PL2、FL)在一垂直於平面的方向(一垂直方向)上具有一磁化方向，此磁化方向與其上形成有雙磁穿隧接面的基板的頂面正交。雖然第一固定層可具有由AP2/AF耦合層/AP1堆層表示的合成反平行(synthetic antiparallel, SyAP)配置，但是第二固定層較佳地是單層或多層，其不依賴於反鐵磁(AF)耦合來穩定。因此，用於第一固定層的AP1層接觸第一穿隧阻障層的底面，並且AP2層形成在一種子層或例如一底電極的基板上。第二固定層可以是沉積的一非晶CoFeB層，並且B在退火引發的結晶過程中從TB2/PL2界面擴散，從而提供具有鄰接第二穿隧阻障層的一體心立方(bcc)(001)組構的CoFe層，並且與具有一面心立方(fcc)(002)結構的一下層MgO層(第二穿隧阻障層)具有優異的晶格匹配。因此，第二固定層被設計為包括至少一下層，例如CoFeB，此下層在替代實施例中作為一相斷層(phase breaking layer)，其中第二固定層還具有包括具有面心立方(fcc)(111)組構的一或多層的一上部。MgO/CoFe界面確保雙磁穿隧接面單元中第二p-MTJ子結構的高淨磁阻比。
在較佳的實施例中，第二固定層或具有體心立方(bcc)(001)組構的第二固定層之多層的一上部形成與金屬氧化物覆蓋層的界面，從而提供額外的界面垂直異向性，以增強第二固定層中的垂直磁異向性和更高的第二固定層磁化穩定性。或者，在第二固定層的上部具有一面心立方(fcc)(111)組構的實施例中，在第二固定層上形成具有面心立方(fcc)(111)組構的一金屬層，例如Mo或W。在一些實施例中，第二固定層的上部可具有例如(Co/Ni)n 等的多層結構，其中「n」是層疊數。在這種情況下，可以在體心立方(bcc)(001)組構的類CoFeB層(CoFeB-like layer)和面心立方(fcc)(111)組構的(Co/Ni)n 或(Co/Pt)n 多層之間插入例如Ta、Mo或W的一「相斷層」，以使這些材料的晶體組構去耦合。
初始化雙磁穿隧接面，使得第一固定層之第一反鐵磁層的磁化方向反平行於第二固定層的磁化方向，以實現比一平行排列(alignment)更低的臨界電流(iC )。因此，第一p-MTJ子結構具有一P狀態而第二p-MTJ子結構具有AP狀態，或者第一p-MTJ子結構具有AP狀態，而第二p-MTJ子結構具有P狀態，以分別給予一P/AP或AP/P配置。
一個重要特徵是第一p-MTJ子結構的電阻與表面積乘積(RA)(下文稱為第一電阻與表面積乘積RA1 )大致上小於第二p-MTJ子結構的電阻與表面積乘積(下文稱為第二電阻與表面積乘積RA2 )，使得雙磁穿隧接面的淨磁阻比最大化。根據一些實施例，第一穿隧阻障層和第二穿隧阻障層皆為金屬氧化物(MOx)或金屬氮氧化物(MON)層。第二電阻與表面積乘積RA2 大致上大於第一電阻與表面積乘積RA1 ，因為第二穿隧阻障層具有比第一穿隧阻障層更大的厚度及更高的氧化態中的其中之一或其中之二。舉例來說，第二穿隧阻障層可具有一化學計量氧化態，其中在MOx晶格中本質上未被金屬原子所佔據的所有位置都充滿氧原子，而第一穿隧阻障層可大致上未氧化，其中在MOx晶格中的多個位置未被氧原子所佔據。此外，在一些實施例中，雙磁穿隧接面的總電阻與表面積乘積(RATOTAL )較佳地小於5 ohms-cm2 ，這意味著必須最小化第一電阻與表面積乘積RA1 和氧化物覆蓋層(當存在時)的電阻與表面積乘積RACAP ，因為第二電阻與表面積乘積RA2 通常是總電阻與表面積乘積RATOTAL 的最大貢獻者。
當第一穿隧阻障層和氧化物覆蓋層分別是其中形成有導電通道以降低電阻率一MOx基質或MON基質時，或當一MOx或MON層摻雜N、S、Se、P、C、Te、As、Sb、Si、Pt、Au、Ir、W或Mo中的一種時，在第一穿隧阻障層的能帶間隙(band gap)和覆蓋層中產生導電狀態時，第一電阻與表面積乘積RA1 和氧化物覆蓋層的電阻與表面積乘積RACAP 可以最小化。氧化物覆蓋層可具有一非化學計量的氧化態和小於第二穿隧阻障層的厚度。
本揭露實施例還包含分別具有一還原的第一電阻與表面積乘積RA1 和電阻與表面積乘積RACAP 的第一穿隧阻障層和氧化物覆蓋層的形成方法。此外，提供一種初始化方法，使得第一固定層之第一反鐵磁層的磁化方向與第二固定層的磁化方向相反。
本揭露實施例是一種雙磁穿隧接面，其被配置為能夠比在一單一自旋濾波器中實現的更低的臨界切換電流密度，同時提供可接受的淨磁阻比(DRR)和總電阻與表面積乘積(RATOTAL )，並且在一上固定層中提供改善的穩定性。雙磁穿隧接面的特徵在於在一下穿隧阻障層(TB1)和一上穿隧阻障層(TB2)之間形成的一自由層(FL)，其中下穿隧阻障層具有比上穿隧阻障層低的電阻與表面積乘積(RA)。此外，接觸下穿隧阻障層的一底面的一第一固定層(pinned layer)(PL1)具有一垂直磁化，此垂直磁化與接觸上穿隧阻障層的一頂面的一上第二固定層(PL2)的垂直磁化反平行(anti-parallel)排列。雙磁穿隧接面可結合於一磁性隨機存取記憶體(MRAM)、自旋轉矩磁性隨機存取記憶體(STT-MRAM)或其他自旋裝置中，例如一自旋轉矩振盪器(spin torque oscillator, STO)、感測器或生物感測器。用語「氧化態」是指下穿隧阻障層、上穿隧阻障層和包括一金屬氧化物或金屬氮氧化物的覆蓋層中的氧含量。一層的頂面定義為背離基板的表面，而底面面向基板。界面包括一層的底面和一第二層鄰接的頂面的邊界區域。每個雙磁穿隧接面層的厚度在z軸方向上，而雙磁穿隧接面層的平面在x軸和y軸方向上佈局。
在相關申請號15/841,479中，揭露了使一p-MTJ中的一金屬氧化物Hk增強層中的電阻與表面積乘積(RA)最小化的各種方法，包含減少金屬氧化物層的外部部分，或在其中形成導電通路的各種方法。類似地，在相關申請號15/728,818中，揭露了一摻雜的金屬氧化物Hk增強層，其中摻雜物是N、S、Se、P、C、Te、As、Sb或Bi中的一種，以填充一金屬氧化物晶格中的空位，從而降低電阻與表面積乘積。
在相關申請號16/056,791中揭露一種雙磁穿隧接面，其中一下穿隧阻障層TB1具有比用於一上穿隧阻障層TB2的電阻與表面積乘積RA2 大致上較低的電阻與表面積乘積RA1 ，以產生可接受的淨磁阻比(DRR)。此外，固定層PL1和固定層PL2具有反平行排列的磁化，以提供比在單一自旋濾波器中或在固定層PL1和固定層PL2具有平行排列的磁化的雙磁穿隧接面中所實現的更低的切換電流。然而，在固定層PL2生長在傾向於具有不均勻頂面的一金屬氧化物層上，尤其是當固定層PL2具有類似於固定層PL1的SyAP配置時的一雙磁穿隧接面，仍存在關於固定層PL2之穩定性的擔憂。具體而言，中間的反鐵磁(antiferromagnetic, AF)耦合層傾向於具有可變的厚度，此厚度使得固定層PL2中鄰接AP1層和AP2層的部分被反鐵磁耦合，而其他部分被鐵磁耦合。
在此，相關申請號16/056,791中描述了雙磁穿隧接面的修改，其中MOx或MON覆蓋層(也稱為氧化物覆蓋層)形成在固定層PL2的頂面上並且位於最上面的硬遮罩下方，以提供一第二PL2/金屬氧化物界面和額外的界面垂直異向性，其增強固定層PL2中的垂直磁異向性和磁化穩定性。如前所述，當SyAP結構與基板相距相當大的距離時，如在雙磁穿隧接面堆疊中的一上固定層中，很難控制AF耦合層的厚度。因此，本文所述的改進的雙磁穿隧接面設計包括一種固定層PL2，此固定層PL2是夾設在鄰接的氧化物覆蓋層和上穿隧阻障層TB2之間的一單一磁性層，或者是僅基於鐵磁(ferromagnetic, FM)耦合的一PL2多層，並且包括具有面心立方(fcc)(111) 組構但除了上穿隧阻障層TB2之外沒有鄰接的氧化物層的一磁性層。本揭露實施例揭露較佳的固定層PL2組合物，其在上p-MTJ子結構中具有可接受的淨磁阻比(DRR)，同時具有顯著的垂直磁異向性(PMA)以改善固定層PL2的穩定性。
參照第1A圖，第1A圖繪示雙磁穿隧接面1a，其中在一基板10上依序形成一可選擇的種子層11、固定層(PL1)12、下穿隧阻障層(TBl)13、自由層(FL)14、上穿隧阻障層(TB2)15、固定層(PL2)16、氧化物覆蓋層20和硬遮罩17。固定層PL1被描繪為具有一SyAP配置，此SyAP配置具有形成在種子層上的AP2層12-2、中間的AF耦合層12-3及接觸下穿隧阻障層TB1的一底面的上AP1層12-1。在一些實施例中，固定層PL2是一單層，但是可選擇地固定層PL2是參考後方第3C圖所述包括一下層(又稱為磁性層)16-1和一上層(又稱為磁性層)16-2的多層。由於AF耦合通過層12-3，固定層PL1的AP1層具有與固定層PL1的AP2層的磁化方向12a反平行排列的磁化方向12m，AF耦合層12-3通常為厚度為4 Å的Ru。雙磁穿隧接面被描繪為具有P/P磁狀態，其中一第一p-MTJ子結構8具有與自由層的磁化方向14m(P狀態)平行排列的固定層PL1的AP1層的磁化方向12m，而一第二p-MTJ子結構9具有與自由層的磁化方向(P狀態)平行排列的固定層PL2的磁化方向16m。
第4A圖繪示第1A圖中的兩個平行(P)狀態的另一種表示法。當施加足夠大的寫入(切換)電流I1 時，自由層的磁化方向從14m翻轉到14a，從而為雙磁穿隧接面建立一AP/AP狀態，其中自由層的磁化方向14a與固定層PL1的AP1層的磁化方向12m和固定層PL2的磁化方向16m反平行。由於固定層PL1的AP1層的磁化方向12m和固定層PL2的磁化方向16m在相同方向上，因此通過固定層PL1的AP1層的電流(I1 或I2 )所產生在自由層上的自旋轉矩效應有效地抵消(或減小)在自由層上的固定層PL2的自旋扭轉效應。因此，與第2圖中所示的單一p-MTJ 2相比，雙磁穿隧接面1a需要更高的切換電流。相同的結果出現在當施加寫入電流I2 以將雙磁穿隧接面1a從AP/AP狀態切換到P/P狀態時，這意味著與單一p-MTJ結構相比，第4A圖中的固定層PL1的AP1層、固定層PL2和自由層的磁方向在減小切換電流的期望結果的方面是不利的。在下文中，關於設計具有比p-MTJ 2低的臨界電流iC 的雙磁穿隧接面的目的，第1A圖中的固定層PL1的AP1層、固定層PL2和自由層的磁方向被稱為一非工作狀態。
第1B圖繪示用於固定層PL1的AP1層12-1、固定層PL2 16和自由層14中的磁化方向的雙磁穿隧接面1b的一替代配置。在此，固定層PL1的AP1層的磁化方向12m與固定層PL2的磁化方向16a反平行，而自由層的磁化方向14m與固定層PL1的AP1層的磁化方向12m平行排列並與固定層PL2的磁化方向16a反平行排列，以給予p-MTJ子結構8的一P狀態和給予p-MTJ子結構9一AP狀態，下文稱為雙磁穿隧接面1b的一P/AP狀態。雙磁穿隧接面1b中其他所有的層將保留第1A圖中的狀態。
在第4B圖中，描繪第1B圖中的P/AP狀態的另一種表示法。在此，施加寫入電流I3 以將自由層的磁化方向從14m切換到14a，從而為雙磁穿隧接面1b建立一AP/P狀態，其中在沒有外部磁場的情況下，自由層的磁化方向現在固定層PL1的AP1層的磁化方向12m反平行，但是與固定層PL2的磁化方向16a平行。因此，與單一p-MTJ相比，雙磁穿隧接面需要一更低的切換電流，因為通過固定層PL1的AP1層的電流所產生的自旋轉矩效應被加到來自固定層PL2的自由層的磁化方向的自旋扭轉效應上，因為磁化方向12m、16a是反平行的。因此，第1B圖中的固定層PL1的AP1層、固定層PL2和自由層的磁方向相對於單一p-MTJ及相較於第1A圖中的雙磁穿隧接面1a在降低臨界切換電流的方面是有利的。為了實現本揭露實施例的目的，第1B圖和第4B圖中的雙磁穿隧接面1b在下文中被稱為一工作狀態。須注意的是，透過施加寫入電流I4 以將第4B圖中的自由層的磁化方向從14a切換到14m並且將雙磁穿隧接面從一AP/P狀態改變為一P/AP狀態來實現相同的期望結果。
參照第2圖，描繪一種單一自旋濾波器(p-MTJ 2)，其中在基板10上依序形成種子層11、固定層3、穿隧阻障層4、自由層5、可選的Hk增強層6和硬遮罩17。Hk增強層通常是一MgO層，其有利地用於與自由層形成第二金屬氧化物界面，從而增強垂直磁異向性(PMA)和熱穩定性。施加一臨界電流(未繪示)以將p-MTJ從一P狀態(自由層的磁化方向5m與固定層的磁化方向3m平行)切換至一AP狀態(自由層的磁化方向5a與固定層的磁化方向3m反平行)，或者從AP狀態切換至P狀態。
回到第1B圖，當下穿隧阻障層13的電阻與表面積乘積RA1 小於上穿隧阻障層15的電阻與表面積乘積RA2 時，可實現最佳性能。此外，在較佳的實施例中，雙磁穿隧接面1b的電阻與表面積乘積RATOTAL 小於5 ohm-cm2 ，並且等於(RA1 + RA2 + RACAP )的總和，其中RACAP 是覆蓋層20的電阻與表面積乘積。隨著差值(RA2 −RA1 )增加，雙磁穿隧接面的淨磁阻比也會增加。由於RA2 對RATOTAL 的貢獻最大，因此RACAP 較佳地被最小化以避免不可接受的高RATOTAL ，高RATOTAL 會降低裝置的壽命。RACAP 也是降低淨磁阻比的一寄生電阻，如以下的等式(2)所示，並且理想地接近0。
雙磁穿隧接面1b(第1B圖)的淨磁阻比(net DRR)等於總和(DRR1 + DRR2)的總和，其中DRR1是來自p-MTJ子結構8的磁阻比貢獻，DRR2是來自p-MTJ子結構9的磁阻比貢獻。應理解的是，當固定層PL1的AP1層的磁化方向12m與固定層PL2的磁化方向16a反平行排列時，DRR1和DRR2具有相反的符號，意味著總和小於兩個值中較大的一個。 式(1a)：
Figure 02_image001
式(1b)：
Figure 02_image003
在式(1a)與式(1b)中，
Figure 02_image005
與
Figure 02_image007
分別為在p-MTJ子結構8中AP狀態與P狀態的電阻，而
Figure 02_image009
與
Figure 02_image011
分別為在p-MTJ子結構9中AP狀態與P狀態的電阻。 由於
Figure 02_image013
，則 式(2)：
Figure 02_image015
根據一實施例，條件RA1 >RA2 且RACAP >RA2 透過下穿隧阻障層TB1的厚度小於上穿隧阻障層TB2的厚度(t1>t2)且覆蓋層的厚度小於上穿隧阻障層TB2的厚度(t3>t2)，以及下穿隧阻障層TB1和氧化物覆蓋層相較於上穿隧阻障層TB2具有一較低的氧化態這兩個條件中的一個或兩個來實現。因為雙磁穿隧接面層的粗糙度(不均勻性)通常隨著與基板10的距離增加而增加，並且較佳地在一更均勻的表面上生長(沉積)一薄金屬氧化物層以防止針孔(pinhole)，所以下穿隧阻障層TB1較佳地在自由層14和上穿隧阻障層TB2之前沉積。可使用基於物理氣相沉積(physical vapor deposition, PVD)的一射頻(radio frequency, RF)來沉積下穿隧阻障層TB1、上穿隧阻障層TB2和氧化物覆蓋層中的每一個，以確保形成大致上均勻的一金屬氧化物或金屬氮氧化物層。
種子層11形成在基板10上，基板10可包括一底電極和一子結構(未繪示)，子結構包括一位元線(或源極線)及通過通孔電連接至後端(BE)的一電晶體。種子層用於在上覆的固定層12中誘導或增強垂直磁異向性(PMA)，且種子層較佳地包括NiCr、Ta、Ru、Ti、TaN、Cu、Mg或通常用於在上覆層中以促進一平滑和均勻的晶粒結構的其它材料中的一種或多種。
固定層12可以是一單一鐵磁(ferromagnetic, FM)層，其是Co和Fe中的一種或兩種，或者是具有Ni和B中的一種或兩種的合金，或者固定層12可以是具有固有的垂直磁異向性的一層疊堆疊，例如(Co/Ni)n 、(CoFe/Ni)n 、(Co/NiFe)n 、(Co/NiCo)n 、(Co/Pt)n 、(Co/Pd)n 等，其中n是層疊數。在較佳實施例中，固定層PL1具有一SyAP結構以獲得更大的穩定性，其中AF耦合層12-3形成在AP2層12-2和AP1層12-1之間。AP1層和AP2層中的每一個可以具有包括Co和Fe中的一種或兩種，或者是具有Ni和B中的一種或兩種的合金的一或多層。在替代實施例中，AP1層和AP2層中的每一個是一疊層堆疊，此疊層堆疊包括(Co/Ni)n 、(CoFe/Ni)n 、(Co/NiFe)n 、(Co/NiCo)n 、(Co/Pt)n 、(Co/Pd)n 等。儘管通常選擇Ru作為AF耦合層，但是可以採用例如Rh和Ir的其他金屬作為AF耦合層12-3。此外，可以在疊層堆疊中的最上層和下穿隧阻障層之間插入例如CoFeB或Co的一過渡層。當一Ru的AF耦合層具有合適的厚度(約4 Å)時，AP1層和AP2層的反平行方向變為最低的能量狀態。因此，SyAP結構的穩定性(磁化方向12m和12a)取決於來自AF耦合的交換相互作用的大小，以及AP1層和AP2層中的異向性能量(垂直的磁異向性或PMA)。
參照第3A圖，本揭露實施例中的一實施例描述代表雙磁穿隧接面1a的一種修改，其中通過在種子層11和AP2層之間插入一金屬氧化物Hk增強層以產生雙磁穿隧接面1c，在固定層PL1的AP2層12中增強垂直磁異向性。AP2層可以是單層，例如CoFeB、CoB或FeB。在第3B圖所示的替代實施例中，雙磁穿隧接面1a中的AP2層12-2可以用一雙層堆疊代替，其中，在種子層上沉積一下AP2層12-2a，下AP2層12-2a例如是具有面心立方(fcc)(111)組構的(Co/Ni)n 等的一疊層堆疊(以增強固定層PL2內的垂直磁異向性和熱穩定性)，可以是CoFeB的一上AP2層12-2b接觸AF耦合層12-3的一底面以產生雙磁穿隧接面1d。在另一實施例中，AP2層12-2a可以是Cox Fey B層，其中x或y可以是0，並且AP2層12-2b是具有固有的垂直磁異向性的(Co/Ni)n 等的一疊層堆疊。應注意的是，下AP2層中的磁化方向12a1鐵磁耦合至上AP2層中的磁化方向12a2。
在這種情況下，雙磁穿隧接面1c具有RATOTAL = (RAHk +RA1 +RA2 +RACAP )，其中RAHk 是Hk增強層21的電阻與表面積乘積，而雙磁穿隧接面1d具有RATOTAL =(RA1 +RA2 +RACAP )。因此，最小化RAHk (當存在時)以及RA1 和RACAP 是重要的，因為以具有比下穿隧阻障層13和氧化物覆蓋層20更高的氧化態(其中金屬:氧的比例接近1:1)及具有大於t1和t3的厚度t2中的一或兩種條件下，RA2 通常是RATOTAL 的最大貢獻者。在此，RAHk 和RACAP 皆理想地接近0，因為兩者都與降低雙磁穿隧接面1c的淨磁阻比的一寄生電阻相關。此外，在第3A圖中，AP2層較佳地在沉積時是非晶的(amorphous)，但在退火期間形成一體心立方(bcc)(001)晶體結構，從而能夠與通常具有面心立方(fcc)(002) 組構的下方金屬氧化物進行有利的晶格匹配。
第3A圖中的雙磁穿隧接面1c的淨磁阻比(net DRR)可由下面的式3表示。 式(3)：
Figure 02_image017
其中
Figure 02_image019
是p-MTJ子結構8的P狀態中的電阻。
在這種情況下，
Figure 02_image021
和
Figure 02_image019
都被認為是寄生的，因為它們降低了淨磁阻比，因此每個應該被最小化到接近零的值以獲得最佳雙磁穿隧接面性能。還使用式3計算雙磁穿隧接面1d(第3B圖)的淨磁阻比(net DRR)，其中
Figure 02_image019
項被設置為0。
在此描述的所有實施例的一個重要特徵是固定層PL1的磁化方向12m與第1B圖中的工作狀態中描繪的固定層PL2的磁化方向16a反平行。一種用於設置反平行排列的初始化方法將在後面的部分中描述。
本揭露實施例中的所有實施例的另一個關鍵特徵是下穿隧阻障層13的電阻與表面積乘積RA1 大致上小於上穿隧阻障層15的電阻與表面積乘積RA2 ，以為雙磁穿隧接面1b(或雙磁穿隧接面1c、1d或1e)提供可接受的淨磁阻比，且RAHk (適用時)和RACAP 中的每一個大致上低於RA2 ，使得先前定義的RATOTAL 最小化。因此，下穿隧阻障層、上穿隧阻障層和Hk增強層21(當存在時)中的每一個較佳為一金屬氧化物或金屬氮氧化物(其中金屬選自Mg、Ti、Al、Zn、Zr、Hf及Ta中的一種或多種)，或者是前述金屬氧化物或金屬氮氧化物中的一種或多種的一層疊。根據一較佳實施例，上穿隧阻障層具有一化學計量氧化態，其中所有金屬原子基本上都被完全地氧化，金屬氧化物晶格中沒有空位，以增強電阻與表面積乘積RA2 。同時，下穿隧阻障層、氧化物覆蓋層和Hk增強層(當存在時)較佳地具有一非化學計量的氧化態，其中一定數量的金屬原子未被完全氧化，且導電率大致上高於上穿隧阻障層，因此RA1 、RACAP 和RAHk 大致上分別小於RA2 。如前所述，當上穿隧阻障層的厚度大於下穿隧阻障層的厚度(t2>t1)和氧化物覆蓋層的厚度(t2>t3)時，通常能實現RA2 >RA1 和RA2 >RACAP 的期望結果。在第3A圖所示的實施例中，Hk增強層較佳地具有比上穿隧阻障層的厚度更低的厚度(t4)和比上穿隧阻障層更低的氧化態中的一種或兩種。
下穿隧阻障層13、上穿隧阻障層15、氧化物覆蓋層20和Hk增強層21可使用一MOx或MON靶的(target)的以射頻(RF)物理氣相沉積(PVD)製程所製造。在一些實施例中，透過首先利用PVD或RF PVD的方法在自由層14上沉積一Mg層(未繪示)以形成上穿隧阻障層。接著，可以一自然氧化(NOX)製程氧化Mg層，在自然氧化(NOX)製程中，Mg層暴露於一氧氣流一段時間。此後，透過PVD或RF PVD的方法沉積一選擇的第二Mg層。在包括一個或多個退火步驟的後續製程期間，第二Mg層被氧化，使得MgO/Mg中間堆疊形成基本上均勻的MgO層。可使用類似的順序在固定層12上形成下穿隧阻障層，或在固定層16上形成氧化物覆蓋層，或在種子層11上形成Hk增強層，其中第一金屬和隨後的金屬層是Mg或替代的金屬。本揭露實施例預期在一上穿隧阻障MOx或MON層中的金屬(M)可以不是與上穿隧阻障層中或氧化物覆蓋層中的金屬相同的金屬。舉例來說，在一上穿隧阻障層中M較佳地是Mg，但是MOx或MON下穿隧阻障層可不包含Mg，使得p-MTJ子結構8的磁阻比相對於p-MTJ子結構9的磁阻比最小化，如稍後所解釋。此外，氧化物覆蓋層中的金屬可以是Mg、Al、Ta、Ti、Co、Fe、B和Ru中的一種或多種。RuOx有利於提高氧化物覆蓋層中的導電性，而Co、Fe和B中的一種或多種的氧化物可透過氧化一CoFeB固定層PL2的一上部所形成。
在其他實施例中，所有雙磁穿隧接面層可以一PVD製程沉積在一濺射沉積主機架(mainframe)的一濺射沉積腔室中，濺射沉積主機架包含多個沉積腔室和至少一氧化腔室。每個PVD步驟通常在包括例如Ar的惰性氣體的環境中進行，並且腔室壓力為5×10-8 和5×10-9 torr。
在第1A～1B圖與第3A～3B圖所示的實施例中，自由層14和固定層PL2 16的每一個可以是Co、Fe、CoFe的單層或其與B和Ni中的一種或兩種的合金。在其他實施例中，自由層是包括前述組合物的組合的一多層堆疊。第3C圖描繪一替代實施例，其中固定層PL2是具有後面部分中描述的組合物的一多層，並且省略了氧化物覆蓋層。在另一實施例中，自由層可具有插入在兩個鐵磁耦合的CoFe或CoFeB層之間的一非磁性矩稀釋層(non-magnetic moment diluting layer)，例如Ta或Mg。在一替代實施例中，自由層具有一SyAP配置，例如FL1/Ru/FL2，其中FL1和FL2是反鐵磁耦合的兩個磁性層，或者是具有先前關於固定層PL1組成描述的固有的垂直磁異向性的一疊層堆疊。自由層、固定層PL1的AP1層、固定層PL1的AP2層和固定層PL2中的每一個通常具有10到30 Å之間的厚度，以使垂直磁異向性能夠克服其中的去磁化能量，使得在沒有外磁場的情況下，自由層的磁化方向14m、固定層PL1的AP1層的磁化方向12m、固定層PL1的AP2層的磁化方向12a和固定層PL2的磁化方向16a垂直於基板。
氧化物覆蓋層20可以是MgO、AlOx、TaOx、TiOx、FeOx、CoOx、BOx和RuOx中的一種或多種，或者是Mg、Al、Ta、Ti、Fe、Co、B及Ru中的一種或多種的金屬氮氧化物。舉例來說，覆蓋層可以是Co、Fe和B中的一種或多種的氧化物，其透過氧化下方的CoFeB固定層PL2的上部所形成。氧化可以透過包括使氧氣或O2 與Ar、Kr、Xe、N2 或He或其組合的混合物流過一腔室的過程來進行，其中具有一上覆的雙磁穿隧接面疊層(包括一最上的固定層PL2)的基板10保持在一真空吸盤上。應注意的是，腔室可以一真空幫浦連續泵送，或者以一種或多種前述氣體流過腔室而不施加真空。
在一些實施例中，氧化物覆蓋層20可以是前述金屬氧化物之一，其摻雜有Pt、Ir、Mo、Fe、CoFeB、Ta、Ti、B、W、Cu、Ag、Pd、Ru、Al或後面參照的5A圖描述的其他金屬，以產生從固定層PL2 16延伸到硬遮罩17的短路徑(導電通道)。或者，氧化物覆蓋層和下穿隧阻障層摻雜有N、S、Se、P、C、Te、As、Sb、Si、Pt、Au、Ir、W或Mo中的一種，其在下穿隧阻障層和氧化物覆蓋層的能帶間隙中產生導電狀態。根據一實施例，使用RF PVD製程從金屬氧化物靶的濺射沉積氧化物覆蓋層。或者，在一活性氧環境中濺射沉積金屬或合金靶的以產生一金屬氧化物覆蓋層，或在一活性氧和氮環境中濺射沉積以產生一金屬氮氧化物覆蓋層。
硬遮罩17是非磁性的且通常包括一種或多種導電金屬或合金，包括但不限於Ta、Ru、TaN、Ti、TiN和W。應理解的是，可以選擇包括MnPt的其他硬遮罩材料，以在形成具有停止在基板10上的側壁的雙磁穿隧接面單元的蝕刻製程期間提供相對於下方的雙磁穿隧接面層的高蝕刻選擇性。此外，硬遮罩可以包括一導電氧化物，例如RuOx、ReOx、IrOx、MnOx、MoOx、TiOx或FeOx。
在相關申請號16/056,791中描述了隨著差值(RA2 −RA1 )變大，第1B圖中的P/AP或AP/P狀態的淨磁阻比如何增強。如前所述關於本揭露實施例中的一實施例，RACAP 和RAHk (當存在時)因子提供寄生電阻至淨磁阻比，寄生電阻減少淨磁阻比。
根據第5A圖所示的另一實施例，透過在MOx或MON基質13x中形成導電通道18，下穿隧阻障層TB1中的電阻與表面積乘積RA1 被設計為大致上低於上穿隧阻障層TB2中的電阻與表面積乘積RA2 ，以得到複合的下穿隧阻障層13。同樣地，氧化物覆蓋層20可包括在一金屬氧化物或金屬氮氧化物基質(又稱為金屬氧化物或金屬氮氧化物層)20x中的導電通道28，以使RACAP 大致上小於RA2 。此外，下穿隧阻障層的厚度t1和氧化物覆蓋層的厚度t3較佳的小於上穿隧阻障層的厚度t2。導電通道18、28包括選自Pt、Au、Ag、Mg、Al、Ca、Sr、Ba、Sc、Y、La、Co、Fe、B、Mn、Mo、Ru、Rh、Ir、Ni、Pd、Zn、Cu、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、Os及W中的一種或多種的金屬或合金(M2)。導電通道可具有在面內(in-plane)方向上的一尺寸(寬度)，其從單個原子到多個原子變化，並且除了一大致上垂直(垂直於平面)的方向之外還可具有面內分量。導電通道18從固定層PL1 12延伸到自由層14，而導電通道28從固定層PL2 16的一頂面延伸到硬遮罩17。
在第3C圖所示的實施例中，固定層PL2被繪示為具有一雙層堆疊，雙層堆疊包括一下磁性層16-1和一上磁性層16-2。較佳地，下磁性層是所謂的相斷層，其與下方的上穿隧阻障層面心立方(fcc)(002)結構具有晶格匹配。在一些實施例中，下磁性層是Co、Fe和Ni中的一種或多種，或其與B的合金，例如CoFeB、CoB和FeB，其沉積為一非晶層。然而，在一個或多個退火步驟期間，B從上穿隧阻障層的界面擴散，從而形成TB2/CoFe(或TB2/Co或TB2/Fe)界面30I，其中CoFe(或Co或Fe)具有結晶體心立方(bcc)(001)組構，與上穿隧阻障層具有優異的晶格匹配。根據一實施例，上磁性層16-2是具有(Co/Ni)n 、(CoFe/Ni)n 、(Co/NiFe)n 、(Co/NiCo)n 、(Co/Pt)n 、(Co/Pd)n 等層的一疊層堆疊，其中n是層疊數，並且具有面心立方(fcc)(111)組構。本揭露實施例還預期可以在體心立方(bcc)(001)組構的下磁化層和面心立方(fcc)(111)組構和層疊的上磁化層之間插入例如Ta、Mo或W的金屬的一相斷層(未繪示)，以去耦合(decouple)磁性層16-1和16-2的晶體組構。
固定層PL2雙層方案有兩個重要的好處。首先，在TB2/CoFe(或TB2/Fe)界面30I處的晶格匹配為上p-MTJ子結構9提供一大的磁阻比值。其次，疊層堆疊具有固有的垂直磁異向性，從而在不增加RATOTAL 的情況下促進固定層PL2 16的穩定性。每個固定層PL2在相同方向上具有一磁化方向(層16-1為16a1，層16-2為16a2)(鐵磁耦合)，其有助於固定層PL2的整體磁化。
第5B圖表示第3A圖中的雙磁穿隧接面1c的一種修改，其中具有厚度t4的Hk增強層21存在於種子層11和固定層PL1 12之間。在第5B圖中雙磁穿隧接面1b的其他所有部分將保留第3A圖中的狀態。雖然未繪示，但是Hk增強層可以具有形成在一金屬氧化物或金屬氮氧化物基質中的導電通道，類似於先前針對第5A圖中的下穿隧阻障層13和氧化物覆蓋層20所描述的結構。
參照第6圖，類似於在相關專利申請號15/728,818中所描述一種形成摻雜金屬氧化物層的方法可用於在第5A～5B圖中的下穿隧阻障層13和氧化物覆蓋層20的一絕緣基質中製造導電溝道。根據一實施例，由M2金屬或合金形成的導電通道在透過化學氣相沉積(CVD)、物理氣相沉積(PVD)或電漿增強CVD(PECVD)方法產生的一反應性氣體環境中的MOx基質中所形成，其中金屬M物質、金屬或合金M2物質和氧O物質同時指向固定層PL2 16的頂面16t，並在其上形成一薄膜。當所述層包括在MOx基質中的導電通道時，可以採用類似的製程來形成下穿隧阻障層13或Hk增強層21。導電通道可以在CVD，PVD或PECVD製程期間形成，或者在隨後的退火步驟期間形成，其促進MOx基質內的M2擴散和聚集。應當理解的是，當需要MON基質時，反應性氣體環境還包括氮物質。根據本揭露實施例，用語「物質」包括中性原子或分子、基團和正離子或負離子中的一種或多種。
根據第7圖所示的第二實施例，在一第一步驟期間，在固定層PL2 16上沉積金屬層20m，金屬層20m具有一頂面20t，其中金屬是Mg、Al、Ta、Ti、Fe、Co、B或 Ru中的一種或多種。接著，在前述實施例中所提限於氧O物質和M2物質的反應性氣體環境中進行一第二步驟，從而在一金屬氧化物基質20x中提供導電M2通道28，或限於N、O和M2物質以在一金屬氮氧化物基質中形成M2通道。同樣地，可以在CVD、PVD或PECVD製程期間形成導電通道，或者，在沉積的膜(未繪示)(其為金屬M、M2和O的複合物)之後，使其退火以引起M2原子擴散和聚集至不同的通路28。
在第8圖中，提供了用於在絕緣體基質中形成導電通道的一第三實施例。首先，在固定層PL2 16上形成金屬氧化物(或金屬氮氧化物)層20x，其中金屬是Mg、Al、Ta、Ti、Fe、Co、B或Ru中的一種或多種並且具有頂面20t1。須注意的是，金屬氧化物或金屬氮氧化物層可透過包括沉積一個或多個金屬層的順序所形成，接著進行一氧化步驟，例如一自然氧化(NOX)製程，在自然氧化製程中，一個或多個金屬層中的每一個在一反應腔室中暴露於氧氣流(或O2 和N2 )以部分或完全地氧化金屬層中的所有金屬原子。或者，透過金屬層的常規自由基氧化(或自由基氮氧化)製程形成金屬氧化物層(或金屬氮氧化物層)。此後，採用包括M2物質的一反應性氣體環境在金屬氧化物或金屬氮氧化物層中形成導電通道28。在一些實施例中，可在中間的金屬氧化物或金屬氮氧化物層上形成一M2層，接著使用隨後的退火步驟將M2層擴散到絕緣體層中，然後聚集成一絕緣體基質內的導電M2通道。
參照第9圖，本揭露實施例還預期在金屬氧化物或金屬氮氧化物基質中形成導電通道的第四種方法。在基板10上依序形成種子層11、固定層PL1 12、下穿隧阻障層13、自由層14、上穿隧阻障層15和固定層PL2 16。接著，在固定層PL2上依序形成一第一金屬氧化物或金屬氮氧化物層20x1(其中金屬是Mg、Al、Ta、Ti、Fe、Co、B或Ru中的一種或多種)、一M2層20m2及具有與層20x1相當的組成的一第二金屬氧化物或金屬氮氧化物層20x2，以提供一中間的三層堆疊。或者，可省略第一層20x1或第三層20x2以產生一雙層中間堆疊。此後，在中間雙層或三層堆疊的最上層上沉積硬遮罩17。透過在記憶體裝置的製造期間執行一個或多個退火步驟，將第9圖中所得的中間雙磁穿隧接面堆疊轉換成第1B圖中的雙磁穿隧接面堆疊1b。舉例來說，可以在將雙磁穿隧接面堆疊圖案化為多個雙磁穿隧接面單元之前執行一第一退火步驟，並且可以在將雙磁穿隧接面堆疊圖案化之後執行一第二退火步驟。此一個或多個退火步驟將雙層或三層堆疊轉換成在一絕緣體基質中具有導電通道的一氧化物覆蓋層。
在第6～9圖的所有實施例中，關鍵特徵是金屬對氧的親和力高於M2，使得金屬在M2存在下被選擇性地氧化。因此，M2是第14圖的表中，較佳地具有比金屬M更少的負氧化物生成自由能(free energy of formation)的金屬，金屬M通常是上穿隧阻障層15的Mg。然而，下穿隧阻障層13和覆蓋層20中的金屬M可以不是Mg，以提供比用MgO或MgON基質實現的更低的RA1 和RACAP 。
參照第10圖，描述了本揭露實施例中的另一實施例，其中雙磁穿隧接面1b中的氧化物覆蓋層20是一摻雜的金屬氧化物層20d，其中摻雜物(D)含量為100 ppm至20原子百分率。如在相關申請號15/728,818中所揭露的，可在金屬氧化物層中引入摻雜物(D)(摻雜物為N、S、Se、P、C、Te、As、Sb、Bi、Si、Pt、Au、Ir、W或Mo中的一種)以填充金屬氧化物晶格中的空位，從而降低電阻與表面積乘積。因此，摻雜物將在一金屬氧化物層的能帶間隙中(例如通過孔洞產生)產生導電狀態，同時提供阻止氧擴散跳躍通過具有非化學計量氧化態的MOx層中的其它空位的額外優點。在一替代實施例中，層(又稱為摻雜的金屬氧化物層)20d可以是一摻雜的金屬氮氧化物層，其中D含量為100 ppm至20原子百分率。
可以用於形成摻雜的金屬氧化物層的方法之一可由第6～8圖之一所示的製程表示，其中M2物質被一摻雜物質代替，並且金屬M是Mg、Al、Ta、Ti、Fe、Co、B或Ru中的一種或多種。此外，可以使用包括第9圖中所示的中間堆疊的多步驟順序，其中層(又稱為M2層)20m2包括一摻雜物而不是M2金屬或合金。此後，可執行一個或多個退火步驟以將摻雜物層擴散到金屬氧化物層20x1、20x2中的一個或兩個中。在一些實施例中，層20m2可以是包括氧、摻雜物和金屬的一合金，所述金屬是Mg、Al、Ta、Ti、Fe、Co、B或Ru中的一種或多種。較佳地，摻雜物是N、S、Se、P、C、Te、As、Sb、Bi、Si、Pt、Au、Ir、W或Mo中的一種。須注意的是，當需要一摻雜的MON覆蓋層時，層20x1、20x2是由金屬氮氮化物(MON)所形成。
應當理解的是，當第1B圖中的下穿隧阻障層13是具有比上穿隧阻障層更小的厚度和更低的氧化態中的一個或兩者的一MOx或MON層時，氧化物覆蓋層20可如第5A～5B圖所示包括在一金屬氧化物或金屬氮氧化物基質20x中的導電通道28，或者包括一摻雜的金屬氧化物或摻雜的金屬氮氧化物層。同樣地，當氧化物覆蓋層是一金屬氧化物或金屬氮氧化物層，並且具有比上穿隧阻障層更小的厚度和更低的氧化態中的一個或兩者時，下穿隧阻障層可包括在一MOx或MON基質13x中的導電通道18，或者包括一摻雜的MOx或MON層。因此，下穿隧阻障層和氧化物覆蓋層不必同時在絕緣體基質中具有導電通道，或者兩者都包括一摻雜的MOx或MON層。
在第3A圖和第5B圖所示的替代實施例中，Hk增強層21可以是一摻雜的MOx層，其包含摻雜物D，例如N、S、Se、P、C、Te、As、Sb、Bi、Si、Pt、 Au、Ir、W或Mo以降低RAHK ，而下穿隧阻障層13和覆蓋層20包括摻雜物D，或者由在MOx或MON基質中的導電通道所形成，以與上穿隧阻障層15中的RA2 相比分別降低RA1 和RACAP 。因此，減少RAHk 的方法可以與減少RA1 和RACAP 的方法不同。
本揭露實施例還包括用於形成第1B圖中所示或者替代實施例中所示的磁性層方向的初始化序列，替代實施例中存在用於雙磁穿隧接面1b(或雙磁穿隧接面1c、1d或1e)的AP/P狀態，其中固定層PL1的AP1層的磁化方向12m與固定層PL2的磁化方向16a(或16a1/16a2)反平行。參照第11圖，初始化序列中的一第一步驟是在一垂直(z軸)方向上施加一磁場30，使得施加的磁場具有足夠的大小以在與施加的磁場相同的方向上設定固定層的磁化方向12a、16a以及自由層的磁化方向14a。在示例性實施例中，施加的磁場30在一(+)z軸方向上。然而，在一替代實施例(未繪示)中，施加的磁場可以在一(−)z軸方向上，以分別提供與磁化方向12a、16a和14a相對的磁化方向12m、16m和14m。
根據第12圖所示的初始化序列中的一第二步驟，在與第一施加磁場的方向相反的方向上提供一第二施加磁場31，且其大小足以僅將自由層的磁化方向14a切換到14m，並將固定層PL1的AP1層的磁化方向12a翻轉到12m。結果，固定層PL1的AP1層的磁化方向現在與固定層PL2的磁化方向16a反平行。AF耦合層12-3在去除磁場31之後誘發固定層PL1的AP2層的磁化方向12a。須注意的是，固定層PL2 16的保磁力(coercivity)必須大於固定層PL1的AP1層12-1的保磁力，以在第二施加磁場期間保持固定層PL2的磁化方向16a。
參照第13圖，繪示一電壓初始化方法的概要。與先前的方法一樣，首先施加大的磁場，此時場足以將固定層PL1、自由層和固定層PL2的磁化方向設定為全部彼此平行。如先前在本揭露實施例中所描述的，在此配置中(在第1A圖中所描述)，自由層上來自固定層PL1和固定層PL2的自旋轉矩抵消，並且需要相對較高的寫入電流來切換自由層。非工作狀態(non-working state, NWS)的這個態樣用於將堆疊初始化為工作狀態(working state,WS)。固定層PL1或固定層PL2是以翻轉磁化方向的切換電壓低於在非工作狀態下旋轉自由層的磁化方向所需的電壓(即Vc,(FL-NWS) >Vc (PL1 or PL2) >Vc ,(FL-WS) )的方式所設計。一旦固定層PL1(或固定層PL2)磁化旋轉，裝置就進入工作狀態(在第1B圖中所描述)。
本文描述的所有實施例可以結合於具有標準工具和製程的製造方案中。透過在第一p-MTJ子結構中形成穿隧阻障層TB1同時最佳化雙磁穿隧接面的淨磁阻比(net DRR)、RA1 、RA2 和iC ，其中第一p-MTJ子結構的電阻與表面積乘積RA1 大致上小於在第二p-MTJ子結構中的一上覆的穿隧阻障層TB2的電阻與表面積乘積RA2 。此外，在執行初始化序列後，第一p-MTJ中的固定層PL1的磁化方向與第二p-MTJ中的固定層PL2的磁化方向反平行，以確保與在單一自旋濾波器中的p-MTJ或者在具有固定層PL1的AP1層的磁化方向與固定層PL2的磁化方向彼此平行排列的雙磁穿隧接面相比，具有較低的臨界電流iC 。透過形成與上覆的氧化物覆蓋層的界面，並透過選擇在退火後提供與穿隧阻障層TB2晶格匹配的固定層PL2的組合物來穩定固定層PL2的磁化方向。然而，氧化物覆蓋層可以用具有面心立方(fcc)(111)組構和固有的垂直磁異向性(PMA)的一層疊磁性層代替。
根據本揭露實施例，提出一種雙磁穿隧接面(DMTJ)。雙磁穿隧接面包括一第一固定鐵磁層(PL1)，第一固定鐵磁層位於一基板之上。雙磁穿隧接面也包括一第一穿隧阻障層(TB1)，第一穿隧阻障層形成於第一固定鐵磁層之上且具有一第一電阻與表面積乘積(RA1 )。雙磁穿隧接面更包括一自由層(FL)，自由層接觸第一穿隧阻障層的一頂面，且自由層具有一磁化方向，磁化方向與基板正交排列。雙磁穿隧接面包括一第二穿隧阻障層(TB2)，第二穿隧阻障層鄰接自由層的一頂面且具有一第二電阻與表面積乘積(RA2 )，第二電阻與表面積乘積大致上大於第一電阻與表面積乘積。雙磁穿隧接面也包括一第二固定鐵磁層(PL2)，第二固定鐵磁層形成於第二穿隧阻障層之上。第二固定鐵磁層具有一磁化方向，磁化方向與基板正交排列且反平行於第一固定鐵磁層的磁化方向。雙磁穿隧接面更包括一氧化物覆蓋層，氧化物覆蓋層接觸第二固定鐵磁層的一頂面且具有一電阻與表面積乘積(RACAP )，電阻與表面積乘積大致上小於第二電阻與表面積乘積。
在一些實施例中，第一穿隧阻障層和第二穿隧阻障層包括一金屬氧化物或一金屬氮氧化物，金屬是選自Mg、Ti、Al、Zn、Zr、Hf和Ta中的一種或多種，或者第一穿隧阻障層和第二穿隧阻障層是兩種或多種前述金屬氧化物或金屬氮氧化物的一疊層。
在一些實施例中，第一穿隧阻障層和氧化物覆蓋層各自具有比第二穿隧阻障層更小的厚度和更低的氧化態的其中之一或其中之二。
在一些實施例中，第一穿隧阻障層和氧化物覆蓋層其中之一或其中之二包括一金屬氧化物或金屬氮氧化物基質，金屬氧化物或金屬氮氧化物基質中形成複數個導電通道。
在一些實施例中，導電通道包括選自Pt、Au、Ag、Mg、Al、Ca、Sr、Ba、Sc、Y、La、Co、Fe、B、Mn、Mo、Ru、Rh、Ir、Ni、Pd、Zn、Cu、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、Os及W中的一種或多種的金屬或合金。
在一些實施例中，雙磁穿隧接面更包含形成於氧化物覆蓋層的硬遮罩。
在一些實施例中，氧化物覆蓋層是一摻雜的金屬氧化物層，金屬是Mg、Al、Ti、Ta、Fe、Co、B及Ru中的一種或多種，摻雜物(D)是N、S、Se、P、C、Te、As、Sb、Bi、Si、Pt、Au、Ir、W或Mo中的一種，摻雜物含量為100 ppm至20原子百分率，其在摻雜的氧化物覆蓋層的能帶間隙中產生導電狀態。
在一些實施例中，基板包括一記憶裝置中的一底電極，記憶裝置是一磁性隨機存取記憶體(MRAM)或一自旋轉矩(STT)磁性隨機存取記憶體。
在一些實施例中，雙磁穿隧接面更包含一金屬氧化物Hk增強層，金屬氧化物Hk增強層鄰接第一固定鐵磁層的一底面，並且具有大致上小於第二電阻與表面積乘積的一電阻與表面積乘積(RAHk )。
在一些實施例中，第二固定鐵磁層包括具有硼(B)的一下層，下層是Co、Fe和Ni中的一種或多種或其合金，其具有一體心立方晶體結構以與第二穿隧阻障層形成一晶格匹配。
在一些實施例中，氧化物覆蓋層包括一金屬氧化物或一金屬氮氧化物，金屬是Mg、Al、Ta、Ti、Fe、Co、B及Ru中的一種或多種。
根據本揭露實施例，提出一種雙磁穿隧接面(DMTJ)。雙磁穿隧接面包括一第一固定鐵磁層(PL1)，第一固定鐵磁層位於一基板之上。雙磁穿隧接面也包括一第一穿隧阻障層(TB1)，第一穿隧阻障層形成於第一固定鐵磁層之上且具有一第一電阻與表面積乘積(RA1 )。雙磁穿隧接面更包括一自由層(FL)，自由層接觸第一穿隧阻障層的一頂面且具有一磁化方向，磁化方向與基板正交排列。雙磁穿隧接面包括一第二穿隧阻障層(TB2)，第二穿隧阻障層鄰接自由層的一頂面且具有一第二電阻與表面積乘積(RA2 )，第二電阻與表面積乘積大致上大於第一電阻與表面積乘積。雙磁穿隧接面也包括一第二固定鐵磁層(PL2)，第二固定鐵磁層形成於第二穿隧阻障層之上。第二固定鐵磁層包括一第一子層，第一子層接觸第二穿隧阻障層的一頂面且具有一體心立方(bcc)晶體結構。第一子層具有一磁化方向，磁化方向與基板正交排列且反平行於第一固定鐵磁層的磁化方向。第二固定鐵磁層也包括最上的(uppermost)一第二子層，第二子層具有面心立方(fcc)(111)晶體組構，以增強第二固定鐵磁層內的垂直磁異向性(PMA)，並且鐵磁耦合至第一子層。雙磁穿隧接面更包括一硬遮罩層，硬遮罩層位於第二固定鐵磁層的一頂面。
在一些實施例中，第一穿隧阻障層具有比第二穿隧阻障層更小的厚度和更低的氧化態的其中之一或其中之二。
在一些實施例中，第一穿隧阻障層具有複數個導電通道，導電通道自第一固定鐵磁層的一頂面延伸至自由層的一底面。
在一些實施例中，第二子層具有固有的垂直磁異向性並且為一疊層堆疊，疊層堆疊是(Co/Ni)n 、(CoFe/Ni)n 、(Co/NiFe)n 、(Co/NiCo)n 、(Co/Pt)n 或(Co/Pd)n 的其中之一，n是一層疊數量。
在一些實施例中，第一子層是Co、Fe和Ni中的一種或多種或其合金，其與第二穿隧阻障層形成一晶格匹配。
在一些實施例中，雙磁穿隧接面更包括一金屬層，金屬層是在第一子層和第二子層之間形成的Ta、W或Mo其中之一，以去耦合第一子層和第二子層的晶體組構。
根據本揭露實施例，提出一種雙磁穿隧接面(DMTJ)的形成方法。雙磁穿隧接面的形成方法包含在一基板之上沉積一第一固定鐵磁層(PL1)。雙磁穿隧接面的形成方法也包含在第一固定鐵磁層之上形成一第一穿隧阻障層(TB1)，且第一穿隧阻障層具有一第一電阻與表面積乘積(RA1 )。雙磁穿隧接面的形成方法更包含沉積一自由層(FL)，自由層接觸第一穿隧阻障層的一頂面。雙磁穿隧接面的形成方法包含形成一第二穿隧阻障層(TB2)，第二穿隧阻障層鄰接自由層的一頂面且具有一第二電阻與表面積乘積(RA2 )，第二電阻與表面積乘積大致上大於第一電阻與表面積乘積。雙磁穿隧接面的形成方法也包含在第二穿隧阻障層之上沉積一第二固定鐵磁層(PL2)。雙磁穿隧接面的形成方法更包含形成一金屬氧化物或金屬氮氧化物覆蓋層，金屬氧化物或金屬氮氧化物覆蓋層接觸第二固定鐵磁層的一頂面且具有一電阻與表面積乘積(RACAP )，電阻與表面積乘積大致上小於第二電阻與表面積乘積。雙磁穿隧接面的形成方法包含執行一初始化製程。第一固定鐵磁層的一磁化方向與第二固定鐵磁層的一磁化方向反平行排列，且自由層的一磁化方向、第一固定鐵磁層的磁化方向及第二固定鐵磁層的磁化方向與基板正交排列。
在一些實施例中，金屬氧化物或金屬氮氧化物覆蓋層透過射頻(RF)物理氣相沉積(PVD)沉積分別濺射沉積一金屬氧化物靶的或一金屬氮氧化物靶的所形成。金屬是Mg、Al、Ti、Ta、Fe、Co、B及Ru中的一種或多種。
在一些實施例中，金屬氧化物或金屬氮氧化物覆蓋層具有複數個導電通道，導電通道在一金屬氧化物或金屬氮氧化物基質中。導電通道從自由層的一頂面延伸至一上覆的硬遮罩的一底面。
在一些實施例中，第一穿隧阻障層和金屬氧化物或金屬氮氧化物覆蓋層的其中之一或兩者具有比第二穿隧阻障層更小的厚度和更低的氧化態的其中之一或其中之二。
在一些實施例中，導電通道包括選自Pt、Au、Ag、Mg、Al、Ca、Sr、Ba、Sc、Y、La、Co、Fe、B、Mn、Mo、Ru、Rh、Ir、Ni、Pd、Zn、Cu、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、Os及W中的一種或多種的金屬或合金。
在一些實施例中，金屬氧化物或金屬氮氧化物覆蓋層包括一摻雜物(D)，摻雜物是N、S、Se、P、C、Te、As、Sb、Bi、Si、Pt、Au、Ir、W或Mo中的一種，摻雜物含量為100 ppm至20原子百分率。
在一些實施例中，第一穿隧阻障層、第二穿隧阻障層與金屬氧化物或金屬氮氧化物覆蓋層是以一射頻物理氣相沉積製程所形成。
在一些實施例中，在金屬氧化物或金屬氮氧化物基質中的複數個導電通道是透過包括共沉積一金屬物質、一氧(O)或氧與氮物質及一第二金屬(M2)物質的製程所形成。
在一些實施例中，雙磁穿隧接面的形成方法更包含在共沉積完成後執行一或多個退火步驟以使第二金屬(M2)物質的一聚集至所述導電通道。
在一些實施例中，在金屬氧化物或金屬氮氧化物基質中的複數個導電通道是透過一製程所形成，此製程包括在第二固定鐵磁層上形成一金屬氧化物層或一金屬氮氧化物層。此製程也包括將金屬氧化物或金屬氮氧化物層暴露於包括一第二金屬(M2)物質的一反應環境中。此製程更包括執行一或多個退火步驟，使得在金屬氧化物或金屬氮氧化物基質中產生導電通道。
在一些實施例中，摻雜的金屬氧化物或金屬氮氧化物覆蓋層是透過一製程所形成，此製程包括在第二固定鐵磁層上形成一金屬氧化物層或一金屬氮氧化物層。此製程也包括將金屬氧化物或金屬氮氧化物層暴露於包括一摻雜物質的一反應環境中，或將摻雜物質植入金屬氧化物或金屬氮氧化物層中。
在一些實施例中，雙磁穿隧接面的形成方法更包含在前述步驟完成後，執行一或多個退火步驟。
在一些實施例中，摻雜的金屬氧化物或金屬氮氧化物覆蓋層是透過一製程所形成，此製程包括在第二固定鐵磁層上形成一第一金屬氧化物層(MOx1 )/摻雜物(D)堆疊、一第一金屬氮氧化物(MON1 )/摻雜物堆疊、一第一金屬氧化物層/摻雜物/第二金屬氧化物(MOx2 )堆疊、一第一金屬氧化物層/摻雜物/第二金屬氮氧化物(MON2 )堆疊、一摻雜物/第二金屬氧化物堆疊或一摻雜物/第二金屬氮氧化物堆疊的多層。此製程也包括執行一或多個退火步驟。
在一些實施例中，基板為一金屬氧化物Hk增強層。
在一些實施例中，第二固定鐵磁層為具有硼(B)的至少一下層，下層是由Co、Fe和Ni中的一種或多種或其合金所形成，且下層為沉積的一非晶層，但在一或多個退火步驟後具有一體心立方結構。
在一些實施例中，金屬氧化物或金屬氮氧化物覆蓋層的形成包括在第二固定鐵磁層的一上部的氧化或氮氧化。
儘管已經說明本揭露實施例中的較佳實施例，並且已經詳細描述了此形式，發明所屬技術領域中具有通常知識者將容易理解，在不脫離本揭露實施例的精神或所附的申請專利範圍的情況下，可在其中進行各種修改。
1a,1b,1c,1d,1e:雙磁穿隧接面 2:p-MTJ 3:固定層 4:穿隧阻障層 5:自由層 6:Hk增強層 8,9:p-MTJ子結構 10:基板 11:種子層 12:固定層 12-1:AP1層 12-2,12-2a,12-2b:AP2層 12-3:AF耦合層 13:穿隧阻障層 13x:MOx或MON基質 14:自由層 15:穿隧阻障層 16:固定層 16-1,16-2:磁性層 16t:頂面 17:硬遮罩 18,28:導電通道 20:覆蓋層 20d:摻雜的金屬氧化物層 20t1:頂面 20x,20x1,20x2:金屬氧化物或金屬氮氧化物層 20m2:M2層 21:Hk增強層 30,31:磁場 30I:界面 5a,12a,12a1,12a2,16a,16a1,16a2:磁化方向 3m,5m,12m,12m1,14m,16m:磁化方向 AP1,AP2:磁性層 FL:自由層 I1,I2,I3,I4:電流 PL1,PL2:固定層 TB1,TB2:穿隧阻障層 t1,t2,t3,t4:厚度
第1A圖～第1B圖是根據本揭露實施例中的一些實施例的雙磁穿隧接面的剖面示意圖，其中一下固定層(PL1)具有一SyAP配置，其中第1A圖與第1B圖之固定層PL1的AP1層的磁化方向分別與固定層PL2的磁化方向平行與反平行。 第2圖是先前技術中一單一p-MTJ的剖面示意圖。 第3A圖～第3B圖是根據本揭露實施例中的一些實施例的第1B圖的雙磁穿隧接面的剖面示意圖，其已被修改為包括鄰接固定層PL1的AP2層的一底面的一Hk增強層，固定層PL1的AP2層是單層，或者其中固定層PL1的AP2層雙層分別直接形成在種子層上。 第3C圖是根據本揭露實施例中的另一實施例第1B圖的雙磁穿隧接面的剖面示意圖，其已被修改為具有一PL2雙層，PL2雙層具有面心立方(fcc)(111)組構的一磁性層，並且沒有氧化物覆蓋層。 第4A圖描繪第1A圖中的雙磁穿隧接面配置，其中施加電流以將雙磁穿隧接面從P/P狀態切換到AP/AP狀態，或者施加反向電流將AP/AP狀態切換到P/P狀態。 第4B圖描繪第1B圖中的雙磁穿隧接面配置，其中施加電流以將雙磁穿隧接面從P/AP狀態切換到AP/P狀態，或者施加反向電流將AP/P狀態切換到P/AP狀態。 第5A圖～第5B圖是根據本揭露實施例中的一實施例描繪雙磁穿隧接面，其中因為在一絕緣體基質內形成導電通道，在第1B圖和第3A圖中的第一穿隧阻障層和氧化物覆蓋層分別具有比第二穿隧阻障層低的電阻與表面積乘積。 第6圖～第8圖是根據本揭露實施例中的一些實施例描繪在一金屬氧化物(MOx)基質中形成導電通道的各種方法的剖面示意圖。 第9圖是描繪形成一氧化物覆蓋層的中間步驟的剖面示意圖，氧化物覆蓋層具有比一雙磁穿隧接面中的一上穿隧阻障層(TB2)大致上較低的電阻與表面積乘積的產物。 第10圖是根據本揭露實施例中的一實施例的剖面示意圖，其中在第1B圖中的氧化物覆蓋層包含一摻雜物，從而透過在覆蓋層的能帶間隙中產生導電狀態而在第二穿隧阻障層中提供比第二電阻與表面積乘積RA2 更低的電阻與表面積乘積RACAP 。 第11圖～第12圖是描繪一初始化序列的剖面示意圖，初始化序列包括兩個應用場以提供第1B圖中的雙磁穿隧接面配置。 第13圖是根據本揭露實施例中的一實施例描繪基於施加電壓以在第1B圖中建立反平行排列的固定層PL1的AP1層和PL2的初始化方法。 第14圖列出各種元素的氧化物生成的自由能的表。
1b:雙磁穿隧接面
8,9:p-MTJ子結構
10:基板
11:種子層
12:固定層
12-1:AP1層
12-2:AP2層
12-3:AF耦合層
13:穿隧阻障層
14:自由層
15:穿隧阻障層
16:固定層
17:硬遮罩
20:覆蓋層
12a,16a:磁化方向
12m,14m:磁化方向
AP1,AP2:磁性層
FL:自由層
PL2:固定層
t1,t2,t3:厚度
TB1,TB2:穿隧阻障層

Claims (10)

  1. 一種雙磁穿隧接面(DMTJ)，包括：(a)一第一固定鐵磁層(PL1)，位於一基板之上；(b)一第一穿隧阻障層(TB1)，形成於該第一固定鐵磁層之上，且該第一穿隧阻障層具有一第一電阻與表面積乘積(RA1)；(c)一自由層(FL)，接觸該第一穿隧阻障層的一頂面，且該自由層具有一磁化方向，該磁化方向與該基板正交排列；(d)一第二穿隧阻障層(TB2)，鄰接該自由層的一頂面，且該第二穿隧阻障層具有一第二電阻與表面積乘積(RA2)，該第二電阻與表面積乘積大致上大於該第一電阻與表面積乘積；(e)一第二固定鐵磁層(PL2)，形成於該第二穿隧阻障層之上，其中該第二固定鐵磁層具有一磁化方向，該磁化方向與該基板正交排列且反平行於該第一固定鐵磁層的磁化方向；以及(f)一氧化物覆蓋層，接觸該第二固定鐵磁層的一頂面，且該氧化物覆蓋層具有一電阻與表面積乘積(RACAP)，該電阻與表面積乘積大致上小於該第二電阻與表面積乘積。
  2. 如請求項1所述之雙磁穿隧接面，其中該第一穿隧阻障層和該氧化物覆蓋層各自具有比該第二穿隧阻障層更小的厚度和更低的氧化態的其中之一或其中之二。
  3. 如請求項1所述之雙磁穿隧接面，其中該第一穿隧阻障層和該氧化物覆蓋層其中之一或其中之二包括一金屬氧化物或金屬氮氧化物基質，該金屬氧化物或金屬氮氧化物基質中形成複數個導電通道，該些導電通道包括選自 Pt、Au、Ag、Mg、Al、Ca、Sr、Ba、Sc、Y、La、Co、Fe、B、Mn、Mo、Ru、Rh、Ir、Ni、Pd、Zn、Cu、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、Os及W中的一種或多種的金屬或合金。
  4. 如請求項1所述之雙磁穿隧接面，其中該氧化物覆蓋層是一摻雜的金屬氧化物層，金屬是Mg、Al、Ti、Ta、Fe、Co、B及Ru中的一種或多種，摻雜物(D)是N、S、Se、P、C、Te、As、Sb、Bi、Si、Pt、Au、Ir、W或Mo中的一種，該摻雜物含量為100ppm至20原子百分率，其在摻雜的該氧化物覆蓋層的能帶間隙中產生導電狀態。
  5. 如請求項1所述之雙磁穿隧接面，更包括一金屬氧化物Hk增強層，該金屬氧化物Hk增強層鄰接該第一固定鐵磁層的一底面，並且具有大致上小於該第二電阻與表面積乘積的一電阻與表面積乘積(RAHk)。
  6. 如請求項1所述之雙磁穿隧接面，其中該第二固定鐵磁層包括具有硼(B)的一下層，該下層是Co、Fe和Ni中的一種或多種或其合金，其具有一體心立方晶體結構以與該第二穿隧阻障層形成一晶格匹配。
  7. 一種雙磁穿隧接面(DMTJ)，包括：(a)一第一固定鐵磁層(PL1)，位於一基板之上；(b)一第一穿隧阻障層(TB1)，形成於該第一固定鐵磁層之上，且該第一穿隧阻障層具有一第一電阻與表面積乘積(RA1)；(c)一自由層(FL)，接觸該第一穿隧阻障層的一頂面，且該自由層具有一磁化方向，該磁化方向與該基板正交排列；(d)一第二穿隧阻障層(TB2)，鄰接該自由層的一頂面，且該第二穿隧阻障層具有一第二電阻與表面積乘積(RA2)，該第二電阻與表面積乘積大致上大於該第 一電阻與表面積乘積；(e)一第二固定鐵磁層(PL2)，形成於該第二穿隧阻障層之上，其中該第二固定鐵磁層包括：(1)一第一子層，接觸該第二穿隧阻障層的一頂面，且該第一子層具有一體心立方(bcc)晶體結構，其中該第一子層具有一磁化方向，該磁化方向與該基板正交排列且反平行於該第一固定鐵磁層的磁化方向；及(2)最上的一第二子層，具有面心立方(fcc)(111)晶體組構，以增強該第二固定鐵磁層內的垂直磁異向性(PMA)，並且鐵磁耦合至該第一子層；以及(f)一硬遮罩層，位於該第二固定鐵磁層的一頂面。
  8. 如請求項7所述之雙磁穿隧接面，其中第二子層具有固有的垂直磁異向性並且為一疊層堆疊，該疊層堆疊是(Co/Ni)n、(CoFe/Ni)n、(Co/NiFe)n、(Co/NiCo)n、(Co/Pt)n或(Co/Pd)n的其中之一，n是一層疊數量。
  9. 如請求項8所述之雙磁穿隧接面，更包括一金屬層，該金屬層是在該第一子層和該第二子層之間形成的Ta、W或Mo其中之一，以去耦合該第一子層和該第二子層的晶體組構。
  10. 一種雙磁穿隧接面(DMTJ)的形成方法，包括：(a)在一基板之上沉積一第一固定鐵磁層(PL1)；(b)在該第一固定鐵磁層之上形成一第一穿隧阻障層(TB1)，且該第一穿隧阻障層具有一第一電阻與表面積乘積(RA1)；(c)沉積一自由層(FL)，該自由層接觸該第一穿隧阻障層的一頂面；(d)形成一第二穿隧阻障層(TB2)，該第二穿隧阻障層鄰接該自由層的一頂面且具有一第二電阻與表面積乘積(RA2)，該第二電阻與表面積乘積大致上大於該 第一電阻與表面積乘積；(e)在該第二穿隧阻障層之上沉積一第二固定鐵磁層(PL2)；(f)形成一金屬氧化物或金屬氮氧化物覆蓋層，該金屬氧化物或金屬氮氧化物覆蓋層接觸該第二固定鐵磁層的一頂面且具有一電阻與表面積乘積(RACAP)，該電阻與表面積乘積大致上小於該第二電阻與表面積乘積；以及(g)執行一初始化製程，其中該第一固定鐵磁層的一磁化方向與該第二固定鐵磁層的一磁化方向反平行排列，且該自由層的一磁化方向、該第一固定鐵磁層的磁化方向及該第二固定鐵磁層的磁化方向與該基板正交排列。
TW108133580A 2018-09-18 2019-09-18 雙磁穿隧接面與其形成方法 TWI713199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/133,964 US10797225B2 (en) 2018-09-18 2018-09-18 Dual magnetic tunnel junction (DMTJ) stack design
US16/133,964 2018-09-18

Publications (2)

Publication Number Publication Date
TW202025450A TW202025450A (zh) 2020-07-01
TWI713199B true TWI713199B (zh) 2020-12-11

Family

ID=69646912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133580A TWI713199B (zh) 2018-09-18 2019-09-18 雙磁穿隧接面與其形成方法

Country Status (5)

Country Link
US (2) US10797225B2 (zh)
KR (1) KR102301461B1 (zh)
CN (1) CN110911551B (zh)
DE (1) DE102019124033A1 (zh)
TW (1) TWI713199B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7035851B2 (ja) 2018-06-28 2022-03-15 Tdk株式会社 磁気抵抗効果素子
KR102274831B1 (ko) * 2019-05-30 2021-07-08 한국과학기술연구원 전기장 제어 마그네틱램
US11171283B2 (en) 2019-11-01 2021-11-09 International Business Machines Corporation Modified double magnetic tunnel junction structure suitable for BEOL integration
DE102020114551A1 (de) 2020-05-29 2021-12-02 Infineon Technologies Ag Magnetoresistiver Sensor und Fertigungsverfahren für einen magnetoresistiven Sensor
KR20220008454A (ko) * 2020-07-14 2022-01-21 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US11443790B2 (en) 2020-07-31 2022-09-13 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11176981B1 (en) * 2020-07-31 2021-11-16 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11217289B1 (en) 2020-07-31 2022-01-04 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
CN112103352B (zh) * 2020-09-18 2022-02-01 苏州长光华芯光电技术股份有限公司 一种半导体器件及其制造方法
US11411170B2 (en) 2020-10-27 2022-08-09 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11349066B2 (en) * 2020-10-27 2022-05-31 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11417379B2 (en) 2020-10-27 2022-08-16 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11501810B2 (en) 2021-03-17 2022-11-15 International Business Machines Corporation Amorphous spin diffusion layer for modified double magnetic tunnel junction structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201447879A (zh) * 2013-03-14 2014-12-16 Samsung Electronics Co Ltd 使用自旋軌道交互式切換之雙磁性隧道接面及其記憶體
TW201810745A (zh) * 2016-06-29 2018-03-16 海德威科技公司 具有改善氧化控制的氧化物介面的垂直磁化鐵磁層

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818721A (en) * 1987-07-29 1989-04-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implantation into In-based group III-V compound semiconductors
US7027268B1 (en) 1999-07-08 2006-04-11 Western Digital (Fremont), Inc. Method and system for providing a dual spin filter
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6743503B1 (en) 1999-10-05 2004-06-01 Seagate Technology Llc Ultra-thin seed layer for multilayer superlattice magnetic recording media
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
JP2003198004A (ja) 2001-12-27 2003-07-11 Fujitsu Ltd 磁気抵抗効果素子
US6593608B1 (en) 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6847510B2 (en) 2002-09-27 2005-01-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel junction device with bottom free layer and improved underlayer
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6977801B2 (en) 2003-02-24 2005-12-20 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive device with exchange-coupled structure having half-metallic ferromagnetic Heusler alloy in the pinned layer
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6974708B2 (en) 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7241631B2 (en) 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7859034B2 (en) 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US20070085068A1 (en) 2005-10-14 2007-04-19 Dmytro Apalkov Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
EP1863034B1 (en) * 2006-05-04 2011-01-05 Hitachi, Ltd. Magnetic memory device
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US7480173B2 (en) 2007-03-13 2009-01-20 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic free layer
JP4929108B2 (ja) 2007-09-25 2012-05-09 株式会社東芝 磁気ヘッドおよび磁気記録装置
US7978442B2 (en) 2007-10-03 2011-07-12 Tdk Corporation CPP device with a plurality of metal oxide templates in a confining current path (CCP) spacer
JP5441005B2 (ja) 2008-02-13 2014-03-12 日本電気株式会社 磁壁移動素子及び磁気ランダムアクセスメモリ
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) * 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US8609262B2 (en) * 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8159866B2 (en) 2009-10-30 2012-04-17 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8233249B2 (en) 2010-01-04 2012-07-31 International Business Machines Corporation Magnetic tunnel junction transistor device
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8203389B1 (en) 2010-12-06 2012-06-19 Headway Technologies, Inc. Field tunable spin torque oscillator for RF signal generation
US9024415B2 (en) 2010-12-07 2015-05-05 The Board Of Trustees Of The Leland Stanford Junior University Electrical and optical devices incorporating topological materials including topological insulators
US8604886B2 (en) 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
SG185900A1 (en) 2011-05-20 2012-12-28 Agency Science Tech & Res Magnetoresistive device
US8785966B2 (en) 2011-05-25 2014-07-22 International Business Machines Corporation Magnetic tunnel junction transistor devices
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
US8462461B2 (en) 2011-07-05 2013-06-11 HGST Netherlands B.V. Spin-torque oscillator (STO) with magnetically damped free layer
US8634163B2 (en) 2011-07-27 2014-01-21 HGST Netherlands B.V. Dual reverse microwave assisted magnetic recording (MAMR) and systems thereof
US8698260B2 (en) * 2012-02-29 2014-04-15 Headway Technologies, Inc. Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
US8946834B2 (en) 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US8582240B1 (en) 2012-08-29 2013-11-12 Headway Technologies, Inc. Magnetic recording assisted by spin torque oscillator with a radio frequency current bias
KR102017623B1 (ko) * 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
US8921961B2 (en) 2012-09-14 2014-12-30 Headway Technologies, Inc. Storage element for STT MRAM applications
US8786039B2 (en) * 2012-12-20 2014-07-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
US9614258B2 (en) 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
US8981505B2 (en) 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
US9147833B2 (en) * 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
US9373781B2 (en) 2013-11-12 2016-06-21 Samsung Electronics Co., Ltd. Dual perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
US20150333254A1 (en) * 2014-05-15 2015-11-19 Headway Technologies, Inc. Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
US9508924B2 (en) * 2014-07-03 2016-11-29 Samsung Electronics Co., Ltd. Method and system for providing rare earth magnetic junctions usable in spin transfer torque magnetic random access memory applications
US9230571B1 (en) 2014-08-26 2016-01-05 Headway Technologies, Inc. MgO based perpendicular spin polarizer in microwave assisted magnetic recording (MAMR) applications
US9444035B2 (en) * 2014-09-10 2016-09-13 Qualcomm Incorporated Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication
KR20160123067A (ko) 2015-04-15 2016-10-25 에스케이하이닉스 주식회사 전자 장치 제조 방법
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9941469B2 (en) 2015-10-06 2018-04-10 International Business Machines Corporation Double spin filter tunnel junction
US10468455B2 (en) 2016-04-12 2019-11-05 International Business Machines Corporation Simplified double magnetic tunnel junctions
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US11264557B2 (en) * 2017-12-30 2022-03-01 Integrated Silicon Solution, (Cayman) Inc. High retention storage layer using ultra-low RA MgO process in perpendicular magnetic tunnel junctions for MRAM devices
US10381550B1 (en) * 2018-03-01 2019-08-13 Samsung Electronics Co., Ltd. Method and system for engineering the secondary barrier layer in dual magnetic junctions
US10522746B1 (en) * 2018-08-07 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201447879A (zh) * 2013-03-14 2014-12-16 Samsung Electronics Co Ltd 使用自旋軌道交互式切換之雙磁性隧道接面及其記憶體
TW201810745A (zh) * 2016-06-29 2018-03-16 海德威科技公司 具有改善氧化控制的氧化物介面的垂直磁化鐵磁層

Also Published As

Publication number Publication date
US20210020830A1 (en) 2021-01-21
CN110911551A (zh) 2020-03-24
CN110911551B (zh) 2023-05-30
KR102301461B1 (ko) 2021-09-15
TW202025450A (zh) 2020-07-01
KR20200033185A (ko) 2020-03-27
US10797225B2 (en) 2020-10-06
US20200091408A1 (en) 2020-03-19
DE102019124033A1 (de) 2020-03-19

Similar Documents

Publication Publication Date Title
TWI713199B (zh) 雙磁穿隧接面與其形成方法
US10193062B2 (en) MgO insertion into free layer for magnetic memory applications
US11417835B2 (en) Nitride capping layer for spin torque transfer (STT) magnetoresistive random access memory (MRAM)
US11495738B2 (en) Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
US9276201B2 (en) Hybridized oxide capping layer for perpendicular magnetic anisotropy
US8492169B2 (en) Magnetic tunnel junction for MRAM applications
US8981505B2 (en) Mg discontinuous insertion layer for improving MTJ shunt
US20170092848A1 (en) Magnetic memory device and method for manufacturing the same
US10003011B2 (en) Magnetic memory devices and methods for manufacturing the same
US10867651B2 (en) Initialization process for magnetic random access memory (MRAM) production