KR102301461B1 - 듀얼 자기 터널 접합 및 이를 형성하는 방법 - Google Patents

듀얼 자기 터널 접합 및 이를 형성하는 방법 Download PDF

Info

Publication number
KR102301461B1
KR102301461B1 KR1020190113634A KR20190113634A KR102301461B1 KR 102301461 B1 KR102301461 B1 KR 102301461B1 KR 1020190113634 A KR1020190113634 A KR 1020190113634A KR 20190113634 A KR20190113634 A KR 20190113634A KR 102301461 B1 KR102301461 B1 KR 102301461B1
Authority
KR
South Korea
Prior art keywords
layer
dmtj
delete delete
metal
magnetization
Prior art date
Application number
KR1020190113634A
Other languages
English (en)
Other versions
KR20200033185A (ko
Inventor
비그네쉬 선다
위전 왕
룩 토마스
구에놀레 잔
사힐 파텔
뤼잉 통
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20200033185A publication Critical patent/KR20200033185A/ko
Application granted granted Critical
Publication of KR102301461B1 publication Critical patent/KR102301461B1/ko

Links

Images

Classifications

    • H01L43/08
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H01L43/02
    • H01L43/10
    • H01L43/12
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Abstract

PL1/TB1/자유층/TB2/PL2/캡핑층 구성을 갖는 듀얼 자기 터널 접합(DMTJ)이 개시되며, 여기서 제1 터널 배리어(TB1)는 허용가능한 순 자기저항비(DRR)를 제공하기 위해, 위에 있는 제2 터널 배리어(TB2)를 위한 RA2보다 실질적으로 더 낮은 저항 × 면적(RA1) 곱을 갖는다. 또한, 제1 및 제2 고정층들(PL1, PL2)에서의 자화들은 각각, 평행 정렬로 있을 때보다 더 낮은 임계 스위칭 전류를 가능케 하도록 역평행 정렬된다. 더 높은 PL2 안정성을 제공하기 위해 PL2 상에 RACAP를 갖는 산화물 캡핑층이 형성된다. TB1과 산화물 캡핑층이 TB2보다 더 작은 두께와 더 낮은 산화 상태 중 하나 또는 이 둘 다를 가질 때, 또는 금속 산화물 또는 금속 산질화물 매트릭스 내의 도전성(금속) 채널들로 구성될 때, 또는 도핑된 금속 산화물 또는 도핑된 금속 산질화물층으로 구성될 때, RA1<RA2 및 RACAP<RA2 조건이 달성된다.

Description

듀얼 자기 터널 접합 및 이를 형성하는 방법{DUAL MAGNETIC TUNNEL JUNCTION AND METHOF OF FORMING THE SAME}
본 출원은 미국 특허 8,057,925; 관리번호 HT17-014(출원번호: 15/841,479, 출원일: 2017/12/14); 관리번호 HT17-034(출원번호: 15/728,818, 출원일: 2017/10/10); 및 관리번호 HT17-038(출원번호: 16/056,701, 출원일: 2018/8/7)과 관련이 있으며, 이 문헌들은 공동 양수인에게 양도되었고, 그 내용 전체는 본 명세서에서 참조로서 원용된다.
본 발명개시는 하부 터널 배리어(TB1)층 및 상부 터널 배리어(TB2)층과 인터페이싱하는 자유층으로 구성된 듀얼 자기 터널 접합(dual magnetic tunnel junction; DMTJ)에 관한 것이며, 여기서, TB1층은 TB2층에 대한 RA2보다 실질적으로 작은 저항 × 면적(RA1)의 곱을 갖고, TB1 및 TB2에 각각 인접하는 고정층들(PL1, PL2)은 서로에 대해 역평행하도록 초기화되고, (111) 텍스처를 갖는 금속 산화물층 또는 자기층이 PL2 자화(magnetization) 안정성을 향상시키기 위해 PL2 최상면 상에 형성된다.
수직 자화 MTJ(perpendicularly magnetized MTJ; p-MTJ)는 임베디드 자기 랜덤 액세스 메모리(magnetic random access memory; MRAM) 응용예들, 및 독립형 MRAM 응용예들로서 사용하기 위해 새롭게 부상하고 있는 기술이다. 메모리 비트의 기입(writing)을 위해 스핀 토크를 사용하는 P-MTJ MRAM 기술(STT-MRAM)은 씨 슬론쥬스키(C. Slonczewski)에 의해 "Current driven excitation of magnetic multilayers"(J. Magn. Magn. Mater. V 159, L1-L7 (1996))에서 기술되었으며, SRAM, DRAM, 및 플래시와 같은 기존 반도체 메모리 기술들과 경쟁이 치열하다.
p-MTJ에 대한 임계 스위칭 전류 밀도를 감소시키는 것은 기존의 상보형 금속 산화물 반도체(complementary metal oxide semiconductor; CMOS) 기술에 MRAM과 STT-MRAM을 통합시키는데 있어서 주요 해결과제이다. 기입 전류가 감소함에 따라, 더 작은 트랜지스터가 각각의 비트 셀을 위해 사용될 수 있으며, 이에 따라 잠재적으로는 메모리 어레이의 밀도를 더 높이고 생산 비용을 더 낮추는 것을 가능하게 할 수 있다. p-MTJ에서 자유층을 스위칭하기 위한 임계 전류(iC)를 최소화하기 위해 과거에 탐구된 전략들 중 하나는 DMTJ라고도 불리우는 듀얼 스핀 필터 구조이다. 일반적인 DMTJ는 PL1/TB1/FL/TB2/PL2 구성을 가지며, 여기서 PL1과 PL2는 각각, 제1 및 제2 터널 배리어층들(TB1, TB2)에 인접해 있고, 전류가 면 방향에 수직으로 DMTJ를 통과할 때 자유층(FL)에 대해 스핀 토크 효과를 생성하는 제1 및 제2 고정층들이다. 바람직하게는, PL1, PL2, 및 FL 각각은 면(수직) 방향에 수직으로 정렬된 자화를 갖는다. PL1과 PL2가 서로 역평행하도록 초기화되면, 예를 들어, PL/TB/FL 구성에서 단일 스핀 편광자를 갖는 MTJ와 비교하여, FL에 대한 스핀 토크가 잠재적으로 2배 증가할 수 있다. 결과적으로, 스핀 토크 전달 효율이 개선되고 iC가 감소된다.
전술한 DMTJ에서, PL1/TB1/FL 스택과 FL/TB2/PL2 스택은 각각 각자의 개별 터널링 자기저항(tunneling magnetoresistive; TMR) 값들을 갖는 두 개의 개별적인 서브구조물들로서 간주될 수 있다. 각각의 p-MTJ 서브구조물에서, FL은 PL1 및 PL2에 평행한(P 상태) 방향 또는 역평행한(AP 상태) 방향으로 자유롭게 회전할 수 있다. 개별적인 TMR 값들의 합인 순 자기저항 비(magnetoresistive ratio; DRR)가 큰 값, 바람직하게는 1보다 큰 것이 중요한데, 그 이유는 DRR이 판독 마진과 직접 관련이 있기 때문이다.
두 개의 p-MTJ 서브구조물을 갖는 DMTJ의 자기 성능은 순 DRR 및 iC뿐만 아니라, RA1, RA2 및 표유 전자계(stray field)에 대한 각 자기층의 안정성과 관련이 있다. 일반적으로, DMTJ 셀에서, DMTJ 셀의 최상면의 평활도(smoothness)를 포함하는 막 균일성은 기판으로부터 거리가 증가할수록 감소한다. 특히, DMTJ에서의 PL2 자화의 안정성은 PL2 자화를 고정시키기 위한 최저 에너지 상태(가장 안정적인 배향)를 제공하는, AP1/AF 결합층/AP2 스택에서의 AP1과 AP2층들 간의 강한 반강자성(antiferromagnetic; AF) 결합에 의존한다. 그러나, 강한 AF 결합은 AF 결합층의 좁은 두께 범위 내에서 발생하는데, 이는 PL2가 기판으로부터 상당한 거리일 때 제어하기가 어렵다. AF 결합층 두께의 변화는 AP 결합 대신에 강자성(평행) 결합을 갖거나, 또는 AP1과 AP2층들 간에 AF 결합 세기가 변하는 AP1 및 AP2층들의 영역들을 야기할 수 있다. 또한, 아래에 있는 TB2층의 거칠기는 TB2/PL2 계면에서 PL2의 계면 수직 이방성을 감소시킴으로써, PL2에서의 PMA를 감소시켜서 PL2 자화 안정성을 낮춘다. 해결해야 하는 다른 문제는 안정적인 고정층(PL2)을 획득하기 위해, AP1/AF 결합층/AP2 스택의 물질들이 면심 입방(face centered cubic; fcc) 결정 구조를 갖는 것이 중요하다. 그러나, fcc (111) 층은 fcc (002) 텍스처를 갖는 MgO와 같은 TB2 배리어층 상에서 양호하게 성장되지 않는다. 이러한 결정 성장이 달성될 수 있더라도, fcc (002) 결정 텍스처가 상기 목적에 바람직하기 때문에 DMTJ 스택의 DRR에 해롭다. 따라서, iC, DRR, RA, 및 PL2 자기 안정성이 동시에 최적화되어 성능 및 제조 수율을 향상시키는 DMTJ 구조물이 필요하다.
본 발명개시의 하나의 목적은 자유층을 스위칭하기 위한 임계 전류(iC)를, 단일 p-MTJ 셀로 실현된 iC 미만으로 감소시키고, 상부 고정층에서 자화 안정성을 향상시키면서 진보형 MRAM 및 STT-MRAM 디바이스들을 위해 허용가능한 DRR 및 RA를 가능케 하는 DMTJ 셀 설계를 제공하는 것이다.
두번째 목적은 첫번째 목적의 DMTJ 셀 설계와 호환가능한 DMTJ에서 고정층들과 자유층을 초기화하는 방법을 제공하는 것이다.
본 발명개시의 제1 실시예에 따르면, 듀얼 스핀 필터(dual spin filter; DSF)라고도 알려진 바람직한 DMTJ 셀은 하부 제1 터널 배리어층(TB1)과 상부 제2 터널 배리어층(TB2) 사이에 끼워진 자유층(FL), TB1의 바닥면에 인접해 있는 제1 고정층(PL1), 및 TB2의 최상면과 접촉하는 제2 고정층(PL2)을 포함한다. 바람직한 실시예들에서, PL2 내부의 계면 수직 이방성을 향상시키기 위해 산화물 캡핑층이 PL2의 최상면 상에 형성되며, 이는 더 높은 PL2 자화 안정성을 이끌어 낸다. 대안적인 실시예에서, 산화물 캡핑층은 fcc (111) 텍스처를 갖는 하나 이상의 자기층으로 대체된다. 모든 자기층들(PL1, PL2, FL)은 DMTJ가 형성된 기판의 최상면에 직교하는 면(수직) 방향에 수직인 자화를 갖는다. PL1이 AP2/AF 결합/AP1 스택의 층들로 표현되는 합성 역평행(synthetic antiparallel; SyAP) 구성을 가질 수 있지만, PL2는 안정화를 위해 AF 결합에 의존하지 않는 단일층 또는 다층인 것이 바람직하다. 따라서, PL1을 위한 AP1 자기층은 TB1의 바닥면과 접촉하고, AP2층은 바닥 전극과 같은 시드층 또는 기판 상에 형성된다. PL2는 성막되는 비정질 CoFeB층일 수 있고, B는 어닐링에 의해 개시되는 결정화 동안 TB2/PL2 계면으로부터 방산(diffuse away)되어, TB2에 인접해 있으면서 bcc (001) 텍스처를 갖고 fcc (002) 구조를 갖는 아래에 있는 MgO(TB2)층과의 우수한 격자 정합을 갖는 CoFe층을 제공한다. 따라서, PL2는 대안적인 실시예에서, 위상 파괴(phase breaking)층으로서 역할을 하는 CoFeB와 같은 하부층을 적어도 포함하도록 설계되며, 여기서 PL2는 또한 fcc (111) 텍스처를 갖는 하나 이상의 층으로 구성된 윗부분을 갖는다. MgO/CoFe 계면은 DMTJ 셀 내의 제2 p-MTJ 서브구조물에 대해 높은 DRR을 보장해준다.
바람직한 실시예들에서, bcc (001) 텍스처를 갖는 PL2층 또는 PL2 다층의 윗부분은 금속 산화물 캡핑층과의 계면을 형성하여, PL2에서의 PMA를 향상시키고 더 높은 PL2 자화 안정성을 위해 추가적인 계면 수직 이방성을 제공한다. 대안적으로, PL2층의 윗부분이 fcc (111) 텍스처를 갖는 실시예들에서, fcc (111) 텍스처를 갖는 Mo 또는 W와 같은 금속층이 PL2층 상에 형성된다. 일부 실시예들에서, PL2의 윗부분은 (Co/Ni)n 등과 같은 다층 구조를 가질 수 있고, 여기서 "n"은 적층 수이다. 이러한 경우, Ta, Mo, 또는 W와 같은 '위상 파괴층'이 bcc (001) 텍스처링된(textured) CoFeB 유사 층과 fcc (111) 텍스처링된 (Co/Ni)n 또는 (Co/Pt)n 다층들 사이에 삽입되어, 이들 물질의 결정학적 텍스처를 결합해제시킬 수 있다.
DMTJ는, PL1 AP1층 자화가 PL2 자화에 역평행하게 되어 평행 정렬보다 더 낮은 iC를 가능하게 하도록 초기화된다. 따라서, 제1 p-MTJ 서브구조물이 P 상태를 갖는 동안 제2 p-MTJ 서브구조물은 AP 상태를 갖거나, 또는 제1 p-MTJ 서브구조물이 AP 상태를 갖는 동안 제2 p-MTJ 서브구조물은 P 상태를 가져서, P/AP 또는 AP/P 구성을 각각 가져다 준다.
중요한 특징은 DMTJ에 대한 순 DRR이 최대화되도록, 제1 p-MTJ 서브구조물의 RA(이후 RA1이라고 지칭됨)가 제2 p-MTJ 서브구조물의 RA(이후 RA2이라고 지칭됨)보다 실질적으로 작다는 것이다. 일부 실시예들에 따르면, TB1과 TB2 둘 다는 금속 산화물(MOx) 또는 금속 산질화물(MON)층들이다. TB2는 TB1보다 더 큰 두께와 더 높은 산화 상태 중 하나 또는 이 둘 다를 가지므로 RA2는 RA1보다 실질적으로 더 크다. 예를 들어, TB2는 본질적으로 금속 원자들로 점유되지 않은 MOx 격자 내의 모든 장소(site)들이 산소 원자들로 채워져 있는 화학량론적 산화(stoichiometric oxidation) 상태를 가질 수 있고, TB1은 산소 원자들에 의해 점유되지 않은 MOx 격자 내의 복수의 장소들로 실질적으로 과부족산화(underoxidized)될 수 있다. 또한, 일부 실시예들에서 DMTJ에 대한 총 RA(RATOTAL)는 바람직하게는 5옴-㎠ 미만인데, 이는 RA2가 일반적으로 RATOTAL에 가장 크게 기여하기 때문에 산화물 캡핑층(존재하는 경우)에 대한 RA1 및 RACAP가 최소화되어야 함을 의미한다.
TB1과 산화물 캡핑층이 각각 비저항(resistivity)을 낮추기 위해 그 내부에 도전성 채널이 형성된 MOx 매트릭스 또는 MON 매트릭스이거나, 또는 MOx 또는 MON층이 TB1과 캡핑층의 대역 갭에서 도전 상태들을 생성하는 N, S, Se, P, C, Te, As, Sb, Si, Pt, Au, Ir, W, 또는 Mo 중 하나로 도핑된 경우, RA1과 RACAP는 최소화될 수 있다. 산화물 캡핑층은 비 화학량론적 산화 상태 및 TB2 미만의 두께를 가질 수 있다.
본 발명개시는 또한 감소된 RA1 및 RACAP를 각각 갖는 TB1 및 산화물 캡핑층을 형성하는 방법을 포함한다. 또한, PL1 AP1 자화가 PL2 자화와 반대가 되도록 하는 초기화 방법이 제공된다.
도 1a와 도 1b는 (면에 수직한) PL1 AP1 자화가 PL2 자화에 대해 각각 평행 정렬 및 역평행 정렬되어 있는 SyAP 구성을 하부 고정층(PL1)이 갖는 본 발명개시의 실시예들에 따른 DMTJ의 단면도들이다.
도 2는 종래 기술에서의 단일 p-MTJ의 단면도이다.
도 3a와 도 3b는 본 발명개시의 실시예들에 따라, 단일층인 PL1 AP2층의 바닥면에 인접해 있는 Hk 강화층을 포함하도록, 또는 PL1 AP2 이중층(bilayer)이 각각 시드층 바로 위에 형성되도록 변형된, 도 1b에서의 DMTJ의 단면도들이다.
도 3c는 본 발명개시의 다른 실시예에 따라 fcc (111) 텍스처를 갖는 자기층을 갖고 산화물 캡핑층이 없는 PL2 이중층을 갖도록 변형된 도 1b에서의 DMTJ의 단면도이다.
도 4a는 DMTJ를 P/P 상태에서 AP/AP 상태로 스위칭하기 위해 전류가 인가되거나 또는 역전류가 AP/AP 상태를 P/P 상태로 스위칭하는 도 1a에서의 DMTJ 구성을 도시한다.
도 4b는 DMTJ를 P/AP 상태에서 AP/P 상태로 스위칭하기 위해 전류가 인가되거나 또는 역전류가 AP/P 상태를 P/AP 상태로 스위칭하는 도 1b에서의 DMTJ 구성을 도시한다.
도 5a와 도 5b는 본 발명개시의 실시예에 따른 절연체 매트릭스 내에 형성된 도전성 채널들로 인해, 도 1b와 도 3a에서의 TB1 및 산화물 캡핑층이 각각 TB2층보다 더 낮은 RA를 갖는 DMTJ를 도시한다.
도 6 내지 도 8은 본 발명개시의 실시예들에 따른 금속 산화물(MOX) 매트릭스에서 도전성 채널들을 형성하는 다양한 방법들을 도시하는 단면도들이다.
도 9는 DMTJ에서 상부 터널 배리어(TB2)층보다 실질적으로 더 낮은 RA 곱을 갖는 산화물 캡핑층을 형성하는 중간 단계를 도시하는 단면도이다.
도 10은 본 발명개시의 실시예에 따라 도 1b에서의 산화물 캡핑층이 도펀트를 함유하여 캡핑층 대역 갭에서 도전 상태들을 생성함으로써 TB2에서 RA2보다 더 낮은 RACAP를 제공하는 단면도이다.
도 11과 도 12는 도 1b에서의 DMTJ 구성을 제공하기 위해 두 개의 인가된 장(field)들로 구성된 초기화 시퀀스를 도시하는 단면도들이다.
도 13은 본 발명개시의 실시예에 따라 도 1b에서의 PL1 AP1 및 PL2에 대한 역평행 정렬을 구축하기 위해 전압을 인가하는 것에 기초한 초기화 방법을 도시한다.
도 14는 다양한 원소들에 대한 산화물 형성의 자유 에너지를 열거한 표이다.
본 발명개시는 허용가능한 DRR 및 RATOTAL을 제공하면서 단일 스핀 필터에서 실현되는 것보다 더 낮은 임계 스위칭 전류 밀도를 가능하게 하고, 상부 고정층에서 안정성을 향상시키도록 구성된 DMTJ이다. DMTJ는 하부 터널 배리어층(TB1)과 상부 터널 배리어(TB2)층 사이에 형성된 자유층(FL)을 특징으로 하며, 여기서 TB1은 TB2의 RA 곱보다 더 낮은 RA 곱을 갖는다. 또한, TB1의 바닥면과 접촉하는 제1 고정층(PL1)은 TB2의 최상면과 접촉하는 상부 제2 고정층(PL2)의 수직 자화에 역평행하게 정렬된 수직 자화를 갖는다. DMTJ는 MRAM, STT-MRAM, 또는 스핀 토크 발진기(spin torque oscillator; STO), 센서, 또는 바이오센서와 같은 다른 스핀트로닉 디바이스에 통합될 수 있다. 용어 "산화 상태"는 TB1, TB2, 및 금속 산화물 또는 금속 산질화물로 구성된 캡핑층에서의 산소 함량을 가리킨다. 층의 최상면은 바닥면이 기판과 대면할 때 기판을 등지고 있는 표면으로서 정의된다. 계면은 하나의 층의 바닥면과 제2 층의 인접해 있는 최상면으로 구성된 경계 영역이다. 각 DMTJ층의 두께는 z축 방향으로 있고, 층들의 면들은 x축과 y축 방향들로 배열된다.
관련 출원 번호 15/841,479에서는, 금속 산화물층의 외곽 부분들을 감소시키거나 또는 그 내부에 도전성 경로들을 형성하는 것을 비롯하여, p-MTJ에서의 금속 산화물 Hk 강화층에서 RA를 최소화하는 다양한 방법들을 개시하였다. 마찬가지로, 관련 출원 번호 15/728,818에서는, 금속 산화물 격자 내의 비어있는 장소들을 채워서 RA를 낮추기 위해 도펀트가 N, S, Se, P, C, Te, As, Sb, 또는 Bi 중 하나인 도핑된 금속 산화물 Hk 강화층을 개시하였다.
관련 출원 번호 16/056,791에서는, 허용가능한 DRR을 생성하기 위해 하부 TB1 터널 배리어층이 상부 TB2 터널 배리어층의 RA2보다 실질적으로 더 낮은 RA1 곱을 갖는 DMTJ를 개시하였다. 또한, 고정층들(PL1, PL2)은 단일 스핀 필터에서 또는 PL1과 PL2가 평행 정렬을 갖는 DMTJ에서 실현되는 것보다 더 낮은 스위칭 전류를 제공하기 위해 역평행하게 정렬된 자화들을 갖는다. 그러나, PL2가 균일하지 않은 최상면을 갖는 경향이 있는 금속 산화물층 상에서 성장되는 DMTJ에서, 특히 PL2가 PL1과 유사한 SyAP 구성을 갖는 경우에 PL2 안정성에 대한 우려가 여전히 존재한다. 특히, 중간 반강자성(antiferromagnetic; AF) 결합층은 PL2 내의 인접하는 AP1와 AP2층의 일부분들을 AF 결합되게 하는 반면에 다른 부분들은 강자성 결합되게 하는 가변적인 두께를 가지려는 경향이 있다.
본 명세서에서는 관련 출원 번호 16/056,791에서 설명된 DMTJ의 변형을 개시하는데, 여기서는 산화물 캡핑층이라고도 알려진 MOx 또는 MON 캡핑층이 PL2의 최상면 상에 그리고 최상부 하드 마스크 아래에 형성되어, PL2에서 PMA 및 자화 안정성을 증대시키는 제2 PL2/금속 산화물 계면 및 추가적인 계면 수직 이방성을 제공한다. 앞서 언급한 바와 같이, SyAP 구조물이 DMTJ 스택 내의 상부 고정층에서와 같이 기판으로부터 상당한 거리에 있을 때 AF 결합층 두께를 제어하는 것은 매우 어렵다. 따라서, 본원에서 설명된 개선된 DMTJ 설계는 인접해 있는 산화물 캡핑층과 TB2 사이에 끼워진 단일 자기층인 PL2, 또는 강자성(FM) 결합에만 기초하고 fcc (111) 텍스처를 갖되 TB2 이외의 다른 인접해 있는 산화물층이 없는 자기층으로 구성된 PL2 다층을 병합시킨다. 본원에서는 개선된 PL2 안정성을 위해 상당한 PMA와 동시에 상부 p-MTJ 서브구조물에서 허용가능한 DRR을 가능하게 하는 바람직한 PL2 조성들을 개시한다.
도 1a를 참조하면, 선택적 시드층(11), PL1(12), TB1(13), FL(14), TB2(15), PL2(16), 산화물 캡핑층(20), 및 하드 마스크(17)가 기판(10) 상에 순차적으로 형성되어 있는 DMTJ(1a)가 도시되어 있다. PL1은 시드층 상에 형성된 AP2층(12-2), 중간 AF 결합층(12-3), 및 TB1의 바닥면과 접촉하는 상부 AP1층(12-1)을 갖는 SyAP 구성으로 도시된다. PL2는 일부 실시예들에서 단일층이지만, 선택적으로 도 3c와 관련하여 후술되는 하부층(16-1) 및 상부층(16-2)으로 구성된 다층이다. PL1 AP1은 층(12-3)(이것은 일반적으로 Ru이고 4옹스트롬의 두께를 갖는다)을 통한 AF 결합으로 인해 PL1 AP2 자화(12a)에 역평행하게 정렬된 자화(12m)를 갖는다. DMTJ는, 제1 p-MTJ 서브구조물(8)이 FL 자화(14m)에 평행하게 정렬된 PL1 AP1 자화(12m)(P 상태)를 갖고, 제2 p-MTJ 서브구조물(9)이 FL 자화에 평행하게 정렬된 PL2 자화(16m)(P 상태)를 갖는 P/P 자기 상태를 갖는 것으로서 도시된다.
도 4a는 도 1a에서의 두 개의 평행(P) 상태들의 다른 표현을 도시한다. 충분히 큰 기입(스위칭) 전류(I1)가 인가되면, FL 자화는 14m에서 14a로 뒤집어지고, FL 자화(14a)가 PL1 AP1 자화(12m)와 PL2 자화(16m) 둘 다에 역평행하게 있는 DMTJ에 대한 AP/AP 상태를 구축한다. PL1 AP1 자화(12m)와 PL2 자화(16m)는 동일한 방향으로 있기 때문에, PL1 AP1을 통과하는 전류(I1 또는 I2)에 의해 생성된 FL에 대한 스핀 토크 효과는 FL에 대한 PL2의 스핀 토크 효과를 효과적으로 상쇄(또는 감소)시킨다. 결과적으로, 도 2에서 도시된 단일 p-MTJ(2)와 비교하여 DMTJ(1a)를 위해 더 높은 스위칭 전류가 필요하다. 기입 전류(I2)가 인가되어 DMTJ(1a)를 AP/AP 상태에서 P/P 상태로 스위칭할 때 동일한 결과가 발생하는데, 이는 도 4a에서 PL1 AP1, PL2, 및 FL의 자기 배향들이 단일 p-MTJ 구조물에 비해 감소된 스위칭 전류의 원하는 결과의 관점에서 바람직하지 않다는 것을 의미한다. 이하에서는, 도 1a에서의 PL1 AP1, PL2, 및 FL층들의 자기 배향들을 p-MTJ(2)보다 iC가 낮은 DMTJ를 설계하는 목적과 관련하여 비 동작 상태(non-working state)라고 부른다.
도 1b는 PL1 AP1(12-1), PL2(16), 및 FL(14)에서의 자화들에 대한 DMTJ(1b)로서 도시된 대안적인 구성을 나타낸다. 여기서, PL1 AP1 자화(12m)는 PL2 자화(16a)에 역평행한 반면 FL 자화(14m)는 PL1 AP1 자화(12m)에 평행하게 정렬되고 PL2 자화(16a)에 역평행하게 정렬되어 p-MTJ 서브구조물(8)에 대한 P 상태 및 p-MTJ 서브구조물(9)에 대한 AP 상태를 제공하며, 이를 이하에서는 DMTJ(1b)에 대한 P/AP 상태라고 칭한다. 그 외, DMTJ(1b) 내의 모든 층들은 도 1a로부터 유지된다.
도 4b에서는, 도 1b에서의 P/AP 상태의 다른 표현이 도시되어 있다. 여기서, 기입 전류(I3)가 인가되어 FL 자화(14m)를 자화(14a)로 스위칭함으로써 DMTJ(1b)에 대한 AP/P 상태를 구축하며, 여기서 FL 자화는, 외부 자기장의 부재 하에서, 이제 PL1 AP1 자화(12m)에 역평행하되 PL2 자화(16a)에 평행하다. 결과적으로, 자화들(12m, 16a)이 역평행함으로 인해 PL1 AP1을 통과하는 전류에 의해 생성된 스핀 토크 효과가 PL2로부터의 FL 자화에 대한 스핀 토크 효과에 추가되기 때문에 단일 p-MTJ에 비해 DMTJ에 대해 더 낮은 스위칭 전류가 필요하다. 따라서, 도 1b에서의 PL1 AP1, PL2, 및 FL의 자기 배향들은 단일 p-MTJ에 비해, 그리고 도 1a에서의 DMTJ(1a)와 비교하여 임계 스위칭 전류를 유리하게 감소시킨다. 이하, 도 1b와 도 4b에서의 DMTJ(1b)를 본 발명개시의 목적들을 달성할 목적으로 동작 상태라고 칭한다. 도 4b에서 기입 전류(I4)를 인가하여 FL 자화(14a)를 자화(14m)로 스위칭하고 DMTJ를 AP/P 상태에서 P/AP 상태로 변경시킴으로써 동일한 바람직한 결과가 실현된다는 것에 유념한다.
도 2를 참조하면, 시드층(11), 고정층(3), 터널 배리어(4), 자유층(5), 선택적 Hk 강화층(6), 및 하드 마스크(17)가 기판(10) 상에 순차적으로 형성되어 있는 단일 스핀 필터(p-MTJ)(2)가 도시되어 있다. Hk 강화층은 전형적으로 FL과의 제2 금속 산화물 계면을 형성하여 PMA 및 열적 안정성을 증대시키는데 유리하게 사용되는 MgO 층이다. 임계 전류(도시되지 않음)가 인가되어, p-MTJ를, FL 자화(5m)와 PL 자화(3m)가 평행하게 있는 P 상태로부터, FL 자화(5a)와 PL 자화(3m)가 역평행하게 있는 AP 상태로, 또는 AP 상태에서 P 상태로 스위칭한다.
도 1b로 돌아가면, TB1(13)의 RA1이 TB2(15)의 RA2보다 작을 때 최적의 성능이 달성된다. 또한, 바람직한 실시예들에서, DMTJ(1b)에 대한 RATOTAL은 < 5옴-㎠이고, 합(RA1+RA2+RACAP)과 동일하며, 여기서 RACAP는 캡핑층(20)에 대한 RA 곱이다. 차이(RA2-RA1)가 증가함에 따라, DMTJ에 대한 순 DRR도 증가한다. RA2가 RATOTAL에 가장 큰 기여를 하므로, 디바이스 수명을 감소시키는 경향이 있는, 허용할 수 없을 정도로 높은 RATOTAL을 피하기 위해 RACAP는 최소화되는 것이 바람직하다. RACAP는 또한 아래의 수학식 2에서 도시된 바와 같이 순 DRR을 저하시키는 기생 저항이며, 이상적으로는 0에 근접해 있다.
DMTJ(1b)(도 1b)에 대한 순 DRR은 합(DRR1+DRR2)과 동일하며, 여기서 DRR1은 p-MTJ 서브구조물(8)로부터의 DRR 기여도이고, DRR2는 p-MTJ 서브구조물(9)로부터의 DRR 기여도이다. PL1 AP1 자화(12m)가 PL2 자화(16a)에 역평행하게 정렬될 때, DRR1과 DRR2는 반대 부호를 가지며, 이는 그 합이 두 값들 중 큰 것보다 작다는 것을 의미함을 이해해야 한다.
[수학식 1a]
Figure 112019103796763-pat00001
[수학식 1b]
Figure 112019103796763-pat00002
수학식 1a와 수학식 1b에서,
Figure 112019103796763-pat00003
Figure 112019103796763-pat00004
는 각각, p-MTJ 서브구조물(8)에서 AP 상태 및 P 상태에 대한 저항들이며,
Figure 112019103796763-pat00005
Figure 112019103796763-pat00006
는 각각, p-MTJ 서브구조물(9)에서 AP 상태 및 P 상태에 대한 저항들이다.
Figure 112019103796763-pat00007
Figure 112019103796763-pat00008
일 실시예에 따르면, 조건 RA1<RA2 및 RACAP<RA2는 TB2보다 더 작은 TB1에 대한 두께(t1<t2) 및 캡핑층에 대한 더 작은 두께(t3<t2) 중 하나 또는 이 둘 다에 의해, 그리고, TB2와 비교하여 TB1 및 산화물 캡핑층에 대한 더 낮은 산화 상태에 의해 실현된다. DMTJ 층의 거칠기(불균일성)는 일반적으로 기판(10)으로부터의 거리가 증가함에 따라 증가하기 때문에, 핀홀(pinhole)을 방지하기 위해 얇은 금속 산화물층이 보다 균일한 표면 상에 성장(성막)되는 것이 바람직하고, TB1은 FL(14) 및 TB2 이전에 성막되는 것이 바람직하다. TB1, TB2, 및 산화물 캡핑층 각각은, 실질적으로 균일한 금속 산화물 또는 금속 산질화물층을 보장하기 위해, 무선 주파수(RF) 기반 물리적 기상 증착(PVD)을 사용하여 성막될 수 있다.
바닥 전극, 및 비트 라인(또는 소스 라인)을 포함하는 서브구조물(도시되지 않음), 및 비아를 통해 BE에 전기적으로 연결된 트랜지스터를 포함할 수 있는 기판(10) 상에 시드층(11)이 형성된다. 시드층은 위에 있는 PL1(12)에서 수직 자기 이방성(PMA)을 유도하거나 또는 증대시키는 역할을 하며, 바람직하게는 NiCr, Ta, Ru, Ti, TaN, Cu, Mg, 또는 위에 있는 층들에서 평활화되고 균일한 입자 구조를 촉진시키는데 일반적으로 이용되는 다른 물질들 중 하나 이상으로 구성된다.
PL1(12)는 Co와 Fe 중 하나 또는 이 둘 다이거나, Ni와 B 중 하나 또는 이 둘 다와 Co, Fe의 합금인 단일 강자성(FM)층일 수 있거나, 또는 (Co/Ni)n, (CoFe/Ni)n, (Co/NiFe)n, (Co/NiCo)n, (Co/Pt)n, (Co/Pd)n 등과 같은 내재적 PMA를 갖는 적층된 스택일 수 있으며, 여기서 n은 적층 수이다. 바람직한 실시예들에서, PL1은 AF 결합층(12-3)이 AP2(12-2)와 AP1(12-1) 사이에 형성되는 더 큰 안정성을 위한 SyAP 구조를 갖는다. AP1와 AP2 층들 각각은 Co, Fe, 또는 Ni와 B 중 하나 또는 이 둘 다와 Co, Fe의 합금으로 구성된 하나 이상의 층을 가질 수 있다. 대안적인 실시예들에서, AP1와 AP2 각각은 (Co/Ni)n, (CoFe/Ni)n, (Co/NiFe)n, (Co/NiCo)n, (Co/Pt)n, (Co/Pd)n 등으로 구성된 적층된 스택이다. Ru가 AF 결합층으로서 일반적으로 선택되지만, Rh 및 Ir과 같은 다른 금속들이 AF 결합층(12-3)으로서 이용될 수 있다. 또한, CoFeB 또는 Co와 같은 전이층이 적층된 스택 내의 최상위층과 TB1 사이에 삽입될 수 있다. AP1 및 AP2 층들의 역평행 배향은, Ru AF 결합층이 적절한 두께(이는 약 4옹스트롬이다)를 가질 때, 가장 낮은 에너지 상태가 된다. 따라서, SyAP 구조의 안정성(자화들(12m, 12a)의 배향)은 AF 결합으로부터의 교환 상호작용의 크기, 및 AP1 및 AP2 층들에서의 이방성 에너지(수직 자기 이방성 또는 PMA)에 의존한다.
도 3a를 참조하면, 시드층(11)과 AP2층 사이에 금속 산화물 Hk 강화층을 삽입하여 DMTJ(1c)를 생성함으로써 PL1 AP2층(12)에서 PMA가 증대되는 DMTJ(1a)의 변형을 나타내는 본 발명개시의 실시예가 도시되어 있다. AP2층은 CoFeB, CoB, 또는 FeB와 같은 단일층일 수 있다. 도 3b에서 도시된 대안적인 실시예에서, DMTJ(1a) 내의 AP2층(12-2)은, (PL2층 내에서 PMA 및 열적 안정성을 증대시키기 위해) fcc (111) 텍스처를 갖는 (Co/Ni)n 등의 적층된 스택과 같은 하부 AP2층(12-2a)이 시드층 상에 성막되어 있고, CoFeB일 수 있는 상부 AP2층(12-2b)이 AF 결합층(12-3)의 바닥면과 접촉하여 DMTJ(1d)를 생성하는 이중층 스택으로 대체될 수 있다. 다른 실시예에서, AP2층(12-2a)은 CoxFeyB층(x 또는 y가 0일 수 있음)일 수 있고, AP2층(12-2b)은 내재적 PMA를 갖는 (Co/Ni)n 등의 적층된 스택이다. 하부 AP2층에서의 자화(12a1)는 상부 AP2층에서의 자화(12a2)에 강자성적으로 결합된다는 점에 유의한다.
이 경우, DMTJ(1c)는 RATOTAL=(RAHk+RA1+RA2+RACAP)을 가지며, 여기서 RAHk는 Hk 강화층(21)에 대한 RA 곱이고 DMTJ(1d)는 RATOTAL=(RA1+RA2+RACAP)을 갖는다. 따라서, RA2는 일반적으로, TB1(13) 및 산화물 캡핑층(20)보다 더 높은 산화 상태(금속:산화비가 1:1에 근접함)를 갖는 것, 그리고 t1 및 t3보다 더 큰 두께(t2)를 갖는 것 중 하나 또는 이 둘 다를 고려하여, RATOTAL에 가장 크게 기여하기 때문에, RAHk(존재하는 경우)는 물론, RA1, 및 RACAP를 최소화하는 것이 중요하다. 여기서, RAHk와 RACAP 둘 다는 DMTJ(1c)에 대한 순 DRR을 저하시키는 기생 저항과 관련되어 있기 때문에 이상적으로는 0에 근접한다. 또한, 도 3a에서, AP2층은 바람직하게는 성막될 때 비정질이지만, 어닐링 동안 bcc (001) 결정 구조를 형성함으로써, 일반적으로 fcc (002) 텍스처를 갖는 아래에 있는 금속 산화물과의 양호한 격자 정합을 가능하게 한다.
도 3a에서 DMTJ(1c)에 대한 순 DRR은 아래의 수학식 3으로 표현된다.
Figure 112019103796763-pat00009
여기서
Figure 112019103796763-pat00010
는 p-MTJ 서브구조물(8)에 대한 P 상태에서의 저항이다. 이 경우,
Figure 112019103796763-pat00011
Figure 112019103796763-pat00012
둘 다는 순 DRR을 저하시킨다는 점에서 기생적인 것으로 간주되므로, 최적의 DMTJ 성능을 위해 각각은 0에 근접한 값으로 최소화되어야 한다. DMTJ(1d)(도 3b)에 대한 순 DRR은 또한 수학식 3을 사용하여 계산되며, 여기서
Figure 112019103796763-pat00013
항이 0으로 설정된다.
본 명세서에 설명된 모든 실시예들의 하나의 중요한 특징은 PL1 자화(12m)가 도 1b에서의 동작 상태로 도시된 PL2 자화(16a)에 역평행한다는 점이다. 이후의 섹션에서는 역평행 정렬을 설정하기 위한 초기화 방법을 설명한다.
본 발명개시의 모든 실시예들의 다른 주요 특징은, DMTJ(1b)(또는 DMTJ(1c, 1d 또는 1e))에 대한 허용가능한 순 DRR을 제공하기 위해 TB1(13)에 대한 RA1이 TB2(15)에 대해 RA2보다 실질적으로 작고, 이전에 정의된 RATOTAL이 최소화되도록 RAHk(해당되는 경우) 및 RACAP 각각이 실질적으로 RA2보다 작다는 것이다. 따라서, TB1, TB2, 및 Hk 강화층(21)(존재하는 경우) 각각은 바람직하게는, 금속 산화물 또는 금속 산질화물이며, 여기서 금속은 Mg, Ti, Al, Zn, Zr, Hf, Ta 중 하나 이상으로부터 선택되거나, 또는 앞서 언급된 하나 이상의 금속 산화물들 또는 금속 산질화물들의 적층물일 수 있다. 바람직한 실시예에 따르면, TB2는 RA2를 증대시키기 위해 본질적으로 모든 금속 원자들이 금속 산화물 격자 내에서 비어있는 장소들 없이 완전히 산화되는 화학량론적 산화 상태를 갖는다. 한편, TB1, 산화물 캡핑층, 및 Hk 강화층(존재하는 경우)은 바람직하게는, 특정 수의 금속 원자들이 완전히 산화되지는 않고, TB2보다 실질적으로 더 높은 전도도를 가져서, RA1, RACAP, RAHk가 각각 RA2보다 실질적으로 작은 비화학량론적 산화 상태를 갖는다. 앞서 언급한 바와 같이, RA2>RA1 및 RA2>RACAP의 바람직한 결과는 일반적으로 TB2의 t2>TB1의 t1, 및 산화물 캡핑층의 t2>t3일 때 달성된다. 도 3a에서 도시된 실시예에서, Hk 강화층은 바람직하게는 t2보다 더 작은 두께(t4), 및 TB2보다 더 낮은 산화 상태 중 하나 또는 둘 다를 갖는다.
TB1(13), TB2(15), 산화물 캡핑층(20), 및 Hk 강화층(21)은 MOx 또는 MON 타겟을 사용하여 무선 주파수(RF) 물리적 기상 증착(PVD) 공정으로 제조될 수 있다. 일부 실시예들에서, TB2는, 먼저 PVD 또는 RF PVD 방법으로 FL(14) 상에 Mg층(도시되지 않음)을 성막함으로써 형성된다. 그런 후, Mg층은 특정 기간 동안 Mg층이 산소의 흐름에 노출되는 자연 산화(NOX) 공정으로 산화될 수 있다. 그 후, 선택적 제2 Mg층이 PVD 또는 RF PVD 방법에 의해 성막된다. 하나 이상의 어닐링 단계를 포함하는 후속 공정들 동안, 제2 Mg층은 산화되어, MgO/Mg 중간 스택이 본질적으로 균일한 MgO층을 형성한다. PL1(12) 상에 TB1를 형성하거나, 또는 PL2(16) 상에 산화물 캡핑층을 형성하거나, 또는 시드층(11) 상에 Hk 강화층을 형성하기 위해 유사한 시퀀스가 사용될 수 있으며, 여기서 제1 금속 및 후속 금속층들은 Mg 또는 대안적인 금속이다. 본 발명개시는 TB2 MOx 또는 MON층 내의 금속(M)이 TB1 내 또는 산화물 캡핑층 내에서와 동일한 금속이 아닐 수 있음을 예상한다. 예를 들어, TB2층에서 M은 바람직하게는 Mg이지만, MOx 또는 MON TB1층은 Mg를 포함하지 않을 수 있어서, p-MTJ 서브구조물(8)에 대한 DRR이 후술하는 바와 같이 p-MTJ 서브구조물(9)에 대한 DRR에 비해 최소화된다. 또한, 산화물 캡핑층 내의 금속은 Mg, Al, Ta, Ti, Co, Fe, B, 및 Ru 중 하나 이상일 수 있다. RuOx는 산화물 캡핑층에서 전도도를 증대시키는데 유리한 반면, CoFeB PL2층의 윗부분의 산화에 의해 Co, Fe, 및 B 중 하나 이상의 산화물이 형성될 수 있다.
다른 실시예들에서, 모든 DMTJ층들은 복수의 성막 챔버들 및 적어도 하나의 산화 챔버를 포함하는 스퍼터 성막 메인프레임의 스퍼터 성막 챔버에서 PVD 공정으로 성막될 수 있다. 각각의 PVD 단계는 일반적으로 Ar과 같은 희소 가스로 구성된 환경에서 5×10-8 및 5×10-9torr의 챔버 압력으로 수행된다.
도 1a 내지 도 1b 및 도 3a 내지 도 3b에서 도시된 실시예들에서, FL(14) 및 PL2(16) 각각은 Co, Fe, CoFe이거나, 또는 B와 Ni 중 하나 또는 둘 다와 Co, Fe, CoFe의 합금인 단일층일 수 있다. 다른 실시예들에서, FL은 상기 언급된 조성물들의 조합을 포함하는 다층 스택이다. 도 3c는 PL2가 이후 섹션에서 설명되는 조성을 갖는 다층이고 산화물 캡핑층이 생략된 대안적인 실시예를 도시한다. 다른 실시예에서, FL은 강자성으로 결합된 두 개의 CoFe 또는 CoFeB층들 사이에 삽입된 Ta 또는 Mg와 같은 비자성 모멘트 희석층을 가질 수 있다. 대안적인 실시예에서, FL은 FL1/Ru/FL2와 같은 SyAP 구성을 가지며, 여기서 FL1과 FL2는 반강자성 결합된 두 개의 자기층들이거나, 또는 PL1 조성과 관련하여 전술한 내재적 PMA를 갖는 적층된 스택이다. FL, PL1 AP1, PL1 AP2, 및 PL2 각각은 일반적으로 10 내지 30옹스트롬 사이의 두께를 가져서, FL 자화(14m), PL1 AP1 자화(12m), PL1 AP2 자화(12a), 및 PL2 자화(16a)가 외부 장이 없는 경우 기판에 수직이도록, PMA가 자기소거(demagnetization) 에너지를 극복하게 할 수 있다.
산화물 캡핑층(20)은 MgO, AlOx, TaOx, TiOx, FeOx, CoOx, BOx, RuOx, 또는 Mg, Al, Ta, Ti, Fe, Co, B, Ru 중 하나 이상의 금속 산질화물 중 하나 이상일 수 있다. 캡핑층은 예를 들어, 아래에 있는 CoFeB PL2층의 윗부분을 산화시킴으로써 형성된 Co, Fe, 및 B 중 하나 이상의 산화물일 수 있다. 산화는 챔버 속에서 산소, 또는 O2와 Ar, Kr, Xe, N2, 또는 He의 혼합물, 또는 이들의 조합물을 유동시키는 것을 포함하는 공정으로 수행될 수 있으며, 이 때 최상위 PL2층을 포함하는 위에 놓인 층들의 DMTJ 스택을 갖는 기판(10)은 진공 척 상에 홀딩된다. 챔버는 진공 펌프로 연속적으로 펌핑될 수 있거나, 또는 전술한 가스들 중 하나 이상이 진공을 인가하지 않고서 챔버 속에서 유동된다는 점에 유의해야 한다.
일부 실시예들에서, 산화물 캡핑층(20)은 Pt, Ir, Mo, Fe, CoFeB, Ta, Ti, B, W, Cu, Ag, Pd, Ru, Al, 또는 PL2(16)에서부터 하드 마스크(17)까지 연장되는 단락 경로(도전성 채널)를 생성하기 위해 도 5a와 관련하여 이후에 설명되는 다른 금속들로 도핑된 전술한 금속 산화물들 중 하나일 수 있다. 대안적으로, 산화물 캡핑층 및 TB1은 TB1 및 산화물 캡핑층의 대역 갭에서 도전 상태들을 생성하는 N, S, Se, P, C, Te, As, Sb, Si, Pt, Au, Ir, W, 또는 Mo 중 하나로 도핑된다. 일 실시예에 따르면, 산화물 캡핑층은 RF 스퍼터 PVD 공정을 사용하여 금속 산화물 타겟으로부터 스퍼터 성막된다. 대안적으로, 금속 또는 합금 타겟은 금속 산화물 캡핑층을 생성하기 위해 반응성 산소 환경에서, 또는 금속 산질화물 캡핑층을 생성하기 위해 반응성 산소 및 질소 환경에서 스퍼터 성막된다.
하드 마스크(17)는 비자성이고, 일반적으로, 비제한적인 예시로서, Ta, Ru, TaN, Ti, TiN, 및 W를 포함하는 하나 이상의 도전성 금속 또는 합금으로 구성된다. 기판(10) 상에서 멈추는 측벽들을 갖는 DMTJ 셀들을 형성하는 에칭 공정 동안 아래에 있는 DMTJ 층들 대비 높은 에칭 선택비를 제공하기 위해, MnPt를 비롯한 다른 하드 마스크 물질들이 선택될 수 있다는 것을 이해해야 한다. 또한, 하드 마스크는 RuOx, ReOx, IrOx, MnOx, MoOx, TiOx, 또는 FeOx와 같은 전기 도전성 산화물을 포함할 수 있다.
관련 출원 번호 16/056,791에서는, 차이(RA2-RA1)가 커짐에 따라 도 1b에서의 P/AP 또는 AP/P 상태에 대한 순 DRR이 어떻게 증대되는지를 설명하였다. 본 발명개시의 실시예들과 관련하여 앞서 언급한 바와 같이, RACAP 및 RAHk(존재하는 경우)는 순 DRR을 감소시키는 기생 저항에 기여하는 순 DRR을 고려한다.
도 5a에서 도시된 다른 실시예에 따르면, 복합 TB1(13)을 제공하기 위해 MOx 또는 MON 매트릭스(13x) 내에 도전성 채널(18)을 형성함으로써 TB1 내의 RA1은 TB2 내의 RA2보다 실질적으로 더 낮게 설계된다. 마찬가지로, RACAP를 RA2보다 실질적으로 작도록 감소시키기 위해, 산화물 캡핑층(20)은 금속 산화물 또는 금속 산질화물 매트릭스(20x) 내의 도전성 채널(28)로 구성될 수 있다. 또한, TB1의 두께(t1) 및 산화물 캡핑층의 t3은 TB2의 t2 미만인 것이 바람직하다. 도전성 채널들(18, 28)은 Pt, Au, Ag, Mg, Al, Ca, Sr, Ba, Sc, Y, La, Co, Fe, B, Mn, Mo, Ru, Rh, Ir, Ni, Pd, Zn, Cu, Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, Os, W 중 하나 이상으로부터 선택된 금속 또는 합금(M2)으로 구성된다. 도전성 채널들은 단일 원자에서 복수의 원자들까지 변하는 면 내(in-plane) 방향에서의 치수(폭)를 가질 수 있고, 실질적으로 수직한(면에 수직한) 방향 외에 면 내 성분을 가질 수 있다. 도전성 채널(18)은 PL1(12)에서 FL(14)까지 연장되고, 도전성 채널(28)은 PL2(16)의 최상면에서 하드 마스크(17)까지 연장된다.
도 3c에서 도시된 실시예에서, PL2는 하부 자기층(16-1) 및 상부 자기층(16-2)을 포함하는 이중층 스택으로 도시되어 있다. 바람직하게는, 하부 자기층은 아래에 있는 TB2 fcc (002) 구조물과 격자 정합을 갖는 소위 위상 파괴층이다. 일부 실시예들에서, 하부 자기층은 Co, Fe, 및 Ni, 또는 비정질층으로서 성막된 CoFeB, CoB, 및 FeB와 같은 B와 Co, Fe, Ni의 합금 중 하나 이상이다. 그러나, 하나 이상의 어닐링 단계 동안, B는 TB2 계면으로부터 방산되어, TB2/CoFe(또는 TB2/Co 또는 TB2/Fe) 계면(30)이 형성되고, CoFe(또는 Co 또는 Fe)는 TB2층에 대한 우수한 격자 정합을 갖는 결정질 bcc (001) 텍스처를 갖는다. 일 실시예에 따르면, 상부 자기층(16-2)은 (Co/Ni)n, (CoFe/Ni)n, (Co/NiFe)n, (Co/NiCo)n, (Co/Pt)n, (Co/Pd)n 등의 조성을 갖는 층들의 적층된 스택이며(여기서 n은 적층 수임), fcc (111) 텍스처를 갖는다. 본 발명개시는 또한 자기층들(16-1, 16-2)의 결정학적 텍스처들을 결합해제시키기 위해 Ta, Mo, 또는 W와 같은 금속인 위상 파괴층(도시되지 않음)이 bcc (001) 텍스처링된 하부 자기층과 fcc (111) 텍스처링되고 적층된 상부 자기층 사이에 삽입될 수 있다는 것을 예상한다.
PL2 이중층 방식에는 두 가지 중요한 이점이 있다. 첫번째로, TB2/CoFe(또는 TB2/Fe) 계면(30)에서의 격자 정합은 상부 p-MTJ 서브구조물(9)에 대해 큰 DRR 값을 제공한다. 둘째로, 적층된 스택은 내재적 PMA를 가지므로 RATOTAL을 증가시키지 않으면서 PL2층(16)의 안정성을 증진시킨다. PL2층들 각각은 순 PL2 자화에 기여하는 동일한 방향(강자성 결합)으로의 자화(층(16-1)의 경우 16a1, 그리고 층(16-2)의 경우 16a2)를 갖는다.
도 5b는 두께(t4)를 갖는 Hk 강화층(21)이 시드층(11)과 PL1층(12) 사이에 존재하는 도 3a에서의 DMTJ(1c)의 변형을 나타낸다. 그 외, 도 5a에서의 DMTJ(1b)의 모든 양태들은 유지된다. 도시되지는 않았지만, Hk 강화층은 도 5a에서의 TB1층(13) 및 산화물 캡핑층(20)에 대해 전술한 구조물과 유사한, 금속 산화물 또는 금속 산질화물 매트릭스 내에 형성된 도전성 채널들을 가질 수 있다.
도 6을 참조하면, 관련 특허 출원 번호 15/728,818에서 도핑된 금속 산화물층을 형성하기 위해 설명된 것과 유사한 방법이 도 5a와 도 5b에서의 TB1(13) 및 산화물 캡핑층(20)을 위한 절연체 매트릭스 내에 도전성 채널들을 제조하는데 이용될 수 있다. 일 실시예에 따르면, M2 금속 또는 합금으로 제조된 도전성 경로가 화학적 기상 증착(CVD), 물리적 기상 증착(PVD), 또는 플라즈마 강화 CVD(PECVD) 방법에 의해 생성된 반응성 가스 환경에서 MOx 매트릭스 내에 형성되며, 여기서 금속 M 종, 금속 또는 합금 M2 종, 및 산소 O 종은 PL2(16)의 최상면(16t)으로 동시에 지향되어, 그 위에 막을 형성한다. 상기 층들이 MOx 매트릭스 내에서 도전성 채널들로 구성될 때 TB1층(13) 또는 Hk 강화층(21)을 형성하기 위해 유사한 공정이 이용될 수 있다. 도전성 경로는 CVD, PVD, 또는 PECVD 공정 동안, 또는 MOx 매트릭스 내에서 M2 확산 및 응집화를 촉진하는 후속 어닐링 단계 동안 형성될 수 있다. MON 매트릭스가 요망될 때 반응성 가스 환경은 질소 종을 추가로 포함한다는 것을 이해해야 한다. 본 발명개시에 따르면, 용어 종은 하나 이상의 중성 원자 또는 분자, 라디칼, 및 양이온 또는 음이온을 포함한다.
도 7에서 도시된 제2 실시예에 따르면, 최상면(20t)을 갖는 금속층(20m)(여기서, 금속은 Mg, Al, Ta, Ti, Fe, Co, B, 또는 Ru 중 하나 이상임)이 제1 단계 동안 PL2층(16) 상에 성막된다. 그 후, 이전 실시예들에서 언급된 반응성 가스 환경이 산소 O 종 및 M2 종으로 제한되어, 금속 산화물 매트릭스(20x)에서 도전성 M2 채널(28)을 제공하거나, 또는 N, O, 및 M2 종으로 제한되어 금속 산질화물 매트릭스에서 M2 채널을 형성하는 제2 단계가 수행된다. 또한, 도전성 채널은 CVD, PVD, 또는 PECVD 공정 동안, 또는 금속 M, M2, 및 O의 복합물인 성막된 막(도시되지 않음)이 어닐링되어 M2 원자의 확산 및 응집화를 개별적인 경로(28) 내에 유도한 후 형성될 수 있다.
도 8에서, 절연체 매트릭스에서 도전성 채널 형성을 위한 제3 실시예가 제공된다. 먼저, 금속이 Mg, Al, Ta, Ti, Fe, Co, B, 또는 Ru 중 하나 이상이고 최상면(20t1)을 갖는 금속 산화물(또는 금속 산질화물)층(20x)이 PL2(16) 상에 형성된다. 금속 산화물 또는 금속 산질화물층은, 하나 이상의 금속층의 성막 및 이어서 하나 이상의 금속층 각각이 반응 챔버 내에서 산소(또는 O2 및 N2)의 흐름에 노출되어 금속층(들) 내의 모든 금속 원자들을 부분적으로 또는 완전히 산화시키는 자연 산화(NOX) 공정과 같은 산화 단계를 수반하는 시퀀스에 의해 형성될 수 있다는 것에 유념한다. 대안적으로, 금속 산화물층(또는 금속 산질화물층)은 금속층의 통상적인 라디칼 산화(또는 라디칼 산질화) 공정으로 형성된다. 그 후, 금속 산화물 또는 금속 산질화물층에서 도전성 채널(28)을 형성하기 위해 M2 종으로 구성된 반응성 가스 환경이 이용된다. 일부 실시예들에서, M2층은 중간 금속 산화물 또는 금속 산질화물층 상에 형성될 수 있고, 이어서 M2층을 절연체층 내로 확산시키고 그 후 절연체 매트릭스 내의 도전성 M2 채널로의 응집화를 위해 후속 어닐링 단계가 사용된다.
도 9를 참조하면, 본 발명개시는 또한 금속 산화물 또는 금속 산질화물 매트릭스에서 도전성 채널을 형성하는 제4 방법을 예상한다. 시드층(11), PL1(12), TB1(13), FL(14), TB2(15), 및 PL2(16)가 기판(10) 상에 순차적으로 형성된다. 이어서, 금속이 Mg, Al, Ta, Ti, Fe, Co, B, 또는 Ru 중 하나 이상인 제1 금속 산화물 또는 금속 산질화물층(20x1), M2층(20m2), 및 층(20x1)과 동등한 조성을 갖는 제2 금속 산화물 또는 금속 산화물층(20x2)이 PL2층 상에 순차적으로 형성되어 중간 삼중층(trilayer) 스택을 제공한다. 대안적으로, 제1층(20x1) 또는 제3층(20x2) 중 하나가 이중층 중간 스택을 생성하기 위해 생략될 수 있다. 그 후, 중간 이중층 또는 삼중층 스택에서 최상위층 상에 하드 마스크(17)가 성막된다. 도 9에서의 결과적인 층들의 중간 DMTJ 스택은 메모리 디바이스의 제조 동안 하나 이상의 어닐링 단계를 수행함으로써 도 1b에서의 DMTJ(1b)로 변환된다. 예를 들어, DMTJ 스택을 복수의 DMTJ 셀들로 패터닝하기 전에 제1 어닐링 단계가 발생할 수 있고, 층들의 DMTJ 스택을 패터닝한 후에 제2 어닐링 단계가 수행될 수 있다. 하나 이상의 어닐링 단계는 이중층 또는 삼중층 스택을 절연체 매트릭스에서 도전성 채널을 갖는 산화물 캡핑층으로 변환시킨다.
도 6 내지 도 9에서 도시된 모든 실시예들에서, 주요 특징은 금속이 M2의 존재 하에서 선택적으로 산화되도록 금속이 M2보다 산소에 대해 친화력이 더 높다는 것이다. 따라서, M2는 바람직하게는 금속 M(TB2(15)의 경우 일반적으로 Mg임)보다 작은, 산화물 형성 값의 음의 자유 에너지를 갖는, 도 14에서의 표 내의 금속이다. 그러나, MgO 또는 MgON 매트릭스로 실현되는 것보다 낮은 RA1 및 RACAP를 제공하기 위해 TB1(13) 및 캡핑층(20) 내의 금속 M은 Mg가 아닐 수 있다.
도 10을 참조하면, DMTJ(1b) 내의 산화물 캡핑층(20)이 도핑된 금속 산화물층(20d)(도펀트(D) 함량이 100ppm 내지 20원자%임)인 본 발명개시의 다른 실시예가 도시되어 있다. 관련 출원 번호 15/728,818에서 개시된 바와 같이, 금속 산화물 격자 내의 비어있는 장소들을 채워서 RA 곱을 낮추기 위해 N, S, Se, P, C, Te, As, Sb, Bi, Si, Pt, Au, Ir, W, 또는 Mo 중 하나인 도펀트(D)가 금속 산화물층 내에 도입될 수 있다. 따라서, 도펀트는 비화학량론적 산화 상태를 갖는 MOx층 내의 그 외의 빈 장소들을 통한 산소 확산 홉핑(oxygen diffusion hopping)을 차단하는 추가적인 이점을 제공하면서, 예를 들어, 홀 생성을 통해 금속 산화물층의 대역 갭에서 도전 상태를 생성할 것이다. 대안적인 실시예에서, 층(20d)은 D 함량이 100ppm 내지 20원자%인 도핑된 금속 산질화물층일 수 있다.
도핑된 금속 산화물층을 형성하기 위해 이용될 수 있는 방법들 중 하나는 도 6 내지 도 8 중 하나에서 도시된 공정으로 표현되며, 여기서 M2 종은 도펀트 종으로 대체되고, 금속 M은 Mg, Al, Ta, Ti, Fe, Co, B, 또는 Ru 중 하나 이상이다. 또한, 층(20m2)이 M2 금속 또는 합금이 아닌 도펀트로 구성되는 경우, 도 9에서 도시된 중간 스택을 포함하는 다단계 시퀀스가 사용될 수 있다. 그 후, 하나 이상의 어닐링 단계가 도펀트층을 금속 산화물층(20x1, 20x2) 중 하나 또는 둘 다 내로 확산시키기 위해 수행될 수 있다. 일부 실시예들에서, 층(20m2)은 산소, 도펀트, 및 Mg, Al, Ta, Ti, Fe, Co, B, 또는 Ru 중 하나 이상인 금속으로 구성된 합금일 수 있다. 바람직하게는, 도펀트는 N, S, Se, P, C, Te, As, Sb, Bi, Si, Pt, Au, Ir, W, 또는 Mo 중 하나이다. 도핑된 MON 캡핑층이 요망될 때 층들(20x1, 20x2)은 금속 산질화물(MON)로 제조된다는 것을 유의한다.
도 1b에서의 TB1(13)이 TB2보다 더 작은 두께와 더 낮은 산화 상태 중 하나 또는 둘 다를 갖는 MOx 또는 MON층일 때, 산화물 캡핑층(20)은 도 5a와 도 5b에서 도시된 바와 같은 금속 산화물 또는 금속 산질화물 매트릭스(20x) 내의 도전성 채널들(28)로 구성될 수 있거나, 또는 도핑된 금속 산화물 또는 도핑된 금속 산질화물층으로 구성될 수 있다는 것을 이해해야 한다. 마찬가지로, 산화물 캡핑층이 금속 산화물 또는 금속 산질화물층이고, TB2보다 더 작은 두께와 더 낮은 산화 상태 중 하나 또는 둘 다를 갖는 경우, TB1은 MOx 또는 MON 매트릭스(13x) 내의 도전성 채널들(18)로 구성될 수 있거나, 또는 도핑된 MOx 또는 MON층으로 구성될 수 있다. 따라서, TB1와 산화물 캡핑층 둘 다가 절연체 매트릭스 내의 도전성 채널들을 동시에 가질 필요가 없거나, 또는 둘 다가 도핑된 MOx 또는 MON층으로 구성될 필요가 없다.
도 3a와 도 5b에서 도시된 대안적인 실시예들에서, Hk 강화층(21)은 RAHk를 감소시키기 위해 N, S, Se, P, C, Te, As, Sb, Bi, Si, Pt, Au, Ir, W, 또는 Mo와 같은 도펀트(D)를 함유한 도핑된 MOx층일 수 있는 반면에, TB1(13)와 캡핑층(20)은 TB2(15)에서의 RA2와 비교하여, RA1 및 RACAP를 각각 낮추기 위해, 도펀트(D)를 포함하거나, 또는 MOx 또는 MON 매트릭스 내의 도전성 채널들로 제조된다. 따라서, RAHk를 감소시키는 방법은 RA1 및 RACAP를 감소시키는 방법과 상이할 수 있다.
본 발명개시는 또한 PL1 AP1 자화(12m)가 PL2 자화(16a)(또는 16a1/16a2)에 역평행하게 있는 DMTJ(1b)(또는 DMTJ(1c, 1d, 또는 1e))에 대한 AP/P 상태가 있는 대안적인 실시예들에서 또는 도 1b에서 도시된 자기층 배향들을 형성하기 위한 초기화 시퀀스를 포함한다. 도 11을 참조하면, 초기화 시퀀스에서의 제1 단계는 인가된 자기장이 고정층 자화(12a, 16a)뿐만이 아니라 FL 자화(14a)를 인가된 자기장과 동일한 방향으로 설정하기에 충분한 크기를 갖도록 하는 수직(z 축) 방향으로의 자기장(30)의 인가이다. 예시적인 실시예에서, 인가된 자기장(30)은 (+) z축 방향으로 있다. 그러나, 대안적인 실시예(미도시됨)에서, 인가된 자기장은 각각 자화(12a, 16a, 14a)와 반대의 자화(12m, 16m, 14m)를 제공하기 위해 (-) z축 방향으로 있을 수 있다.
도 12에서 도시된 초기화 시퀀스에서의 제2 단계에 따르면, 제2 인가된 자기장(31)은 제1 인가된 자기장의 방향과 반대 방향으로 제공되며, 단지 FL 자화(14a)를 자화(14m)로 스위칭하고 PL1 AP1 자화(12a)를 자화(12m)로 뒤집기에 충분한 크기를 갖는다. 결과적으로, PL1 AP1 자화는 이제 PL2 자화(16a)와 역평행하다. AF 결합층(12-3)은 장(31)이 제거된 후 PL1 AP2 자화(12a)를 유도한다. 제2 인가된 자기장 동안 PL2 자화(16a)를 유지하기 위해 PL2(16) 보자력(coercivity)은 PL1 AP1(12-1) 보자력보다 커야함에 유의한다.
도 13을 참조하면, 전압 초기화 방법의 개요가 도시되어 있다. 이전 방법과 마찬가지로 큰 자기장이 먼저 인가되고, 이는 PL1, FL, 및 PL2의 자화들을 모두 서로 평행하게 설정하기에 충분하다. 본 발명개시에서 전술한 바와 같이,이 구성(도 1a에서 설명됨)에서, PL1 및 PL2로부터의 FL에 대한 스핀 토크는 상쇄되고, FL을 스위칭하기 위해 상대적으로 더 높은 기입 전류가 필요하다. 비동작 상태(non-working state; NWS)의 이러한 양태는 동작 상태(working state; WS)로의 스택의 초기화에 이용된다. PL1 또는 PL2는, 자화를 뒤집기 위한 스위칭 전압이 FL 자화를 비동작 상태로 회전시키는데 필요한 전압보다 낮도록 하는 방식으로 설계되는데, 즉, Vc,(FL-NWS) > Vc(PL1 또는 PL2) > Vc,(FL-WS)이다. PL1(또는 PL2) 자화가 회전하면, 디바이스는 동작 상태(도 1b에서 설명됨)로 간다.
본 명세서에서 설명된 모든 실시예들은 표준 툴 및 공정과 함께 제조 방식에 통합될 수 있다. DMTJ에 대한 순 DRR, RA1, RA2, 및 iC는 제2 p-MTJ 서브 구조물에서 위에 있는 TB2의 RA2보다 실질적으로 작은 RA1을 갖는 제1 p-MTJ 서브 구조물에서의 TB1의 형성에 의해 동시에 최적화된다. 또한, 단일 스핀 필터에서 또는 서로 평행하게 정렬된 PL1 및 PL2 AP1 자화들을 갖는 DMTJ에서 p-MTJ에 비해 낮은 iC를 보장하기 위해, 초기화 시퀀스가 수행된 후, 제1 p-MTJ에서의 PL1 자화는 제2 p-MTJ에서의 PL2 자화에 역평행하게 정렬된다. PL2 자화는 위에 있는 산화물 캡핑층과의 계면을 형성하고, 어닐링 후 TB2와 격자 정합을 제공하는 PL2 조성물을 선택함으로써 안정화된다. 그러나, 산화물 캡핑층은 fcc (111) 텍스처 및 내재적 PMA를 갖는 적층된 자기층으로 대체될 수 있다.
본 발명개시를 그 바람직한 실시예를 참조하여 특별하게 도시하고 설명하였지만, 본 발명개시의 사상과 범위으로부터 벗어나지 않고서 형태적으로 및 세부적으로 다양한 다른 변경들이 취해질 수 있다는 것이 본 발명분야의 당업자에게는 이해될 것이다.

Claims (33)

  1. 듀얼 자기 터널 접합(dual magnetic tunnel junction; DMTJ)에 있어서,
    (a) 기판 상의 제1 고정 강자성(pinned ferromagnetic)층(PL1);
    (b) 상기 PL1 상에 형성되고, 제1 저항 × 면적 곱(RA1)을 갖는 제1 터널 배리어층(TB1)으로서, 제1 도전성 채널들을 포함하는 상기 제1 터널 배리어층(TB1);
    (c) 상기 TB1의 최상면과 접촉하고, 상기 기판에 직교하게 정렬된 자화(magnetization)를 갖는 자유층(FL);×
    (d) 상기 FL의 최상면에 인접해 있고, 상기 RA1보다 더 큰 제2 저항 × 면적 곱(RA2)을 갖는 제2 터널 배리어층(TB2);
    (e) 상기 TB2 상에 형성된 제2 고정 강자성층(PL2) - 상기 PL2는 상기 기판에 직교하고 PL1 자화에 역평행하게 정렬된 자화를 가짐 -; 및
    (f) 상기 PL2의 최상면과 접촉하고, 상기 RA2보다 더 작은 저항 × 면적 곱(RACAP)을 갖는 산화물 캡핑층으로서, 제2 도전성 채널들을 포함하는 상기 산화물 캡핑층
    을 포함하는 듀얼 자기 터널 접합(DMTJ).
  2. 제1항에 있어서,
    상기 TB1와 상기 TB2는 금속 산화물 또는 금속 산질화물로 구성되며, 여기서 금속은 Mg, Ti, Al, Zn, Zr, Hf, 및 Ta 중 하나 이상으로부터 선택되거나, 또는 앞서 언급된 금속 산화물들 또는 금속 산질화물들 중의 둘 이상의 적층물(lamination)인 것인 듀얼 자기 터널 접합(DMTJ).
  3. 제1항에 있어서,
    상기 TB1와 상기 산화물 캡핑층 각각은 상기 TB2보다 더 작은 두께와 더 낮은 산화 상태 중 하나 또는 둘 다를 갖는 것인 듀얼 자기 터널 접합(DMTJ).
  4. 제1항에 있어서,
    상기 TB1와 상기 산화물 캡핑층 각각은, 상기 제1 및 제2 도전성 채널들이 형성되어 있는 금속 산화물 또는 금속 산질화물 매트릭스로 구성된 것인 듀얼 자기 터널 접합(DMTJ).
  5. 제1항에 있어서,
    상기 산화물 캡핑층은 도핑된 금속 산화물층이며, 여기서 금속은 Mg, Al, Ti, Ta, Fe, Co, B, 및 Ru 중 하나 이상이고, 도펀트(D)는, N, S, Se, P, C, Te, As, Sb, Bi, Si, Pt, Au, Ir, W, 또는 Mo 중 하나이고, 상기 도핑된 금속 산화물층 내의 대역 갭에서 도전 상태들을 생성하며, 그 함량은 100ppm 내지 20원자%인 것인 듀얼 자기 터널 접합(DMTJ).
  6. 제1항에 있어서,
    상기 PL1의 바닥면에 인접해 있고, 상기 RA2보다 더 작은 저항 × 면적 곱(RAHk)을 갖는 금속 산화물 Hk 강화층
    을 더 포함하는 듀얼 자기 터널 접합(DMTJ).
  7. 제1항에 있어서,
    상기 PL2는, Co, Fe, 및 Ni 또는 그 합금 중 하나 이상인 하부층으로 구성되고, B는 체심 입방 결정(body centered cubic crystal) 구조를 가지며, 상기 PL2는 상기 TB2와 격자 정합을 형성하는 것인 듀얼 자기 터널 접합(DMTJ).
  8. 제1항에 있어서,
    상기 산화물 캡핑층은 금속 산화물 또는 금속 산질화물로 구성되며, 여기서 금속은 Mg, Al, Ta, Ti, Fe, Co, B, 및 Ru 중 하나 이상인 것인 듀얼 자기 터널 접합(DMTJ).
  9. DMTJ(dual magnetic tunnel junction; 듀얼 자기 터널 접합)에 있어서,
    (a) 기판 상의 제1 고정 강자성층(PL1);
    (b) 상기 PL1 상에 형성되고, 제1 저항 × 면적 곱(RA1)을 갖는 제1 터널 배리어층(TB1)으로서, 제1 도전성 채널들을 포함하는 상기 제1 터널 배리어층(TB1);
    (c) 상기 TB1의 최상면과 접촉하고, 상기 기판에 직교하게 정렬된 자화를 갖는 자유층(FL);
    (d) 상기 FL의 최상면에 인접해 있고, 상기 RA1보다 더 큰 제2 저항 × 면적 곱(RA2)을 갖는 제2 터널 배리어층(TB2);
    (e) 상기 TB2 상에 형성된 제2 고정 강자성층(PL2) - 상기 PL2는,
    (1) 상기 TB2의 최상면과 접촉하고, 체심 입방(body centered cubic; bcc) 결정 구조를 갖는 제1 서브층 - 여기서 자화는, 상기 기판에 직교하고 PL1 자화에 역평행하게 정렬되어 있음 -; 및
    (2) 상기 PL2 내에서 수직 자기 이방성(perpendicular magnetic anisotropy; PMA)을 증대시키기 위해 면심 입방(face center cubic; fcc) (111) 결정 텍스처(texture)를 갖고, 상기 제1 서브층에 강자성 결합된 최상위 제2 서브층
    을 포함함 -; 및
    (f) 상기 PL2 상에 형성되고 상기 PL2의 최상면과 접촉하는 산화물 캡핑층으로서, 제2 도전성 채널들을 포함하는 상기 산화물 캡핑층; 및
    (g) 상기 PL2의 최상면 상의 하드 마스크층
    을 포함하는 듀얼 자기 터널 접합(DMTJ).
  10. 듀얼 자기 터널 접합(dual magnetic tunnel junction; DMTJ)를 형성하는 방법에 있어서,
    (a) 기판 상에 제1 고정 강자성층(PL1)을 성막(deposit)하는 단계;
    (b) 상기 PL1 상에, 제1 저항 × 면적 곱(RA1)을 갖는 제1 터널 배리어층(TB1)을 형성하는 단계로서, 상기 TB1은 제1 도전성 채널들을 포함하는 것인, 상기 제1 터널 배리어층(TB1)을 형성하는 단계;
    (c) 상기 TB1의 최상면과 접촉하는 자유층(FL)을 성막하는 단계;
    (d) 상기 FL의 최상면에 인접해 있고, 상기 RA1보다 더 큰 제2 저항 × 면적 곱(RA2)을 갖는 제2 터널 배리어층(TB2)을 형성하는 단계;
    (e) 상기 TB2 상에 제2 고정 강자성층(PL2)을 성막하는 단계;
    (f) 상기 PL2의 최상면과 접촉하고, 상기 RA2보다 더 작은 저항 × 면적 곱(RACAP)을 갖는 금속 산화물 또는 금속 산질화물 캡핑층을 형성하는 단계로서, 상기 금속 산화물 또는 금속 산질화물 캡핑층은 제2 도전성 채널들을 포함하는 것인, 상기 금속 산화물 또는 금속 산질화물 캡핑층을 형성하는 단계; 및
    (g) PL1 자화가 PL2 자화에 역평행하게 정렬되어 있고, PL1 자화와 PL2 자화 둘 다뿐만이 아니라 FL 자화가 상기 기판에 직교하게 정렬되어 있는 초기화 공정을 수행하는 단계
    를 포함하는 듀얼 자기 터널 접합(DMTJ)을 형성하는 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
KR1020190113634A 2018-09-18 2019-09-16 듀얼 자기 터널 접합 및 이를 형성하는 방법 KR102301461B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/133,964 US10797225B2 (en) 2018-09-18 2018-09-18 Dual magnetic tunnel junction (DMTJ) stack design
US16/133,964 2018-09-18

Publications (2)

Publication Number Publication Date
KR20200033185A KR20200033185A (ko) 2020-03-27
KR102301461B1 true KR102301461B1 (ko) 2021-09-15

Family

ID=69646912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190113634A KR102301461B1 (ko) 2018-09-18 2019-09-16 듀얼 자기 터널 접합 및 이를 형성하는 방법

Country Status (5)

Country Link
US (2) US10797225B2 (ko)
KR (1) KR102301461B1 (ko)
CN (1) CN110911551B (ko)
DE (1) DE102019124033A1 (ko)
TW (1) TWI713199B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7035851B2 (ja) * 2018-06-28 2022-03-15 Tdk株式会社 磁気抵抗効果素子
KR102274831B1 (ko) * 2019-05-30 2021-07-08 한국과학기술연구원 전기장 제어 마그네틱램
US11171283B2 (en) 2019-11-01 2021-11-09 International Business Machines Corporation Modified double magnetic tunnel junction structure suitable for BEOL integration
DE102020114551A1 (de) 2020-05-29 2021-12-02 Infineon Technologies Ag Magnetoresistiver Sensor und Fertigungsverfahren für einen magnetoresistiven Sensor
KR20220008454A (ko) * 2020-07-14 2022-01-21 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US11217289B1 (en) 2020-07-31 2022-01-04 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11443790B2 (en) 2020-07-31 2022-09-13 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11176981B1 (en) * 2020-07-31 2021-11-16 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
CN112103352B (zh) * 2020-09-18 2022-02-01 苏州长光华芯光电技术股份有限公司 一种半导体器件及其制造方法
US11349066B2 (en) * 2020-10-27 2022-05-31 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11417379B2 (en) 2020-10-27 2022-08-16 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11411170B2 (en) 2020-10-27 2022-08-09 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11501810B2 (en) 2021-03-17 2022-11-15 International Business Machines Corporation Amorphous spin diffusion layer for modified double magnetic tunnel junction structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818721A (en) * 1987-07-29 1989-04-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implantation into In-based group III-V compound semiconductors
US7027268B1 (en) 1999-07-08 2006-04-11 Western Digital (Fremont), Inc. Method and system for providing a dual spin filter
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6743503B1 (en) 1999-10-05 2004-06-01 Seagate Technology Llc Ultra-thin seed layer for multilayer superlattice magnetic recording media
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
JP2003198004A (ja) 2001-12-27 2003-07-11 Fujitsu Ltd 磁気抵抗効果素子
US6593608B1 (en) 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6847510B2 (en) 2002-09-27 2005-01-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel junction device with bottom free layer and improved underlayer
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6977801B2 (en) 2003-02-24 2005-12-20 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive device with exchange-coupled structure having half-metallic ferromagnetic Heusler alloy in the pinned layer
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6974708B2 (en) 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7241631B2 (en) 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7859034B2 (en) 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US20070085068A1 (en) 2005-10-14 2007-04-19 Dmytro Apalkov Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
EP1863034B1 (en) * 2006-05-04 2011-01-05 Hitachi, Ltd. Magnetic memory device
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US7480173B2 (en) 2007-03-13 2009-01-20 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic free layer
JP4929108B2 (ja) 2007-09-25 2012-05-09 株式会社東芝 磁気ヘッドおよび磁気記録装置
US7978442B2 (en) 2007-10-03 2011-07-12 Tdk Corporation CPP device with a plurality of metal oxide templates in a confining current path (CCP) spacer
US8379429B2 (en) 2008-02-13 2013-02-19 Nec Corporation Domain wall motion element and magnetic random access memory
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) * 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US8609262B2 (en) * 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8159866B2 (en) 2009-10-30 2012-04-17 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8233249B2 (en) 2010-01-04 2012-07-31 International Business Machines Corporation Magnetic tunnel junction transistor device
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8203389B1 (en) 2010-12-06 2012-06-19 Headway Technologies, Inc. Field tunable spin torque oscillator for RF signal generation
US9024415B2 (en) 2010-12-07 2015-05-05 The Board Of Trustees Of The Leland Stanford Junior University Electrical and optical devices incorporating topological materials including topological insulators
US8604886B2 (en) 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
SG185900A1 (en) 2011-05-20 2012-12-28 Agency Science Tech & Res Magnetoresistive device
US8785966B2 (en) 2011-05-25 2014-07-22 International Business Machines Corporation Magnetic tunnel junction transistor devices
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
US8462461B2 (en) 2011-07-05 2013-06-11 HGST Netherlands B.V. Spin-torque oscillator (STO) with magnetically damped free layer
US8634163B2 (en) 2011-07-27 2014-01-21 HGST Netherlands B.V. Dual reverse microwave assisted magnetic recording (MAMR) and systems thereof
US8698260B2 (en) * 2012-02-29 2014-04-15 Headway Technologies, Inc. Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
US8946834B2 (en) 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US8582240B1 (en) 2012-08-29 2013-11-12 Headway Technologies, Inc. Magnetic recording assisted by spin torque oscillator with a radio frequency current bias
KR102017623B1 (ko) * 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
US8921961B2 (en) 2012-09-14 2014-12-30 Headway Technologies, Inc. Storage element for STT MRAM applications
US8786039B2 (en) * 2012-12-20 2014-07-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
US9614258B2 (en) 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
US8981505B2 (en) 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
TWI622048B (zh) * 2013-03-14 2018-04-21 三星電子股份有限公司 使用自旋軌道交互式切換之雙磁性隧道接面及其記憶體
US9147833B2 (en) * 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
US9373781B2 (en) 2013-11-12 2016-06-21 Samsung Electronics Co., Ltd. Dual perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
US20150333254A1 (en) * 2014-05-15 2015-11-19 Headway Technologies, Inc. Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
US9508924B2 (en) * 2014-07-03 2016-11-29 Samsung Electronics Co., Ltd. Method and system for providing rare earth magnetic junctions usable in spin transfer torque magnetic random access memory applications
US9230571B1 (en) 2014-08-26 2016-01-05 Headway Technologies, Inc. MgO based perpendicular spin polarizer in microwave assisted magnetic recording (MAMR) applications
US9444035B2 (en) * 2014-09-10 2016-09-13 Qualcomm Incorporated Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication
KR20160123067A (ko) 2015-04-15 2016-10-25 에스케이하이닉스 주식회사 전자 장치 제조 방법
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9941469B2 (en) 2015-10-06 2018-04-10 International Business Machines Corporation Double spin filter tunnel junction
US10468455B2 (en) 2016-04-12 2019-11-05 International Business Machines Corporation Simplified double magnetic tunnel junctions
US10475564B2 (en) * 2016-06-29 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Perpendicularly magnetized ferromagnetic layers having an oxide interface allowing for improved control of oxidation
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US11264557B2 (en) * 2017-12-30 2022-03-01 Integrated Silicon Solution, (Cayman) Inc. High retention storage layer using ultra-low RA MgO process in perpendicular magnetic tunnel junctions for MRAM devices
US10381550B1 (en) * 2018-03-01 2019-08-13 Samsung Electronics Co., Ltd. Method and system for engineering the secondary barrier layer in dual magnetic junctions
US10522746B1 (en) * 2018-08-07 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ

Also Published As

Publication number Publication date
US20200091408A1 (en) 2020-03-19
TW202025450A (zh) 2020-07-01
CN110911551B (zh) 2023-05-30
US20210020830A1 (en) 2021-01-21
KR20200033185A (ko) 2020-03-27
TWI713199B (zh) 2020-12-11
US10797225B2 (en) 2020-10-06
DE102019124033A1 (de) 2020-03-19
CN110911551A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
KR102301461B1 (ko) 듀얼 자기 터널 접합 및 이를 형성하는 방법
US11495738B2 (en) Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
US11417835B2 (en) Nitride capping layer for spin torque transfer (STT) magnetoresistive random access memory (MRAM)
US10193062B2 (en) MgO insertion into free layer for magnetic memory applications
KR102211377B1 (ko) 수직 자기 이방성을 갖는 자기 디바이스 응용을 위한 고온 어닐링 후의 보자력 유지
US9276201B2 (en) Hybridized oxide capping layer for perpendicular magnetic anisotropy
US8492169B2 (en) Magnetic tunnel junction for MRAM applications
JP5735661B2 (ja) 磁気素子およびその製造方法
US20210175414A1 (en) Nitride Diffusion Barrier Structure for Spintronic Applications
US11264560B2 (en) Minimal thickness, low switching voltage magnetic free layers using an oxidation control layer and magnetic moment tuning layer for spintronic applications

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant