TWI711965B - 資料儲存裝置及其操作方法 - Google Patents

資料儲存裝置及其操作方法 Download PDF

Info

Publication number
TWI711965B
TWI711965B TW105109123A TW105109123A TWI711965B TW I711965 B TWI711965 B TW I711965B TW 105109123 A TW105109123 A TW 105109123A TW 105109123 A TW105109123 A TW 105109123A TW I711965 B TWI711965 B TW I711965B
Authority
TW
Taiwan
Prior art keywords
voltage
distribution
threshold voltage
reference voltage
section
Prior art date
Application number
TW105109123A
Other languages
English (en)
Other versions
TW201719377A (zh
Inventor
田明雲
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201719377A publication Critical patent/TW201719377A/zh
Application granted granted Critical
Publication of TWI711965B publication Critical patent/TWI711965B/zh

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14Dummy cell management; Sense reference voltage generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本發明公開一種資料儲存裝置,其包括記憶體裝置,該記憶體裝置包括複數個記憶體單元;以及控制器,該控制器適於基於從複數個記憶體單元讀取的資料來確定與臨界電壓區段對應的區段單元數量,並且適於基於高斯分佈函數來確定從記憶體單元的複數個臨界電壓分佈選擇的臨界電壓分佈的平均臨界電壓,所述記憶體單元的複數個臨界電壓分佈基於區段單元數量估計。

Description

資料儲存裝置及其操作方法
本申請要求於2015年11月18日提交至韓國智慧財產權局的申請號為10-2015-0161811的韓國申請的優先權,其全部內容通過引用併入本文。
各種實施例整體涉及一種資料儲存裝置,且更特別地,涉及一種包括半導體記憶體裝置的資料儲存裝置。
資料儲存裝置回應於寫入請求而儲存外部裝置提供的資料。資料儲存裝置還可以回應於讀取請求而向外部裝置提供所儲存的資料。使用資料儲存裝置的外部裝置的示例包括電腦、數位照相機、手機等。資料儲存裝置可以被嵌入外部裝置中或者單獨製造,然後在以後進行連接。
在一個實施例中,資料儲存裝置可以包括:記憶體裝置,其包括複數個記憶體單元;以及控制器,其適於基於從複數個記憶體單元讀取的資料來確定與臨界電壓區段對應的區段單元數量,並且適於基於高斯(Gaussian)分佈函數來確定在基於區段單元數量估計的記憶體單元的複數個臨界電壓分佈中選擇的臨界電壓分佈的平均臨界電壓。控制器基於區段單元數量來確定參考電壓是否位於所選擇的臨界電壓分佈內,並且在參考電壓沒有位於所選擇的臨界 電壓分佈內的情況下,來確定調節該參考電壓。控制器通過使用預定的補償值調節鄰近與參考電壓對應的所選擇的臨界電壓分佈的臨界電壓分佈的平均臨界電壓來設置新參考電壓。
在一個實施例中,資料儲存裝置的操作方法可以包括:基於從複數個記憶體單元讀取的資料來確定與臨界電壓區段對應的區段單元數量,以及基於高斯分佈函數來確定在基於區段單元數量估計的記憶體單元的複數個臨界電壓分佈中選擇的臨界電壓分佈的平均臨界電壓。確定與臨界電壓區段對應的區段單元數量包括:通過對記憶體單元施加參考電壓而基於從複數個記憶體單元讀取的資料來確定與由參考電壓劃分的臨界電壓區段對應的區段單元數量。 確定區段單元數量包括對與資料的分別模式對應的記憶體單元的數量進行計數,以作為區段單元數量,模式與臨界電壓區段對應。確定平均臨界電壓包括:基於區段單元數量來確定部分分佈的面積比,該部分分佈由所選擇的臨界電壓分佈除以參考電壓形成;並且基於面積比和與所選擇的臨界電壓分佈對應的預定方差值來確定平均臨界電壓。確定面積比包括:基於區段單元數量和與臨界電壓分佈對應的分佈單元數量來確定與部分分佈對應的部分單元數量,以及基於部分單元數量相對於與所選擇的臨界電壓分佈對應的分佈單元數量的比來確定面積比。確定平均臨界電壓包括:通過將面積比應用到高斯分佈函數的積分等式來確定平均臨界電壓。確定平均臨界電壓包括:通過參考表格來確定平均臨界電壓,該表格包括Q函數的反函數的值,這些值包括與面積比對應的值。該方法還可以包括:基於區段單元數量來確定是否調節參考電壓;根據確定結果,通過調節參考電壓來設置新參考電壓;以及基於新參考電壓反覆運算來確定區段單元數量。確定包括:基於區段單元數量來確定參考電壓是否位於所選擇的 臨界電壓分佈內,並且在參考電壓沒有位於所選擇的臨界電壓分佈內的情況下,來確定調節該參考電壓。確定包括:基於區段單元數量來確定參考電壓是否位於可靠區段中,該可靠區段不包括所選擇的臨界電壓分佈中的下部不可靠區段或上部不可靠區段;以及在參考電壓沒有位於可靠區段中的情況下,來確定調節該參考電壓。確定參考電壓是否位於可靠區段中包括:基於區段單元數量來確定累加單元數量,該累加單元數量是臨界電壓小於參考電壓的記憶體單元的數量;以及通過確定累加單元數量是否包括在關於預定參考單元數量的預定範圍內來確定參考電壓是否位於可靠區段中。確定參考電壓是否位於可靠區段中包括:基於部分單元數量來確定部分分佈的面積比,該部分分佈由所選擇的臨界電壓分佈除以參考電壓形成;以及通過將面積比與下部不可靠區段和上部不可靠區段的面積比相比較來確定參考電壓是否位於可靠區段中。下部不可靠區段和上部不可靠區段中的每一個具有大於累加錯誤率的面積比,該累加錯誤率與所選擇的臨界電壓分佈對應。設置新參考電壓包括:將與參考電壓對應的所選擇的臨界電壓分佈的平均臨界電壓設置為新參考電壓。設置新參考電壓包括:當參考電壓位於對應的所選擇的臨界電壓分佈的下部不可靠區段和上部不可靠區段的任意一個中時,獲取位於下部不可靠區段和上部不可靠區段的另一個中的另一個參考電壓;以及將參考電壓和另一個參考電壓的中間值設置為新參考電壓。設置新參考電壓包括:當與參考電壓鄰近的另一個參考電壓位於與對應於參考電壓對應的所選擇的臨界電壓分佈鄰近的另一個臨界電壓分佈的可靠區段中時,通過使用預定的補償值調節另一個參考電壓來設置新參考電壓。設置新參考電壓包括:通過使用預定的補償值調節臨界電壓分佈的平均臨界電壓來設置新參考電壓,該臨界電壓分佈鄰近與參考電壓對應的所選擇的臨 界電壓分佈。該方法可以進一步包括基於平均臨界電壓估計用於讀取儲存在記憶體單元中的資料的一個或複數個最優讀出電壓。最優讀出電壓包括平均臨界電壓中鄰近的平均臨界電壓的中間值。最優讀出電壓包括將預定的補償值與平均臨界電壓中的至少一個相加或相減獲得的值。
在一個實施例中,資料儲存裝置可以包括:記憶體裝置,其包括複數個記憶體單元;以及控制器,其適合於通過高斯建模來確定從記憶體單元的複數個臨界電壓分佈中選擇的臨界電壓分佈的平均臨界電壓,並基於平均臨界電壓估計用於讀取儲存在記憶體單元中的資料的一個或複數個最優讀出電壓。最優讀出電壓包括平均臨界電壓中鄰近的平均臨界電壓的中間值。最優讀出電壓包括將預定的補償值與平均臨界電壓中的至少一個相加或相減獲得的值。控制器通過對記憶體單元施加複數個參考電壓而基於從記憶體單元讀取的資料來計算與由參考電壓劃分的複數個臨界電壓區段對應的區段單元數量,並且基於高斯分佈函數來計算基於區段單元數量估計的所選擇的臨界電壓分佈的平均臨界電壓。控制器對與資料的分別模式對應的記憶體單元的數量進行計數,以作為區段單元數量,並且模式與臨界電壓區段對應。控制器基於區段單元數量來確定部分分佈的面積比,該部分分佈由所選擇的臨界電壓分佈除以參考電壓形成;並且基於面積比和與所選擇的臨界電壓分佈對應的預定差量值來計算平均臨界電壓。控制器基於區段單元數量和與臨界電壓分佈對應的分佈單元數量來計算與部分分佈對應的部分單元數量;並且基於與所選擇的臨界電壓分佈對應的分佈單元數量和部分單元數量來計算面積比。控制器通過將面積比應用到高斯分佈函數的積分等式來計算平均臨界電壓。控制器通過參考表格來計算平均臨界電壓,該表格包括Q函數的反函數的值,這些值與面積比對應。控 制器基於區段單元數量來確定是否調節基於參考電壓中的至少一個參考電壓;根據確定結果,通過調節參考電壓來設置新參考電壓;以及基於包括新參考電壓的參考電壓反覆運算來計算區段單元數量。控制器基於區段單元數量來確定參考電壓是否位於對應的所選擇的臨界電壓分佈內;並且在參考電壓沒有位於所選擇的臨界電壓分佈內的情況下,來確定調節該參考電壓。控制器基於區段單元數量來確定參考電壓是否位於可靠區段中,該可靠部部分不包括對應的所選擇的臨界電壓分佈中的下部不可靠區段和上部不可靠區段;並且在參考電壓沒有位於可靠區段中的情況下,來確定調節該參考電壓。控制器基於區段單元數量來計算累加單元數量,該累加單元數量是臨界電壓小於參考電壓的記憶體單元的數量;以及通過確定累加單元數量是否包括在關於預定參考單元數量的預定範圍內來確定參考電壓是否位於可靠區段中。控制器基於區段單元數量來計算部分分佈的面積比,該部分分佈由所選擇的臨界電壓分佈除以參考電壓形成;並且通過將該面積比與下部不可靠區段和上部不可靠區段的面積比相比較來確定參考電壓是否位於可靠區段中。下部不可靠區段和上部不可靠區段中的每一個具有大於與所選擇的臨界電壓分佈對應的累加錯誤率的面積比。控制器將與參考電壓對應的所選擇的臨界電壓分佈的平均臨界電壓來設置為新參考電壓。當參考電壓位於對應的所選擇的臨界電壓分佈的下部不可靠區段和上部不可靠區段的任意一個中時,控制器獲取位於下部不可靠區段和上部不可靠區段的另一個中的另一個參考電壓;以及將參考電壓和另一個參考電壓的中間值來設置為新參考電壓。當與參考電壓鄰近的另一個參考電壓位於與對應於參考電壓的所選擇的臨界電壓分佈鄰近的另一個臨界電壓分佈的可靠區段中時,控制器通過將預定的補償值於另一個參考電壓相加或相減來設置新參考電壓。控制 器通過將預定的補償值與臨界電壓分佈的平均臨界電壓相加或相減來設置新參考電壓,其中臨界電壓分佈鄰近與參考電壓對應的所選擇的臨界電壓分佈。
10:資料儲存裝置
100:控制器
200:非揮發性記憶體裝置
210:控制邏輯
220:電壓供應單元
230:介面單元
240:位址解碼器
250:資料輸入/輸出單元
260:記憶體區域
910:中央可靠區段
920:下部不可靠區段
930:上部不可靠區段
1000:固態硬碟(SSD)
1100:控制器
1110:處理器
1120:隨機存取記憶體(RAM)
1130:唯讀記憶體(ROM)
1140:錯誤改正碼(ECC)單元
1150:主機介面
1160:儲存媒體介面
1170:匯流排
1200:儲存媒體
1500:主機裝置
2000:資料處理系統
2100:主處理器
2200:主記憶體裝置
2300:資料儲存裝置
2310:控制器
2320:儲存媒體
2400:輸入/輸出裝置
2500:匯流排
2600:網路
2700:伺服器
BK0-BKj:儲存塊
BL:位元線
CH0-CHn:通道
LUS:下部不可靠區段
M1-M2:平均臨界電壓
MV、MV1-MV3:平均臨界電壓
MPV1-MPV3:臨界電壓分佈
NVM0-NVMn:非揮發性記憶體裝置
P0-Pi:頁面
Pr_PVR:面積比
RS:可靠區段
RS-1:可靠區段
RS-2:可靠區段
PV0-PV3:臨界電壓分佈
PV2R:部分分佈
PV3R:部分分佈
PV3L:部分分佈
Q-1:Q函數的反函數
RV1-RV3:讀出電壓
RPV0-RPV3:臨界電壓分佈
S0-S3:臨界電壓區段
S110:步驟
S120:步驟
S130:步驟
S140:步驟
S150:步驟
UUS:上部不可靠區段
V1-V3:參考電壓
V11-V13:參考電壓
Vth:臨界電壓
WL:字元線
〔圖1〕圖1是圖示了根據本發明的實施例的資料儲存裝置的簡化方框圖。
〔圖2〕圖2是圖示了圖1中示出的非揮發性記憶體裝置的示例的方框圖。
〔圖3A〕圖3A是圖示了記憶體單元的臨界電壓分佈的示例的簡圖。
〔圖3B〕圖3B是圖示了臨界電壓分佈的移動的示例的簡圖。
〔圖4〕圖4是圖示了根據本發明的實施例的執行用於圖1的控制器的高斯建模操作的方法的簡圖。
〔圖5〕圖5是示出了根據本發明的實施例的關於面積比的Q函數的反函數的值的表格。
〔圖6A,圖6B〕圖6A和圖6B是圖示了根據本發明的實施例的基於平均臨界電壓估計最優讀出電壓的方法的簡圖的示例。
〔圖7〕圖7是根據本發明的實施例的調節參考電壓的方法的示例。
〔圖8〕圖8是圖示了臨界電壓分佈的累加錯誤率的示例。
〔圖9〕圖9圖示了根據本發明的實施例的被劃分成中央可靠區段和兩側不可靠區段的臨界電壓分佈的示例。
〔圖10〕圖10圖示了根據本發明的實施例的複數個臨界電壓分佈、與參考電壓V1、V2和V3對應的臨界電壓區段以及用於確定參考電壓是否位於可靠區段中的方法中的分別區段單元數量、累加單元數量和參考單元數量。
〔圖11A-圖11D〕圖11A-圖11D是臨界電壓分佈的簡圖,其圖示了根據本發明的實施例的用於調節參考電壓的方法,該參考電壓位於與臨界電壓分佈對應的不可靠區段中。
〔圖12〕圖12是圖示了用於估計臨界電壓分佈的平均臨界電壓的另一種方法的簡圖。
〔圖13〕圖13是根據本發明的實施例的用於估計最優讀出電壓的方法的流程圖。
〔圖14〕圖14是圖示了根據本發明的實施例的固態硬碟(SSD)的方框圖。
〔圖15〕圖15是圖示了根據本發明的實施例的資料處理系統的方框圖。
以下將參考附圖來描述本發明的各個實施例。然而,本發明可以體現為不同的形式,並且不應理解為限於本文所述的實施例。而是,提供這些實施例以便在本發明所屬領域的技術人員能夠實踐本發明的程度上來詳細描述本發明。
然而,要注意的是,本發明的實施例並不限於附圖所示的細節,附圖不一定按比例繪製,並且在一些情況下,可以放大比例以便更清楚地描述本發明的某些特徵。而且,當使用特定術語時,應該理解所使用的術語僅用於描述特定實施例而並非旨在限制本發明的範圍。
現在參考圖1,提供了根據本發明的實施例的資料儲存裝置10。資料儲存裝置10可配置成國際個人電腦記憶卡協會(PCMCIA)卡、緊湊式快閃記憶體(CF)卡、智慧媒體卡、記憶棒、各種多媒體卡(例如,MMC、eMMC、RS-MMC和MMC-Micro)、各種安全數位卡(例如,SD、Mini-SD和Micro-SD)、 通用快閃記憶體(UFS)、固態硬碟(SSD)等形式。
資料儲存裝置10可以包括控制器100和非揮發性記憶體裝置200。
控制器100可以控制資料儲存裝置10的一般性操作。控制器100可以回應於從外部裝置(未示出)傳輸的寫入請求而將資料儲存在非揮發性記憶體裝置200中。控制器100可以回應於從外部裝置傳輸的讀取請求而讀取儲存在非揮發性記憶體裝置200中的資料並且向外部裝置輸出讀取的資料。
控制器100可以執行高斯建模操作(以下簡稱為GM操作)以估計記憶體單元的複數個臨界電壓分佈中的每一個的平均臨界電壓。記憶體單元的複數個臨界電壓分佈可以包括從更大組記憶體單元的複數個臨界電壓分佈中選擇的臨界電壓分佈。複數個臨界電壓分佈可以是兩個或複數個記憶體單元的臨界電壓分佈,記憶體單元包括在非揮發性記憶體裝置的一個或複數個頁面或一個或複數個儲存塊中。
控制器100可以通過對記憶體單元施加參考電壓而基於從記憶體單元讀取的資料來計算與由參考電壓劃分的分別臨界電壓區段對應的區段單元數量。控制單元100然後可以基於高斯分佈函數來計算基於區段單元數量估計的所選擇的臨界電壓分佈的平均臨界電壓。
控制器100可以基於通過GM操作估計的平均臨界電壓估計用於讀取儲存在非揮發性記憶體裝置200中的資料的最優讀出電壓。控制器100可以例如在用於從非揮發性記憶體裝置200的記憶體單元讀取的資料的錯誤改正操作失敗的情況下通過GM操作估計最優讀出電壓。最優讀出電壓可以是將從記憶體單元讀取的資料中的錯誤位元最小化的電壓。控制器100可以重複讀 取操作以基於所估計的最優讀出電壓重新讀取來自一個或複數個記憶體單元的資料,並且執行錯誤改正操作。
非揮發性記憶體裝置200可以儲存從控制器100傳輸的資料,可以在控制器100的控制下讀取所儲存的資料並將讀取的資料傳輸到控制器100。 非揮發性記憶體裝置200可以包括快閃記憶體裝置,諸如NAND快閃記憶體或NOR快閃記憶體、鐵電隨機存取記憶體(FeRAM)、相變隨機存取記憶體(PCRAM)、磁阻隨機存取記憶體(MRAM)、電阻隨機存取記憶體(ReRAM)等。
圖2圖示了根據本發明的實施例的圖1中示出的非揮發性記憶體裝置200的示例。
參考圖2,非揮發性記憶體裝置200可以包括控制邏輯210、電壓供應單元220、介面單元230、位址解碼器240、資料輸入/輸出單元250和記憶體區域260。
控制邏輯210可以在控制器100的控制下控制非揮發性記憶體裝置200的一般性操作。控制邏輯210可以例如通過介面單元230接收從控制器100傳輸的命令,並且可以回應於所接收的命令將一個或複數個控制信號傳輸至非揮發性記憶體裝置200的內部單元。
根據控制邏輯210的控制,電壓供應單元220可以生成執行非揮發性記憶體裝置200的一般性操作所需的各種操作電壓。例如,電壓供應單元220可以向位址解碼器240提供各種電壓以用於寫入和讀取操作。例如,電壓供應單元220可以向記憶體區域260中被選擇的儲存塊供應擦除操作所需的擦除電壓。
介面單元230可以與控制器100交換各種控制和/或資料信號, 包括命令、位址和資料。介面單元230可以將對其輸入的各種控制和/或資料信號傳輸到非揮發性記憶體裝置200的內部單元。
位址解碼器240可以解碼位址,該位址用於選擇待存取的記憶體區域260的區段。位址解碼器240可以根據解碼結果選擇性地驅動記憶體區域260的一個或複數個字元線WL。位址解碼器240可以根據解碼結果控制資料輸入/輸出單元250用於選擇性地驅動記憶體區域的一個或複數個位元線BL。
資料輸入/輸出單元250可以通過一個或複數個位元線BL將從介面單元230接收的資料傳輸到記憶體區域260。資料輸入/輸出單元250可以通過一個或複數個位元線BL將從記憶體區域260讀取的資料傳輸到介面單元230。資料輸入/輸出單元250可以感測電流,並且可以根據感測的結果獲取從記憶體單元讀取的資料,當包括在記憶體區域260中的記憶體單元回應於讀取電壓接通和斷開時形成該電流。
記憶體區域260可以通過複數個字元線WL與位址解碼器240連接。記憶體區域260可以通過複數個位元線BL與資料輸入/輸出單元250連接。 記憶體區域260可以包括用於儲存資料的複數個記憶體單元。記憶體單元可以佈置在字元線WL與位元線BL相交的區域處。記憶體區域260可以包括具有二維或三維結構的記憶體單元陣列。
記憶體區域260可以包括複數個儲存塊BK0-BKj。儲存塊BK0-BKj中的每一個可以包括複數個頁面P0-Pi。儲存塊可以是例如通過其執行擦除操作的單元。頁面可以是例如通過其執行寫入操作和/或讀取操作的單元。然而,要注意的是本發明並不限於此方式,且可以採用許多其他合適的配置。例如,記憶體儲存可以採用折疊位元線架構。
現在參考圖3A,提供了複數個記憶體單元的臨界電壓分佈PV0-PV3的示例。水準軸Vth表示記憶體單元的臨界電壓,垂直軸單元#表示與臨界電壓對應的記憶體單元的數量。
如圖3A所示,記憶體單元可以根據儲存在其中的資料形成複數個臨界電壓分佈PV0-PV3。當例如2-位元資料“11”、“01”、“00”或“10”儲存在記憶體單元中時,根據儲存在其中的資料,記憶體單元可以被控制從而具有與4個臨界電壓分佈PV0-PV3中的任意一個對應的臨界電壓。
根據臨界電壓,可以回應於預定的讀取電壓接通或斷開記憶體單元。例如,當施加高於記憶體單元的臨界電壓的讀出電壓時,可以接通記憶體單元,當施加低於記憶體單元的臨界電壓的讀出電壓時,可以斷開記憶體單元。例如,當記憶體單元接通時,可以讀取資料“1”,並且例如,當記憶體單元斷開時,可以讀取資料“0”。可以通過感測記憶體單元接通或斷開時形成的電流讀取資料。根據應用到記憶體單元的讀出電壓,從記憶體單元讀取的資料可以不同。記憶體單元的讀取操作可以通過將預定讀出電壓施加到記憶體單元來執行,從而從記憶體單元讀取資料。
可以基於響應於一個或複數個適當的讀出電壓從記憶體單元讀取的資料來確定記憶體單元中儲存的資料。例如,可以通過施加讀出電壓RV2從形成臨界電壓分佈PV2的記憶體單元讀取資料“0”,而可以通過施加讀出電壓RV3從記憶體單元讀取資料“1”,並且基於這些資料,儲存在對應記憶體單元中的資料可被確定為“00”。用於讀取儲存在記憶體單元中的資料的一個或複數個讀出電壓RV1-RV3可以分別位於臨界電壓分佈PV0-PV3之間,從而識別記憶體單元的臨界電壓分佈PV0-PV3。
為了抑制記憶體單元之間的干擾,資料可以在隨機化之後儲存在記憶體單元中。因此,每個臨界電壓分佈PV0-PV3的記憶體單元的數量可以相同。例如,如果記憶體單元的總數量為“400”,則與臨界電壓分佈PV0-PV3中的每一個對應的記憶體單元的數量可以為“100”。
參考圖3B,提供了圖示圖3A的臨界電壓分佈PV0-PV3的移動的示例。
針對各種原因,如,例如鄰近的記憶體單元之間的干擾和由於時間流逝產生的放電,記憶體單元可以具有變化的臨界電壓,因此,臨界電壓分佈PV0-PV3可以移動。因此,讀出電壓RV1-RV3可以落入變化的臨界電壓分佈中,其中讀出電壓RV1-RV3已被設置為位於臨界電壓分佈PV0-PV3之間以便識別臨界電壓分佈PV0-PV3。在讀出電壓RV1-RV3沒有位於臨界電壓分佈PV0-PV3之間的情況下,不可以精確地讀取儲存在記憶體單元中的資料,且從記憶體單元讀取的資料可能包括錯誤位元。在讀取資料包括超出錯誤改正碼(ECC)單元的錯誤改正能力的錯誤位元的情況下,ECC單元可能在錯誤改正操作中失敗。
控制器100可以估計位於移動後的臨界電壓分佈之間的最優讀出電壓,並且可以將所估計的最優讀出電壓來設置成用於讀取儲存在記憶體單元中的資料的讀出電壓。最優讀出電壓可以是位於移動後的臨界電壓分佈之間的波谷中的電壓。最優讀出電壓可以是將從記憶體單元讀取的資料中包括的錯誤位元最小化的電壓。
根據一個實施例,最優讀出電壓可以基於臨界電壓分佈的平均臨界電壓有效地設置,平均臨界電壓通過GM操作來計算。因此,當錯誤位元 的數量最小化時,可以改進資料儲存裝置10的性能。
儘管在圖3A和圖3B中示出記憶體單元形成4個臨界電壓分佈PV0-PV3以及基於3個讀出電壓RV1-RV3讀取資料,但要注意的是實施例並不限於此。記憶體單元可以根據將要儲存在每個記憶體單元中的位元的數量形成複數個臨界電壓分佈,並且儲存在記憶體單元中的資料可以基於能夠識別複數個臨界電壓分佈的複數個讀出電壓進行讀取。
參考圖4,控制器100可以基於參考電壓V1-V3為臨界電壓分佈PV1-PV3的每一個生成高斯模型。控制器100可以通過將臨界電壓分佈PV1-PV3高斯建模來計算臨界電壓分佈PV1-PV3的每一個的平均臨界電壓MV1-MV3。
首先,為了執行GM操作,可以使用預定參考電壓V1-V3。根據實施例,控制器100可以使用圖3B的讀出電壓RV1-RV3作為參考電壓V1-V3,該讀出電壓RV1-RV3已用於讀取儲存在記憶體單元中的資料。參考電壓V1-V3可以分別位於將要高斯建模的臨界電壓分佈PV1-PV3中。因此,由於臨界電壓分佈PV0-PV3的變化,在臨界電壓分佈PV0-PV3移動之前位於臨界電壓分佈PV0-PV3之間的讀出電壓RV1-RV3位於臨界電壓分佈PV1-PV3中,在此情況下,讀出電壓RV1-RV3可以在GM操作中用作參考電壓V1-V3。
根據一個實施例,控制器100可以使用為GM操作設置的預定初始值作為參考電壓V1-V3。
根據一個實施例,控制器100可以生成從臨界電壓分佈PV0-PV3中選擇的至少一個臨界電壓分佈的高斯模型。在此情況下,控制器100可以基於位於所選擇的臨界電壓分佈中的參考電壓,根據本文以下將要描述的操作方 法執行GM操作。
控制器100可以通過對記憶體單元施加參考電壓V1-V3基於從記憶體單元讀取的資料來計算與分別臨界電壓區段S0-S3對應的記憶體單元的數量,作為區段單元數量(區段單元#),臨界電壓區段S0-S3由參考電壓V1-V3劃分。
例如,控制器100可以使用記憶體單元的參考電壓V1-V3通過讀取操作獲取資料的模式。如以上參考圖3A所述,資料的模式可以獲取為“11”、“01”、“00”或“10”。所獲取的資料的模式可以與實際儲存在記憶體單元中的資料不同。例如,當實際儲存在臨界電壓分佈PV3的左側部分分佈PV3L的記憶體單元中的資料是“10”時,從對應的記憶體單元獲取的資料的模式將是“00”。
控制器100可以對與資料的分別模式對應的記憶體單元的數量進行計數,作為區段單元數量。因為由參考電壓V1-V3劃分的臨界電壓區段S0-S3分別與不同的資料模式對應,所以區段單元數量可以根據資料的模式分別與臨界電壓區段S0-S3對應。例如,控制器100可以通過計數“60”個記憶體單元來計算與臨界電壓區段S3對應的區段單元數量“60”,資料模式“10”從總計“400”個記憶體單元中的“60”個記憶體單元獲取。
控制器100可以通過假定相同數量的記憶體單元具有與分別臨界電壓分佈PV0-PV3中的每一個對應的臨界電壓來估計分佈單元數量(分佈單元#)。根據一個實施例,控制器100可以通過參考實際寫入記憶體單元中的資料估計分佈單元數量。在圖4的示例中,分佈單元數量“100”可以通過假定具有落入臨界電壓分佈PV0-PV3中的每一個內的臨界電壓的記憶體單元的數量是統一的以及記憶體單元的總數量為“400”來應用記憶體單元。
然後,控制器100可以基於區段單元數量(區段單元#)和分佈單元數量來計算與部分分佈(PV)對應的部分單元數量(部分單元#)。如果臨界電壓分佈PV1-PV3由參考電壓V1-V3劃分,則可以形成部分分佈(PV)。例如,如圖4所示,與臨界電壓區段S3對應的區段單元數量可以是“60”,因此,與部分分佈PV3R對應的部分單元數量可以是“60”。與部分分佈PV3R對應的部分單元數量可應是通過從分佈單元數量“100”減去“60”獲得的“40”,分佈單元數量“100”與臨界電壓分佈PV3對應。與部分分佈PV2R對應的部分單元數量可應是通過從區段單元數量“120”減去“40”獲得的“80”,區段單元數量“120”與臨界電壓區段S2對應。
控制器100可以基於分佈單元數量和部分單元數量(部分單元#)來計算與部分分佈對應的面積比。在圖4中,控制器100計算參考電壓V1-V3右側的部分分佈相對於臨界電壓分佈PV1-PV3的面積比。然而,應注意,根據一個實施例,控制器100可計算參考電壓V1-V3左側的部分分佈相對於臨界電壓分佈PV1-PV3的面積比。面積比是部分分佈相對於對應臨界電壓分佈的比,並且表示記憶體單元在對應臨界電壓分佈中的部分分佈中存在的概率。
以下將描述基於臨界電壓分佈PV的部分分佈的面積比來計算特定臨界電壓分佈PV的平均臨界電壓m的方法。該方法可以通過控制器100執行。
臨界電壓分佈PV可以建模為由下面的等式1表達的高斯分佈,其中“vth”是臨界電壓,“m”是平均臨界電壓,“σ”是方差。
Figure 105109123-A0305-02-0016-2
因此,可以針對右側部分分佈的面積比Pr_PVR(v)建立下面的等 式2,右側部分分佈通過臨界電壓分佈PV中的參考電壓v劃分。
Figure 105109123-A0305-02-0017-1
臨界電壓分佈PV的方差σ可以基本不變。因此,如果臨界電壓分佈PV的方差σ設置成合適的常數,則可以從等式2計算平均臨界電壓m。
根據一個實施例,可以使用Q函數特性計算平均臨界電壓m。
例如,建模為高斯分佈的臨界電壓分佈PV可以標準化為標準高斯分佈。標準化的臨界電壓分佈可以轉換成下面的等式3。
Figure 105109123-A0305-02-0017-6
由下面的等式4表達的Q函數是標準高斯分佈的隨機變數具有大於“z”的值的概率。
Figure 105109123-A0305-02-0017-5
因此,通過下面的等式5,可以基於等式2和等式4建立等式6。
z=(v-m)/σ。 (5)
Q(z)=Pr_PVR(v)。 (6)
因為關於z的值的Q(z)的值是已知的,所以當Q(z)的值已知時,可以知道z的值。因此,最後,可以通過等式5和等式6匯出下面的等式7。
m=v-Q -1(Pr_PVR(v))σ。 (7)
其中,Q-1是Q(z)的反函數,v是參考電壓,m是平均臨界電壓。
圖5示出了表格的示例,其中關於面積比Pr_PVR的Q函數的反函數Q-1的值是示例性設置的。
控制器100可以通過參考圖5的表格來提取與面積比Pr_PVR(v) 對應的Q函數的反函數Q-1的值。控制器100可以基於參考電壓v、Q函數的反函數Q-1的值和預定方差σ使用等式7有效地計算平均臨界電壓。
同時,因為關於面積比Pr_PVR的Q函數的反函數Q-1的值的方差在靠近標準高斯分佈的尾部可以較大,所以為了減小錯誤,表格可以包括面積比Pr_PVR和Q函數的反函數Q-1的對應值,這些對應值被從0到預定值例如“0.05”細緻地設置,如圖5所示。
如從圖5容易地可見,即使僅對小於0.5的面積比Pr_PVR建立表格,控制器100仍可以基於Q函數的對稱性容易地計算關於等於或大於0.5的面積比Pr_PVR的Q函數的反函數Q-1的值。根據一個實施例,圖5的表格可以構造成包括與等於或大於0.5的面積比Pr_PVR對應的值。
根據一個實施例,表格可以儲存在非揮發性記憶體裝置200中,並且為了參考,可以載入到控制器100的記憶體(未示出)中。
圖6A和6B是圖示了基於臨界電壓分佈PV1-PV3的平均臨界電壓估計最優讀出電壓RV1-RV3的方法的簡圖。圖1的控制器100可以估計最優讀出電壓RV1-RV3。
參考圖6A,基於分別位於臨界電壓分佈PV1-PV3中的參考電壓V1-V3,可以通過GM操作分別計算臨界電壓分佈PV1-PV3的平均臨界電壓MV1-MV3。控制器100可以估計2個鄰近的臨界電壓分佈的平均臨界電壓的中間值,作為最優讀出電壓。例如,平均臨界電壓MV1和MV2的中間值可以估計為最優讀出電壓RV2,而平均臨界電壓MV2和MV3的中間值可以估計為最優讀出電壓RV3。同時,當沒有被高斯建模的臨界電壓分佈PV0的平均臨界電壓不存在時,最優讀出電壓RV1可以是通過從平均臨界電壓MV1減去預定補償 值獲得的值。可以考慮臨界電壓分佈PV0-PV3的寬度和臨界電壓分佈PV0-PV3之間的間隔來設置預定補償值。
參考圖6B,例如,臨界電壓分佈PV1的平均臨界電壓MV可以基於位於臨界電壓分佈PV1中的參考電壓V1通過GM操作進行計算。在此情況下,最優讀出電壓RV1-RV3可以設置為將預定補償值與平均臨界電壓MV相加或相減獲得的值。可以考慮臨界電壓分佈PV0-PV3的寬度和臨界電壓分佈之間的間隔來設置預定補償值。也就是說,最優讀出電壓RV1-RV3可以通過臨界電壓分佈中的特定一個分佈的平均臨界電壓進行計算。
以下將描述調節參考電壓以改善GM操作的性能的方法。圖1的控制器100可以基於調節的新參考電壓執行GM操作。
圖7圖示了調節參考電壓的方法。該方法可以通過圖1的控制器100執行。
參考圖7,基於與參考電壓對應的區段單元數量,控制器100可以確定參考電壓是否落入將要高斯建模的分別的臨界電壓分佈內。在參考電壓沒有分別位於將要高斯建模的分別的臨界電壓分佈內的情況下,控制器可以調節參考電壓。這是因為,為了將臨界電壓分佈高斯建模,應當計算由參考電壓劃分的部分分佈的面積比。
例如,當參考電壓V1和V2分別位於臨界電壓分佈PV2和PV3中時,(如圖7所示)臨界電壓分佈PV1的平均臨界電壓不能通過高斯建模來計算。在此情況下,如果臨界電壓分佈PV0和PV1的分佈單元數量分別為“100”,因為與臨界電壓區段S0對應的區段單元數量(區段單元#)超過“200”並且與臨界電壓區段S3對應的區段單元數量(區段單元#)為“0”,控制器100可以確定參考 電壓V1-V3沒有位於臨界電壓分佈PV1-PV3中。因此,控制器100可以將參考電壓V1-V3分別調節成將要位於臨界電壓分佈PV1-PV3中的參考電壓V11-V13。
圖8圖示了臨界電壓分佈PV0-PV3的累加錯誤率。
更具體而言,參考圖8,臨界電壓分佈RPV0-RPV3可以是由記憶體單元形成的實際臨界電壓分佈,並且臨界電壓分佈MPV1-MPV3可以是根據上述方法基於參考電壓V1-V3高斯建模的臨界電壓分佈。如上所述,通過假定與臨界電壓分佈RPV0-RPV3對應的所有分佈單元數量(分佈#)是統一的,可以應用統一的單元數量。這可以允許比應用實際單元數量(實際單元#)更快速地執行GM操作。然而,如果在用作分佈單元數量的統一單元數量和實際單元數量之間存在大量錯誤,即,如果分佈單元數量相對於與臨界電壓分佈對應的實際單元數量的錯誤率很大,則高斯建模的臨界電壓分佈MPV1-MPV3可以大大不同於實際臨界電壓分佈RPV1-RPV3。在臨界電壓分佈MPV1中的累加錯誤率,即,從最外臨界電壓分佈MPV3到對應的臨界電壓分佈MPV1的錯誤率的累加值,不足夠小的情況下,高斯建模的性能可以顯著惡化。為了減少這種錯誤以及提高高斯建模操作的有效性,在應用高斯建模操作之前應該將資料隨機化。
圖9是在中央可靠區段910和兩個側部不可靠區段920和930中劃分的臨界電壓分佈PV1的簡圖。
參考圖9,控制器100可以使用位於臨界電壓分佈PV1的中央可靠區段910中的參考電壓V1對臨界電壓分佈PV1進行高斯建模。因此,控制器100可以確定參考電壓是否位於可靠區段910中或在下部不可靠區段920或上部不可靠區段930其中之一中。當參考電壓位於下部不可靠區段920或上部不可 靠區段930中時,控制器可以將參考電壓調節成位於可靠區段910中,並且然後可以使用調節後的參考電壓執行GM操作。
可靠區段910可以考慮與臨界電壓分佈PV1對應的累加錯誤率進行設置。因為臨界電壓分佈PV1集中在中央部分,並且相對於記憶體單元的數量的方差,臨界電壓的方差在靠近尾部處相對較大,所以平均臨界電壓可以大幅偏離實際平均臨界電壓,平均臨界電壓基於參考電壓通過GM操作進行計算,參考電壓位於靠近具有目前累加錯誤率的尾部。因此,考慮到累加錯誤率,臨界電壓分佈PV1的尾部可以指定為不可靠區段。更詳細地,分別與下部不可靠區段920和上部不可靠區段930對應的面積比,即臨界面積比,可以設置為大於累加錯誤率。累加錯誤率可以通過測試資料儲存裝置10的隨機化性能來測量。
根據一個實施例,複數個臨界電壓分佈的可靠區段可以基於其分別的累加錯誤率設置為彼此不同。根據另一個實施例,複數個臨界電壓分佈的可靠區段可以基於最大的累加錯誤率來設置為相同的值。
在右側或左側部分分佈相對於臨界電壓分佈PV1中的參考電壓V1的面積比滿足下面的等式8的情況下,控制器100可以確定參考電壓V1位於可靠區段910中。
臨界面積比<部分分佈的面積比<1-臨界面積比. (8)
根據等式8,例如,當右側部分分佈相對於參考電壓V1的面積比為“65”並且臨界面積比為“20”時,可以確定參考電壓V1位於可靠區段910中。
因此,即使當用作分佈單元數量的統一單元數量與執行GM操 作時的實際單元數量之間可能存在錯誤時,當參考電壓位於臨界電壓分佈PV1的可靠區段910中時,可以計算平均臨界電壓,該平均臨界電壓與實際平均臨界電壓有略微不同。因此,GM操作可以較高速度和足夠的精度執行。
如以下將描述的,通過並非參考部分分佈的面積比而是參考累加單元數量,控制器100可以確定參考電壓是否位於可靠區段中。
現在參考圖10,控制器100可以通過累加與臨界電壓區段S0-S3對應的區段單元數量(區段單元#)來計算與分別的參考電壓V1-V3對應的累加單元數量(累加單元#),區段單元數量根據上述方法基於參考電壓V1-V3來計算。 換而言之,累加單元數量可以是臨界電壓小於對應參考電壓的單元的數量。當臨界電壓區段S0-S2的每一個的累加單元數量包括在關於參考單元數量(參考單元#)的預定範圍內時,控制器100可以確定參考電壓位於可靠區段中。參考單元數量可以是臨界電壓小於臨界電壓分佈PV0-PV3統一時對應的平均臨界電壓的記憶體單元的數量。可以考慮累加錯誤率來設置關於參考單元數量的預定範圍。
同時,控制器100可以確定參考電壓是位於對應的臨界電壓分佈的下部不可靠區段還是上部不可靠區段中。根據確定結果,控制器100可以通過將預定補償值與參考電壓相加或相減來調節參考電壓,使得參考電壓位於可靠區段中。根據各個實施例,控制器100可以通過採用例如將在以下描述的方法之一來調節參考電壓。
圖11A-圖11D是圖示了用於調節參考電壓V1的多種方法的簡圖,該參考電壓V1位於與臨界電壓分佈PV1對應的不可靠區段中。
參考圖11A,控制器100可以通過基於被確定為位於下部不可 靠區段LUS中的參考電壓V1執行上述GM操作來計算平均臨界電壓,並且可以將計算的平均臨界電壓設置為新參考電壓V11。注意,當參考電壓位於臨界電壓分佈PV1的上部不可靠區段UUS中時,可以採用相同的方法。
參考圖11B,如果確定位於鄰近臨界電壓分佈PV2中的鄰近參考電壓V2位於可靠區段RS-2中,則控制器100可以通過將預定補償值與鄰近參考電壓V2相加或相減獲得的值設置為新參考電壓V11,新參考電壓V11與將要位於可靠區段RS-1中的臨界電壓分佈PV1對應。在此情況下,可以考慮臨界電壓分佈PV1和PV2的寬度以及臨界電壓分佈PV1和PV2之間的間隔來設置預定的補償值。
參考圖11C,控制器100可以通過將預定補償值與鄰近的臨界電壓分佈PV2的平均臨界電壓M2相加或相減獲得的值設置為新參考電壓V11,新參考電壓V11與將要位於可靠區段RS-1中的臨界電壓分佈PV1對應。在此情況下,可以考慮臨界電壓分佈PV1和PV2的寬度以及臨界電壓分佈PV1和PV2之間的間隔來設置預定的補償值。
參考圖11D,控制器100可以將確定為位於下部不可靠區段LUS中的參考電壓V1和確定為位於上部不可靠區段UUS中的參考電壓V11的中間值來設置成將要位於可靠區段RS中的新參考電壓V12。例如,當通過上述方法獲取分別位於下部不可靠區段LUS和上部不可靠區段UUS中的參考電壓V1和V11時,可以執行該方法。
控制器100可以重複確定調節後的新參考電壓是否位於可靠區段中。如果新的參考電壓仍位於不可靠區段中,控制器100可以反覆運算調節參考電壓,直至調節後的參考電壓位於可靠區段中。例如,控制器可以重複調 節方法高達預定臨界計數。根據一個實施例,控制器100可以反覆運算上述各種方法,以用於通過將其適當地組合來調節參考電壓。在即使調節參考電壓被反覆運算高達預定臨界計數也沒有設置位於可靠區段中的參考電壓的情況下,控制器100可以放棄對應臨界電壓分佈的高斯建模。
圖12圖示了用於圖1的控制器100估計臨界電壓分佈PV1的平均臨界電壓M1的另一種方法。
參考圖12,通過將預定補償值與被高斯建模的鄰近臨界電壓分佈PV2的鄰近平均臨界電壓M2相加或相減,控制器100可以計算沒有被高斯建模的臨界電壓分佈PV1的平均臨界電壓M1。在此情況下,可以基於臨界電壓分佈PV1和PV2的寬度以及臨界電壓分佈PV1和PV2之間的間隔來設置預定的補償值。
現在參考圖13,提供了一種估計最優讀出電壓的方法的流程圖。 該方法可以通過圖1的儲存裝置10執行。資料儲存裝置10的控制器100可以估計最優讀出電壓。因此,在步驟S110中,控制器100可以通過對記憶體單元施加參考電壓而基於從記憶體單元讀取的資料來計算與由複數個參考電壓劃分的複數個臨界電壓區段對應的區段單元數量。
在步驟S120中,控制器100可以基於區段單元數量和與記憶體單元的臨界電壓分佈對應的分佈單元數量來計算與部分分佈對應的部分單元數量,部分分佈由所選擇的臨界電壓分佈除以參考電壓形成。
在步驟S130中,控制器100可以基於分佈單元數量和與所選擇的臨界電壓分佈對應的部分單元數量來計算部分分佈的面積比(參見圖4和圖5)。
在步驟S140中,控制器100可以基於面積比和預定方差值來計算所選擇的臨界電壓分佈的平均臨界電壓(參見等式7)。例如,控制器100可通過將面積比應用到高斯分佈函數的積分等式來計算平均臨界電壓。根據一個實施例,控制器100可以通過參考表格來計算平均臨界電壓,該表格包括Q函數的反函數的值,這些值與面積比對應。
在步驟S150中,控制器100可以估計用於讀取儲存在記憶體單元中的最優讀出電壓(參見圖6A和圖6B)。最優讀出電壓可包括平均臨界電壓中鄰近的平均臨界電壓的中間值。根據一個實施例,最優讀出電壓可以包括通過將預定補償值與平均臨界電壓相加或相減獲得的值。
現在參考圖14,提供了根據本發明的實施例的固態硬碟(SSD)1000。
因此,SSD 1000可以包括控制器1100和儲存媒體1200。控制器1100可以控制主機裝置1500和儲存媒體1200之間的資料交換。
控制器1100可以與圖1中示出的控制器100大體上類似的方式操作。控制器1100可以通過GM操作估計記憶體單元的臨界電壓分佈的平均臨界電壓,以及基於所估計的平均臨界電壓估計最優讀出電壓。
控制器1100可以包括通過匯流排1170彼此連接的處理器1110、隨機存取記憶體(RAM)1120、唯讀記憶體(ROM)1130、錯誤改正碼(ECC)單元1140、主機介面1150和儲存媒體介面1160。
處理器1110可以控制控制器1100的一般性操作。根據來自主機裝置1500的資料處理請求,處理器1110可以將資料儲存在儲存媒體1200中並從儲存媒體1200讀取儲存的資料。為了有效管理儲存媒體1200,處理器1110 可以控制SSD 1000的內部操作,諸如合併操作、磨損均衡操作等。
RAM 1120可以儲存待被處理器1110使用的程式和程式資料。 RAM 1120可以在將從主機介面1150傳輸的資料轉移到儲存媒體1200之前臨時儲存該資料,並且可以在將從儲存媒體1200傳輸的資料轉移到主機裝置1500之前臨時儲存該資料。
ROM 1130可與儲存待被處理器1110讀取的程式碼。程式碼可以包括待被處理器1110處理的命令,以用於處理器1110控制控制器1100的內部單元。
ECC單元1140可以編碼將要儲存在儲存媒體1200中的資料,並且可以解碼從儲存媒體1200讀取的資料。ECC單元1140可以根據ECC演算法檢測並改正資料中出現的錯誤。
主機介面1150可以與主機裝置1500交換資料處理請求、資料等。
儲存媒體介面1160可以將控制信號和資料傳輸給儲存媒體1200。 儲存媒體介面1160可以傳輸來自儲存媒體1200的資料。儲存媒體介面1160可以通過複數個通道CH0-CHn與儲存媒體1200連接。
儲存媒體1200可以包括複數個非揮發性記憶體裝置NVM0-NVMn。複數個非揮發性記憶體裝置NVM0-NVMn中的每一個可以根據控制器1100的控制執行諸如寫入操作或讀取操作的操作。
圖15圖示了根據本發明的實施例的包括資料儲存裝置的資料處理系統2000。
參考圖15,資料處理系統2000可以包括電腦、筆記型電腦、上 網本、智慧型手機、數位電視、數位照相機、導航器等。資料處理系統2000可以包括主處理器2100、主記憶體裝置2200、資料儲存裝置2300和/或輸入/輸出裝置2400。資料處理系統2000的內部單元可以通過系統匯流排2500交換資料、控制信號等。
主處理器2100可以控制資料處理系統2000的一般性操作。主處理器2100可以是例如中央處理單元,諸如微處理器。主處理器2100可以在主記憶體裝置2200上執行作業系統的軟體、應用、裝置驅動器等。
主記憶體裝置2200可以儲存待被主處理器2100使用的程式和程式資料。主記憶體裝置2200可以臨時儲存將要傳輸給資料儲存裝置2300和輸入/輸出裝置2400的資料。
資料儲存裝置2300可以包括控制器2310和儲存媒體2320。資料儲存裝置2300可以與圖1中示出的資料儲存裝置10大致類似的方式配置和操作。
輸入/輸出裝置2400可以包括能夠與使用者交換資料諸如從使用者接收用於控制資料處理系統2000的命令或者為用戶提供處理的結果的鍵盤、掃描器、觸控式螢幕、螢幕監視器、印表機、滑鼠等。
根據一個實施例,資料處理系統2000可以通過諸如局域網(LAN)、WAN廣域網路(WAN)、無線網路等網路2600與至少一個伺服器2700通信。資料處理系統2000可以包括網路介面(未示出)以存取網路2600。
儘管以上已經描述了各種實施例,但是本領域技術人員將理解的是所描述的實施例僅是示例。因此,不應根據所描述的實施例限制本文描述的 資料儲存裝置及其操作方法。在不脫離如申請專利範圍限定的本發明的精神和/或範圍的情況下,相關領域的技術人員可以想到許多其他實施例及其變型。
10:資料儲存裝置
100:控制器
200:非揮發性記憶體裝置

Claims (20)

  1. 一種資料儲存裝置,包括:記憶體裝置,包括複數個記憶體單元;以及控制器,適於基於從所述複數個記憶體單元讀取的資料來確定與臨界電壓區段對應的區段單元數量,並且適於基於高斯分佈函數以及所述區段單元數量來確定從所述記憶體單元的複數個臨界電壓分佈選擇的臨界電壓分佈的平均臨界電壓。
  2. 如請求項1所述的資料儲存裝置,其中所述控制器適合於通過對所述記憶體單元施加參考電壓而基於從所述複數個記憶體單元讀取的資料來確定與所述臨界電壓區段對應的所述區段單元數量,其中所述臨界電壓區段由所述參考電壓劃分。
  3. 如請求項2所述的資料儲存裝置,其中所述控制器對與所述資料的分別模式對應的記憶體單元的數量進行計數,作為所述區段單元數量,並且其中所述模式與所述臨界電壓區段對應。
  4. 如請求項2所述的資料儲存裝置,所述控制器基於所述區段單元數量來確定部分分佈的面積比,其中所述部分分佈由所選擇的臨界電壓分佈除以所述參考電壓形成;並且基於所述面積比和與所選擇的臨界電壓分佈對應的預定方差值來確定所述平均臨界電壓。
  5. 如請求項4所述的資料儲存裝置,其中所述控制器基於所述部分單元數量和與所述臨界電壓分佈對應的分佈單元數量來確定與所述部分分佈對應的部分單元數量,並且基於所述部分單元數量相對 於分佈單元數量的比來確定面積比,其中所述分佈單元數量與所選擇的臨界電壓分佈對應。
  6. 如請求項4所述的資料儲存裝置,其中所述控制器通過將所述面積比應用到所述高斯分佈函數的積分等式來確定所述平均臨界電壓。
  7. 如請求項4所述的資料儲存裝置,其中所述控制器通過參考表格來確定所述平均臨界電壓,所述表格包括Q函數的反函數的值,所述Q函數的反函數的值包括與所述面積比對應的值。
  8. 如請求項2所述的資料儲存裝置,其中所述控制器基於所述區段單元數量來確定是否調節所述參考電壓,根據確定結果通過調節所述參考電壓來設置新參考電壓,以及基於所述新參考電壓反覆運算來確定區段單元數量。
  9. 如請求項2所述的資料儲存裝置,其中所述控制器基於所述區段單元數量來確定所述參考電壓是否位於可靠區段中,所述可靠區段不包括對應的所選擇的臨界電壓分佈中的下部不可靠區段和上部不可靠區段,並且在所述參考電壓沒有位於所述可靠區段中的情況下,確定調節所述參考電壓。
  10. 如請求項2所述的資料儲存裝置,其中所述控制基於所述區段單元數量來確定累加單元數量,所述累加單元數量是臨界電壓小於所述參考電壓的記憶體單元的數量;以及通過確定所述累加單元數量是否包括在關於預定參考單元數量的預定範圍內,來確定所述參考電壓是否位於所述可靠區段內。
  11. 如請求項9所述的資料儲存裝置,所述控制器基於所述區段單元數量來確定部分分佈的面積比,所述部分分佈由所選擇的臨界電壓分佈除以所述參考電壓形成;並且通過將所述面積比與所述下部不可靠區段和所述上部不可靠區段的面積比相比較來確定所述參考電壓是否位於所述可靠區段中。
  12. 如請求項9所述的資料儲存裝置,其中所述下部不可靠區段和所述上部不可靠區段中的每一個具有大於累加錯誤率的面積比,所述累加錯誤率與所選擇的臨界電壓分佈對應。
  13. 如請求項8所述的資料儲存裝置,其中所述控制器將所選擇的臨界電壓分佈的平均臨界電壓設置為新參考電壓,所選擇的臨界電壓分佈與所述參考電壓對應。
  14. 如請求項8所述的資料儲存裝置,其中當所述參考電壓位於對應的所選擇的臨界電壓分佈的下部不可靠區段和上部不可靠區段的任意一個中時,所述控制器獲取位於所述下部不可靠區段和所述上部不可靠區段的另一者中的另一個參考電壓;以及將所述參考電壓和所述另一個參考電壓的中間值設置為新參考電壓。
  15. 如請求項8所述的資料儲存裝置,其中當與所述參考電壓鄰近的另一個參考電壓位於與所選臨界電壓分佈鄰近的另一個臨界電壓分佈的可靠區段中時,所述控制器通過使用預定的補償值調節所述另一個參考電壓來設置所述新參考電壓,所選擇的臨界電壓分佈與所述參考電壓對應。
  16. 如請求項1所述的資料儲存裝置,其中所述控制器進一步適合基於所述平均臨界電壓來估計一個或複數個最優讀出電壓,所述最優讀出電壓用於讀取儲存在所述記憶體單元中的資料。
  17. 如請求項16所述的資料儲存裝置,其中所述最優讀出電壓包括所述平均臨界電壓中鄰近的平均臨界電壓的中間值。
  18. 如請求項16所述的資料儲存裝置,其中所述最優讀出電壓包括將預定的補償值與所述平均臨界電壓中的至少一個相加或相減獲得的值。
  19. 一種操作資料儲存裝置的方法,包括:基於從複數個記憶體單元讀取的資料,來確定與臨界電壓區段對應的區段單元數量;以及基於高斯分佈函數以及所述區段單元數量,來確定從所述記憶體單元的複數個臨界電壓分佈中選擇的臨界電壓分佈的平均臨界電壓。
  20. 一種資料儲存裝置,包括:記憶體裝置,包括複數個記憶體單元;以及控制器,適合於通過高斯建模來確定從所述記憶體單元的複數個臨界電壓分佈中選擇的臨界電壓分佈的平均臨界電壓,並基於所述平均臨界電壓估計一個或複數個最優讀出電壓,所述最優讀出電壓用於讀取儲存在所述記憶體單元中的資料。
TW105109123A 2015-11-18 2016-03-24 資料儲存裝置及其操作方法 TWI711965B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150161811A KR20170058066A (ko) 2015-11-18 2015-11-18 데이터 저장 장치 및 그것의 동작 방법
KR10-2015-0161811 2015-11-18

Publications (2)

Publication Number Publication Date
TW201719377A TW201719377A (zh) 2017-06-01
TWI711965B true TWI711965B (zh) 2020-12-01

Family

ID=58690744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105109123A TWI711965B (zh) 2015-11-18 2016-03-24 資料儲存裝置及其操作方法

Country Status (4)

Country Link
US (1) US9741402B2 (zh)
KR (1) KR20170058066A (zh)
CN (1) CN106710631B (zh)
TW (1) TWI711965B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10120585B2 (en) * 2016-08-10 2018-11-06 SK Hynix Inc. Memory system of optimal read reference voltage and operating method thereof
CN109215717B (zh) * 2017-07-05 2020-12-04 北京兆易创新科技股份有限公司 Nand型浮栅存储器的读取方法及装置
KR102349382B1 (ko) * 2017-10-11 2022-01-12 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN110120234B (zh) * 2018-02-07 2022-04-15 北京忆芯科技有限公司 固态存储设备及其最优读出阈值电压的搜索方法
KR102440379B1 (ko) * 2018-02-26 2022-09-06 에스케이하이닉스 주식회사 전자 장치, 비 일시적 컴퓨터 판독 가능 저장 매체, 및 전자 장치를 제어하는 방법
KR102470726B1 (ko) 2018-03-14 2022-11-25 삼성전자주식회사 비휘발성 메모리 장치
TWI657456B (zh) * 2018-05-14 2019-04-21 慧榮科技股份有限公司 用來於記憶裝置中藉助於機器學習來進行的記憶體存取管理之方法,記憶裝置及其控制器以及電子裝置
KR102658792B1 (ko) 2018-09-21 2024-04-18 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
US11238942B2 (en) 2018-09-21 2022-02-01 Samsung Electronics Co., Ltd. Nonvolatile memory devices
KR20200099441A (ko) 2019-02-14 2020-08-24 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR20200130008A (ko) 2019-05-10 2020-11-18 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
TWI685846B (zh) * 2019-05-30 2020-02-21 華邦電子股份有限公司 非揮發性記憶裝置及其抹除操作方法
KR102713215B1 (ko) * 2019-08-26 2024-10-07 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210083466A (ko) 2019-12-26 2021-07-07 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20210087247A (ko) 2020-01-02 2021-07-12 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11705211B2 (en) 2020-07-14 2023-07-18 Micron Technology, Inc. Methods and systems for improving access to memory cells
KR20220138289A (ko) * 2021-04-05 2022-10-12 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
KR20230116566A (ko) 2022-01-28 2023-08-04 에스케이하이닉스 주식회사 메모리 장치의 읽기 기준 전압 결정 장치 및 그 동작 방법
US20240006014A1 (en) * 2022-06-29 2024-01-04 Apple Inc. Readout from memory cells subjected to perturbations in threshold voltage distributions

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200901200A (en) * 2007-04-23 2009-01-01 Univ Ramot Adaptive dynamic reading of flash memories
US20090144600A1 (en) * 2007-11-30 2009-06-04 Anobit Technologies Ltd Efficient re-read operations from memory devices
CN102216999A (zh) * 2009-06-03 2011-10-12 马维尔国际贸易有限公司 闪存的参考电压最优化
CN102376368A (zh) * 2010-07-07 2012-03-14 马维尔国际贸易有限公司 对快闪存储器系统中递进读取的最优参考电压的确定
US20130094289A1 (en) * 2011-10-18 2013-04-18 Seagate Technology Llc Determination of memory read reference and programming voltages
US20140104943A1 (en) * 2012-10-15 2014-04-17 Lsi Corporation Accelerated soft read for multi-level cell nonvolatile memories
US20140198569A1 (en) * 2013-01-14 2014-07-17 Kyung-Ryun Kim Flash memory, flash memory system and operating method of the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US7561465B2 (en) * 2006-12-28 2009-07-14 Advanced Micro Devices, Inc. Methods and systems for recovering data in a nonvolatile memory array
KR101434400B1 (ko) 2008-07-09 2014-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
CN101783182B (zh) * 2009-01-21 2012-10-03 中国科学院微电子研究所 阻变存储器的检测电路及检测设备
US8233324B2 (en) * 2010-03-25 2012-07-31 Sandisk Il Ltd. Simultaneous multi-state read or verify in non-volatile storage
US9135109B2 (en) * 2013-03-11 2015-09-15 Seagate Technology Llc Determination of optimum threshold voltage to read data values in memory cells
US9235488B2 (en) * 2013-03-15 2016-01-12 Pmc-Sierra Us, Inc. System and method for random noise generation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200901200A (en) * 2007-04-23 2009-01-01 Univ Ramot Adaptive dynamic reading of flash memories
US20090144600A1 (en) * 2007-11-30 2009-06-04 Anobit Technologies Ltd Efficient re-read operations from memory devices
CN102216999A (zh) * 2009-06-03 2011-10-12 马维尔国际贸易有限公司 闪存的参考电压最优化
CN102376368A (zh) * 2010-07-07 2012-03-14 马维尔国际贸易有限公司 对快闪存储器系统中递进读取的最优参考电压的确定
US20130094289A1 (en) * 2011-10-18 2013-04-18 Seagate Technology Llc Determination of memory read reference and programming voltages
US20140104943A1 (en) * 2012-10-15 2014-04-17 Lsi Corporation Accelerated soft read for multi-level cell nonvolatile memories
US20140198569A1 (en) * 2013-01-14 2014-07-17 Kyung-Ryun Kim Flash memory, flash memory system and operating method of the same

Also Published As

Publication number Publication date
CN106710631A (zh) 2017-05-24
US9741402B2 (en) 2017-08-22
TW201719377A (zh) 2017-06-01
CN106710631B (zh) 2021-10-01
KR20170058066A (ko) 2017-05-26
US20170140802A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
TWI711965B (zh) 資料儲存裝置及其操作方法
US20170097868A1 (en) Data storage device and operating method thereof
KR102378541B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10268540B2 (en) Data storage device and operating method thereof
US9898199B2 (en) Data storage device and operating method thereof
US10001952B2 (en) Data storage device and operating method thereof including read error correction
US20180157586A1 (en) Data storage device and operating method thereof
US10916301B2 (en) Data storage device and operating method thereof
US20230059923A1 (en) Executing a refresh operation in a memory sub-system
US20180268919A1 (en) Data storage device and operating method thereof
CN107025942B (zh) 非易失性存储器装置及包括其的数据存储装置的操作方法
CN108628545B (zh) 数据存储装置及其操作方法
US20170018315A1 (en) Test system and test method
CN115938434A (zh) 具有动态扫描频率的概率数据完整性扫描
US11740956B2 (en) Probabilistic data integrity scan with an adaptive scan frequency
CN115497541A (zh) 用于存储器装置处的媒体管理操作的温度和脉冲间延迟因子
US10248503B2 (en) Data storage device and operating method thereof
US10037151B2 (en) Data storage device performing pattern identification operation, operating method thereof, and data processing system including the same
US11450392B2 (en) Selective read disturb sampling
US10152372B2 (en) Data storage device and operating method thereof
TWI735694B (zh) 非揮發性記憶體裝置、包括其的記憶體系統及操作方法