TWI706411B - 電熵記憶體元件 - Google Patents

電熵記憶體元件 Download PDF

Info

Publication number
TWI706411B
TWI706411B TW105135921A TW105135921A TWI706411B TW I706411 B TWI706411 B TW I706411B TW 105135921 A TW105135921 A TW 105135921A TW 105135921 A TW105135921 A TW 105135921A TW I706411 B TWI706411 B TW I706411B
Authority
TW
Taiwan
Prior art keywords
eesd
voltage
memory device
capacitance
array
Prior art date
Application number
TW105135921A
Other languages
English (en)
Other versions
TW201727637A (zh
Inventor
大衛Ｒ 卡福
尙恩Ｃ 候
翠斯Ｋ 安德彭
尙恩Ｗ 瑞努得
珍蜜妮Ｈ 吉布斯
布拉特佛德Ｗ 福爾佛
Original Assignee
美商卡福科學公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商卡福科學公司 filed Critical 美商卡福科學公司
Publication of TW201727637A publication Critical patent/TW201727637A/zh
Application granted granted Critical
Publication of TWI706411B publication Critical patent/TWI706411B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00—Compositions of unspecified macromolecular compounds
    • C08L101/12—Compositions of unspecified macromolecular compounds characterised by physical features, e.g. anisotropy, viscosity or electrical conductivity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2203/00—Applications
    • C08L2203/20—Applications use in electrical or conductive gadgets
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2205/00—Polymer mixtures characterised by other features
    • C08L2205/02—Polymer mixtures characterised by other features containing two or more polymers of the same C08L -group
    • C08L2205/025—Polymer mixtures characterised by other features containing two or more polymers of the same C08L -group containing two or more polymers of the same hierarchy C08L, and differing only in parameters such as density, comonomer content, molecular weight, structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/02—Electrets, i.e. having a permanently-polarised dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/02—Electrets, i.e. having a permanently-polarised dielectric
    • H01G7/021—Electrets, i.e. having a permanently-polarised dielectric having an organic dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

揭示的是包括電熵儲存元件(EESD)陣列之電熵記憶體元件的具體態樣，以及製作和使用電熵記憶體元件的方法。記憶體元件包括安排成列以選擇EESD列的多條位址線以及安排成欄以選擇EESD欄的多條資料線，其中每個EESD串聯耦合在連接到EESD之一側的位址線和連接到EESD之相對側的資料線之間。記憶體元件可以具有堆疊架構，其具有多層的位址線、資料線和EESD。揭示的電熵記憶體元件可操作於唯讀記憶體(ROM)和隨機存取記憶體(RAM)模式。揭示之電熵記憶體元件中的EESD可以包括2~4096個邏輯狀態以及/或者具有從每立方公分0.001千位元到每立方公分1024兆位元組的密度。

Description

電熵記憶體元件
本揭示關於電熵記憶體元件以及製作和使用該元件之方法的具體態樣。
微電子器材和相關科技的領域是新產品之快速膨脹和創新科技的市場。超過50年來的進展已經顯著達成了五十年前預言家所難以預見的產品。這些市場中之產品的部分快速演化已經讓用於電腦和其他邏輯元件的微電子器材有驚人的發展。於這些電腦和邏輯元件，主要構件是用於程式執行和資料儲存的記憶體元件。
一般有二種資料記憶體元件用於今日電腦：「非揮發性」(non-volatile)和「揮發性」(volatile)記憶體元件。非揮發性記憶體元件包括唯讀記憶體(read-only memory，ROM)、可抹除可程式化的ROM(erasable programmable ROM，EPROM)、可電抹除可程式化的ROM(electrically erasable programmable ROM，EEPROM)。「非揮發性」記憶體的名字來自於元件的特徵，其不喪失其資料內容，即使當移除元件的電力時亦然。例如動態隨機存取記憶體(dynamic random-access memory，DRAM)和靜態隨機存取記憶體(static random-access memory，SRAM)元件的揮發性記憶體元件所不同的是當移除元件的電力時，資料內容快速逸散。使用RAM元件是因為它們能夠快 速反覆和接受資料(讀取和寫入)。RAM和ROM記憶體元件的目前狀態使得對於儲存在此種元件中之資訊的快速存取可以很快(亦即小於20奈秒)。然而，習用的記憶體元件卻苦於需要複雜的電晶體系統來控制資料的維持以及便於做快速的能量狀態切換。
RAM元件的主要缺點是當移除電力時，便喪失儲存在晶片之記憶體胞格中的資料。另一缺點則是RAM元件相較於其ROM的對應者而言比較昂貴。而另一缺點則是隨著RAM記憶體元件的尺寸減少以便獲得更高的資料儲存密度，它們以高可靠度來製造和使用的能力則在下降。因此，需要增加資料儲存、減少每單位資料的成本、增加可靠度和非揮發性儲存是需要改善的重要特徵。
電熵記憶體元件的具體態樣包括：(i)電熵儲存元件(electroentropic storage device，EESD)的陣列，每個EESD包括介電材料，其中每個EESD是記憶體元件中的儲存構件；(ii)多條位址線，其安排成列以選擇EESD列；以及(iii)多條資料線，其安排成欄以選擇EESD欄，其中每個EESD串聯耦合在連接到EESD之一側的位址線和連接到EESD之相對側的資料線之間。空間分離出現在資料線與位址線交叉的每個相交處，並且每個空間分離是由串聯耦合在位址線和資料線之間的EESD所佔據。有利而言，記憶體元件可以不包括電晶體。替代選擇而言，記憶體元件可以具有小於一的電晶體對EESD比例。
於某些具體態樣，介電材料包括多個聚合性分子。介電材料可以進一步包括無機鹽。於特定的具體態樣，介電材料進一步包括增加電 容率的材料，其實質均勻分布而遍及材料。於某些具體態樣，多條位址線和/或多條資料線的每一者包括電絕緣金屬、碳化聚合物、導電碳或導電聚合物。
於以上任一或所有的具體態樣，每個EESD可以具有邏輯狀態，其由施加在EESD所耦合的位址線和資料線之間的電壓所決定。於某些具體態樣，電壓修改EESD的本質電容。於以上任一或所有的具體態樣，EESD可以具有2~4096個邏輯狀態、0.00001~10000立方微米的體積和/或範圍在每立方公分從0.01千位元到1024兆位元組的密度。
如在此揭示之電熵記憶體元件的某些具體態樣具有層狀結構，其包括：(i)第一層的電極，其安排成列；(ii)第二層的電極，其安排成欄，其中在第二層電極與第一層電極交叉的每個相交處有第一空間分離；(iii)第一陣列的EESD，其中第一陣列的EESD位在第一空間分離中，並且每個EESD串聯耦合在連接到EESD之一側的第一層電極和連接到EESD之相對側的第二層電極之間；(iv)第三層的電極，其安排成列而與第二層的電極交叉，其中在第三層電極與第二層電極交叉的每個相交處有第二空間分離；以及(v)第二陣列的EESD，其中第二陣列的EESD位在第二空間分離中，並且第二陣列的每個EESD串聯耦合在連接到EESD之一側的第二層電極和連接到EESD之相對側的第三層電極之間。於某些具體態樣，記憶體元件包括額外層。舉例而言，記憶體元件可以進一步包括：(vi)第四層的電極，其安排成欄而與第三層的電極交叉，其中在第四層電極與第三層電極交叉的每個相交處有第三空間分離；以及(vii)第三陣列的EESD，其中第三陣列的每個EESD是記憶體元件中的儲存構件，並且其中第三陣列的EESD位在第 三空間分離中，並且第三陣列的每個EESD串聯耦合在連接到EESD之一側的第三層電極和連接到EESD之相對側的第四層電極之間。可以如所想要的添加額外層。
將電熵記憶體元件再新之方法的具體態樣包括：(i)提供熵能量儲存元件(EESD)的陣列，其中每個EESD是記憶體元件中的儲存構件；(ii)將陣列中的EESD充電到電壓V1，其中電壓V1由於隨著時間洩漏的緣故而至少部分放電；(iii)後續決定EESD的電容C；(iv)基於電容C來決定電壓V1；以及將EESD再充電到電壓V1。於某些具體態樣，電容C關聯於電壓V1，並且隨著電壓V1由於洩漏的緣故而放電，電容C維持實質未改變的。
於以上任一或所有的具體態樣，決定EESD的電容C可以包括：(a)讀取EESD的電壓V；(b)施加擾動電荷dQ到EESD，其中擾動電荷dQ所具有的大小足以感應出電壓V的改變，而不感應出電容C的改變；(c)後續讀取EESD的電壓V’；以及(d)決定電容C，其中C=dQ/(V’-V)。於一具體態樣，擾動電荷dQ所具有的大小差不多等於由於隨著時間洩漏的緣故而放電的大小。放電的大小可以是EESD之電荷容量的0.1~50%。於獨立的具體態樣，擾動電荷dQ具有範圍在1×10-15庫倫到1×10-3庫倫的大小。
於以上任一或所有的具體態樣，決定在洩漏之前的起始電壓V1可以包括：比較EESD的電容C與EESD在充電和未充電狀態之預先決定的電容數值，藉此將電容C關聯於電壓V1。於以上任一或所有的具體態樣，將EESD再充電到電壓V1可以包括：選擇足以將EESD再充電到電壓V1的電壓V2，並且將選擇的電壓V2寫入到EESD，藉此將EESD再充電到電壓V1。
本發明之前面和其他的目的、特色和優點將從以下【實施方式】而變得更明顯，而【實施方式】參考伴隨的圖形來進行。
80~83b‧‧‧步驟
90~98‧‧‧步驟
100~111‧‧‧步驟
100‧‧‧電容性構件
101‧‧‧電晶體驅動器
102‧‧‧位址線/電極
103‧‧‧資料線/電極
104‧‧‧多工器
105‧‧‧感測放大器
106‧‧‧閂鎖
107‧‧‧資料輸入
108‧‧‧資料輸出
109‧‧‧時鐘
110‧‧‧位址輸入
111‧‧‧列位址解多工器
112‧‧‧讀取線
113‧‧‧寫入線
200‧‧‧電熵儲存元件
202‧‧‧位址線/電極
203‧‧‧資料線/電極
204‧‧‧多工器
205‧‧‧感測放大器
206‧‧‧閂鎖
207‧‧‧資料輸入
208‧‧‧資料輸出
209‧‧‧時鐘
210‧‧‧位址輸入
211‧‧‧列位址解多工器
212‧‧‧讀取線
213‧‧‧寫入線
300‧‧‧電容性格網
301‧‧‧位址線/電極
302‧‧‧資料線/電極
303‧‧‧位址線和資料線的相交
304‧‧‧電熵儲存元件
305‧‧‧間隙之間位址線和資料線
400‧‧‧電容性格網
401、402‧‧‧非導電基板
403‧‧‧位址線/電極
404‧‧‧資料線/電極
405‧‧‧電熵儲存元件
406、407‧‧‧導電構件/跡線
408‧‧‧導電孔洞
409‧‧‧導電襯墊
410‧‧‧打線接合
500‧‧‧電容性格網
501、502‧‧‧連接性平面
503、504‧‧‧線/電極
505‧‧‧電熵儲存元件
506、507‧‧‧導電跡線
508‧‧‧導電孔洞
509‧‧‧導電襯墊
510‧‧‧打線接合
600‧‧‧多層電容性格網
601~607‧‧‧線/電極
608、609‧‧‧電熵儲存元件
1100‧‧‧比較器陣列
1101~1103‧‧‧比較器
1104‧‧‧類比邏輯對二進位解碼器
區域A‧‧‧基板
a‧‧‧位址線分離
b‧‧‧資料線分離
d‧‧‧間隙的高度
圖1是習用之動態隨機存取記憶體元件的示意圖，其包括電容器和電晶體。
圖2是電熵記憶體元件之一具體態樣的示意圖。
圖3是單層電容性格網之範例性安排的立體圖，其包括位址線、讀取線、如在此揭示的電熵儲存元件(EESD)。
圖4是單層電容性格網之範例性安排的立體圖，其連接到互連平面。
圖5是單層電容性格網之另一範例性安排的立體圖，其連接到互連平面。
圖6是範例性多層電容性格網的側視圖。
圖7是修正電壓對時間的圖形，其示範如在此揭示之電熵儲存元件的低自我放電速率。EESD充電到1伏特、在時刻0斷開、並且測量跨越EESD的電壓(Vc)達20秒。
圖8是流程圖，其示範一種決定電熵記憶體元件中之EESD的電容並且將記憶體元件再新的方法。
圖9是流程圖，其示範一種讀取ROM模式之電熵記憶體元件的方法。
圖10是流程圖，其示範一種讀取和寫入RAM模式之電熵記憶體元件的方法。
圖11是可用於決定EESD的邏輯狀態或位準之比較器陣列的示意圖。
圖12是邏輯位準對電壓的圖形，其示範EESD具有8個邏輯位準之具體態樣的VEESD和邏輯位準之間的關係。
揭示的是電熵記憶體元件(例如運算元件所用的邏輯記憶體元件)以及使用此種元件之方法的具體態樣。揭示之記憶體元件的具體態樣包括一或更多個電熵儲存元件(EESD)，並且可以使用作為ROM和/或RAM記憶體元件而供以數位格式做長期非揮發性的儲存或短期揮發性的資訊維持。有利而言，揭示的記憶體元件不包括電晶體，或者包括比習用之ROM和RAM記憶體元件實質還少的電晶體。
I.定義
以下提供詞彙和縮寫的解釋以更好描述本揭示，並且指引此技藝中之一般技術者來實施本揭示。如在此所用，「包括」意謂「包含」，並且「一」或「該」等單數形式包括對於複數的參考，除非上下文另有清楚所指。「或」一字是指所述替代選擇性構件中的單一構件或是二或更多個構件的組合，除非上下文另有清楚所指。
除非另有解釋，否則在此使用之所有的技術和科學詞彙具有相同於本揭示所屬技藝中之一般技術者通常理解的意義。雖然可以使用類似或相等於在此所述的方法和材料來實施或測試本揭示，但是下面描述適合的方法和材料。材料、方法和範例僅為釋例性的，並且不打算為限制性的。從以下的詳細敘述和申請專利範圍會明白本揭示的其他特色。
除非另有所指，否則表達構件、電壓、溫度、時間……之量的所有數字則如說明書或申請專利範圍所用的是要理解為由「約」一字所修飾。據此，除非另有暗示或明示所指，否則列出的數字參數是近似值，其可以取決於所想要尋求的性質和/或在標準測試條件/方法下的偵測極限，而如此技藝中之一般技術者所知。當直接且明確區分具體態樣和討論的先前技藝時，除非敘明「約」一字，否則具體態樣的數字不是近似值。
為了便於審視本揭示之多樣的具體態樣，提供了以下特定詞彙的解釋：位址線：如在此所用，「位址線」(address line)一詞是指電極或選擇線，其用於選擇一列的能量儲存元件。
電容：本體儲存電荷的能力。電容定義成C=Q/V，其中Q是電荷(庫倫)並且V是電位(伏特)。電容典型而言表示成法拉第(F)，其中1F=1C/1V。
胞格：如在此所用，「胞格」(cell)一詞是指位址線、資料線、EESD和絕緣層(如果存在的話)。
資料線：如在此所用，「資料線」(data line)一詞是指電極或讀取/寫入線，其連接到一欄的能量儲存元件並且用來讀取或寫入能量儲存元件。
解多工器：具有一個輸入和多於一個輸出的電路。如在此所用，解多工器接收位址輸入訊號並且選擇送出該訊號的線(「位址線」)。
介電材料：可以藉由施加電場而極化的電絕緣體。
DRAM：動態隨機存取記憶體。
EESD：電熵儲存元件或熵能量儲存元件。如在此所用，EESD一詞是指像是電容器的元件，其中介電材料是如下定義的熵材料。
電絕緣材料或絕緣體：絕緣體是具有不自由流動之內部電荷的材料，因而材料傳導極少的電流或不傳導電流。體認到不存在完美的絕緣體，故如在此所用，「電絕緣材料」(electrically insulative material)一詞是指主要為絕緣性的材料，亦即在正常使用作為電容器的期間，該材料所具有的門檻崩潰場超過跨越材料所施加的電場，因此避免在正常使用期間的電崩潰。
熵材料：經由材料的熵改變而儲存能量的材料。於某些範例，熵改變是由電手段所驅動，並且材料稱為電熵(electroentropicTM)材料。於其他範例，熵改變是由磁場所驅動，並且材料稱為磁熵(magnetoentropicTM)材料。熵改變包括原子的、分子的、二級的和/或三級的結構改變，例如聚合物的分子內移動和/或材料裡之帶電或極性分子物種的分子間移動。揭示之熵材料的具體態樣包括多個聚合性分子，尤其是包括一或更多個極性官能基和/或可離子化官能基的聚合性分子。
絕緣或非導電層/披覆：如在此所用，「絕緣層」(insulative layer)、「絕緣披覆」(insulative coating)、「非導電層」(nonconductive layer)、「非導電披覆」(nonconductive coating)等詞是指一層或披覆的材料，其從歐姆導電率的觀點來看是電絕緣的，亦即材料所具有的歐姆導電率小於每公尺1×10-1西門子(S/m)。
線/電極：如在此所用，「線」(line)和「電極」(electrode)等詞是可互換的使用以指稱電導體(譬如金屬)或「複合」(composite)電極，後 者包括電導體和在電導體表面上的非導電材料。範例性電極包括金屬、電絕緣金屬、碳化聚合物、導電碳、導電聚合物。
多工器：選擇幾個輸入訊號(譬如來自讀取線)當中的一者並且將該訊號送到單一輸出的電路。
聚對二甲苯(Parylene)：聚合的對二甲苯，也已知為PuraleneTM聚合物(Carver科學公司)，或是聚合之取代的對二甲苯。聚(對二甲苯)滿足以下化學式：
Figure 105135921-A0202-12-0009-16
電容率：如在此所用，「電容率」(permittivity)一詞是指材料變成極化的能力，藉此將其空間體積的「介電常數」(dielectric constant)改變為高於真空的數值。材料的相對電容率是其靜態介電常數除以真空介電常數的度量，如方程式2所示。
er=es/eo 方程式2其中：er=相對電容率，es=測量的電容率，eo=真空的電容率(每公尺8.8542×10-12法拉第)。真空具有1的相對電容率，而水具有80.1的相對電容率(在20℃)，有機披覆典型而言具有3~8的相對電容率。一般而言，「高電容率」(high permittivity)一詞是指材料具有至少3.3的相對電容率。如在此所用，「高電容率」一詞也是指材料所具有的電容率使用電容率提升技術(例如浸於電場中)而提升至少10%。
擾動電荷：施加到電熵能量元件的電荷，該電荷所具有的大小則有效的引起元件之電壓的改變，而不改變元件的電容。
極性的：「極性的」(polar)一詞是指化合物或化合物裡的官能基，其中電子不是相等的分享在原子之間，亦即正和負電荷的區域是至少部分永久分離的。
聚合物/聚合性分子：重複結構單元(譬如單體)的分子，其經由化學反應(亦即聚合)而形成。
ROM：唯讀記憶體。
II.記憶體元件
許多記憶類型的元件是由電容性胞格所建造，其中電容器儲存極少電荷、沒有電荷、或較高電荷狀態的「電荷」(charge)，其中較高的電壓指定了不同於較低電壓之較低電荷狀態的邏輯狀態。這些元件是熟知的，並且許多出版品顯示其建造。一個此種元件是DRAM(動態隨機存取記憶體)，其是可輕易取得之最緻密的記憶體元件。由於建造簡單，故DRAM元件可以使用矽的微製造技術來製作。它們利用電容器儲存電荷，並且利用電晶體以提供從電容器的電極切換到感測電子器材和輸出邏輯電路。
如圖1所示，形成了電容性構件100的矩陣並且以列和欄來感測。位址線或電極102選擇電容性構件100的列，並且資料線或電極103選擇電容性構件100的欄。記憶體元件進一步包括多工器104、感測放大器105、閂鎖106、資料輸入107、資料輸出108、時鐘109、位址輸入110、列位址解多工器111、讀取線112、寫入線113。圖1的顯著特色是存在了電晶體驅動器101，其相鄰於每個記憶體胞格或電容性構件100。電容性構件100需要其所擁有的個別電晶體驅動器101以便發揮功能。因此，圖1的記憶體元件具有1：1的電晶體對電容器比例。電晶體驅動器101提供對於電 容性記憶體100之某一電極的連接而到閂鎖106。這能夠使資訊寫入記憶體。將多工器104切換到其替代選擇性位置則能夠讀取由列位址解多工器111所選擇的記憶體位置。
這電容器和切換器的複雜陣列已經重製許多次以便增加記憶體尺寸並且減少記憶體之每位元的成本。然而，圖1的記憶體元件卻苦於幾項限制：(1)每個記憶體胞格是由電容器所組成，其典型而言包含一或二種狀態的電荷；(2)每個記憶體胞格具有至少一個與它關聯的電晶體；(3)每個記憶體胞格必須每秒再充電多次以便適當讀取電容器上的電荷；以及(4)每個記憶體胞格建造於矽中。
圖2示範如在此揭示之不同記憶體元件的一具體態樣。圖2的記憶體元件包括多個電熵儲存元件(EESD)200、多條位址線或電極202(其安排成列以選擇EESD 200的列)、多條資料線或電極203(其安排成欄以選擇EESD 200的欄)、多工器204、感測放大器205、閂鎖206、資料輸入207、資料輸出208、時鐘209、位址輸入210、列位址解多工器211、讀取線212、寫入線213。
圖1和圖2的記憶體元件之間的主要差異在於區域A，其免除了關聯於每個記憶體儲存電容器的電晶體，並且電容器已經改變成電熵儲存元件(EESD)。揭示之電熵記憶體元件的具體態樣具有小於1：1的電晶體對EESD比例。於某些具體態樣，電熵記憶體元件可以具有關聯於EESD 之每一列和/或每一欄的單一電晶體。於特定的具體態樣，電熵記憶體元件沒有關聯於EESD的電晶體。
另一主要差異則是：由於免除了電晶體的緣故，區域A不必由矽或其他昂貴的電晶體基板來製作。區域A舉例而言或可由塑膠或別種非導電材料所做成。該安排的第三優點則是電容性構件的完成陣列能夠「堆疊」(stacked)在彼此頂部上。由於在充電和放電過程期間欠缺產生熱並且沒有實質的洩漏電流，故這些陣列可以差不多沒有限制的堆疊在彼此頂部上。當陣列的高度變得難以對齊於底層時才達到實際限制。將列和欄金屬層加以附接時的未對齊然後或可變成問題。
揭示之電熵記憶體元件的具體態樣包括：(i)EESD的陣列，每個EESD包括介電材料，其中每個EESD是記憶體元件中的儲存構件；(ii)多條位址線或電極，其安排成列以選擇EESD列；以及(iii)多條資料線或電極，其安排成欄以選擇EESD欄，其中每個EESD串聯耦合在連接到EESD之一側的位址線和連接到EESD之相對側的資料線之間。於某些具體態樣，每個EESD包括相對電容率大於3.9(二氧化矽的相對電容率)的介電材料。空間分離出現在資料線與位址線交叉的每個相交處，並且每個空間分離是由串聯耦合在位址線和資料線之間的EESD所佔據。每個電極(位址線或資料線)可以具有如所想要的截面，例如矩形、圓形或卵形的截面輪廓。
於某些具體態樣，多條位址線和/或多條資料線的每一者包括電絕緣金屬、碳化聚合物或導電聚合物。電絕緣金屬可以披覆了自我組裝的單層、聚(對二甲苯)或其組合。於某些具體態樣，位址線和/或資料線配置在非矽基板上。
揭示之記憶體元件的某些具體態樣不包括電晶體。於特定的具體態樣，記憶體元件可以包括一或更多個電晶體，並且記憶體元件具有小於一的電晶體對EESD比例。舉例而言，EESD的每一列或欄可以有一個電晶體。
EESD是電容性能量儲存元件。電容器是電能儲存元件。在能量儲存的背景下，這些元件具有在重量和體積二者基礎上來儲存能量的實質能力。以能量儲存元件之小於70%的不作用部分而稀釋來說，電能儲存的範圍可以在每公斤0.01到200瓦小時和每立方公分0.02到400焦耳。封裝可以實質減少那些能量儲存數值的範圍，如熟於電容器安裝之機械需求者所知。如下所述，EESD可以發揮出記憶體元件的功能。
每個EESD具有邏輯狀態，其由施加在EESD所耦合的位址線和資料線之間的電壓所決定。當EESD首次製造成未極化狀態或開始狀態(譬如EESD於製造後而在電或磁場影響下的狀態)時，EESD具有「本質電容」(intrinsic capacitance)，其可以藉由施加的電壓而修改。於某些具體態樣，當施加的電壓用於將電容器充電然後移除該電壓時，介電質的本質電容維持未改變的。於其他具體態樣，當施加的電壓用於將電容器充電然後移除該電壓時，介電質的「本質電容」被修改。
如下所進一步討論，EESD可以具有2~4096個邏輯狀態。於某些具體態樣，每個EESD具有範圍在0.00001~10000立方微米的體積。於特定的具體態樣，每個EESD具有範圍在每立方公分從0.01千位元到1024兆位元組的密度。
圖3是用於如在此揭示之記憶體元件的單層電容性格網300 之一具體態樣的立體圖。多條位址線或電極301安排成平行列，並且多條資料線或電極302安排成平行欄，其中欄垂直於列。位址線301和資料線302獨立而言可以分別具有25奈米到60微米的分離a、b，例如從100奈米到60微米。每個位址線和資料線可以具有範圍在20奈米到50微米的寬度，例如從50奈米到50微米。相鄰位址線或相鄰資料線之間的間距典型而言是0.05微米。多個EESD 304定位在位址線301和資料線302之相交303的間隙305中，該間隙305具有高度d。於某些具體態樣，高度d的範圍是在2奈米到1毫米。有二個電極或線連接到每個EESD。電容性格網300可以連接到互連平面(未顯示)，而以半導體製造工業所知的各式各樣方法將它接線到控制電子器材。一個此種方法顯示於圖4。
圖4是用於如在此揭示之記憶體元件的單層電容性格網400之一具體態樣的立體圖。非導電基板或平面401、402分別支持多條位址線或電極403和資料線或電極404。多個EESD 405定位在資料線403和位址線404之相交的間隙中。非導電基板401、402包括圖案化的導電構件或跡線406、407，其可以連到感測構件或其他調節性電子器材以讀取和寫入邏輯狀態到EESD 405。於某些具體態樣，非導電基板401、402是矽晶圓材料或其他非導電材料(譬如塑膠或陶瓷)。位址線或電極403可以連接到基板402中的導電孔洞408以做出電連接。電極404可以經由打線接合410而連接到導電襯墊409。這組件是熟於電子器材製造技藝者所知的。這些多列和欄的導電跡線406、407然後以添加方式(堆疊)而組裝到基板401、402上以做出記憶體構件的三維陣列。
圖5是用於記憶體元件的單層電容性格網500之一具體態樣 的立體圖，其包括如在此揭示的多個EESD 505。於圖5，電極503、504之欄和列的互連是透過垂直安裝的連接性平面501、502。對該等平面的連接則是透過打線接合510或平面501、502中的導電孔洞508。然後可以透過導電跡線506、507來實施對於元件之邏輯部分的連線。顯示了導電襯墊509和打線接合510。
圖6是用於如在此揭示的記憶體元件之範例性多層電容性格網600的側視圖。線或電極601、602、603、604、605、606、607可以具有任何的截面輪廓(譬如方形、矩形、圓形、卵形)，而如從效能和/或製造觀點所想要的。EESD(譬如EESD 608、609)位在線或電極的列和欄所交叉之相交的間隙中。於圖6的具體態樣，有來自二個不同EESD的二個介電材料而接觸著給定的線或電極(亦即電極605接觸著EESD 608和609)。因而，二個EESD可以從單一資料線/電極和相鄰層中之位址線/電極的活化而立刻獨立的極化。舉例而言，資料線605可以使用位址線604和606而讀取或寫入EESD 608和609。這允許增加寫入速度並且降低電極格網所需的電極數目。單層電容性格網具有2層的線或電極。然而，堆疊多層之電容性格網的具體態樣具有N層的EESD和N+1層的電極。因此，大大節省了材料成本，並且可以簡化製造。相較於具有習用之電容器和電晶體的記憶體元件，由於欠缺讀取/寫入過程所產生的熱並且大大減少再新循環的需求，故此種三維堆疊是有可能的。
由於元件的記憶體部分不需要矽真空沉積過程，故記憶體胞格可以在非真空環境中製造。這進一步有助於其成本效益性。
因為EESD電容器的電壓位準可以在充電循環期間正確的 設定，所以有可能可以決定極低的電壓位準差異。在使感測線上的EESD致能之前，感測或位址線的驅動電壓可以設定為中間電壓，因此使預先設定在EESD上之電壓位準的實用性達到最大以將該線驅動到給定的電壓位準。電壓線的正確位準有可能將至少是與習用的電容器驅動器一樣好，但能夠在大很多的電壓範圍裡工作。於某些具體態樣，可以決定電荷位準中的0.05~0.5伏特增量，例如0.1~0.3伏特或0.25伏特增量。於一具體態樣，八個電壓位準可以由單一供應電壓來決定。這允許有23個可能的狀態，並且每個胞格將因此取代二進位電壓位準的三個胞格。以逆極化的可能性來說，可以讀取另外8個電壓位準。據此，於特定的具體態樣，有可能可以從記憶體元件的每個胞格獲得16個電壓狀態。因此，每個胞格可以是4位元字組(半位元組)。於某些具體態樣，如在此揭示的EESD具有從2到4096個邏輯狀態，例如2~2048個邏輯狀態、2~1024個邏輯狀態、2~512個邏輯階段、2~256個邏輯狀態、2~128個邏輯狀態、2~64個邏輯狀態、2~32個邏輯狀態、2~16個邏輯狀態、或2~8個邏輯狀態。
揭示之EESD的具體態樣具有0.00001~10000立方微米的體積，例如0.00001~100立方微米、0.0001~100立方微米、0.001~100立方微米、0.01~100立方微米、0.05~100立方微米、0.1~100立方微米、0.1~50立方微米、或0.1~10立方微米的體積。於某些具體態樣，EESD或胞格具有5~1000費法拉第(fF)、5~500費法拉第、或50~500費法拉第的電容。於一範例，假設EESD的堆疊是差不多2微米見方、2微米厚，則每個EESD可以實現大於100費法拉第的電容。3毫米×3毫米的方形陣列可能在陣列每側包括1500個電極。實務上，可以堆疊任何數目的陣列。為了舉例，假設是單層電容 性格網，則會有1500×1500個相交，其提供間隙給2.25×106個EESD。如果每個EESD具有100費法拉第的電容，則陣列的總容量會是2.25×10-7法拉第或0.225微法拉第。
假設電極每個厚度測量為20奈米，則8立方微米胞格(2微米×2微米×2微米的線性尺度)可能有總共2040奈米的厚度。假設每胞格半位元組(4位元)做雙極操作，則體積是每位元有效的2立方微米。這密度則為每立方公尺5×1017位元或每立方公分500十億位元。
假設胞格(EESD)體積為8立方微米並且每胞格有8個二進位邏輯位準，則1立方公分的體積會包括每立方公分1.25×1011個胞格或125十億個胞格。以每胞格8個二進位邏輯位準和每立方公分125十億個胞格來說，則會有每立方公分1×1012位元或每立方公分125十億位元組。
以此方式，則記憶體元件的能力延伸了如此份量，而使該方法的實用性延伸到極長期的數位資料儲存。例如這些的應用稱為非揮發性記憶體，並且可以視為「永久的」(permanent)記憶和資料儲存。於這些情形，減少對於動態記憶體效能(例如存取速度)的要求可以允許有較小的胞格尺寸。使用先前範例作為起點，則胞格可以在線性尺度上減少2倍(亦即胞格體積為1立方微米)以給出記憶體元件密度的8倍增加。如此，則如上所注意而建造的ROM元件會具有每立方公分500十億位元×8=每立方公分500十億位元組(雙極模式)。關聯的電子器材假設能夠決定胞格的電容率達到胞格之1/8電壓跨幅(3位元)的解析度。進一步降低胞格尺寸到500奈米的線性長度則提供8倍增加到每立方公分4.0兆位元組。於單極性模式，具有八個電壓位準的1立方微米胞格會具有每立方公分1兆位元組(每立方公分8 兆位元)的密度。如果尺度或可減少到0.029微米(通常DRAM的尺寸)，則或可達到每立方公分41,000兆位元組的密度。
表1提供具有1微米線性尺度之「名義的」胞格、較大之抗電磁脈波(electromagnetic pulse，EMP)的胞格、極大的「能量收集器和記憶體胞格」(energy collector and memory cell)、具有最大記憶體密度之胞格的範例性尺度和性質。為了穩健度，抗EMP的胞格假設每胞格僅有2個邏輯位準。
Figure 105135921-A0202-12-0019-3
於某些具體態樣，EESD具有範圍在每立方公分1位元到 1024兆位元組的密度，例如每立方公分0.008千位元~1024兆位元組、每立方公分0.01千位元到1024兆位元組、每立方公分5千位元~512兆位元組、每立方公分100千位元~124兆位元組、每立方公分100千位元~16兆位元組、每立方公分1百萬位元~16兆位元組、每立方公分100百萬位元到16兆位元組、每立方公分1十億位元到16兆位元組、每立方公分50十億位元到16兆位元組、每立方公分500十億位元到16兆位元組、或每立方公分500十億位元到8兆位元組的密度。
如在此揭示而包括介電材料之EESD的具體態樣具有極低的自我放電速率。於一範例，厚度5微米的EESD在20秒的時間展現極少或沒有自我放電(圖7)。相對於圖7所示的圖形，在EESD之電極的電壓為了示波器探針的負載而有所修正(×100)。不希望受限於特殊理論，相信前幾秒中的稍微彎曲是因為修正因數的不正確度或遲滯的緣故。
III.用於電熵儲存元件(EESD)的介電材料
於先前技藝，已經假設儲存在相鄰於電容器電極之多樣命名層中的能量是不可恢復的。換言之，當電位施加到接觸著具有能夠貫穿移動的離子之溶液的平坦電極時，發生了離子移動到該表面。一旦夠靠近電極，則離子便在表面呈現不動的，這是因為有強靜電力使它們黏結定位。與溶劑分子碰撞的能量並不足以使這些離子位移。如果電位從表面移除，則這些離子以擴散方式而自由的四處移動。有趣的是注意如果電位從電極表面移除，所導致之最靠近電極的電雙層崩塌則允許釋放不移動之離子的能量，使得能量不是完全釋放成熱，電極反而可以吸收崩塌電場所產生的能量，並且在該導體中產生電位和電流。這效應是電雙層電容器(electrical double layer capacitor，EDLC)之能量儲存的基礎。
儲存在EDLC之擴散外層中的能量時常未完全恢復。靠近電極表面所形成的電雙層稱為「亥姆霍茲」(Helmholtz)層，而進一步遠離者則稱為古伊-查普曼(Gouy-Chapman)層。這些層之間的一項區別在於無法從電表面做熱擴散的離子層稱為「亥姆霍茲」層。這些層在施加電位到表面的工作溫度下基本上是不動的。另一項區別在於在擴散的亥姆霍茲層(古伊-查普曼層，但時常稱為擴散的亥姆霍茲層，其在此稱為DH層)中，隨機的熱移動能夠將電場所感應的離子安排加以擴散。由於這不是明確的邊界，故或可使用關聯於在一秒時間而損失50%之潛在能量的任意時間單位來定義二個主要巨觀層之間的邊界層條件。
相較於整體而言，亥姆霍茲和DH層(它們在恆定的周遭溫度下形成)都是熵減少的(entropically reduced)。這些熵修改的材料顯示已經注意到的不同物理特徵(譬如電容率)。修改特徵的應用舉例而言已經顯示於美國專利第8,633,289號，其描述二甲苯之穩定中間二聚物([2,2']對位環芳烴)的改良合成和關於該化合物的衍生物及一般結構、形成環芳烴和具有多樣取代物之相關化合物的方法、施加二甲苯(或取代的二甲苯)單體來製作衍生自該反應中間物之披覆和其他聚合物產品的方法。類似而言，美國專利第9,011,627號尤其描述製作用於電容器之高電容率介電材料的方法，其使用有機聚合物來生產低導電率的介電披覆。
提升熵減少的介電材料之電容率的基本原理是以電荷被「組織」(organized)成離散列和欄的概念來理解。由於每個電荷層被能量充沛的優化在基於周圍離子電荷所可能的最低能量組態，故施加來自電極的外部 電場則導致破壞了離子或偶極從其目前在介電材料層中之位置所能達成的最低能量狀態。因此，當施加電場時，偶極或離子從其休止位置(亦即其在施加電場之前的位置)移動，這轉而導致材料中的電荷分布做重新安排。這導致所有其他偶極的其他重新安排繼續遍及該介電材料。未轉換成熱的能量則由介電材料所吸收。當釋放能量時，可以發生這過程的逆轉，前提是儲存的能量不是透過其他機制(例如增加熱運動[隨機分子運動，其與溫度成正比])而釋放。以這方式來作用的介電材料則稱為「熵」(entropic)材料，因為施加外部電場感應出介電材料裡之熵的改變。
於熵是「正常的」(normal)材料之情形，偶極和離子在電場中重新安排不是一定使材料中的所有其他離子和偶極做重新安排。換言之，偶極或離子的重新安排有可能可以在與材料中的其他偶極和離子有極少或沒有淨交互作用下發生。於這些情形，材料將顯示比其熵減少形式還少的能量儲存能力。
如果材料的黏滯度使得分子的移動能夠發生，則來自偶極或離子層之極化所儲存的能量便能夠透過鬆弛機制而逸散；在該機制中，能量轉換成旋轉、振動、平移和其他移動而使之外部彰顯成熱。以低黏滯度材料來說，已經儲存在擴散之亥姆霍茲層(DH層)中的能量因而由於離子和偶極的隨機運動而喪失。
以中到高黏滯度材料來說，形成亥姆霍茲層(H層)和DH層的時間範圍有實質增加。然而，分子的熱運動(排除現在晶格呈巨觀現象的振動)有效的減少到接近可以忽略。於這些材料，相較於能量做熱逸散所需的時間來看，有可能在H和DH層中比較快的儲存電場的能量。熱逸散在 時間上基本而言是一次衰減指數而類似於放射性衰減或擴散；如果在充電循環期間，能量舉例而言是在1秒的時間來吸收，則高黏滯度材料可以需要許多秒或者甚至許多分鐘來達到90%的能量逸散成熱。
熱衰減過程乃實質慢於電雙層能量儲存過程。因此，如果能量被快速存取，則有可能藉由形成H和DH層二者而利用儲存的能量。於這狀況，在形成的偶極和離子層中之多數能量的釋放是透過電場，並且後續耦合於電位和電流。由於H和DH層的放電可以需要分子和原子的移動，故放電過程相較於充電而言可以比較慢，但相對於產生熱的鬆弛機制而言仍維持得夠快。
揭示之EESD的具體態樣包括介電材料，其所具有的相對電容率大於二氧化矽，亦即大於3.9。於某些具體態樣，介電材料具有液體特徵，並且具有類似於蜂蜜或更大的黏滯度。於特定的具體態樣，介電材料具有從10,000厘泊(cP)到250,000厘泊的黏滯度。於獨立的具體態樣，介電材料是固體。
介電材料可以實質無導電率；換言之，介電材料在或靠近任一電極而不經歷氧化/還原，並且不展現歐姆導電率。於其他具體態樣，介電材料是導電的。介電材料可以包括導電或非導電聚合物、無機金屬氧化物、混合金屬氧化物、混合聚合物、有機材料或其組合。於某些範例，聚合物是生物聚合物。
於某些具體態樣，介電材料包括具有極性和/或可離子化之官能基的聚合性分子，而導致有分子內的偶極和偶極矩。聚合性分子可以進一步包括一或更多個雙鍵。於某些具體態樣，聚合性分子是極性聚合物。 蛋白質是可輕易取得而不昂貴的極性聚合物，其具有低毒性。低毒性是勝過其他聚合物的一大優點，並且允許EESD回收或焚化。蛋白質分子包括具有極性和/或可離子化之官能基的胺基酸。其他適合的聚合物包括但不限於取代的(譬如氟化)和未取代的聚對二甲苯、丙烯酸聚合物、甲基丙烯酸聚合物、聚乙二醇、聚胺酯、環氧聚合物、聚矽氧、有機類萜聚合物、天然有機聚合物(譬如樹脂，例如蟲膠)、聚異氰酸酯及其組合。共聚物也在本揭示的範圍裡，例如丙烯酸酯共聚物(譬如與乙烯丁基、乙基、甲基丙烯酸酯的共聚物)和對二甲苯共聚物(譬如對二甲苯與丙烯酸酯[譬如丙烯酸2-甲酸乙酯]、甲基丙烯酸酯[譬如甲基丙烯酸3-(三甲氧矽基)丙酯]、α-蒎烯、R-(-)香旱芹酮、沈香醇、環戊烯、雙戊烯、α-萜品烯、R-(+)-薴及其組合的共聚物)。極性聚合物的非限制性範例包括玉米蛋白、大麻蛋白、麥麩質、聚(丙烯酸共順丁烯二酸)、聚(丙烯酸)、乳清蛋白單離物、黃豆蛋白單離物、豌豆蛋白萃取物、蟲膠及其組合。
於特定的具體態樣，聚合性分子被衍化以附接額外的官能基，該官能基例如有助於將聚合性分子後續黏結於裸露的電極表面(亦即裸露的金屬或碳表面)或黏結於複合電極表面。範例性衍化劑包括但不限於酐、碳二亞胺、亞胺酯以及包括N-羥琥珀醯亞胺與順丁烯二醯亞胺、芳基肼或二吖吮基之組合的試劑。於某些範例，聚合物是以酐(例如順丁烯二酐、伊康酸酐、順4-環戊烯-1,2-二甲酸酐、或順5-降莰烯-內2,3-二甲酸酐)所衍化。衍化的聚合性分子可以藉由與表面交聯或其他反應而黏結於電極表面。當聚合性分子是以順丁烯二酐而衍化時，舉例而言，衍化的聚合性分子可以透過雙鍵而交聯。交聯可以藉由任何適合的手段來進行，例如化學 劑(譬如基根起始劑)、紫外光活化或熱活化。非導電、高電容率之介電質的二個非限制性範例是在蟲膠基質中的玉米蛋白和以順丁烯二酐所衍化的蛋白質。
本發明人驚訝的發現：具有上述特徵的聚合性分子當受到立體限制時可以用於能量儲存，即使聚合性分子無法在相對電極之間自由移動亦然。聚合性分子可以藉由以下而受到立體限制：在包括電極和介電材料(包括該等聚合性分子)的電能儲存元件做充電和/或放電之前，藉由任何手段，包括共價鍵(單一或多個)、凡德瓦力或氫鍵，而將聚合性分子黏結到裸露的電極表面或黏結到複合電極的非導電或絕緣披覆。
不希望受限於任何特殊的操作理論，相信在大分子裡，僅部分的分子可以發生移動，而分子的其他部分充分黏結定位，以避免整體移動到較低能量位準，並且後續釋放的潛在能量乃耦合於電極而非釋放成熱運動。這移動的限制減少了介電分子中的自由度，因而減少了分子把從電場所吸收之能量逸散成熱的能力。因此，黏結的聚合性分子耦合到電場的方式則致使聚合性分子無法以熱的形式來釋放能量，因為其自由度有所減少。巨分子之特定的部分的移動可以關聯於並且類似於電泳移動，其是使用此種技術來分析生物巨分子者所已知的。
不希望受限於任何特殊的操作理論，相信當部分的聚合物黏結於電極(或電極上的披覆)時，剩餘的聚合物可以在介電膜裡伸展、扭轉或彎曲而成極性和/或可離子化的官能基，其回應於電場而重新指向。這些形態和位置的改變將能量儲存在能量儲存元件裡。當能量儲存元件放電時，隨著黏結的聚合物分子返回到較不規則的形態，儲存的能量便釋放成 電能。介電材料包括聚合性分子，其中至少某些聚合性分子具有減少的自由度，這稱為「受到立體限制的」(sterically constrained)介電材料。
於某些具體態樣，介電材料包括有機聚合物和高電容率化合物(例如無機鹽)。介電材料可以進一步包括溶劑。適合的聚合物包括但不限於玉米蛋白、蟲膠、聚矽氧油。於一具體態樣，無機鹽是硼化合物，例如硼氫化鈉或硼砂。當無機鹽是硼氫化鈉或硼砂時，介電材料可以進一步包括氫氧化銨。於獨立的具體態樣，無機鹽是鈦酸鋇。於另一獨立的具體態樣，無機鹽是過渡金屬鹽，例如Gd、Sr、Sn和/或Fe鹽。鹽舉例而言可以是碳酸鹽。當無機鹽是鈦酸鋇或過渡金屬鹽時，介電材料可以進一步包括硼氫化鈉或硼砂。於特定的具體態樣，介電材料進一步包括增加電容率的材料或崩潰電壓佐劑。增加電容率的材料或崩潰電壓佐劑可以包括Y、Ni、Sm、Sc、Tb、Yb、La、Te、Ti、Zr、Ge、Mg、Pb、Hf、Cu、Ta、Nb、Bi或其組合，其實質均勻分布而遍及材料。
有關適合之介電材料的額外揭示譬如見於美國專利第8,432,663、8,940,850、9,011,627號和美國專利公開案第2015/0000090A1、2015/0000833 A1、2015/0131198 A1號，其每一者整個併於此以為參考。
IV.製作電熵記憶體元件的方法
有許多方式來製作如在此揭示之電熵記憶體元件的具體態樣。如製作記憶體元件之技藝中的一般技術者所了解，較佳的製造途徑可以至少部分基於效能對成本的考量來選擇。
一種製作電熵記憶體元件的範例性方法描述如下。
(1)選擇用於製造的基板。適合的材料包括但不限於塑膠材料或其他非 導電表面(例如二氧化矽)。
(2)基板的一平面以光阻性材料做出圖案，以致對齊出許多平行之平坦面的條帶。
(3)然後將整個表面金屬化。
(4)移除光阻(溶解或蝕刻掉)而留下平行導電條帶的圖案。於某些具體態樣，條帶之間的間距典型而言是0.05微米，並且條帶本身的寬度是50奈米到50微米。
(5)能夠被溶解之可選用的光阻性材料則沉積在平行的金屬條帶上，以做出典型厚度為50到20,000奈米的平坦表面。
(6)表面然後被金屬化以做出平行導電條帶的圖案，其對齊成垂直於第一導電條帶。
(7)光阻性材料後續而言從間隙空間移除，以在二組金屬化平行條帶交叉的相交處提供間隙。
(8)以可選用的步驟來說，金屬三維格網可以藉由暴露於對二甲苯之氣體以形成Puralene®聚合物(聚對二甲苯)披覆或藉由其他替代選擇性披覆而電絕緣。於某些具體態樣，格網以自我組裝的分子來進行預先處理以減少洩漏。使用自我組裝的單層(self-assembled monolayer，SAM)本身或作為施加聚對二甲苯的前驅物處理則是熟於聚對二甲苯披覆(真空沉積)之技藝者所已知的。範例性自我組裝的單層可以由三乙氧基乙烯矽烷、甲基丙烯酸3-(三甲氧矽基)丙酯、或十六基三甲氧矽烷來製備。
(9)一份量的介電材料放置在移除光阻性材料所產生的相交間隙中。
於另一範例性方法，不使用在上面方法步驟(5)之可選用的 光阻。反而可以藉由任何其他適合的方法來製作第二組平行導電條帶，然後放置到第一導電條帶上來做出完成的組件。於某些具體態樣，某些份量的介電材料放置在預期的相交處以形成EESD，並且第二組平行導電條帶然後放置在介電材料的頂部上。當添加了第二組條帶時，介電材料作為間隔物。於獨立的具體態樣，施加了圖案化的絕緣層以避免第一和第二組平行導電條帶彼此接觸。
形成Puralene®聚合物(聚對二甲苯)披覆和類似披覆的方法則進一步描述於美國專利第8,633,289號和美國專利公開案第2015/0017342 A1號，其皆整個併於此以為參考。
IV.使用電熵記憶體元件的方法
於一具體態樣，使用電熵記憶體元件而無再充電循環。在將電壓位準寫入特殊之記憶體胞格的期間，施加電場到EESD的介電質上則感應出介電材料之電容率的改變。這電容率的改變是電壓的函數。結果，元件整個將發揮記憶體儲存元件的功能，甚至不需要正確的電壓位準。如果允許特殊胞格的電壓位準逸散(這可以是極長的時間，譬如大於3秒)，則介電材料的電容率仍然可以藉由利用庫倫電荷的「脈衝」(pulse)而決定。如果介電質被充電到給定的電壓位準，則即使排掉在電極(亦即連接到EESD的選擇線和資料線)的電荷，介電質的電容率仍維持在如果E場仍存在的話介電質所會具有而與電壓(E場)一致的位準。介電質的這遲滯特徵乃有利於在對給定胞格有小安培脈衝之時來決定記憶體胞格中的電壓位準改變。這庫倫脈衝然後將感應出殘餘電壓中的小改變，其與介電質的電容率成正比，而直接與下列之EESD的電容成正比。
電荷Q、電容C和電位V之間的一般關係是：Q=C×V 方程式1
在多數條件下，電容C典型而言視為恆定的物理性質。陣列中之特定EESD的電容可以藉由給它極小的擾動電荷而測量。於EESD，施加電位(或場)可以影響介電質的相對電容率。若這效應大大為電壓(介電質之極化)的函數，則這性質可以用來決定電容器的狀態，而不必極正確的測量電壓。不管電容器的極化狀態為何，擾動電荷應不夠實施電容器中的電容改變。在這條件下，當電荷有改變時(電容器之電極上的dQ)，這變成：Q+dQ=C×V’ 方程式2其中V’是跨越電容器的新電位。將方程式2減掉方程式1，則電容C可以決定成電荷和電位之改變的函數。
Q+dQ-Q=CV’-CV 方程式3
dQ=C×(V’-V) 方程式4
dQ/dV=C 方程式5
EESD之電容C的數值則與EESD在充電和未充電狀態之預先決定的數值做比較，邏輯狀態因此便關聯於電容而非關聯於出現在電極的電壓。
於C=K×e0×A/d的關係，其中A是接觸介電材料之某一電極的面積，d是電極之間(亦即位址線和資料線之間)的距離，並且e0是真空的電容率(每公尺8.8542×10-12法拉第)，除了K(相對電容率)以外的所有數量都是常數。因此，電壓乃關聯於給定之EESD的電容改變。
介電質的總極化乃取決於至少三種不同的能量儲存機制(如 由充電曲線之曲線匹配所定義)。能量儲存(充電)的最快機制乃受到最長期之能量儲存機制的極化狀態所影響。因此，隨著最長期的能量極化發生，較快極化機制的測量則指出有顯著的改變。這快速短期極化的改變可以用來決定背後較長期的極化可以為何。
EESD胞格的原始極化位準是由EESD的電容測量所決定。使用EESD電容對極化的校正曲線來計算原始規劃的極化。如所熟知的，做這計算的方法可以簡單的像是查詢表、類比電壓參考位準或邏輯元件中的數學計算。
以此方式，則在對EESD做再新充電之間所允許消逝的時間長度被大大延伸或者實際上一起消除。有利而言，用來決定電容的電荷量對於給定的電子切換雜訊位準來說應該實際上盡可能的小。移動微小電荷位準的方法是熟於類比電子器材技藝者所知的。對於介電質之原始極化狀態的決定可以被施加太多電荷達延伸時間而顯著變更；所以，一般而言使用最小量的電荷而單獨施加或多次施加。
以此方式，則記憶體元件的能力延伸了此種份量，以使方法的實用性延伸到極長期的儲存數位資料。例如這些的應用則稱為非揮發性記憶體，並且可以視為「永久的」記憶體和資料儲存。於這些情形，對於動態記憶體效能(例如存取速度)的需求有所減少則可以允許有較小的胞格(EESD)尺寸。使用先前範例作為起點，則胞格可以在線性尺度上減少2倍以給出記憶體元件密度的8倍增加。因此，如圖2所示而建造的電熵記憶體元件會具有每立方公分500十億位元×8=每立方公分500十億位元組。關聯的電子器材則假設能夠決定胞格的電容率達到胞格之1/8電壓跨幅的 解析度(3個位元)。進一步降低胞格尺寸到500奈米的線性長度則給出8倍增加到每立方公分4.0兆位元組。
由於揭示之介電材料的具體態樣時常不夠導電以將交叉連接的平行EESD加以實質放電，故當元件正被主動使用之時，對於在相同平面中的胞格之間的絕緣隔離層的需求則為小。然而，在較長期之記憶體儲存的情形下，在相同平面中的胞格之間的隔離阻障或可有某些優點。形成隔離阻障的方法是熟於微結構化和非結構化層之技藝者所熟知的。
圖8是流程圖，其示範決定電熵記憶體元件中之EESD電容以及將記憶體元件再新的範例性方法，該元件包括如在此揭示之EESD的陣列。於步驟80，EESD起初充電到電壓V1。在一段時間已經消逝之後，在步驟81決定EESD的電容C。決定電容C可以包括：讀取EESD的電壓V(步驟81a)、添加擾動電荷dQ到EESD(步驟81b)、後續讀取EESD的電壓V’(步驟81c)、並且根據方程式5來計算EESD的電容C(步驟81d)。於某些具體態樣，擾動電荷dQ所具有的大小差不多等於由於隨著時間洩漏的緣故而放電的大小。放電的大小可以是EESD之電荷容量的0.1~50%，例如1~50%、1~25%、1~10%、或1~5%的電荷容量。於特定的具體態樣，擾動電荷dQ具有範圍在1×10-15庫倫到1×10-2庫倫的大小，例如從1×10-15庫倫到1×10-6庫倫、從1×10-12庫倫到1×10-6庫倫、或從1×10-12庫倫到1×10-10庫倫的大小。在步驟82，基於電容C而決定EESD的起始電壓V1。決定V1可以藉由比較電容C與對應於EESD的充電和放電狀態之預先決定的數值而進行。在步驟83，將EESD再充電到起始電壓V1。將EESD再充電可以藉由選擇足以將EESD再充電到起始電壓V1的電壓V2(步驟83a)、然後將選擇的電壓V2寫入 EEDS(步驟83b)而進行。
圖9是流程圖，其示範一種讀取如在此揭示而在ROM模式之電熵記憶體元件的方法。在進入RAM操作之時(步驟90)，記憶體元件載入了資料(步驟91)。記憶體元件後續被關閉電源(步驟92)。在步驟93，記憶體元件重啟電源到作用狀態。記憶體元件然後進入啟動邏輯電路再新(步驟94)。記憶體位址設定到記憶體0(步驟95)，並且啟動電容記憶體讀取/再新常式(步驟96)。於記憶體讀取/再新常式，位址線設定到記憶體區塊或個別的記憶體位置(步驟96a)，並且讀取(多個)記憶體位置的電壓V(步驟96b)。將擾動電荷dQ添加到記憶體位置(步驟96c)，並且讀取電壓V’(步驟96d)。EESD胞格的電容乃根據方程式5來計算(步驟96e)。電容則與邏輯位準來比較(步驟96f)。施加電壓到EESD則修改了EESD之介電材料的本質電容。可以使用遞增電壓(譬如增量為0.25伏特的電壓)以遞增的修改本質電容，其中每個遞增電容對應於EESD的邏輯位準。當移除施加的電壓時，本質電容維持未改變的。因此，電容指示出原始施加的電壓。舉例而言，可以使用將電容關聯於起始電壓V的查詢表來進行比較。選擇足以使EESD電壓恢復到關聯於邏輯位準之起始數值V的電壓，並且將它寫入EESD胞格(步驟96g)。常式然後遞增到次一記憶體位置(步驟96h)。在步驟97，查詢問到是否已經滿足了最後的記憶體位置。如果答案為否，則重複記憶體讀取/再新常式。如果答案為是，則在步驟98離開啟動邏輯電路再新。
圖10是流程圖，其示範一種讀取和寫入在RAM模式之電熵記憶體元件的方法。在步驟100進入正常RAM操作。在步驟101，查詢問到是否要讀取或寫入資料。為了寫入資料，元件進入電壓記憶體寫入常 式，並且在步驟102，位址線設定到記憶體區塊或個別的記憶體位置。用於一或更多個EESD的邏輯電壓設定在多工器，並且多工器設定成寫入資料(步驟103)。多工器將邏輯電壓連接到(多個)EESD而達閂鎖時間(步驟104)。在步驟105，查詢問到是否滿足了最後的記憶體位置。如果答案為否，則重複電壓記憶體寫入常式(步驟102~104)。如果答案為是，則在步驟112離開RAM邏輯。如果在步驟101的回應是要讀取資料，則元件進入電壓記憶體讀取常式，並且在步驟106，位址線設定到記憶體區塊或個別的記憶體位置。多工器設定成讀取在一或更多個EESD位置的電壓VEESD(步驟107)。在步驟108，電壓VEESD連接到比較器陣列(譬如見圖11)。比較器陣列的輸出則連接到輸出閂鎖(步驟109)。常式然後遞增到次一記憶體位置(步驟110)。在步驟111，查詢問到是否滿足了最後的記憶體位置。如果答案為否，則重複電壓記憶體讀取常式(步驟106~110)。如果答案為是，則在步驟112離開RAM邏輯。
圖11顯示用於電壓記憶體讀取常式之比較器陣列1100的一具體態樣。EESD電壓VEESD連接到比較器陣列1100，其包括多個比較器1101、1102、1103……。每個比較器比較VEESD與參考電壓(譬如Vref0、Vref1、Vref2……)。每個比較器所輸出的訊號則指出VEESD是否大於或小於參考電壓。類比邏輯對二進位解碼器1106則把從比較器接收的訊號轉換成位元(譬如Vbit0、Vbit1、Vbit2)，藉此提供二進位性的3位元，其指出EESD的電壓和因而對應的邏輯位準。
圖12是邏輯位準對電壓的範例性圖形，其示範EESD的VEESD和邏輯位準之間的關係，此具體態樣的EESD具有8個邏輯位準。於圖12 所示的範例，邏輯位準對應於施加到EESD之0.5伏特的電壓增量。舉例來說，具有1.5伏特電壓的EESD是在邏輯位準3。圖形進一步顯示由於洩漏的緣故而EESD的電壓稍微減少(亦即從V1到V2)並不夠顯著，以致仍正確的決定邏輯位準。
鑒於揭示之發明的原理可以應用於許多可能的具體態樣，故應體認示範的具體態樣僅為本發明的較佳範例，並且不應拿來限制本發明的範圍。本發明的範圍反而是由以下的請求項所界定。我們因而請求所有落於這些請求項的範圍和精神裡的作為我們的發明。
200‧‧‧電熵儲存元件
202‧‧‧位址線/電極
203‧‧‧資料線/電極
204‧‧‧多工器
205‧‧‧感測放大器
206‧‧‧閂鎖
207‧‧‧資料輸入
208‧‧‧資料輸出
209‧‧‧時鐘
210‧‧‧位址輸入
211‧‧‧列位址解多工器
212‧‧‧讀取線
213‧‧‧寫入線

Claims (15)

  1. 一種記憶體元件，其包括：電熵儲存元件(EESD)的陣列，每個EESD包括相對電容率大於3.9的介電材料，該介電材料包括多個聚合性分子，其中每個EESD是該記憶體元件中的儲存構件；多條位址線，其安排成列以選擇該等EESD的列；以及多條資料線，其安排成欄以選擇該等EESD的欄，其中每個EESD串聯耦合在連接到該EESD之一側的位址線和連接到該EESD之相對側的資料線之間，其中每個EESD具有2個到4096個邏輯狀態，每個邏輯狀態由施加在該EESD所耦合的該位址線和該資料線之間的電壓所決定；且其中該EESD具有本質電容，而該電壓修改該本質電容，並且當移除所施加的該電壓時，該EESD的該本質電容維持未改變的。
  2. 如申請專利範圍第1項的記憶體元件，其中在資料線與位址線交叉的每個相交處有空間分離，並且該等空間分離的每一者是由串聯耦合在該位址線和該資料線之間的EESD所佔據。
  3. 如申請專利範圍第1項的記憶體元件，其中該等聚合性分子包括蛋白質、聚(對二甲苯)、丙烯酸聚合物、甲基丙烯酸聚合物、聚乙二醇、聚胺酯、環氧聚合物、聚矽氧、類萜聚合物、天然發生的樹脂聚合物、聚異氰酸酯或其組合。
  4. 如申請專利範圍第1項的記憶體元件，其中該介電材料進一步包括無機鹽。
  5. 如申請專利範圍第4項的記憶體元件，其中該介電材料進一步包括增加電容率的材料，其包括Y、Ni、Sm、Sc、Tb、Yb、La、Te、Ti、Zr、Ge、Mg、Pb、Hf、Cu、Ta、Nb、Bi或其組合，其實質均勻分布而遍及該材料。
  6. 如申請專利範圍第1項的記憶體元件，其中該等多條位址線和/或該等多條資料線的每一者包括電絕緣金屬、碳化聚合物、導電碳或導電聚合物。
  7. 如申請專利範圍第1項的記憶體元件，其中：該記憶體元件不包括電晶體；或者該記憶體元件包括一或更多個電晶體，並且該記憶體元件具有小於1之電晶體對EESD比例。
  8. 如申請專利範圍第1項的記憶體元件，其中該等多條位址線或該等多條資料線配置在非矽基板上。
  9. 如申請專利範圍第1項的記憶體元件，其中：(i)該EESD具有0.00001~10000立方微米的體積；(ii)該EESD具有範圍從0.01千位元到1024兆位元組的密度；或者(iii)(i)(ii)兩者。
  10. 如申請專利範圍第1項的記憶體元件，其具有層狀結構，該層狀結構包括：第一層，其包括安排成列的該等多條位址線；第二層，其包括安排成欄的該等多條資料線，其中在該第二層資料線與該第一層位址線交叉的每個相交處有第一空間分離； 該陣列的EESD，其中該陣列的該等EESD位在該等第一空間分離中，並且每個EESD串聯耦合在連接到該EESD之一側的該第一層位址線和連接到該EESD之相對側的該第二層資料線之間；第三層的位址線，其安排成列而與該第二層的資料線交叉，其中在該第三層位址線與該第二層資料線交叉的每個相交處有第二空間分離；以及第二陣列的EESD，其中該第二陣列的每個EESD是該記憶體元件中的儲存構件，並且其中該第二陣列的該等EESD位在該等第二空間分離中，並且該第二陣列的每個EESD串聯耦合在連接到該EESD之一側的該第二層電極資料線和連接到該EESD之相對側的該第三層位址線之間。
  11. 如申請專利範圍第10項的記憶體元件，其進一步包括：第四層的資料線，其安排成欄而與該第三層的位址線交叉，其中在該第四層資料線與該第三層位址線交叉的每個相交處有第三空間分離；以及第三陣列的EESD，其中該第三陣列的每個EESD是該記憶體元件中的儲存構件，並且其中該第三陣列的該等EESD位在該等第三空間分離中，並且該第三陣列的每個EESD串聯耦合在連接到該EESD之一側的該第三層位址線和連接到該EESD之相對側的該第四層資料線之間。
  12. 一種將記憶體元件再新的方法，其包括：提供熵能量儲存元件(EESD)的陣列，其中每個EESD是該記憶體元件中的儲存構件；將該陣列中的EESD充電到電壓V1，其中該電壓V1由於隨著時間洩漏的緣故而至少部分放電；後續決定該EESD的電容C，其是藉由： 讀取該EESD的電壓V；施加擾動電荷dQ到該EESD，其中該擾動電荷dQ所具有的大小足以感應出該電壓V的改變，而不感應出該電容C的改變；後續讀取該EESD的電壓V’；且決定該電容C，其中C=dQ/(V’-V)；基於該電容C而決定該電壓V1；以及將該EESD再充電到該電壓V1，其中該電容C關聯於該電壓V1，並且隨著該電壓V1由於洩漏的緣故而放電，該電容C維持實質未改變的。
  13. 如申請專利範圍第12項的方法，其中該擾動電荷dQ：所具有的大小差不多等於由於隨著時間洩漏的緣故而放電的大小；或者所具有的大小在1×10-15庫倫到1×10-2庫倫的範圍裡。
  14. 如申請專利範圍第12項的方法，其中決定在洩漏之前的該起始電壓V1包括：比較該EESD的該電容C與該EESD在充電和未充電狀態之預先決定的電容數值，藉此將該電容C關聯於該電壓V1。
  15. 如申請專利範圍第12到14項中任一項的方法，其中將該EESD再充電到該電壓V1包括：選擇電壓V2，其足以將該EESD再充電到該電壓V1；以及將該選擇的電壓V2寫入該EESD，藉此將該EESD再充電到該電壓V1。
TW105135921A 2015-11-06 2016-11-04 電熵記憶體元件 TWI706411B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562252216P 2015-11-06 2015-11-06
US62/252,216 2015-11-06

Publications (2)

Publication Number Publication Date
TW201727637A TW201727637A (zh) 2017-08-01
TWI706411B true TWI706411B (zh) 2020-10-01

Family

ID=57544510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135921A TWI706411B (zh) 2015-11-06 2016-11-04 電熵記憶體元件

Country Status (9)

Country Link
US (1) US9679630B2 (zh)
EP (1) EP3371811B1 (zh)
JP (1) JP6869239B2 (zh)
KR (1) KR20180081102A (zh)
CN (1) CN108292514B (zh)
AU (1) AU2016349470B2 (zh)
SG (1) SG11201803277XA (zh)
TW (1) TWI706411B (zh)
WO (1) WO2017079511A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3549232A1 (en) 2016-12-02 2019-10-09 Carver Scientific, Inc. Memory device and capacitive energy storage device
US10438636B2 (en) * 2017-12-07 2019-10-08 Advanced Micro Devices, Inc. Capacitive structure for memory write assist
CN107909979A (zh) * 2017-12-08 2018-04-13 南京中电熊猫平板显示科技有限公司 液晶显示装置及改善显示面板掉电闪屏的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW536803B (en) * 2002-06-19 2003-06-11 Macronix Int Co Ltd Gate equivalent potential circuit and method for input/output electrostatic discharge protection
US20050058009A1 (en) * 2003-09-03 2005-03-17 Yang Yang Memory devices based on electric field programmable films
US20050249667A1 (en) * 2004-03-24 2005-11-10 Tuszynski Jack A Process for treating a biological organism
US20080001137A1 (en) * 2000-02-11 2008-01-03 Kozicki Michael N Optimized solid electrolyte for programmable metallization cell devices and structures
US20120202208A1 (en) * 2001-12-07 2012-08-09 Agensys, Inc. Nucleic acid and corresponding protein entitled 193p1e1b useful in treatment and detection of cancer
US20150270710A1 (en) * 2012-08-30 2015-09-24 Carver Scientific, Inc. Entropic energy transfer methods and circuits

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2778762A (en) 1948-11-11 1957-01-22 Technograph Printed Circuits L Electric capacitor and method of making same
US2798990A (en) 1952-11-22 1957-07-09 Sprague Electric Co Electrical capacitors
US3342754A (en) 1966-02-18 1967-09-19 Union Carbide Corp Para-xylylene polymers
US3535602A (en) 1969-05-07 1970-10-20 Nasa Capacitor and method of making same
US3616314A (en) 1969-11-24 1971-10-26 Dow Chemical Co Electrolytic process for preparing(2.2)-paracyclophane
US3907748A (en) 1974-06-17 1975-09-23 University Patents Inc Paracyclophane polymers and the production thereof
DE2535092A1 (de) 1975-08-06 1977-02-24 Basf Ag Verfahren und vorrichtung zur herstellung bandfoermiger magnetogrammtraeger
FR2457709A1 (fr) 1979-05-29 1980-12-26 Anvar Nouveaux agents d'adsorption de gaz utiles en particulier pour separer de l'hydrogene d'une phase le renfermant
DE3240303C1 (de) 1982-10-30 1984-01-19 Merck Patent Gmbh, 6100 Darmstadt Verfahren zur Herstellung von [2,2]-Paracyclophan
US4500562A (en) 1983-03-02 1985-02-19 The United States Of America As Represented By The United States Department Of Energy Di-p-xylylene polymer and method for making the same
US4748542A (en) 1985-05-20 1988-05-31 The Mead Corporation Solid state electrochemical device
US4638407A (en) 1985-05-20 1987-01-20 Lundsgaard Jorgen S Solid state electrochemical device
IT1191632B (it) 1985-10-30 1988-03-23 Montedison Spa Processo per la preparazione di (2,2)-paraciolofano
IT1191645B (it) 1985-12-19 1988-03-23 Montedison Spa Processo per la preparazione di (2,2)-paraciclofano e suoi derivati
IT1190350B (it) 1986-06-27 1988-02-16 Montedison Spa Processo per la preparazione di (2,2)-paraciclofano e suoi derivati
IT1190647B (it) 1986-06-27 1988-02-16 Montedison Spa Processo per la preparazione di (2,2)-paraciclofano e suoi derivati
IT1203876B (it) 1987-04-10 1989-02-23 Montedison Spa Processo per la preparazione di (2,2)-paraciclofano e suoi derivati
US4849559A (en) 1987-05-15 1989-07-18 Union Carbide Corporation Process for the preparation of dichloro-[2,2]paracyclophane
US4806702A (en) 1987-05-26 1989-02-21 Union Carbide Corporation Process for the preparation of the parylene dimer
DE3720217A1 (de) 1987-06-17 1988-12-29 Metallgesellschaft Ag Verfahren zur erzeugung elektrisch isolierender ueberzuege auf metalloberflaechen
US4769505A (en) 1987-07-17 1988-09-06 Union Carbide Corporation Process for the preparation of the parylene dimer
IT1222683B (it) 1987-09-18 1990-09-12 Montedison Spa Processo per la preparazione del triciclo 8.2.2.2. esadeca 4,6,10,12,13,15 esaene clorurato nei nuclei benzenici
US4963429A (en) 1988-12-29 1990-10-16 Wea Manufacturing Inc. Thin oriented polymer films containing metal-organic compounds
JPH03284813A (ja) 1990-03-14 1991-12-16 Fujikin Sofuto Kk コンデンサ
US5110903A (en) 1990-12-20 1992-05-05 Union Carbide Chemicals & Plastics Technology Corporation Process for the preparation of mixed parylene dimers free of alpha-halogens
US5079674A (en) 1990-12-24 1992-01-07 Motorola, Inc. Supercapacitor electrode and method of fabrication thereof
US5266291A (en) 1992-05-05 1993-11-30 Praxair Technology, Inc. Packed bed arrangement for oxidation reaction system
FR2742277B1 (fr) 1995-12-07 1998-01-16 Sgs Thomson Microelectronics Dispositif d'alimentation a decoupage
US6096234A (en) 1997-01-23 2000-08-01 Shin-Etsu Chemical Co., Ltd. Cross-linked polymer solid electrolyte, method of manufacturing cross-linked solid polymer electrolyte, composite solid electrolyte, and thin solid cell employing composite solid electrolyte
JPH11283874A (ja) 1998-01-28 1999-10-15 Matsushita Electric Ind Co Ltd 電解コンデンサ
US6602741B1 (en) 1999-09-14 2003-08-05 Matsushita Electric Industrial Co., Ltd. Conductive composition precursor, conductive composition, solid electrolytic capacitor, and their manufacturing method
US7033406B2 (en) 2001-04-12 2006-04-25 Eestor, Inc. Electrical-energy-storage unit (EESU) utilizing ceramic and integrated-circuit technologies for replacement of electrochemical batteries
US6674635B1 (en) 2001-06-11 2004-01-06 Avx Corporation Protective coating for electrolytic capacitors
JP2003163331A (ja) * 2001-11-28 2003-06-06 Ricoh Co Ltd 不揮発性有機半導体記憶素子及びそれを有する非接触情報管理表示装置
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US20040210289A1 (en) * 2002-03-04 2004-10-21 Xingwu Wang Novel nanomagnetic particles
JP4298246B2 (ja) 2002-09-20 2009-07-15 日清紡ホールディングス株式会社 非水電解質、電気二重層キャパシタおよび非水電解質二次電池
CN102522116B (zh) * 2003-03-18 2014-07-09 株式会社东芝 可编程阻抗存储器器件
KR100693898B1 (ko) 2003-03-31 2007-03-12 티디케이가부시기가이샤 전극단차 흡수용 인쇄 페이스트 및 전자부품의 제조방법
US20050107870A1 (en) * 2003-04-08 2005-05-19 Xingwu Wang Medical device with multiple coating layers
US7279777B2 (en) 2003-05-08 2007-10-09 3M Innovative Properties Company Organic polymers, laminates, and capacitors
US7164197B2 (en) 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
US7170260B2 (en) 2003-06-30 2007-01-30 Maxwell Technologies, Inc. Rapid charger for ultracapacitors
US20060074164A1 (en) 2003-12-19 2006-04-06 Tpl, Inc. Structured composite dielectrics
US7117044B2 (en) * 2003-12-30 2006-10-03 Square D Company Alternative energy system control method and apparatus
US20080171230A1 (en) 2004-02-27 2008-07-17 Qin Zou Thin Film Ferroelectric Composites, Method of Making and Capacitor Comprising the Same
US7199394B2 (en) * 2004-08-17 2007-04-03 Spansion Llc Polymer memory device with variable period of retention time
US7287415B2 (en) 2004-09-30 2007-10-30 Teledyne Licensing, Llc Microelectromechanical system (MEMS) viscosity sensor for fluid health monitoring
US7190016B2 (en) 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
US7429317B2 (en) 2004-12-20 2008-09-30 Eksigent Technologies Llc Electrokinetic device employing a non-newtonian liquid
US7495887B2 (en) 2004-12-21 2009-02-24 E.I. Du Pont De Nemours And Company Capacitive devices, organic dielectric laminates, and printed wiring boards incorporating such devices, and methods of making thereof
US7342755B1 (en) 2005-01-26 2008-03-11 Horvat Branimir L High energy capacitor and charging procedures
WO2008082045A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Memory device and method of manufacturing the same
JPWO2008084846A1 (ja) 2007-01-12 2010-05-06 ダイキン工業株式会社 電気二重層キャパシタ
JP4611323B2 (ja) 2007-01-26 2011-01-12 富士通株式会社 可変キャパシタ
US9011627B2 (en) 2007-10-05 2015-04-21 Carver Scientific, Inc. Method of manufacturing high permittivity low leakage capacitor and energy storing device
CN101889321A (zh) 2007-10-05 2010-11-17 D·卡弗 高电容率低漏电的电容器和能量存储器件及其形成方法
US8633289B2 (en) 2011-08-31 2014-01-21 Carver Scientific, Inc. Formation of [2,2]paracyclophane and related compounds and methods for the formation of polymers from cyclophanes
US8940850B2 (en) 2012-08-30 2015-01-27 Carver Scientific, Inc. Energy storage device
US7781358B2 (en) 2008-02-15 2010-08-24 Trs Technologies, Inc. Antiferroelectric multilayer ceramic capacitor
US8382042B2 (en) 2008-05-14 2013-02-26 Raytheon Company Structure with reconfigurable polymer material
US8120951B2 (en) * 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US9214281B2 (en) 2008-10-03 2015-12-15 Carver Scientific, Inc. Very thin dielectrics for high permittivity and very low leakage capacitors and energy storing devices
US20120241085A1 (en) 2011-03-22 2012-09-27 David Carver Creation of very thin dielectrics for high permittivity and very low leakage capacitors and energy storing devices and methods for forming the same
US9214280B2 (en) 2008-10-03 2015-12-15 Carver Scientific, Inc. Very thin dielectrics for high permittivity and very low leakage capacitors and energy storing devices
ITMI20090917A1 (it) 2009-05-25 2010-11-26 Getters Spa Getter composito multistrato
US8018768B2 (en) 2009-08-18 2011-09-13 United Microelectronics Corp. Non-volatile static random access memory (NVSRAM) device
US8270209B2 (en) 2010-04-30 2012-09-18 Northrop Grumman Systems Corporation Josephson magnetic random access memory system and method
US8687403B1 (en) * 2010-06-10 2014-04-01 Adesto Technologies Corporation Circuits having programmable impedance elements
US8199570B2 (en) * 2010-10-07 2012-06-12 Seagate Technology Llc Multi-bit memory with selectable magnetic layer
KR101735715B1 (ko) 2010-11-23 2017-05-15 삼성전자주식회사 입력 감지 소자 및 이를 구비한 터치 패널
JP5674520B2 (ja) * 2011-03-24 2015-02-25 株式会社東芝 有機分子メモリの製造方法
US10227432B2 (en) 2011-08-31 2019-03-12 Carver Scientific, Inc. Formation of xylylene type copolymers, block polymers, and mixed composition materials
JP5677254B2 (ja) * 2011-09-26 2015-02-25 株式会社東芝 半導体装置
US8791444B2 (en) 2011-11-23 2014-07-29 National Chiao Tung University Resistive random access memory (RRAM) using stacked dielectrics and method for manufacturing the same
GB2501871B8 (en) 2012-05-03 2022-08-17 Dyson Technology Ltd Hybrid Capacitor
US10199165B2 (en) 2012-08-30 2019-02-05 Carver Scientific, Inc. Energy storage device
US8988923B2 (en) 2012-09-11 2015-03-24 The Regents Of The University Of California Nonvolatile magneto-electric random access memory circuit with burst writing and back-to-back reads
US9805869B2 (en) 2012-11-07 2017-10-31 Carver Scientific, Inc. High energy density electrostatic capacitor
US20140295101A1 (en) 2013-03-29 2014-10-02 Carver Scientific, Inc. High permittivity low leakage capacitor and energy storing device
US20150019802A1 (en) 2013-07-11 2015-01-15 Qualcomm Incorporated Monolithic three dimensional (3d) random access memory (ram) array architecture with bitcell and logic partitioning
US9203022B2 (en) 2013-07-23 2015-12-01 Globalfoundries Inc. Resistive random access memory devices with extremely reactive contacts
JP2015111737A (ja) * 2015-03-06 2015-06-18 株式会社東芝 有機分子メモリ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001137A1 (en) * 2000-02-11 2008-01-03 Kozicki Michael N Optimized solid electrolyte for programmable metallization cell devices and structures
US20120202208A1 (en) * 2001-12-07 2012-08-09 Agensys, Inc. Nucleic acid and corresponding protein entitled 193p1e1b useful in treatment and detection of cancer
TW536803B (en) * 2002-06-19 2003-06-11 Macronix Int Co Ltd Gate equivalent potential circuit and method for input/output electrostatic discharge protection
US20050058009A1 (en) * 2003-09-03 2005-03-17 Yang Yang Memory devices based on electric field programmable films
US20050249667A1 (en) * 2004-03-24 2005-11-10 Tuszynski Jack A Process for treating a biological organism
US20150270710A1 (en) * 2012-08-30 2015-09-24 Carver Scientific, Inc. Entropic energy transfer methods and circuits

Also Published As

Publication number Publication date
TW201727637A (zh) 2017-08-01
JP6869239B2 (ja) 2021-05-12
US20170133077A1 (en) 2017-05-11
EP3371811A1 (en) 2018-09-12
WO2017079511A1 (en) 2017-05-11
JP2019502255A (ja) 2019-01-24
US9679630B2 (en) 2017-06-13
SG11201803277XA (en) 2018-05-30
CN108292514A (zh) 2018-07-17
CN108292514B (zh) 2022-04-29
KR20180081102A (ko) 2018-07-13
EP3371811B1 (en) 2022-11-23
AU2016349470A1 (en) 2018-05-10
AU2016349470B2 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
JP7364266B2 (ja) メモリデバイス及び容量性エネルギー蓄積デバイス
TWI706411B (zh) 電熵記憶體元件
CN1399275A (zh) 交叉点二极管存储器阵列的并行访问
US8139388B2 (en) Nonvolatile semiconductor storage device
JP2021131922A (ja) プログラム（ｐｒｏｇａｍ）検証スキップを備える不揮発性メモリ
Ning et al. Investigation and improvement of verify-program in carbon nanotube-based nonvolatile memory
US20230368847A1 (en) Charge pump current regulation during voltage ramp
US20240021249A1 (en) Multi-stage data compaction in nand
KR20240021286A (ko) 역방향 상태 프로그램을 이용하는 비휘발성 메모리
CN114388023A (zh) 具有反转的mram元件竖直取向的改进的mram交叉点存储器
US7972896B2 (en) Multi-bit memory cell structure and method of manufacturing the same
KR100554676B1 (ko) 비휘발성 메모리 장치
US20240105262A1 (en) Non-volatile memory with sub-planes having individually biasable source lines
Chen et al. Memory devices based on organic electric bistable materials