TWI703110B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI703110B
TWI703110B TW108121450A TW108121450A TWI703110B TW I703110 B TWI703110 B TW I703110B TW 108121450 A TW108121450 A TW 108121450A TW 108121450 A TW108121450 A TW 108121450A TW I703110 B TWI703110 B TW I703110B
Authority
TW
Taiwan
Prior art keywords
area
metal powder
sintered body
wafer
wafer holder
Prior art date
Application number
TW108121450A
Other languages
English (en)
Other versions
TW202010726A (zh
Inventor
佐藤賢次
Original Assignee
日商Jx金屬股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Jx金屬股份有限公司 filed Critical 日商Jx金屬股份有限公司
Publication of TW202010726A publication Critical patent/TW202010726A/zh
Application granted granted Critical
Publication of TWI703110B publication Critical patent/TWI703110B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明提供一種半導體裝置,其包含接合於陶瓷基板上之晶片座、及接著於晶片座上之晶片,晶片藉由金屬粉末漿料之燒結體接著於晶片座上,金屬粉末漿料之燒結體係塗佈於晶片座表面上之金屬粉末漿料的燒結體,金屬粉末漿料之燒結體係於晶片座之表面上被覆載置有晶片之區域及未載置晶片之區域的燒結體,金屬粉末漿料之燒結體的厚度處於50~200 μm之範圍,藉此半導體裝置提高了散熱特性。

Description

半導體裝置
本發明係關於一種半導體裝置。
於將功率裝置模組化之情形時,作為用於功率裝置間之連接之基板,使用帶有成為晶片座之金屬配線(以下表示為晶片座)之絕緣基板即DBC(Direct Bonded Copper,直接覆銅)基板、或AMC(Active Metal Brazed Copper,活性金屬焊銅)基板(專利文獻1)。關於下一代功率裝置,預估會小型化,功率密度提高,使用溫度範圍自以往之Max175℃變為Max250℃。來自功率裝置之散熱變得重要。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開平10-152384號公報
[發明所欲解決之課題]
根據本發明人之見解,於如上述之構成之陶瓷基板、成為晶片座之金屬配線、及晶片之結構體中,為了進一步提高散熱特性,有增加成為晶片座之金屬配線所使用的金屬板(例如銅板)之厚度的手段。然而,已知於僅增加晶片座之厚度的情形時,因製作DBC基板或AMC基板時熱特性(例如熱膨脹係數)之差異,而容易發生陶瓷基板裂開、或晶片座自陶瓷基板剝離等不良情形。
因此,本發明之目的在於提供一種半導體裝置,其使用接合於陶瓷基板之金屬板即以往使用之程度之厚度的金屬板作為晶片座,且提高散熱特性。 [解決課題之技術手段]
本發明人經迄今潛心研究後,結果發現將用於接著晶片與晶片座之燒結型晶片黏著材料特意地塗佈至超出被晶片覆蓋之區域的較廣區域,同時特意地增大其厚度,藉此可提高來自晶片之散熱特性,從而達成本發明。
因此,本發明包含以下之(1)之內容。 (1) 一種半導體裝置,包含接合於陶瓷基板上之晶片座、及接著於晶片座上之晶片, 晶片藉由金屬粉末漿料之燒結體接著於晶片座上, 金屬粉末漿料之燒結體係塗佈於晶片座表面上之金屬粉末漿料的燒結體, 金屬粉末漿料之燒結體係於晶片座之表面上被覆載置有晶片之區域及未載置晶片之區域的燒結體, 金屬粉末漿料之燒結體的厚度處於50~200 μm之範圍。 [發明之效果]
若根據本發明,可使用以往使用之程度之厚度的銅板作為晶片座,且提高半導體裝置之散熱特性,由於未伴隨有較大構成之變更,故而就生產性之方面而言不會變得不利。
以下列舉實施態樣詳細地說明本發明。本發明並不限定於以下所列舉之具體實施態樣。 [半導體裝置之製造] 本發明之半導體裝置可藉由如下製造方法而製造,該製造方法包含將金屬粉末漿料塗佈於DBC(Direct Bonding Copper,直接覆銅)基板、或AMC(Active Metal Copper,活性金屬銅)基板(以下設為絕緣性基板4)之晶片座3,將晶片1載置於其上後進行燒結之步驟,將金屬粉末漿料塗佈於晶片座3之表面上載置有晶片1之區域及未載置晶片1之區域。
以此方式所獲得之半導體裝置,具有藉由金屬粉末漿料之燒結體2接著晶片1及晶片座3之黏晶體,金屬粉末漿料之燒結體2係塗佈於晶片座3之表面上之金屬粉末漿料的燒結體2,金屬粉末漿料之燒結體2成為於晶片座3之表面上被覆載置有晶片1之區域及未載置晶片1之區域的燒結體2。
[晶片] 晶片(半導體晶片)接著並固定於晶片座。進而,對於經固定之晶片(半導體晶片)之各電極與內部引線藉由接合線等進行連接,並藉由矽酮凝膠或塑模樹脂進行包埋,從而製成半導體裝置。作為晶片,可使用利用公知材質所製造之晶片(半導體晶片),作為材質,例如可使用:Si(矽)、SiC(碳化矽)、GaN(氮化鎵)、Ga2 O3 (氧化鎵)。
[晶片座] 晶片座之材質例如可使用:Cu(銅)、Al(鋁)、CuW(銅鎢)、CuMo(銅鉬)。
[黏晶體] 晶片與晶片座經接著而形成黏晶體。該黏晶體之晶片部分與引線框架電連接,被塑模樹脂或矽酮凝膠包埋,而成為耐熱性(散熱性)優異之半導體裝置。該黏晶體具備於晶片座之表面上被覆載置有晶片之區域及未載置晶片之區域的燒結體,可實現導熱性優異之特性,本發明亦關於一種黏晶體及其製造方法。
[晶片與晶片座之接著] 晶片與晶片座係藉由在塗佈於晶片座表面上之金屬粉末漿料上載置晶片後進行燒結而接著。該接著部分成為金屬粉末漿料之燒結體,藉由該燒結體之形成而進行接著。該接著係以具備於晶片座之表面上被覆載置有晶片之區域與未載置晶片之區域的燒結體之方式進行,可實現導熱性優異之特性。
[金屬粉末漿料] 作為金屬粉末漿料,若為可於不損害半導體裝置之特性之程度的低溫進行燒結者,則無特別限制,可使用公知之金屬粉末漿料。例如可使用含有金屬粉末、溶劑、黏合劑樹脂、及想要之添加劑的金屬粉末漿料。於較佳之實施態樣中,溶劑、黏合劑樹脂、添加劑使用可藉由燒結而去除之化合物。於較佳之實施態樣中,作為金屬粉末,例如可使用平均粒徑為10 nm~500 nm範圍之尺寸、奈米尺寸、次微米尺寸、將該等尺寸之粉末與扁平之金屬粉末進行組合而得之金屬粉末。金屬粉末之形狀無特別限制,例如可使用球狀、旋轉橢球體狀、或該等變為扁平之形狀的金屬粉末,亦可為混合有該等形狀之金屬粉末的金屬粉末。作為金屬粉末之金屬,例如可使用選自Ag、Cu、Ag-Cu之合金之金屬。或者,可將金屬粉末設為經Ag被覆之Cu粉末之形態。於較佳之實施態樣中,可使用Cu粉作為金屬粉。作為溶劑,可使用製作漿料公知之溶劑,作為此種溶劑,例如可列舉:α-萜品醇、丁基卡必醇。作為黏合劑樹脂,可使用製作漿料公知之黏合劑樹脂,只要為於燒結溫度分解者即可,例如可列舉:纖維素系、丙烯酸系、環氧系、酚系等黏合劑樹脂。進而,作為此種黏合劑樹脂,例如可列舉:聚乙烯醇縮丁醛樹脂、乙基纖維素。
[燒結] 金屬粉末漿料之燒結,例如可藉由200~400℃、較佳為200~300℃範圍之溫度,例如針對表面氧化物不穩定之Ag等金屬於大氣環境下進行,而針對表面氧化物穩定之Cu等金屬則於非活性氣體環境下或還原氣體環境下、較佳為還原氣體環境下進行。
[被覆區域比率] 於晶片載置前,於晶片座之表面上塗佈金屬粉末漿料。由於塗佈之金屬粉末漿料會藉由燒結而成為燒結體,故而晶片座表面上塗佈有金屬粉末漿料之區域會藉由燒結而成為由金屬粉末漿料之燒結體所被覆的區域。於本發明中,由金屬粉末漿料之燒結體所被覆的區域於晶片座之表面上包含載置有晶片之區域、及未載置晶片之區域。
於晶片座之表面上的金屬粉末漿料之燒結體所被覆的區域中,載置有晶片之區域之面積與未載置晶片之區域之面積的比率,例如可設為1.05以上、1.1以上、1.2以上、1.3以上、1.4以上、1.5以上、1.8以上、1.9以上、2.0以上,例如可設為1.05~10.0之範圍、1.5~10.0之範圍、2.0~10.0之範圍。
自晶片座之接合側之單面的表面面積減去所載置之晶片之面積所得之面積相對於自晶片座之表面上的金屬粉末漿料之燒結體所被覆之區域之面積減去所載置之晶片之面積所得之面積的比率,即下式:[晶片座之表面之面積-所載置之晶片之面積]/[晶片座之表面上的金屬粉末漿料之燒結體的被覆區域之面積-所載置之晶片之面積]所表示之比率,例如可設為1.1以上、1.2以上、1.3以上,例如可設為1.1~4.0之範圍、1.5~4.0之範圍、1.0~3.0之範圍。
於較佳之實施態樣中,於金屬粉末漿料之燒結體中,可將在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積相對於載置有晶片之區域之面積的比(「在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積」/「載置有晶片之區域之面積」)的值設為例如2.50以上,可較佳地設為2.50~5.00之範圍。
於較佳之實施態樣中,於金屬粉末漿料之燒結體,可將在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積相對於形成有燒結體之側的晶片座之表面之面積的比(「在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積」/「晶片座之面積」)之值設為例如0.40~1.00之範圍。
本發明人認為,以此方式亦將由金屬粉末漿料之燒結體所被覆之區域設置於晶片座表面上未載置晶片之區域,藉此,於作動時能夠有效率地消除晶片之發熱。
[空隙率] 於較佳之實施態樣中,燒結體為呈現網狀結構者。於本發明中,網狀結構係指燒結金屬粉末所得之結構體成為由熔融之金屬粉末連結而成且於燒結之金屬粉末之間具有空間部的結構,而非成為經燒結之金屬粉末之間無間隙的緻密結構。於該網狀結構,包含例如0.1 μm~數μm左右之多個空隙,其程度表現為空隙率。於本發明中,空隙率係指藉由對將燒結體沿與晶片座垂直之平面切斷所得之剖面進行SEM觀察,表現於視為空隙之黑色區域之面積與填充有經燒結之材料的灰色區域之面積的總和中視為空隙之黑色區域之面積所占之比率的值。於較佳之實施態樣中,空隙率例如可設為0.15~0.5之範圍,較佳為0.2~0.4之範圍,進而較佳為0.25~0.35之範圍。本發明人認為,於設為此種空隙率之情形時,有利於緩和伴隨晶片座部分之厚度因燒結體而變厚所產生的應力。
[燒結體之厚度] 於較佳之實施態樣中,金屬粉末漿料之燒結體例如可設為50~200 μm範圍、較佳為60~180 μm範圍之厚度。金屬粉末漿料之塗佈厚度係以燒結體成為此種範圍之厚度為標準,可進行適當設定。本案發明之金屬粉末漿料之燒結體的厚度範圍為較以往晶片與晶片座之接合被認為所需之厚度之範圍更大的值。本發明人認為藉此可提高來自晶片之散熱特性。又,如上所述,於較佳之實施態樣中,於本案發明中,亦將由金屬粉末漿料之燒結體所被覆之區域設置於晶片座之表面上未載置晶片之區域,將燒結體形成區域擴展至如此乍看之下預估會無助於接合之範圍,同時使接合體之厚度變厚到乍看之下會認為不利於散熱之程度,藉此,與該等之預估相反,本案發明之晶片座接合體提高來自晶片之散熱特性。
[較佳之實施態樣] 於較佳之實施態樣中,本發明亦關於下述(1)以下之內容。 (1) 一種半導體裝置,包含接合於陶瓷基板上之晶片座、及接著於晶片座上之晶片, 晶片藉由金屬粉末漿料之燒結體接著於晶片座上, 金屬粉末漿料之燒結體係塗佈於晶片座表面上之金屬粉末漿料的燒結體, 金屬粉末漿料之燒結體係於晶片座之表面上被覆載置有晶片之區域及未載置晶片之區域的燒結體, 金屬粉末漿料之燒結體的厚度處於50~200 μm之範圍。 (2) 如(1)記載之半導體裝置,其中,金屬粉末漿料為銅粉末漿料。 (3) 如(1)至(2)中任一項所記載之半導體裝置,其中,於金屬粉末漿料之燒結體中,在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積相對於載置有晶片之區域之面積之比(「在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積」/「載置有晶片之區域之面積」)的值為2.50以上。 (4) 如(1)至(3)中任一項所記載之半導體裝置,其中,「在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積」/「載置有晶片之區域之面積」之值處於2.50~5.00之範圍。 (5) 如(1)至(2)中任一項所記載之半導體裝置,其中,於金屬粉末漿料之燒結體中,在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積相對於形成有燒結體之側的晶片座之表面之面積的比(「在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積」/「晶片座之面積」)之值處於0.40~1.00之範圍。 [實施例]
以下列舉實施例,進而詳細地說明本發明。本發明並不限定於以下之實施例。
[實施例1] 作為Cu漿料,使次微米Cu粉(JX金屬製造)以Cu粉之比率相對於漿料整體成為85 wt%之方式分散於含有丙烯酸樹脂之萜品醇中,從而製備Cu漿料。 使用DBC基板作為絕緣性基板,該DBC基板中,於符合試製之晶片尺寸的尺寸為0.63 mm之AlN陶瓷基板使用150 μm厚之Cu板作為Cu晶片座。晶片座部之尺寸為25 mm×17 mm,陶瓷之大小為33 mm×30 mm。 為了測定晶片溫度,使用模仿半導體晶片(晶片)之帶有溫度測定用電阻器及加熱器用電阻器之虛擬晶片(Si基板、9.25 mm見方、厚度0.2 mm)。
為了接合晶片與晶片座,於晶片座之接合之側的整個面,以成為厚度200 μm之方式塗佈漿料,並將晶片靜置、燒結於其上。 以此方式,獲得接合有晶片與晶片座之黏晶體。 關於所獲得之黏晶體,漿料之燒結體以厚度120 μm存在於晶片與晶片座之間,從而接合晶片與晶片座。 藉由使用Au接合線之打線接合對黏晶體之晶片、與引線框架之內部引線進行接線,從而獲得打線接合體
經由潤滑脂使所獲得之打線接合體與水冷散熱器接觸,從而進行散熱性試驗。 散熱性試驗係藉由向晶片(虛擬晶片)施加100 W之功率,根據晶片之電阻值計算出成為恆定狀態之溫度而進行。由該散熱性試驗之結果可知,自施加功率開始3分鐘後,晶片溫度於120℃成為恆定狀態。 彙總該結果並示於表1。再者,塗佈有漿料之區域成為藉由燒結而直接由燒結體被覆之區域,燒結前後,區域之面積無變化。
[表1]
Figure 108121450-A0304-0001
(實施例2) 準備與實施例1相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,從而獲得接合體。 關於上述漿料之塗佈面積,漿料之塗佈係以於Cu晶片座上僅覆蓋80%之區域的方式塗佈Cu漿料而進行。更具體而言,以Cu漿料之中心與Cu晶片座之中心重疊的方式,且以Cu漿料形狀與Cu晶片座形狀變得相同之方式塗佈Cu漿料。 對虛擬晶片施加相當於100 W之功率,利用晶片之電阻計算出成為恆定狀態之溫度。測定溫度為123℃。
(實施例3) 準備與實施例1相同之材料,除漿料之塗佈面積以外,進行同樣之操作塗佈漿料,從而獲得接合體。 關於上述漿料之塗佈面積,漿料之塗佈係以於Cu晶片座上僅覆蓋60%之區域的方式塗佈Cu漿料而進行。更具體而言,以Cu漿料之中心與Cu晶片座之中心重疊之方式,且以Cu漿料形狀與Cu晶片座形狀變得相同之方式塗佈Cu漿料。 對虛擬晶片施加相當於100 W之功率,利用晶片之電阻計算出成為恆定狀態之溫度。測定溫度為130℃。
(實施例4) 關於漿料之塗佈,除變更面積及厚度以外,以與實施例1相同方式進行實施例4。
(實施例5、6) 關於漿料之塗佈,除變更厚度以外,以與實施例2相同方式進行實施例5、6。
(比較例1) 準備與實施例1相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,從而獲得接合體。 關於上述漿料之塗佈面積,漿料之塗佈係以於Cu板上僅覆蓋由晶片所覆蓋之四邊形之區域的方式塗佈Cu漿料而進行。測定溫度為135℃。
(比較例2) 準備與實施例1相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,從而獲得接合體。 關於上述漿料之塗佈面積,漿料之塗佈係以於Cu晶片座上僅覆蓋40%之區域的方式塗佈Cu漿料而進行。 對虛擬晶片施加相當於100 W之功率,利用晶片之電阻計算出成為恆定狀態之溫度。測定溫度為134℃。 [產業上之可利用性]
若根據本發明,可獲得散熱特性經提高之半導體裝置。本發明係於產業上有用之發明。
1:晶片 2:燒結體 3:晶片座 4:絕緣性基板 5:銅板
圖1係表示晶片座體之結構的說明圖。

Claims (4)

  1. 一種半導體裝置,包含接合於陶瓷基板上之晶片座(die pad)、及接著於晶片座上之晶片,晶片藉由金屬粉末漿料之燒結體接著於晶片座上,金屬粉末漿料之燒結體係塗佈於晶片座表面上之金屬粉末漿料的燒結體,金屬粉末漿料之燒結體係於晶片座之表面上被覆載置有晶片之區域及未載置晶片之區域的燒結體,金屬粉末漿料之燒結體的厚度處於50~200μm之範圍,於金屬粉末漿料之燒結體中,在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積相對於載置有晶片之區域之面積之比(「在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積」/「載置有晶片之區域之面積」)的值為2.50以上。
  2. 如請求項1所述之半導體裝置,其中,金屬粉末漿料為銅粉末漿料。
  3. 如請求項1或2所述之半導體裝置,其中,「在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積」/「載置有晶片之區域之面積」之值處於2.50~5.00之範圍。
  4. 如請求項1或2所述之半導體裝置,其中,於金屬粉末漿料之燒結體中,在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積相對於形成有燒結體之側的晶片座之表面之面積的比(「在晶片座之表面上金屬粉末漿料之燒結體所被覆之面積」/「晶片座之面積」)之值處於0.40~1.00之範圍。
TW108121450A 2018-07-26 2019-06-20 半導體裝置 TWI703110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2018-140554 2018-07-26
JP2018140554A JP6712620B2 (ja) 2018-07-26 2018-07-26 半導体デバイス

Publications (2)

Publication Number Publication Date
TW202010726A TW202010726A (zh) 2020-03-16
TWI703110B true TWI703110B (zh) 2020-09-01

Family

ID=69181565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121450A TWI703110B (zh) 2018-07-26 2019-06-20 半導體裝置

Country Status (3)

Country Link
JP (1) JP6712620B2 (zh)
TW (1) TWI703110B (zh)
WO (1) WO2020021853A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498519B (en) * 2000-07-13 2002-08-11 Nippon Electric Co Semiconductor device having heat spreader attached thereto and method of manufacturing the same
TW201714256A (zh) * 2015-09-07 2017-04-16 日立化成股份有限公司 接合體及半導體裝置
TW201812931A (zh) * 2016-08-22 2018-04-01 日商千住金屬工業股份有限公司 金屬燒結接合體、及晶片接合方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039988A (ja) * 2002-07-05 2004-02-05 Shinko Electric Ind Co Ltd 素子搭載用回路基板及び電子装置
JP2007201346A (ja) * 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
JP5525335B2 (ja) * 2010-05-31 2014-06-18 株式会社日立製作所 焼結銀ペースト材料及び半導体チップ接合方法
JP6077773B2 (ja) * 2012-07-19 2017-02-08 ローム株式会社 パワーモジュール半導体装置
JP6346518B2 (ja) * 2014-07-28 2018-06-20 株式会社ノリタケカンパニーリミテド 放熱性基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498519B (en) * 2000-07-13 2002-08-11 Nippon Electric Co Semiconductor device having heat spreader attached thereto and method of manufacturing the same
TW201714256A (zh) * 2015-09-07 2017-04-16 日立化成股份有限公司 接合體及半導體裝置
TW201812931A (zh) * 2016-08-22 2018-04-01 日商千住金屬工業股份有限公司 金屬燒結接合體、及晶片接合方法

Also Published As

Publication number Publication date
JP2020017671A (ja) 2020-01-30
WO2020021853A1 (ja) 2020-01-30
JP6712620B2 (ja) 2020-06-24
TW202010726A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
US11257735B2 (en) Heat sink-equipped power module substrate and manufacturing method for heat sink-equipped power module substrate
TWI642154B (zh) 電源模組用基板及其製造方法、電源模組
KR20180107163A (ko) Ag 하지층이 형성된 금속 부재, Ag 하지층이 형성된 절연 회로 기판, 반도체 장치, 히트 싱크가 부착된 절연 회로 기판, 및 Ag 하지층이 형성된 금속 부재의 제조 방법
JP6677886B2 (ja) 半導体装置
TWI703110B (zh) 半導體裝置
JP4227610B2 (ja) 放熱基体の製造方法
JP6983119B2 (ja) 放熱板、半導体パッケージおよび半導体装置
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JPH08279569A (ja) パッケージ用セラミックスリッド
JP2019106489A (ja) 半導体デバイス
TWI701783B (zh) 半導體裝置
JP4711527B2 (ja) 接触加熱用ヒーター
JP2012064616A (ja) 高放熱型電子部品収納用パッケージ
JP3850312B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4548978B2 (ja) 半導体素子収納用パッケージ
JPH02226749A (ja) 高出力回路部品用ヒートシンク
JP2003142508A (ja) 押圧加熱ヒーター
JP3559457B2 (ja) ロウ材
JP2003188295A (ja) 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板
JP3559458B2 (ja) ロウ材
JP3222348B2 (ja) セラミックパッケージの製造方法
JP2004134703A (ja) 端子付き回路基板
JP2006041287A (ja) 電子部品収納用パッケージおよび電子装置