TWI697080B - 晶片封裝結構及其製造方法 - Google Patents

晶片封裝結構及其製造方法 Download PDF

Info

Publication number
TWI697080B
TWI697080B TW108113478A TW108113478A TWI697080B TW I697080 B TWI697080 B TW I697080B TW 108113478 A TW108113478 A TW 108113478A TW 108113478 A TW108113478 A TW 108113478A TW I697080 B TWI697080 B TW I697080B
Authority
TW
Taiwan
Prior art keywords
mold
chip
wafer
package
vias
Prior art date
Application number
TW108113478A
Other languages
English (en)
Other versions
TW202040766A (zh
Inventor
張簡上煜
徐宏欣
林南君
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108113478A priority Critical patent/TWI697080B/zh
Priority to CN201910514572.4A priority patent/CN111834325B/zh
Application granted granted Critical
Publication of TWI697080B publication Critical patent/TWI697080B/zh
Publication of TW202040766A publication Critical patent/TW202040766A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

一種晶片封裝結構，其包括第一晶片、第二晶片、第一模封體、多個第一穿模導孔、多個第二穿模導孔以及第一線路層。第二晶片堆疊於第一晶片上。第一模封體覆蓋第一晶片及第二晶片。第一穿模導孔位於第一模封體內且電性連接於第一晶片。第二穿模導孔位於第一模封體內且電性連接於第二晶片。第一線路層於第一模封體上且電性連接於第一穿模導孔及第二穿模導孔。多個第一穿模導孔之間具有第一間距。多個第二穿模導孔之間具有第二間距。第一間距大於第二間距。一種晶片封裝結構的製造方法亦被提供。

Description

晶片封裝結構及其製造方法
本發明是有關於一種電子元件及其製造方法，且特別是有關於一種晶片封裝結構及其製造方法。
在電子元件（如：面板級封裝（Panel Level Packaging，PLP）或晶圓級封裝（Wafer Level Packaging，WLP））的製程中，用於微影蝕刻（photolithography）的光罩價格昂貴。
本發明提供一種晶片封裝結構及其製造方法，其製造方法較為簡單且成本較為低廉。
本發明的晶片封裝結構包括第一晶片、第二晶片、第一模封體、多個第一穿模導孔、多個第二穿模導孔以及第一線路層。第二晶片堆疊於第一晶片上。第一模封體覆蓋第一晶片及第二晶片。第一穿模導孔位於第一模封體內且電性連接於第一晶片。第二穿模導孔位於第一模封體內且電性連接於第二晶片。第一線路層於第一模封體上且電性連接於第一穿模導孔及第二穿模導孔。多個第一穿模導孔之間具有第一間距。多個第二穿模導孔之間具有第二間距。第一間距大於第二間距。
本發明的晶片封裝結構的製造方法包括以下步驟。提供載板。配置第一晶片於載板上。配置第二晶片於第一晶片上。形成第一模封體於載板上，且第一模封體覆蓋第一晶片及第二晶片。形成多個第一穿模導孔於第一模封體內，且多個第一穿模導孔電性連接於第一晶片。形成多個第二穿模導孔於第一模封體內，且多個第二穿模導孔電性連接於第二晶片。形成第一線路層於第一模封體上，且第一線路層電性連接於多個第一穿模導孔及多個第二穿模導孔。於形成第一線路層之後，移除載板。
基於上述，在晶片封裝結構中，晶片與線路層之間是經由模封體而彼此分隔，且晶片與線路層之間是經由穿模導孔而彼此電性連接。因此，晶片封裝結構的製造方法較為簡單且成本較為低廉。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層、元件或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之層、元件或區域，以下段落將不再一一贅述。
圖1A至圖1J繪示本發明的一實施例的一種晶片封裝結構的部分製造方法的側視示意圖。圖2A及圖2B繪示本發明的一實施例的一種晶片封裝結構的部分製造方法的部分上視示意圖。圖2A可以是圖1A的結構中的部分上視示意圖。圖2B可以是圖1E的結構中的部分上視示意圖。另外，為求清楚表示，於圖1A至圖1J及圖2A及圖2B中省略繪示了部分的膜層或構件。舉例而言，於圖2B中省略繪示了第一線路層145。
請參照圖1A及圖2A，提供載板10。載板10可以由玻璃、晶圓基板、金屬或其他適宜的材料所製成，只要前述的材料能夠於後續的製程中，承載形成於其上的結構或構件。
在本實施例中，載板10上可以具有離型層11。離型層11可以為光熱轉換（light to heat conversion，LTHC）黏著層，但本發明不限於此。
請繼續參照圖1A及圖2A，配置第一晶片110於載板10上。第一晶片110可以具有第一主動面110a、相對於第一主動面110a的第一背面110b以及連接於第一主動面110a及第一背面110b的第一側壁110s。第一晶片110可以包括保護層（passivation layer）112及多個第一連接墊111。保護層112位於第一主動面110a上，且保護層112暴露出第一連接墊111。
請繼續參照圖1A及圖2A，配置第二晶片120於第一晶片110上。第二晶片120可以具有第二主動面120a、相對於第二主動面120a的第二背面120b以及連接於第二主動面120a及第二背面120b的第二側壁120s。第二晶片120可以包括保護層122及多個第二連接墊121。保護層122位於第二主動面120a上，且保護層122暴露出第二連接墊121。並且，在將第二晶片120配置於第一晶片110上後，第一晶片110的第一連接墊111不重疊於第二晶片120。
在本實施例中，第一晶片110的尺寸大於第二晶片120的尺寸，但本發明不限於此。在一未繪示的實施例中，第一晶片110的尺寸可以等於第二晶片120的尺寸，且第一晶片110與第二晶片120可以交錯堆疊。舉例而言，第二晶片120可以是以旋轉90度的方式堆疊於第一晶片110上。如此一來，於一側視方向（如：圖1A所繪示的方向）上，第一晶片110的截面積可以不同於第二晶片120的截面積。
第一晶片110與第二晶片120之間可以是同質的（homogeneous）晶片也可以是異質的（heterogeneous）晶片，於本發明並不加以限制。舉例而言，第一晶片110與第二晶片120可以皆是相同或相似的邏輯晶片。又舉例而言，第一晶片110與第二晶片120的其中之一可以是邏輯晶片，而第一晶片110與第二晶片120的其中另一可以是記憶體晶片。
在本實施例中，相鄰的第一連接墊111之間具有第一間距P1，相鄰的第二連接墊121之間具有第二間距P2，且第一間距P1大於第二間距P2，但本發明不限於此。如此一來，在後續的步驟中，可以提升製程容錯度（process windows）。
在本實施例中，第一晶片110與第二晶片120之間可以具有黏著層12。黏著層12例如是晶粒黏著膜（die attached film，DAF），但本發明不限於此。
值得注意的是，本發明並未限定將第一晶片110配置於載板10上以及將第二晶片120配置於第一晶片110上的順序。在一實施例中，可以先將第一晶片110配置於載板10上之後，再將第二晶片120配置於位於載板10上的第一晶片110上。在另一實施例中，可以先將第二晶片120配置於第一晶片110上之後，再將具有堆疊型態（stacked type）的第一晶片110及第二晶片120配置載板10上。
請參照圖1B，形成第一模封體130於載板10上，且第一模封體130覆蓋第一晶片110及第二晶片120。
舉例而言，第一模封體130例如是經由模塑製程（molding process）或其他適宜的方法將未固化的有機聚合物（如：模塑化合物（molding compound））形成於載板10上。然後，使未固化的有機聚合物固化，而可以形成第一模封體130。
在本實施例中，第一模封體130覆蓋第一晶片110的第一主動面110a及第一側壁110s，且第一模封體130覆蓋第二晶片120的第二主動面120a及第二側壁120s。換句話說，於此步驟中，第一晶片110及第二晶片120並不會露出來，且第一晶片110及第二晶片120可以經由載板10上的第一模封體130而固定。
請參照圖1C，以鑽孔方式於第一模封體130內形成多個第一穿模開口131及多個第二穿模開口132。相較於微影蝕刻（photolithography）的方式，經由鑽孔方式來形成穿模開口（如：第一穿模開口131及第二穿模開口132）在製程上較為簡單且成本較為低廉。另外，本發明並未限定第一穿模開口131以及第二穿模開口132的形成順序。
在本實施例中，第一穿模開口131暴露出第一晶片110的對應的第一連接墊111，且第二穿模開口132暴露出第二晶片120的對應的第二連接墊121。也就是說，相較於機械鑽孔的方式，經由雷射鑽孔的方式可以降低對第一晶片110的第一連接墊111及第二晶片120的第二連接墊121造成損壞的可能。
請參照圖1D，在本實施例中，可以對第一模封體130進行電漿處理（plasma treatment）。電漿處理可以是以離子電漿13對第一模封體130的表面（如：第一模封體130的頂面130a、第一穿模開口131的第一內壁131s及/或第二穿模開口132的第二內壁132s）進行表面改質（surface modification）或表面粗化（surface roughening），以可以提升第一模封體130與後續形成於第一模封體130內的膜層（如：第一穿模導孔141及第二穿模導孔142，繪示於圖1E）或上的膜層（如：第一線路層145，繪示於圖1E）之間的接著力，而可以降低形成於第一模封體130內或上的膜層剝離（peeling）的可能。另外一方面，對第一穿模開口131及第二穿模開口132進行電漿處理也可以減少於第一穿模開口131及第二穿模開口132內可能留存的膠渣（smear），而可以提升後續形成於第一模封體130內的導電膜層（如：第一穿模導孔141及第二穿模導孔142，繪示於圖1E）與晶片的連接墊（如：第一晶片110的第一連接墊111及/或第二晶片120的第二連接墊121）之間的導電性。
請參照圖1E，於第一穿模開口131內形成第一穿模導孔141，於第二穿模開口132內形成第二穿模導孔142，於第一模封體130上形成第一線路層145，且第一線路層145電性連接於多個第一穿模導孔141及多個第二穿模導孔142。
舉例而言，可以經由沉積製程及/或電鍍製程等其他適宜的製程在第一模封體130上形成導電物質。並且，導電物質可以進一步填入第一穿模開口131及第二穿模開口132內，以形成電性連接於第一連接墊111的第一穿模導孔141以及電性連接於第二連接墊121的第二穿模導孔142。隨後，可以經由例如微影及蝕刻製程以對覆蓋於第一模封體130的表面上的導電物質進行圖案化，以形成第一線路層145。另外，基於導電性的考量，前述的導電物質可以包含金屬，但本發明不限於此。前述的導電物質可以是單層結構或是多層結構，多層結構例如包括種晶層（seed layer）及電鍍層，但本發明並不以此為限。
請參照圖1E及圖2B，於上視狀態下，第一穿模導孔141的配置方式可以類似於第一連接墊111的配置方式，且第二穿模導孔142的配置方式可以類似於第二連接墊121的配置方式。也就是說，相鄰的第一穿模導孔141之間（以各個第一穿模導孔141的中心為基準）可以具有第一間距P1，相鄰的第二穿模導孔142之間（以各個第二穿模導孔142的中心為基準）可以具有第二間距P2，且第一間距P1大於第二間距P2。
請繼續參照圖1E及圖2B，第一穿模導孔141的外形（shape）基本上可以對應於第一穿模開口131，且第二穿模導孔142的外形基本上可以對應於第二穿模開口132。也就是說，第一穿模導孔141具有遠離第一晶片110的第一頂端141a與接近第一晶片110的第一底端141b，第二穿模導孔142具有遠離第二晶片120的第二頂端142a與接近第二晶片120的第二底端142b，第一頂端141a具有第一孔徑141d，第二頂端142a具有第二孔徑142d，且第一孔徑141d基本上可以大於第二孔徑142d，但本發明不限於此。在一未繪示的實施例中，第一孔徑（類似於前述的第一孔徑141d）基本上可以等於第二孔徑（類似於前述的第二孔徑142d）。
請參照圖1F，在本實施例中，於形成第一線路層145後，可以形成第二模封體150於第一模封體130上，且第二模封體150覆蓋第一線路層145。
在一實施例中，第二模封體150的材質或形成方式可以相同或相似於第一模封體130，但本發明不限於此。在另一實施例中，第二模封體150的材質可以包括有機聚合物，且可以經由層壓製程（lamination process）、塗佈製程或其他適宜的方式所形成。
請參照圖1G，在本實施例中，可以經由鑽孔方式於第二模封體150內形成多個第三穿模開口151，且多個第三穿模開口151暴露出第一線路層145。第三穿模開口151的形成方式可以相同或相似於第一穿模開口131或第二穿模開口132，故於此不加以贅述。
請繼續參照圖1G，在本實施例中，可以經由離子電漿14對第二模封體150的表面（如：第二模封體150的頂面150a及/或第三穿模開口151的第三內壁151s）進行電漿處理，但本發明不限於此。
請參照圖1H，在本實施例中，於多個第三穿模開口151內形成多個第三穿模導孔161，於第二模封體150上形成第二線路層165，多個第三穿模導孔161電性連接於第一線路層145，且第二線路層165電性連接於多個第三穿模導孔161。
第三穿模導孔161的形成方式可以相同或相似於第一穿模導孔141或第二穿模導孔142，且第二線路層165的形成方式可以相同或相似於第一線路層145，故於此不加以贅述。
在一未繪示的實施例中，形成第二模封體150、形成多個第三穿模開口151、形成第三穿模導孔161及第二線路層165的步驟可以依序重覆多次。
請參照圖1I，在本實施例中，於形成第二線路層165後，可以形成第三模封體170於第二模封體150上，且第三模封體170覆蓋第二線路層165。第三模封體170的材質或形成方式可以相同或相似於第二模封體150，故於此不加以贅述。
請繼續參照圖1I，在本實施例中，可以於第三模封體170內形成多個第四穿模導孔181，於第三模封體170上形成第三線路層185，多個第四穿模導孔181電性連接於第二線路層165，且第三線路層185電性連接於多個第四穿模導孔181。第四穿模導孔181的形成方式可以相同或相似於第三穿模導孔161，且第三線路層185的形成方式可以相同或相似於第二線路層165，故於此不加以贅述。
請參照圖1J，於完成前述的步驟之後（如：形成第一線路層145之後，或是形成第一線路層145及第二線路層165（若有）之後，或是形成第一線路層145、第二線路層165（若有）及第三線路層185（若有）之後），可以移除載板10。如此一來，第一模封體130可以暴露出第一晶片110的第一背面110b。
請繼續參照圖1J，在本實施例中，可以於第三穿模導孔161及第三線路上配置多個導電端子190。導電端子190可以是導電柱（conductive pillar）、焊球（solder ball）、導電凸塊（conductive bump）或具有其他形式或形狀的導電結構。導電端子190可以經由電鍍、沉積、置球（ball placement）、迴焊（reflow）及/或其他適宜的製程來形成。
在一實施例中，位於導電端子190與第三模封體170之間的第四穿模導孔181及第三線路層185可以被稱為凸塊底金屬（under-ball metallurgy，UBM）。
請繼續參照圖1J，在本實施例中，可以經由切割製程（dicing process）或切單製程（singulation process），以切穿第一模封體130、第二模封體150（若有）及/或第三模封體170（若有），而構成多個晶片封裝結構100。
值得注意的是，本發明並未限定移除載板10、配置多個導電端子190（若有）以及切割製程或切單製程（若有）的順序。
經過上述步驟後即可大致上完成本實施例的晶片封裝結構100的製作。
請參照圖1J，晶片封裝結構100包括第一晶片110、第二晶片120、第一模封體130、多個第一穿模導孔141、多個第二穿模導孔142以及第一線路層145。第二晶片120堆疊於第一晶片110上。第一模封體130覆蓋第一晶片110及第二晶片120。第一穿模導孔141位於第一模封體130內且電性連接於第一晶片110。第二穿模導孔142位於第一模封體130內且電性連接於第二晶片120。第一線路層145於第一模封體130上且電性連接於第一穿模導孔141及第二穿模導孔142。多個第一穿模導孔141之間具有第一間距P1（繪示於圖2B）。多個第二穿模導孔142之間具有第二間距P2（繪示於圖2B）。第一間距P1大於第二間距P2。
在本實施例中，第一模封體130覆蓋第一晶片110的第一主動面110a及第一側壁110s以及第二晶片120的第二主動面120a及第二側壁120s。
在本實施例中，第一模封體130暴露出第一晶片110的第一背面110b。如此一來，在晶片封裝結構100運作時，可以提升散熱能力。
在本實施例中，第一穿模導孔141可以經由將第一模封體130鑽孔後再填入導電物質所形成。如此一來，可以使第一穿模導孔141具有較大的高寬比（即，第一高度141h除以第一孔徑141d後的比值），而可以適於堆疊型態的晶片封裝件。在一實施例中，第一穿模導孔141的高寬比（aspect ratio）可以大於2，但本發明不限於此。
在本實施例中，第一穿模導孔141的第一高度141h大於第二穿模導孔142的第二高度142h，且第一穿模導孔141的第一孔徑141d（繪示於圖2B）大於第二穿模導孔142的第二孔徑142d（繪示於圖2B）。
在本實施例中，晶片封裝結構100可以更包括第二模封體150、多個第三穿模導孔161以及第二線路層165。第二模封體150，位於第一模封體130上且覆蓋第一線路層145。第三穿模導孔161，位於第二模封體150內且電性連接於第一線路層145。第二線路層165，位於第二模封體150上且電性連接於多個第三穿模導孔161。第二模封體150的材質包括有機聚合物。
綜上所述，在本發明的晶片封裝結構中，晶片與線路層之間是經由模封體而彼此分隔，且晶片與線路層之間是經由穿模導孔而彼此電性連接。因此，晶片封裝結構的製造方法較為簡單且成本較為低廉。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:晶片封裝結構 110:第一晶片 111:第一連接墊 112:保護層 110a:第一主動面 110b:第一背面 110s:第一側壁 120:第二晶片 121:第二連接墊 122:保護層 120a:第二主動面 120b:第二背面 120s:第二側壁 130:第一模封體 130a:頂面 131:第一穿模開口 131s:第一內壁 132:第二穿模開口 132s:第二內壁 141:第一穿模導孔 141a:第一頂端 141b:第一底端 141d:第一孔徑 141h:第一高度 142:第二穿模導孔 142a:第二頂端 142b:第二底端 142d:第二孔徑 142h:第二高度 145:第一線路層 150:第二模封體 150a:頂面 151:第三穿模開口 151s:第三內壁 161:第三穿模導孔 165:第二線路層 170:第三模封體 181:第四穿模導孔 185:第三線路層 190:導電端子 10:載板 11:離型層 12:黏著層 13、14:離子電漿 P1:第一間距 P2:第二間距
圖1A至圖1J繪示本發明的一實施例的一種晶片封裝結構的部分製造方法的側視示意圖。 圖2A及圖2B繪示本發明的一實施例的一種晶片封裝結構的部分製造方法的部分上視示意圖。
100:晶片封裝結構
110:第一晶片
111:第一連接墊
110a:第一主動面
110s:第一側壁
110b:第一背面
120:第二晶片
121:第二連接墊
120a:第二主動面
120s:第二側壁
120b:第二背面
130:第一模封體
141:第一穿模導孔
141h:第一高度
142:第二穿模導孔
142h:第二高度
145:第一線路層
150:第二模封體
161:第三穿模導孔
165:第二線路層
170:第三模封體
181:第四穿模導孔
185:第三線路層
190:導電端子

Claims (8)

  1. 一種晶片封裝結構，包括：第一晶片；第二晶片，堆疊於所述第一晶片上；第一模封體，覆蓋所述第一晶片及所述第二晶片；多個第一穿模導孔，位於所述第一模封體內且電性連接於所述第一晶片，其中各個所述多個第一穿模導孔具有彼此相對的第一頂端與第一底端，所述第一頂端較所述第一底端遠離所述第一晶片，所述第一頂端具有第一孔徑；多個第二穿模導孔，位於所述第一模封體內且電性連接於所述第二晶片，其中各個所述多個第二穿模導孔具有彼此相對的第二頂端與第二底端，所述第二頂端較所述第二底端遠離所述第二晶片，所述第二頂端具有第二孔徑；且所述第一孔徑大於所述第二孔徑；以及第一線路層，於所述第一模封體上且電性連接於所述多個第一穿模導孔及所述多個第二穿模導孔，其中：所述多個第一穿模導孔之間具有第一間距；所述多個第二穿模導孔之間具有第二間距；且所述第一間距大於所述第二間距。
  2. 如申請專利範圍第1項所述的晶片封裝結構，其中：所述第一模封體覆蓋所述第一晶片的主動面及側壁；且所述第一模封體覆蓋所述第二晶片的主動面及側壁。
  3. 如申請專利範圍第1項所述的晶片封裝結構，其中所述第一模封體暴露出所述第一晶片的背面。
  4. 如申請專利範圍第1項所述的晶片封裝結構，其中所述多個第一穿模導孔的高寬比大於2。
  5. 如申請專利範圍第1項所述的晶片封裝結構，更包括：第二模封體，位於所述第一模封體上且覆蓋所述第一線路層；多個第三穿模導孔，位於所述第二模封體內且電性連接於所述第一線路層；以及第二線路層，位於所述第二模封體上且電性連接於所述多個第三穿模導孔，其中：所述第二模封體的材質包括有機聚合物。
  6. 一種晶片封裝結構的製造方法，包括：提供載板；配置第一晶片於所述載板上；配置第二晶片於所述第一晶片上；形成第一模封體於所述載板上，且所述第一模封體覆蓋所述第一晶片及所述第二晶片；形成多個第一穿模導孔於所述第一模封體內，且所述多個第一穿模導孔電性連接於所述第一晶片；形成多個第二穿模導孔於所述第一模封體內，且所述多個第 二穿模導孔電性連接於所述第二晶片，其中所述第一模封體的材質包括有機聚合物，且形成所述多個第一穿模導孔及所述多個第二穿模導孔的步驟包括：以鑽孔方式於所述第一模封體內形成多個第一穿模開口，且所述多個第一穿模開口暴露出所述第一晶片；以鑽孔方式於所述第一模封體內形成多個第二穿模開口，且所述多個第二穿模開口暴露出所述第二晶片；對所述多個第一穿模開口及所述多個第二穿模開口進行電漿處理；於所述多個第一穿模開口內形成所述多個第一穿模導孔；以及於所述多個第二穿模開口內形成所述多個第二穿模導孔；形成第一線路層於所述第一模封體上，且所述第一線路層電性連接於所述多個第一穿模導孔及所述多個第二穿模導孔；以及於形成所述第一線路層之後，移除所述載板。
  7. 如申請專利範圍第6項所述的晶片封裝結構的製造方法，更包括：形成第二模封體於所述第一模封體上，且所述第二模封體覆蓋所述第一線路層；形成多個第三穿模導孔於所述第二模封體內，且所述多個第三穿模導孔電性連接於所述第一線路層；以及形成第二線路層於所述第二模封體上，且所述第二線路層電 性連接於所述多個第三穿模導孔，其中：移除所述載板的步驟為在形成所述第二線路層之後。
  8. 如申請專利範圍第7項所述的晶片封裝結構的製造方法，其中所述第二模封體的材質包括有機聚合物，且形成所述多個第三穿模導孔的步驟包括：以鑽孔方式於所述第二模封體內形成多個第三穿模開口，且所述多個第三穿模開口暴露出所述第一線路層；對所述多個第三穿模開口進行電漿處理；以及於所述多個第三穿模開口內形成所述多個第三穿模導孔。
TW108113478A 2019-04-17 2019-04-17 晶片封裝結構及其製造方法 TWI697080B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108113478A TWI697080B (zh) 2019-04-17 2019-04-17 晶片封裝結構及其製造方法
CN201910514572.4A CN111834325B (zh) 2019-04-17 2019-06-14 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108113478A TWI697080B (zh) 2019-04-17 2019-04-17 晶片封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI697080B true TWI697080B (zh) 2020-06-21
TW202040766A TW202040766A (zh) 2020-11-01

Family

ID=72176479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108113478A TWI697080B (zh) 2019-04-17 2019-04-17 晶片封裝結構及其製造方法

Country Status (2)

Country Link
CN (1) CN111834325B (zh)
TW (1) TWI697080B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201737447A (zh) * 2016-04-15 2017-10-16 台灣積體電路製造股份有限公司 以晶粒接合至經形成重佈線的三維積體電路封裝及其形成方法
TW201737432A (zh) * 2016-01-19 2017-10-16 台灣積體電路製造股份有限公司 半導體裝置
TW201839941A (zh) * 2017-04-17 2018-11-01 力成科技股份有限公司 半導體封裝結構及其製造方法
TW201916296A (zh) * 2017-09-18 2019-04-16 台灣積體電路製造股份有限公司 積體電路組件及具有所述積體電路組件的封裝結構

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578483B (zh) * 2016-01-11 2017-04-11 美光科技公司 包含不同尺寸的封裝穿孔的封裝上封裝構件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201737432A (zh) * 2016-01-19 2017-10-16 台灣積體電路製造股份有限公司 半導體裝置
TW201737447A (zh) * 2016-04-15 2017-10-16 台灣積體電路製造股份有限公司 以晶粒接合至經形成重佈線的三維積體電路封裝及其形成方法
TW201839941A (zh) * 2017-04-17 2018-11-01 力成科技股份有限公司 半導體封裝結構及其製造方法
TW201916296A (zh) * 2017-09-18 2019-04-16 台灣積體電路製造股份有限公司 積體電路組件及具有所述積體電路組件的封裝結構

Also Published As

Publication number Publication date
CN111834325B (zh) 2022-05-31
TW202040766A (zh) 2020-11-01
CN111834325A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
TWI708344B (zh) 重佈線路結構、扇出型積體電路封裝及電性連接於至少一導體的重佈線路結構的製造方法
TWI649845B (zh) 半導體封裝結構及其製造方法
US10964594B2 (en) Methods of packaging semiconductor devices including placing semiconductor devices into die caves
TWI747127B (zh) 晶片封裝結構及其製造方法
TWI688068B (zh) 整合扇出型封裝及其製造方法
TWI500091B (zh) 封裝一半導體裝置之方法及封裝裝置
KR101816852B1 (ko) 디바이스, 패키지 구조물, 및 그 형성 방법
TWI495064B (zh) 晶圓級半導體封裝件及其製造方法
US9686870B2 (en) Method of forming a microelectronic device package
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
TW201742203A (zh) 整合扇出型封裝及其製造方法
TWI665775B (zh) 封裝結構及晶片結構
US9666536B2 (en) Package structure and fabrication method thereof
TW201804530A (zh) 封裝結構及其製造方法
US9589841B2 (en) Electronic package and fabrication method thereof
TWI710083B (zh) 重配置線路結構、整合扇出型封裝體、金屬特徵及封裝體的製造方法
TWI616958B (zh) 具有空腔之聚合物系半導體結構
TWI728924B (zh) 封裝結構及其製造方法
TWI716852B (zh) 積體扇出型封裝及其製造方法
TW201803054A (zh) 整合扇出型封裝及其製造方法
TWI587464B (zh) 封裝結構及其製造方法
US10867947B2 (en) Semiconductor packages and methods of manufacturing the same
KR101649404B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20220042705A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TWI697080B (zh) 晶片封裝結構及其製造方法