TWI686815B - 高效資料移動的方法以及揮發性記憶體裝置 - Google Patents
高效資料移動的方法以及揮發性記憶體裝置 Download PDFInfo
- Publication number
- TWI686815B TWI686815B TW107145591A TW107145591A TWI686815B TW I686815 B TWI686815 B TW I686815B TW 107145591 A TW107145591 A TW 107145591A TW 107145591 A TW107145591 A TW 107145591A TW I686815 B TWI686815 B TW I686815B
- Authority
- TW
- Taiwan
- Prior art keywords
- backup
- block
- data
- memory device
- volatile memory
- Prior art date
Links
Images
Abstract
本發明提出一種高效資料移動的方法以及揮發性記憶體裝置。揮發性記憶體裝置包括:多個子陣列,被配置為訪問資料,其中多個子陣列中的每一個彼此電耦合。列控制,被配置為控制多個子陣列中的每一個的列。行控制,被配置為控制多個子陣列中的每一個的行。多個感測放大器,適於在資料訪問操作期間,週期性地致能多個子陣列中的每一個。多個子字元驅動器,適於與多個子陣列相鄰並且向多個子陣列中相應的字元線提供驅動信號。揮發性記憶體裝置在預定方塊中執行資料移動操作,並確定預定方塊中的奇數資料和偶數資料。揮發性記憶體裝置通過列控制致能動態記憶體陣列中的第一備份方塊和第二備份方塊,並將奇數資料和偶數資料同時備份到第一備份方塊和第二備份方塊中。
Description
本發明涉及一種揮發性記憶體裝置,更具體地涉及一種揮發性記憶體裝置和一種用於高效大容量資料移動的方法,該方法用於揮發性記憶體裝置中的備份操作。
如今,在人工智慧(artificial intelligence,AI)及機器學習應用中,揮發性記憶體裝置被廣泛使用。對於那些應用,大量(大容量)資料需要在引腳限制(pin-limited)通道中的揮發性記憶體裝置之間傳遞,特別是對於加速器應用情況,高效大容量資料移動在揮發性記憶體裝置內是非常關鍵的。為了滿足揮發性記憶體裝置中大容量資料移動的市場需求,需要設計具有高效大容量資料移動的揮發性記憶體裝置,並進行高速資料移動。
已經提出了幾種用於具有高速的高效大容量資料移動的架構。例如,列克隆(row clone)和低成本互連子陣列(low cost inter linked subarray,LISA),然而,列克隆方法的效能受到限制,其雖可以實現快速資料移動,但該方法在資料移動在一個揮發記憶體裝置的同一子陣列內時受到限制。為了克服相同子陣列內有限資料移動的不足,已經通過將記憶體單元劃分為多個子陣列並且每個子陣列通過寬位元線介面連接來提出互連子陣列,不同子陣列中的列與揮發性記憶體裝置內的窄64位元資料匯流排連接。然而,那些常規技術執行高效大容量資料移動,但是導致長延遲和高功耗。另外,在同一記憶體單元內連接子陣列的寬資料路徑不可用。為了克服此問題,需要額外的電路以及更多的操作時間,而導致資料移動變慢。此外,通過採用附加電路,晶片尺寸亦增加,並且製程難度大。
本發明提供了揮發性記憶體裝置和用於高效大容量資料移動的方法,該方法用於揮發性記憶體裝置中的備份操作。本發明的揮發性記憶體裝置具有多個子陣列,被配置為訪問資料,多個子陣列中的每一個彼此電耦合。列控制,被配置為控制多個子陣列中的每一個的列。行控制,被配置為控制多個子陣列中的每一個的行。多個感測放大器,適於在資料訪問操作期間,週期性地致能多個子陣列中的每一個。多個子字元驅動器,適於與多個子陣列相鄰且向多個子陣列中相應的字元線提供驅動信號。揮發性記憶體裝置在預定方塊中執行資料移動操作,並確定在預定方塊中的奇數資料和偶數資料。揮發性記憶體裝置通過列控制致能動態記憶體陣列中的第一備份方塊和第二備份方塊,並將奇數資料和偶數資料同時備份到第一備份方塊和第二備份方塊中。
在本發明的一實施例中,揮發性記憶體裝置通過激活命令確定動態記憶體陣列中的第一備份方塊和第二備份方塊。
在本發明的一實施例中,激活命令包括預定方塊的地址位置、第一備份方塊的地址位置和第二備份方塊的地址位置。
在本發明的一實施例中,揮發性記憶體裝置在所述動態記憶體陣列中自定義第一備份方塊和第二備份方塊。
在本發明的一實施例中,揮發性記憶體裝置通過激活命令確定在預定方塊中執行資料移動操作。
在本發明的一實施例中,揮發性記憶體裝置通過自刷新操作確定在預定方塊中執行資料移動操作。
在本發明的一實施例中,在自刷新操作期間,通過模型存儲庫備份或即時備份來選擇使用備份或不使用備份來確定資料移動操作。
本發明的在具有動態記憶體陣列的揮發性記憶體裝置中高效資料移動的方法包括通過激活命令確定揮發性記憶體裝置中的備份陣列和正常陣列。通過激活命令確定正常操作和備份操作。執行備份操作的步驟包括在預定方塊中執行資料移動操作。確定預定方塊中的奇數資料和偶數資料。週期地致能預定方塊的感測放大器。在致能感測放大器之後,通過列控制在動態記憶體陣列中致能第一備份方塊和第二備份方塊,並將奇數資料和偶數資料同時備份到第一備份方塊和第二備份方塊中。
在本發明的實施例中,該方法可以在揮發性記憶體裝置中執行專用資料移動。除了資料移動之外,通過將資料分成奇數資料和偶數資料,在相同的時間在不同位置執行隱藏備份到第一資料備份方塊和第二資料備份方塊。因此,不需要寬資料路徑來傳輸大容量資料。此外,通過在大容量資料移動操作期間執行隱藏備份操作,通過與刷新功能共享備份操作,大大降低了功耗。
為使上述內容更易於理解,下面將詳細描述附圖的若干實施例。
圖1示出了根據本公開的示例性實施例的揮發性記憶體裝置中的記憶庫的方塊圖。參考圖1所示,揮發性記憶體裝置100包括多個記憶庫110。多個記憶庫110中的每一個被分成多個子陣列150。記憶庫110中的子陣列的數量是基於揮發性記憶體裝置100的密度來確定的。揮發性記憶體裝置100可以是任何類型的記憶體裝置,例如動態隨機存取記憶體(dynamic random-access memory,DRAM)、靜態隨機存取記憶體(static random-access memory,SRAM)。彼此電連接的多個記憶庫110(也稱為記憶體組)被配置為儲存資料。例如,揮發性記憶體裝置100被分成多個記憶體單元,通常為8到64個記憶體組。每個記憶體組進一步細分為多個子陣列16X8Kb、64X8Kb、512X8Kb,但是本發明不限於此。每個記憶體組的多個子陣列150耦合到相應的子字元驅動器SWD 151和感測放大器SA 152。子字元驅動器SWD 151被提供相應的子字元線。子字元驅動器151鄰近子陣列的兩側佈置以驅動相應的子陣列150。由內部資料匯流排內部連接的多個子陣列150被配置為執行記憶體單元之間的資料移動。
揮發性記憶體裝置100還包括列控制125、列地址解碼器120、行控制135、行地址解碼器130。列控制125和行控制135從地址暫存器接收控制信號,以訪問相應列資料和行資料中的資料。本規範中的訪問資料是指沒有讀/寫操作的備份資料。通過以下命令信號訪問資料,例如「SELF-REFRESH」、「BACKUP」。然而,本發明中的記憶體命令信號不限於特定的命令操作。基於來自地址暫存器的命令來訪問資料,列控制125向列地址解碼器120提供控制信號。列地址解碼器120選擇記憶庫110的一列。類似地,行地址解碼器130選擇來自行控制135的行控制信號對應的行資料。感測放大器SA 152適於在資料移動(備份)操作期間週期性地致能/失能多個子陣列中的每一個。刷新計數器(在圖中未詳述)被配置為在記憶庫中執行刷新操作。此外,刷新計數器還在沒有任何激活命令的情況下執行「自刷新(self-refresh)」或「自動刷新(auto refresh)」記憶體單元。然而,本發明中的刷新計數器不限於此。
揮發性記憶體裝置100被配置為根據用戶的請求在記憶體單元中執行資料移動(備份)操作。在資料移動(備份)操作期間,揮發性記憶體裝置在定義的記憶體方塊中執行資料移動操作。在本發明的示例性實施例中,對指定的記憶庫執行資料移動操作被確定為預定方塊,但是通過致能感測放大器SA 152和子字元驅動器SWD 151到相應的子陣列150,預定方塊可以是一個或多個,其需要同時執行資料移動操作並在同一時間在不同的地址位置備份資料,這將在下面詳述。
圖2示出了揮發性記憶體裝置的常規列控制的方塊圖。參考圖2所示,列控制210是如圖1中詳細描述的列控制125,因此這裡省略了對列控制操作的詳細描述。在常規的揮發性記憶體裝置200中,列控制從地址暫存器接收記憶體組激活信號和列地址信號以訪問資料。響應於記憶體組激活信號和列地址信號,列控制210向字元線WL致能(通過子字元驅動器SWD)、感測放大器SA致能、位元線BL致能提供致能信號以及列地址以訪問相應子陣列中的資料。在常規方法中,訪問資料指的是讀/寫操作。通過這種架構,可以通過來自揮發性記憶體裝置的地址暫存器的記憶體組激活信號和列地址信號來訪問相應列中的資料。由於常規的揮發性記憶體裝置在相應的記憶體組中執行讀/寫操作,並且通過使用子陣列之間的寬資料路徑限制了揮發性記憶體裝置中的資料移動操作,因此導致長延遲和高記憶體消耗。
圖3示出了根據本公開的示例性實施例的揮發性記憶體裝置的列控制的方塊圖。參考圖3所示,列控制310類似於圖1中詳述的列控制125。參考如上詳述的常規列控制210,本發明的示例性實施例中的列控制310接收記憶體組激活信號和列地址信號以在相應的子陣列中執行訪問資料。示例性實施例中的訪問資料是指沒有讀/寫操作的備份資料。記憶庫110的子陣列150被確定為在揮發性記憶體裝置300中的正常陣列及備份陣列。另外,從圖2中詳述的正常操作,揮發性記憶體裝置通過激活命令執行資料移動(隱藏備份資料)。在一些其他實施例中,在沒有激活命令的情況下執行備份操作,DRAM自身中的控制器定義備份操作,然而本公開中的啟動備份操作不限於此。下面詳細說明正常操作和備份操作的操作順序。除了記憶體組激活信號和列地址信號被提供到列控制之外,對應於記憶體組激活的延遲信號被提供給列控制以執行備份操作,下面詳述備份操作的詳細操作。
在備份操作期間,列控制310接收記憶體組激活信號以致能子陣列而執行資料移動操作,並接收列地址信號以定位子陣列的列地址以執行資料移動操作。除了記憶體體組激活信號之外,列控制310還接收具有由延時電路320產生的延遲的致能信號。延時電路320具有N個反相器電路,其中N被選擇為實數正數(例如,N=1、2、3、4 ......)。在一些實施例中,延時電路320也可以通過使用電阻器和電容器(RC延遲)或邏輯電路來實現。然而,本公開中的延時電路320不限於此。在從地址暫存器接收命令以訪問資料之後,列控制310向對應子陣列列地址(記憶體組)的正常陣列WL致能(正常陣列)、SA致能(正常陣列)、BL(正常陣列)致能、備份陣列WL致能(備份陣列)、SA致能(備份陣列)、BL致能(備份陣列)提供致能信號,以便在同一時間執行正常操作和備份操作,從而在備份操作期間以較少的功耗實現高效資料移動操作。將記憶體單元細分為正常陣列和備份陣列的詳細操作詳述如下。通過這種方法,可以實現資料移動操作期間的低功耗和隱藏備份,而無需為備份操作添加額外的硬體。
圖4示出了根據本公開示例性實施例的揮發性記憶體裝置的大容量資料移動操作序列圖。參考圖1所示,揮發性記憶體裝置100的示意圖是類似的。在資料移動(備份)操作期間,揮發性記憶體裝置400確定預定方塊410中的奇數資料和偶數資料。對於示例性實施例中的示例,預定方塊410被細分為4列,其對應地耦合到字元線WL,表示為WL(i)、WL(j)、WL(k)、WL(l)。類似地,每行中的資料耦合到相應的感測放大器SA。當致能資料移動(備份)操作時,揮發性記憶體裝置確定預定方塊410中的奇數資料和偶數資料,其中奇數資料被確定為奇數行中的資料(例如,行1、3、5、7 ......)。類似地,偶數資料由控制器通過選擇偶數行中的資料來確定(例如,行2、4、6、8 ......)。在一些其他實施例中,揮發性記憶體裝置400的控制器可以在預定方塊410中確定奇數資料和偶數資料,然而本公開中確定預定方塊410中的奇數資料和偶數資料的方式不限於此。
在預定方塊410中確定奇數資料和偶數資料之後,控制器致能第一備份方塊420和第二備份方塊430,其中第一備份方塊420和第二備份方塊430被定義為在資料移動操作期間的備份陣列。預定方塊410中的奇數資料被移動到第一備份方塊420,並且偶數資料同時被移動到第二備份方塊430。因此,通過將需要在相同時間執行移動到不同位置的資料進行劃分,在揮發性記憶體裝置中執行高效資料移動和隱藏備份操作。藉由此操作,在刷新操作期間不需要寬資料路徑來進行大容量資料移動,並且通過與刷新功能共享備份操作來大大降低功耗。
在一些實施例中,揮發性記憶體默認定義第一備份方塊420和第二備份方塊430,並且在一些其他實施例中,第一備份方塊420和第二資料備份方塊430由控制器通過激活命令定義。在一些實施例中,在自刷新或自動刷新操作期間執行備份操作。激活命令由揮發性記憶體裝置的控制器提供,所述激活命令具有預定方塊的地址位置、第一備份方塊的地址位置和第二備份方塊的地址位置。在自刷新命令期間,使用備份或不使用備份的資料移動操作由模型存儲庫備份(model repository backup,MRS)或即時備份來選擇。
圖5示出了根據本公開示例性實施例的揮發性記憶體裝置中的大容量資料移動的操作波形圖。參考圖5所示,在資料移動操作期間,在時間t
0,預定方塊block1的字元線WL(i)致能方塊block1。在WL(i)致能之後,預定方塊block1中的位元線BL和互補位元線BLB相應地被致能。在時間延遲到時間t
1之後,對應於預定方塊block1中的資料的感測放大器SA(SA1及SA2)被致能。同時,揮發性記憶體裝置確定第一備份方塊backup01和第二備份方塊backup12以備份奇數資料和偶數資料。在時間t
2,耦合到對應WL和BL的單元節點在第一備份方塊backup01和第二資料備份方塊backup12同時進行備份。類似地,在時間t
3,感測放大器SA(SA0及SA3)被致能,並且在預定方塊中相應資料的位元線BL和互補位元線BLB在備份操作期間被致能。備份操作在備份方塊backup01和備份方塊backup12上執行,在此操作期間,第一資料備份方塊為backup01,第二資料備份方塊為backup12。因此,通過致能相應的SA和WL信號,同時致能多個預定方塊。參考圖5所示,正常陣列和備份陣列由控制器在激活命令Xadd<i>=0/1期間區分。例如,正常操作的激活命令定義為Xadd<i>=0,備份操作定義為Xadd<i>=1。
圖6示出了根據本公開示例性實施例的揮發性記憶體裝置中的資料訪問操作的流程圖,其包括步驟S600中通過激活命令確定揮發性記憶體裝置中的備份陣列和正常陣列的步驟。激活命令被定義為Xadd<i>=0/1,在步驟S610中的揮發性記憶體裝置中確定是否執行正常操作或備份操作的激活命令。當激活命令是Xadd<i>=0時,確定揮發性記憶體裝置執行如步驟S630中定義的正常操作。當步驟S610中的激活命令被確定為Xadd<i>=1時,揮發性記憶體裝置使得能夠開始如步驟S620中定義的備份操作。執行備份操作的步驟包括以下步驟:在步驟S601中的預定方塊中執行資料移動操作。在步驟S602中,確定預定方塊中的奇數資料和偶數資料。在步驟S603中,週期性地致能預定方塊中的單元的感測放大器。在致能感測放大器之後,在步驟S604中通過列控制致能動態記憶體陣列中的第一備份方塊和第二備份方塊。在執行上述所有步驟之後,在步驟S605中,該方法將奇數資料和偶數資料同時備份到第一備份方塊和第二備份方塊中。
100、200、300、400:揮發性記憶體裝置
110:記憶庫
120:列地址解碼器
125、210、310:列控制
130:行地址解碼器
135:行控制
150:子陣列
151、SWD:子字元驅動器
152、SA、SA0、SA1、SA2、SA3、SA4、SA5、SA6、SA7:感測放大器
320:延時電路
410:預定方塊
420:第一備份方塊
430:第二備份方塊
block0、block1、block2、block3、block0’:方塊
backup01、backup12、backup23、backup30:備份方塊
BL:位元線
BLB:互補位元線
S600、S601、S602、S603、S604、S605、S610、S620、S630:步驟
t0、t1、t2、t3:時間
WL、WL(i)、WL(j)、WL(k)、WL(l):字元線
包括附圖以提供對本公開的進一步理解,並且附圖併入本說明書中並構成本說明書的一部分。附圖示出了本公開的示例性實施例,並且與說明書一起用於解釋本公開的原理。 圖1示出了根據本公開的示例性實施例的揮發性記憶體裝置中的記憶庫的方塊圖。 圖2示出了揮發性記憶體裝置的常規列控制的方塊圖。 圖3示出了根據本公開的示例性實施例的揮發性記憶體裝置的列控制的方塊圖。 圖4示出了根據本公開示例性實施例的揮發性記憶體裝置的大容量資料移動操作(備份操作)序列圖。 圖5示出了根據本公開示例性實施例的揮發性記憶體裝置中的大容量資料移動(備份操作)的操作波形圖。 圖6示出了根據本公開示例性實施例的揮發性記憶體裝置中的資料訪問操作的流程圖。
100:揮發性記憶體裝置
110:記憶庫
120:列地址解碼器
125:列控制
130:行地址解碼器
135:行控制
150:子陣列
151、SWD:子字元驅動器
152、SA:感測放大器
Claims (8)
- 一種在具有動態記憶體陣列的揮發性記憶體裝置中高效資料移動的方法,包括:通過激活命令確定所述揮發性記憶體裝置中的備份陣列和正常陣列,其中,通過所述激活命令確定正常操作和備份操作;執行所述備份操作的步驟包括:在預定方塊中執行資料移動操作;確定所述預定方塊中的奇數資料和偶數資料;週期性地致能所述預定方塊的感測放大器;在致能所述感測放大器之後,通過列控制在所述動態記憶體陣列中致能第一備份方塊和第二備份方塊;以及將所述奇數資料和所述偶數資料同時備份到所述第一備份方塊和所述第二備份方塊中,所述方法進一步包括通過自刷新操作確定在所述預定方塊中執行所述資料移動操作,其中在所述自刷新操作期間,通過模型存儲庫備份或即時備份來選擇使用備份或不使用備份來確定所述資料移動操作。
- 如申請專利範圍第1項所述的方法,其中所述揮發性記憶體裝置通過所述激活命令確定所述動態記憶體陣列中的所述第一備份方塊和所述第二備份方塊,其中所述激活命令包括所述預 定方塊的地址位置、所述第一備份方塊的地址位置和所述第二備份方塊的地址位置。
- 如申請專利範圍第1項所述的方法,其中所述揮發性記憶體裝置在所述動態記憶體陣列中自定義所述第一備份方塊和所述第二備份方塊。
- 如申請專利範圍第1項所述的方法,所述方法進一步包括通過所述激活命令確定在所述預定方塊中執行所述資料移動操作。
- 一種揮發性記憶體裝置,包括:多個子陣列,被配置為訪問資料,其中所述多個子陣列中的每一個彼此電耦合;列控制,被配置為控制所述多個子陣列中的每一個的列;行控制,被配置為控制所述多個子陣列中的每一個的行;多個感測放大器,適於在資料訪問操作期間,週期性地致能所述多個子陣列中的每一個;以及多個子字元驅動器,適於與所述多個子陣列相鄰並且向所述多個子陣列中相應的字元線提供驅動信號,其中所述揮發性記憶體裝置在預定方塊中執行資料移動操作,並確定所述預定方塊中的奇數資料和偶數資料,所述揮發性記憶體裝置通過所述列控制致能動態記憶體陣列中的第一備份方塊和第二備份方塊,並將所述奇數資料和所述偶數資料同時備份到所述第一備份方塊和所述第二備份方塊中, 其中所述揮發性記憶體裝置通過自刷新操作確定在所述預定方塊中執行所述資料移動操作,其中在所述自刷新操作期間,通過模型存儲庫備份或即時備份來選擇使用備份或不使用備份來確定所述資料移動操作。
- 如申請專利範圍第5項所述的裝置,其中所述揮發性記憶體裝置通過激活命令確定所述動態記憶體陣列中的所述第一備份方塊和所述第二備份方塊,其中所述激活命令包括所述預定方塊的地址位置、所述第一備份方塊的地址位置和所述第二備份方塊的地址位置。
- 如申請專利範圍第5項所述的裝置,其中所述揮發性記憶體裝置在所述動態記憶體陣列中自定義所述第一備份方塊和所述第二備份方塊。
- 如申請專利範圍第5項所述的裝置,其中所述揮發性記憶體裝置通過激活命令確定在所述預定方塊中執行所述資料移動操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107145591A TWI686815B (zh) | 2018-12-18 | 2018-12-18 | 高效資料移動的方法以及揮發性記憶體裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107145591A TWI686815B (zh) | 2018-12-18 | 2018-12-18 | 高效資料移動的方法以及揮發性記憶體裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI686815B true TWI686815B (zh) | 2020-03-01 |
TW202025149A TW202025149A (zh) | 2020-07-01 |
Family
ID=70767144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107145591A TWI686815B (zh) | 2018-12-18 | 2018-12-18 | 高效資料移動的方法以及揮發性記憶體裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI686815B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113467711A (zh) * | 2020-03-31 | 2021-10-01 | 华邦电子股份有限公司 | 用于人工智能操作的存储器装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11581033B2 (en) | 2021-06-09 | 2023-02-14 | Powerchip Semiconductor Manufacturing Corporation | Sub-sense amplifier layout scheme to reduce area |
TWI780754B (zh) * | 2021-06-09 | 2022-10-11 | 力晶積成電子製造股份有限公司 | 次級感測放大器與半導體記憶裝置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030202399A1 (en) * | 2001-02-23 | 2003-10-30 | Nguyen Thu V. | Self-timed activation logic for memory |
US9747170B2 (en) * | 2013-03-15 | 2017-08-29 | Samsung Electronics Co., Ltd. | Non-volatile multi-level cell memory system and method of performing adaptive data back-up in the system |
US20180321871A1 (en) * | 2016-02-10 | 2018-11-08 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
-
2018
- 2018-12-18 TW TW107145591A patent/TWI686815B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030202399A1 (en) * | 2001-02-23 | 2003-10-30 | Nguyen Thu V. | Self-timed activation logic for memory |
US9747170B2 (en) * | 2013-03-15 | 2017-08-29 | Samsung Electronics Co., Ltd. | Non-volatile multi-level cell memory system and method of performing adaptive data back-up in the system |
US20180321871A1 (en) * | 2016-02-10 | 2018-11-08 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113467711A (zh) * | 2020-03-31 | 2021-10-01 | 华邦电子股份有限公司 | 用于人工智能操作的存储器装置 |
TWI748900B (zh) * | 2020-03-31 | 2021-12-01 | 華邦電子股份有限公司 | 記憶體裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW202025149A (zh) | 2020-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10269411B2 (en) | Memory controller and memory device command protocol | |
US7295488B2 (en) | Apparatus and methods for generating a column select line signal in semiconductor memory device | |
US9741425B2 (en) | Memory device and memory system including the memory device | |
TWI686815B (zh) | 高效資料移動的方法以及揮發性記憶體裝置 | |
JP2005056452A (ja) | メモリ及び半導体装置 | |
US20070183234A1 (en) | Semiconductor memory device having reduced voltage coupling between bit lines | |
JP4413293B2 (ja) | リセット動作を高速化したメモリデバイス | |
USRE46474E1 (en) | Multiple write during simultaneous memory access of a multi-port memory device | |
US20040047221A1 (en) | Semiconductor memory device requiring refresh operation | |
JP3358030B2 (ja) | 半導体メモリ装置及びその初期化方法 | |
US20020054530A1 (en) | Method and apparatus for refreshing semiconductor memory | |
JPH08102187A (ja) | ダイナミック型メモリ | |
US8451680B2 (en) | Method of driving a semiconductor memory device with a sense amplifier controller for maintaining the connection of a previously selected memory cell array | |
US7215595B2 (en) | Memory device and method using a sense amplifier as a cache | |
US10740188B2 (en) | Volatile memory device and method for efficient bulk data movement, backup operation in the volatile memory device | |
KR100389750B1 (ko) | 2개의 영역의 교번 액세스를 고속으로 실행할 수 있는반도체 기억 장치 | |
US6636455B2 (en) | Semiconductor memory device that operates in synchronization with a clock signal | |
CN111462795B (zh) | 高效数据移动的方法以及易失性存储器装置 | |
US6667919B1 (en) | Semiconductor memory device and test method thereof using row compression test mode | |
KR102106234B1 (ko) | 휘발성 메모리 장치 및 휘발성 메모리 장치에서의 효율적인 벌크 데이터 이동과 백업 동작을 위한 방법 | |
JP6820361B2 (ja) | 揮発性メモリデバイス及びその揮発性メモリデバイスにおける効率的なデータ移動方法 | |
US10726905B2 (en) | Memory device with improved writing features | |
KR102409969B1 (ko) | 다른 메모리 셀들을 포함하는 하이브리드 dram 어레이 | |
JP4119105B2 (ja) | 半導体メモリ | |
EP4343764A1 (en) | Pseudo multi-port memory with memory cells each having two-port memory cell architecture and multiple enable pulses on same wordline and associated memory access method |