TWI684774B - 應用於多個掃描模式來進行測試的電路 - Google Patents

應用於多個掃描模式來進行測試的電路 Download PDF

Info

Publication number
TWI684774B
TWI684774B TW107143546A TW107143546A TWI684774B TW I684774 B TWI684774 B TW I684774B TW 107143546 A TW107143546 A TW 107143546A TW 107143546 A TW107143546 A TW 107143546A TW I684774 B TWI684774 B TW I684774B
Authority
TW
Taiwan
Prior art keywords
circuit block
circuit
scan
flip
test
Prior art date
Application number
TW107143546A
Other languages
English (en)
Other versions
TW202022394A (zh
Inventor
吳宗晉
許烱發
陳柏霖
陳尹平
陳瑩晏
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW107143546A priority Critical patent/TWI684774B/zh
Priority to US16/699,700 priority patent/US11073558B2/en
Application granted granted Critical
Publication of TWI684774B publication Critical patent/TWI684774B/zh
Publication of TW202022394A publication Critical patent/TW202022394A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭露了一種應用於多個掃描模式的電路，該電路不需要使用掃描鏈包覆元件而能在晶片測試中提升錯誤覆蓋率。該電路包含有一第一電路區塊以及一第二電路區塊，該第一電路區塊對應到該多個掃描模式的一第一掃描模式，具有至少一第一掃描鏈以供一外部自動測試設備輸入一測試訊號以進行測試；該第二電路區塊對應到該多個掃描模式的一第二掃描模式，具有至少一第二掃描鏈以供該外部自動測試設備輸入另一測試訊號以進行測試，其中該第二掃描鏈包含了位於該第一電路區塊中用來驅動該第二電路區塊的至少一特定正反器。

Description

應用於多個掃描模式來進行測試的電路
本發明係有關於晶片測試，尤指晶片測試中的掃描鏈設計。
為了能夠偵測出在製造過程中各種可能的製程缺陷，一般晶片會內建掃描鏈(scan chain)電路來達到這個目的。具體來說，工程師可經由外部的自動測試設備(automatic test equipment,ATE)輸入已知的測試向量(test vector)到晶片的掃描鏈輸入端，並透過觀測及比對晶片的掃描鏈輸出值，以判斷該晶片是否有缺陷，以期在量產階段篩選出有瑕疵的產品。
然而，隨著積體電路製程技術的發展，在晶片上能夠容納的記憶單元(例如，正反器(flip-flop))越來越多。因此，在實務上受限於電路及功耗的考量，通常在一個晶片上會劃分好幾個掃描模式(scan mode)，在每一個模式下只單獨偵測晶片的部分電路區塊是否有缺陷。
目前使用的電子設計自動化工具(electronic design automation tool)，僅能根據不同的掃描模式，完成相對應之電路區塊的掃描鏈電路，而無法去控制或觀測屬於其他掃描模式之電路區塊。然而，由於不同電路區塊並非是完全獨立的，亦即不同電路區塊之間存在有電路接線以供訊號傳遞，因此，目前的 測試方法無法偵測在不同掃描模式(不同電路區塊)間的電路接線(interconnection)，以及相互連接的組合邏輯電路(combinational logic circuit)，進而造成錯誤覆蓋率(fault coverage)降低。
目前在IEEE 1500所提出的核心包覆元件(core wrapper)可以用來提供特定的邏輯值給待測電路區塊，以解決待測電路區塊無法從另一電路區塊接收邏輯值的問題。然而，使用上述核心包覆元件的做法雖可提升錯誤覆蓋率，但將增加電路面積及訊號傳遞的時間。
因此，本發明的目的之一在於提供一種解決方法，其可以在使用多個掃描模式來進行測試的情形下仍然可以完整的測試不同掃描模式(不同電路區塊)間的電路接線，以及相互連接的組合邏輯電路的功能是否正常，且也不需要增加太多的電路面積，以解決先前技術中的問題。
在本發明的一個實施例中，揭露了一種應用於多個掃描模式來進行掃描鏈測試的電路，其包含有一第一電路區塊以及一第二電路區塊。該第一電路區塊對應到該多個掃描模式的一第一掃描模式，具有至少一第一掃描鏈以供一外部自動測試設備輸入一測試訊號以進行測試；該第二電路區塊對應到該多個掃描模式的一第二掃描模式，具有至少一第二掃描鏈以供該外部自動測試設備輸入另一測試訊號以進行測試，其中該第二掃描鏈包含了位於該第一電路區塊中用來驅動該第二電路區塊的至少一特定正反器。
在本發明的另一個實施例中，揭露了一種應用於多個掃描模式來進 行掃描鏈測試的電路，其包含的多個電路區塊分別對應到該多個掃描模式，其中每一個電路區塊包含了一邊界電路，該多個電路區塊的該多個邊界電路串連為一邊界掃描鏈，且該邊界掃描鏈係自一外部自動測試設備輸入一測試訊號以進行測試。
100、200、300、500‧‧‧晶片
110、210、310、510‧‧‧第一電路區塊
112、114、116、118、212、214、216、218、312、314、316、318、512_1、512_2、512_3、514_1、514_2、514_3、522_1、522_2、522_3、524_1、524_2、524_3、532_1、532_2、532_3、534_1、534_2、534_3‧‧‧正反器
120、220、320、520‧‧‧第二電路區塊
122_1、122_2、222_1、222_2、322_1、 322_2‧‧‧ 負緣觸發正反器
124_1、124_2、224_1、224_2、324_1、324_2‧‧‧正緣觸發正反器
132、134、136、232、234、332、334、336‧‧‧多工器
540‧‧‧邏輯電路
T1‧‧‧第一測試訊號
T2‧‧‧第二測試訊號
T3‧‧‧第三測試訊號
TB‧‧‧邊界功能測試訊號
Tout1、Tout2、Tout3‧‧‧測試結果
ToutB‧‧‧邊界測試結果
Vc_mode‧‧‧控制訊號
第1圖為根據本發明一實施例之應用於多個掃描模式來進行測試的晶片的示意圖。
第2圖為根據本發明另一實施例之應用於多個掃描模式來進行測試的晶片的示意圖。
第3圖為根據本發明另一實施例之應用於多個掃描模式來進行測試的晶片的示意圖。
第4圖為根據本發明一實施例之對一晶片進行掃描鏈設計的示意圖。
第5圖為根據第4圖所示之概念所設計的晶片的示意圖。
第1圖為根據本發明一實施例之應用於多個掃描模式來進行測試的晶片100的示意圖。如第1圖所示，晶片100包含了一第一電路區塊110以及一第二電路區塊120，其中第一電路區塊110以及第二電路區塊120分別對應到一第一掃描模式以及一第二掃描模式，且該第一掃描模式以及該第二掃描模式係在不同的時間點自一外部自動測試設備(未繪示)分別輸入一第一測試訊號T1以及一第二測試訊號T2，以分別測試第一電路區塊110以及第二電路區塊120的功能是否正常。第一電路區塊110以及第二電路區塊120內部均包含了多條掃描鏈以串 起多個邏輯電路以進行測試，但為了簡潔起見，第1圖僅畫出兩條掃描鏈。
在本實施例中，第一電路區塊110包含了多個正反器112、114、116、118以及兩個多工器134、136，以及第二電路區塊120包含了多個第一正反器(在本實施例中為負緣觸發(negative edge-triggered)正反器122_1、122_2)以及多個第二正反器(在本實施例中為正緣觸發(positive edge-triggered)正反器124_1、124_2)。在本實施例中，係假設第一電路區塊110中的正反器114、116在晶片100的實際操作中會產生驅動訊號或是數位訊號至第二電路區塊120中，亦即第一電路區塊110中的正反器114、116與第二電路區塊120之間存在著電路接線以及訊號傳遞。
在進行掃描鏈測試的時候會有需要符合的測試協定(test protocol)，因此，第一電路區塊110以及第二電路區塊120中掃描鏈的串連方式必須要符合測試協定的要求才能夠正確地完成測試。在本實施例中，係假設測試協定規範在一條掃描鏈上，所有負緣觸發正反器必需位於正緣觸發正反器的前方。因此第1圖的實施例係以此測試協定來進行說明，但本發明並不以此為限。
在本實施例中，第一電路區塊110包含了一第一掃描鏈，其中該第一掃描鏈依序包含了正反器112、114、116、118；另外，由於第一電路區塊110中的正反器114、116在晶片100的實際操作中會產生驅動訊號或是數位訊號至第二電路區塊120，並假設正反器114、116為正緣觸發正反器的情形下，因此可以將正反器114、116接續在第二電路區塊120所包含的一第二掃描鏈的後方，亦即第二掃描鏈依序包含了負緣觸發正反器122_1、122_2、正緣觸發正反器124_1、124_2以及正反器114、116。詳細來說，當晶片100進行第一掃描模式的測試時， 外部自動測試設備會輸入第一測試訊號T1，並產生控制訊號Vc_mode以控制多工器132、134、136來進行第一掃描鏈的測試，此時，第一測試訊號T1會依序經過多工器132、正反器112、多工器134、正反器114、116、118、以及多工器136後產生測試結果Tout1，以供判斷上述元件的功能是否正常。另一方面，當晶片100進行第二掃描模式的測試時，外部自動測試設備會輸入第二測試訊號T2，並產生控制訊號Vc_mode來控制多工器132、134、136以進行第二掃描鏈的測試，此時第二測試訊號T2會依序經過負緣觸發正反器122_1、122_2、正緣觸發正反器124_1、124_2、多工器132、多工器134、正反器114、116、以及多工器136後產生測試結果Tout2，以供判斷上述元件的功能是否正常。
如上所述，透過將第一電路區塊110中用來驅動第二電路區塊120的正反器114、116併入第二電路區塊120的第二掃描鏈中，可以在進行第二掃描鏈的測試時完整地對第一電路區塊110以及第二電路區塊120之間的電路接線以及相互連接的組合邏輯電路進行測試，以增進測試的完整性。換個角度來說，第一電路區塊110中的正反器114、116可根據多工器132、134、136的控制而在不同時間點被歸屬於不同的掃描鏈，亦即正反器114、116在不同測試模式下都會進行測試。此外，由於本實施例中的晶片100相較於原本的電路內容僅增加了多工器132、134、136，因此並不會增加太多的電路面積，且也不會增加太多的製造成本。
第2圖為根據本發明另一實施例之應用於多個掃描模式來進行測試的晶片200的示意圖。如第2圖所示，晶片200包含了一第一電路區塊210以及一第二電路區塊220，其中第一電路區塊210以及第二電路區塊220分別對應到一第一掃描模式以及一第二掃描模式，且該第一掃描模式以及該第二掃描模式係在 不同的時間點自一外部自動測試設備分別輸入一第一測試訊號T1以及一第二測試訊號T2，以分別測試第一電路區塊210以及第二電路區塊220的功能是否正常。
在本實施例中，第一電路區塊210包含了多個正反器212、214、216、218以及兩個多工器232、234，以及第二電路區塊220包含了多個第一正反器(在本實施例中為負緣觸發正反器222_1、222_2)以及多個第二正反器(在本實施例中為正緣觸發正反器224_1、224_2)。在本實施例中，係假設第一電路區塊210中的正反器214、216在晶片200的實際操作中會產生驅動訊號或是數位訊號至第二電路區塊220中，亦即第一電路區塊210中的正反器214、216與第二電路區塊220之間存在著電路接線以及訊號傳遞。
在本實施例中係假設測試協定規範在一條掃描鏈上，所有負緣觸發正反器必需位於正緣觸發正反器的前方。因此第2圖的實施例係以此測試協定來進行說明，但本發明並不以此為限。
在本實施例中，第一電路區塊210包含了一第一掃描鏈，其中該第一掃描鏈依序包含了正反器212、214、216、218；另外，由於第一電路區塊210中的正反器214、216在晶片200的實際操作中會產生驅動訊號或是數位訊號至第二電路區塊220，並假設正反器214、216為負緣觸發正反器的情形下，因此可以將正反器214、216置放在第二電路區塊220所包含的一第二掃描鏈的前方，亦即第二掃描鏈依序包含了正反器214、216、負緣觸發正反器222_1、222_2以及正緣觸發正反器224_1、224_2。詳細來說，當晶片200進行第一掃描模式的測試時，外部自動測試設備會輸入第一測試訊號T1，並產生控制訊號Vc_mode以控制多工器232、234來進行第一掃描鏈的測試，此時，第一測試訊號T1會依序經過正 反器212、多工器232、正反器214、216、218以及多工器234後產生測試結果Tout1，以供判斷上述元件的功能是否正常。另一方面，當晶片200進行第二掃描模式的測試時，外部自動測試設備會輸入第二測試訊號T2，並產生控制訊號Vc_mode來控制多工器232、234以進行第二掃描鏈的測試，此時第二測試訊號T2會依序經過多工器232、正反器214、216、多工器234、負緣觸發正反器222_1、222_2以及正緣觸發正反器224_1、224_2後產生測試結果Tout2，以供判斷上述元件的功能是否正常。
如上所述，透過將第一電路區塊210中用來驅動第二電路區塊220的正反器214、216併入第二電路區塊220的第二掃描鏈中，可以在進行第二掃描鏈的測試時完整地對第一電路區塊210以及第二電路區塊220之間的電路接線以及相互連接的組合邏輯電路進行測試，以增進測試的完整性。
第3圖為根據本發明另一實施例之應用於多個掃描模式來進行測試的晶片300的示意圖。如第3圖所示，晶片300包含了一第一電路區塊310以及一第二電路區塊320，其中第一電路區塊310以及第二電路區塊320分別對應到一第一掃描模式以及一第二掃描模式，且該第一掃描模式以及該第二掃描模式係在不同的時間點自一外部自動測試設備分別輸入一第一測試訊號T1以及一第二測試訊號T2，以分別測試第一電路區塊310以及第二電路區塊320的功能是否正常。
在本實施例中，第一電路區塊310包含了多個正反器312、314、316、318以及兩個多工器334、336，以及第二電路區塊320包含了多個第一正反器(在本實施例中為負緣觸發正反器322_1、322_2)、一多工器332以及多個第二正反器(在本實施例中為正緣觸發正反器324_1、324_2)。在本實施例中，係假設第一電 路區塊310中的正反器314、316在晶片300的實際操作中會產生驅動訊號或是數位訊號至第二電路區塊320中，亦即第一電路區塊310中的正反器314、316與第二電路區塊320之間存在著電路接線以及訊號傳遞。
在本實施例中係假設測試協定規範在一條掃描鏈上，所有負緣觸發正反器必需位於正緣觸發正反器的前方。因此第3圖的實施例係以此測試協定來進行說明，但本發明並不以此為限。
在本實施例中，第一電路區塊310包含了一第一掃描鏈，其中該第一掃描鏈依序包含了正反器312、314、316、318；另外，由於第一電路區塊310中的正反器314、316在晶片300的實際操作中會產生驅動訊號或是數位訊號至第二電路區塊320，並假設正反器314為負緣觸發正反器、且正反器316為正緣觸發正反器的情形下，因此可以將正反器314、316插入至負緣觸發正反器322_2以及正緣觸發正反器324_1之間，亦即第二掃描鏈依序包含了負緣觸發正反器322_1、322_2、正反器314、316、以及正緣觸發正反器324_1、324_2。詳細來說，當晶片300進行第一掃描模式的測試時，外部自動測試設備會輸入第一測試訊號T1，並產生控制訊號Vc_mode以控制多工器334、336來進行第一掃描鏈的測試，此時，第一測試訊號T1會依序經過正反器312、多工器334、正反器314、316、318以及多工器336後產生測試結果Tout1，以供判斷上述元件的功能是否正常。另一方面，當晶片300進行第二掃描模式的測試時，外部自動測試設備會輸入第二測試訊號T2，並產生控制訊號Vc_mode來控制多工器332、334、336以進行第二掃描鏈的測試，此時第二測試訊號T2會依序經過負緣觸發正反器322_1、322_2、多工器334、正反器314、316、多工器336、多工器332、以及正緣觸發正反器324_1、324_2後產生測試結果Tout2，以供判斷上述元件的功能是否正常。
如上所述，透過將第一電路區塊310中用來驅動第二電路區塊320的正反器314、316併入第二電路區塊320的第二掃描鏈中，可以在進行第二掃描鏈的測試時完整地對第一電路區塊310以及第二電路區塊320之間的電路接線以及相互連接的組合邏輯電路進行測試，以增進測試的完整性。
在以上第1~3圖的實施例中，係分別描述根據第一電路區塊110/210/310中用來驅動第二電路區塊120/220/320之正反器的種類不同而有不同的路徑設計方式。本領域具有通常知識者應能了解第1~3圖的細節電路架構只是作為範例說明，而並非是作為本發明的限制。只要第一電路區塊內有用來驅動第二電路區塊之正反器係同時被第一掃描鏈以及第二掃描鏈所使用，相關電路上的變化均應隸屬於本發明的範疇。
第4圖為根據本發明一實施例之對一晶片進行掃描鏈設計的示意圖。如第4圖所示，該晶片包含了五個掃描模式(五個電路區塊)，且橫跨不同掃描模式間的接線以及相關的邊界電路係根據測試協定串接成單一個邊界掃描鏈，而該邊界掃描鏈係在每一個掃描模式測試時都會進行測試，以偵測各個掃描模式之間的電路接線與組合邏輯是否有缺陷，以有效提升錯誤覆蓋率。
第5圖為根據第4圖所示之概念所設計的晶片500的示意圖。如第5圖所示，晶片500包含了一第一電路區塊510、一第二電路區塊520以及一第三電路區塊530，其中第一電路區塊510、第二電路區塊520以及第三電路區塊530分別對應到一第一掃描模式、一第二掃描模式以及一第三掃描模式，且該一第一掃描模式、該第二掃描模式以及該第三掃描模式係在不同的時間點自一外部自動 測試設備(未繪示)分別輸入一第一測試訊號T1、一第二測試訊號T2以及一第三測試訊號T3，以分別測試對應的電路區塊的功能是否正常。
在本實施例中，第一電路區塊510包含了構成一掃描鏈的多個正反器512_1、512_2、512_3，以及構成邊界掃描鏈之一部分的正反器514_1、514_2、514_3；第二電路區塊520包含了構成一掃描鏈的多個正反器522_1、522_2、522_3，以及構成邊界掃描鏈之另一部分的正反器524_1、524_2、524_3；且第三電路區塊530包含了構成一掃描鏈的多個正反器532_1、532_2、532_3，以及構成邊界掃描鏈之另一部分的正反器534_1、534_2、534_3。在本實施例中，構成邊界掃描鏈的正反器係透過一邏輯電路540連接至其他的電路區塊。
在本實施例中，當晶片500進行第一掃描模式的測試時，外部自動測試設備會輸入第一測試訊號T1以及一邊界功能測試訊號TB，此時，第一測試訊號T1會依序經過正反器512_1、512_2、512_3後產生測試結果Tout1，以判斷上述元件的功能是否正常；同時地，邊界功能測試訊號TB會依序經過正反器514_1、514_2、514_3、524_1、524_2、524_3、534_1、534_2、534_3後產生邊界測試結果ToutB，以判斷上述元件的功能是否正常。當晶片500進行第二掃描模式的測試時，外部自動測試設備會輸入第二測試訊號T2以及邊界功能測試訊號TB，此時，第二測試訊號T2會依序經過正反器522_1、522_2、522_3後產生測試結果Tout2，以判斷上述元件的功能是否正常；同時地，邊界功能測試訊號TB會依序經過正反器514_1、514_2、514_3、524_1、524_2、524_3、534_1、534_2、534_3後產生邊界測試結果ToutB，以判斷上述元件的功能是否正常。當晶片500進行第三掃描模式的測試時，外部自動測試設備會輸入第三測試訊號T3以及邊界功能測試訊號TB，此時，第三測試訊號T3會依序經過正反器532_1、532_2、 532_3後產生測試結果Tout3，以判斷上述元件的功能是否正常；同時地，邊界功能測試訊號TB也會依序經過正反器514_1、514_2、514_3、524_1、524_2、524_3、534_1、534_2、534_3後產生邊界測試結果ToutB，以判斷上述元件的功能是否正常。
在本實施例中，由於邊界掃描鏈在每一個掃描模式下均會進行測試，並藉以提供可控制以及可觀測的值給每一個掃描模式中的正反器使用(例如，透過邏輯電路540或其他的連接方式)，因此可以有效地偵測每一個電路區塊間的接線及組合邏輯是否有缺陷。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧晶片
110‧‧‧第一電路區塊
112、114、116、118‧‧‧正反器
120‧‧‧第二電路區塊
122_1、122_2‧‧‧負緣觸發正反器
124_1、124_2‧‧‧正緣觸發正反器
132、134、136‧‧‧多工器
T1‧‧‧第一測試訊號
T2‧‧‧第二測試訊號
Tout1、Tout2‧‧‧測試結果
Vc_mode‧‧‧控制訊號

Claims (7)

  1. 一種應用於多個掃描模式來進行測試的電路，包含有：一第一電路區塊，對應到該多個掃描模式的一第一掃描模式，具有至少一第一掃描鏈以供一外部自動測試設備輸入一第一測試訊號以進行測試；一第二電路區塊，對應到該多個掃描模式的一第二掃描模式，具有至少一第二掃描鏈以供該外部自動測試設備輸入一第二測試訊號以進行測試；其中該第二掃描鏈包含了位於該第一電路區塊中用來驅動該第二電路區塊的至少一特定正反器。
  2. 如申請專利範圍第1項所述之電路，其中該至少一特定正反器亦包含在該第一電路區塊的該第一掃描鏈中。
  3. 如申請專利範圍第2項所述之電路，其中該第一電路區塊在該第一掃描模式時自該外部自動測試設備接收該第一測試訊號的時間點不同於該第二電路區塊在該第二掃描模式時自該外部自動測試設備接收該第二測試訊號的時間點。
  4. 如申請專利範圍第1項所述之電路，其中該第一電路區塊包含了：一第一多工器，用以將根據該第一測試訊號所產生的訊號或是根據該第二測試訊號所產生的訊號傳送至該至少一特定正反器。
  5. 如申請專利範圍第4項所述之電路，其中該第一電路區塊另包含了： 一第二多工器，用以選擇性地輸出根據該第一測試訊號所產生的訊號或是在該第二掃描模式時根據該至少一特定正反器的輸出所產生的訊號。
  6. 一種應用於多個掃描模式來進行測試的電路，包含有：多個電路區塊，分別對應到該多個掃描模式，其中每一個電路區塊包含了一邊界電路，該多個電路區塊的該多個邊界電路串連為一邊界掃描鏈，且該邊界掃描鏈係自一外部自動測試設備輸入一測試訊號以進行測試；其中該多個電路區塊中除了該邊界電路的部分係在不同的時間點自該外部自動測試設備輸入對應的測試訊號以進行測試。
  7. 如申請專利範圍第6項所述之電路，其中每一個電路區塊的該邊界電路係包含驅動其他電路區塊的所有正反器。
TW107143546A 2018-12-05 2018-12-05 應用於多個掃描模式來進行測試的電路 TWI684774B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107143546A TWI684774B (zh) 2018-12-05 2018-12-05 應用於多個掃描模式來進行測試的電路
US16/699,700 US11073558B2 (en) 2018-12-05 2019-12-01 Circuit having multiple scan modes for testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107143546A TWI684774B (zh) 2018-12-05 2018-12-05 應用於多個掃描模式來進行測試的電路

Publications (2)

Publication Number Publication Date
TWI684774B true TWI684774B (zh) 2020-02-11
TW202022394A TW202022394A (zh) 2020-06-16

Family

ID=70413279

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107143546A TWI684774B (zh) 2018-12-05 2018-12-05 應用於多個掃描模式來進行測試的電路

Country Status (2)

Country Link
US (1) US11073558B2 (zh)
TW (1) TWI684774B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020124515B3 (de) 2020-09-21 2021-12-30 Infineon Technologies Ag Selbsttestschaltung für einen integrierten Schaltkreis und Verfahren zum Betreiben einer Selbsttestschaltung für einen integrierten Schaltkreis

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070061644A1 (en) * 2005-08-18 2007-03-15 International Business Machines Corporation Scan verification for a device under test
CN100587508C (zh) * 2006-06-29 2010-02-03 国际商业机器公司 实现高速测试电路的扫描链和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347519A (en) * 1991-12-03 1994-09-13 Crosspoint Solutions Inc. Preprogramming testing in a field programmable gate array
US5701308A (en) * 1996-10-29 1997-12-23 Lockheed Martin Corporation Fast bist architecture with flexible standard interface
US20020070744A1 (en) * 2000-12-07 2002-06-13 Linn Scott A. Automatic scan pad assignment utilizing I/O pad architecture
US7322000B2 (en) * 2005-04-29 2008-01-22 Freescale Semiconductor, Inc. Methods and apparatus for extending semiconductor chip testing with boundary scan registers
KR101709071B1 (ko) * 2010-05-19 2017-02-22 삼성전자주식회사 컴프레션 모드 스캔 테스트를 위한 집적 회로
US8904255B2 (en) * 2012-02-21 2014-12-02 Lsi Corporation Integrated circuit having clock gating circuitry responsive to scan shift control signal
US20140149812A1 (en) * 2012-11-27 2014-05-29 Lsi Corporation Scan test circuitry with control circuitry configured to support a debug mode of operation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070061644A1 (en) * 2005-08-18 2007-03-15 International Business Machines Corporation Scan verification for a device under test
CN100587508C (zh) * 2006-06-29 2010-02-03 国际商业机器公司 实现高速测试电路的扫描链和方法

Also Published As

Publication number Publication date
TW202022394A (zh) 2020-06-16
US20200182933A1 (en) 2020-06-11
US11073558B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
US6003150A (en) Method for testing field programmable gate arrays
US8412994B2 (en) Design-for-test technique to reduce test volume including a clock gate controller
US9568551B1 (en) Scan wrapper circuit for integrated circuit
US20070016833A1 (en) Method For Performing Built-In And At-Speed Test In System-On-Chip
US20060107144A1 (en) Power reduction in module-based scan testing
TWI684774B (zh) 應用於多個掃描模式來進行測試的電路
US8832510B2 (en) Circuit to reduce peak power during transition fault testing of integrated circuit
US9021323B1 (en) Test techniques and circuitry
US20030011396A1 (en) Semiconductor device and test system therefor
JP2002257903A (ja) 半導体集積回路の試験方法と試験パタン生成方法及び装置並びにプログラム
JP4265934B2 (ja) スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法
US11709203B2 (en) Transition fault testing of functionally asynchronous paths in an integrated circuit
KR20150058060A (ko) 구조적 지연 고장 테스트를 위한 커버리지 증대 및 전력 인식 클록 시스템
US7334172B2 (en) Transition fault detection register with extended shift mode
JP4610919B2 (ja) 半導体集積回路装置
US8339155B2 (en) System and method for detecting soft-fails
JP2005257366A (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
US20240250668A1 (en) Area, cost, and time-effective scan coverage improvement
JP4644966B2 (ja) 半導体試験方法
KR20110071254A (ko) 시스템온칩 테스트 장치 및 이를 포함하는 시스템온칩
JP2011242282A (ja) スキャンテスト回路、半導体集積回路
De Carvalho et al. On-silicon validation of a benchmark generation methodology for effectively evaluating combinational cell library design
US7865759B2 (en) Programmable clock control architecture for at-speed testing
JP2008064717A (ja) 半導体集積回路における遅延測定回路
Thangammal et al. Architecture for at Speed Testing of Crosstalk Faults in Through Silicon Vias in Three Dimensional Integrated Circuits