TWI679851B - 數位延遲鎖定迴路（ｄｌｌ）訓練技術 - Google Patents

數位延遲鎖定迴路（ｄｌｌ）訓練技術 Download PDF

Info

Publication number
TWI679851B
TWI679851B TW105112134A TW105112134A TWI679851B TW I679851 B TWI679851 B TW I679851B TW 105112134 A TW105112134 A TW 105112134A TW 105112134 A TW105112134 A TW 105112134A TW I679851 B TWI679851 B TW I679851B
Authority
TW
Taiwan
Prior art keywords
dll
delay
feedback signal
code value
delay code
Prior art date
Application number
TW105112134A
Other languages
English (en)
Other versions
TW201711394A (zh
Inventor
芳欣 魏
Fangxing Wei
麥可Ｊ 艾倫
Michael J. Allen
Original Assignee
美商英特爾公司
Intel Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司, Intel Corporation filed Critical 美商英特爾公司
Publication of TW201711394A publication Critical patent/TW201711394A/zh
Application granted granted Critical
Publication of TWI679851B publication Critical patent/TWI679851B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means

Landscapes

  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一DLL可包含有一DLL訓練電路，該DLL訓練電路提供一回饋信號給該DLL並從該DLL接收一第一延遲碼值，該第一延遲碼值對應於要加入到該回饋信號的該延遲以把在該回饋信號中的一前緣轉變對齊在該參考時脈信號中的一前緣轉變。該DLL訓練電路更提供一該經反相之回饋信號給該DLL並從該DLL接收一第二延遲碼值，該第二延遲碼值對應於要加入到該經反相之回饋信號的該延遲以把在該經反相之回饋信號中的一前緣轉變對齊在該參考時脈信號中的一前緣轉變。該DLL選擇性地把對應於該第一延遲碼值或該第二延遲碼值之時間較小者的該延遲碼加入該回饋信號以把回饋信號該對齊該參考時脈信號。

Description

數位延遲鎖定迴路(DLL)訓練技術 發明領域
本發明涉及提供一種數位訓練方案來實現最少鎖定碼以最小化數位延遲鎖定迴路(DLL)電源敏感度。
發明背景
在雙倍資料率(DDR)輸入/輸出設計中，一延遲鎖定迴路經常被使用來把該DQ時脈和該DQS選通對齊一參考時脈信號。這種對齊的完成係藉由該DLL把一足以把在該參考時脈信號中之一脈衝前緣對齊在一系統回饋信號中之一脈衝前緣的一延遲加入到該參考時脈延遲鏈。一般來說，該加入的延遲足以把當前正向回饋時脈邊緣推到下一個正向參考時脈邊緣。有時候，當該回饋信號的該正緣稍微落後於該基準信號的該正緣時，這樣的實現可能需要加入該延遲之幾乎一個完整的時脈週期。增加欲加入到該回饋信號之延遲會增大存在於該電源中的抖動。因此，當延遲單元被加入到該回饋信號時，DDR IO會招致電源敏感問題。
依據本發明之一實施例，係特地提出一種用以減少電源敏感度之系統，該系統包含：一多工器，用以接收一回饋信號和一經反相之回饋信號；一被通信地耦合到該多工器之一延遲鎖定迴路(DLL)，用以：接收來自該多工器之該回饋信號並且判定一第一延遲碼值，該第一延遲碼值對應於被加入到一DLL延遲鏈的一延遲量，其致使在該回饋信號中一脈衝的一前緣對齊一參考時脈信號中一脈衝的一前緣；接收來自該多工器之該經反相之回饋信號並且判定一第二延遲碼值，該第二延遲碼值對應於被加入到一DLL延遲鏈的一延遲量，其致使該經反相之回饋信號中一脈衝的一前緣對齊一參考時脈信號中一脈衝的一前緣；以及一被通信地耦合到該多工器和該DLL的DLL訓練電路，用以：接收來自該DLL之該第一延遲碼值和該第二延遲碼值並且致使該DLL選擇性地傳輸對應於該第一延遲碼值或該第二延遲碼值之一較小時間間隔的一延遲給該DLL延遲鏈。
100‧‧‧系統
102‧‧‧延遲鎖定迴路(DLL)
104‧‧‧DLL訓練電路
110‧‧‧參考時脈
112、112'‧‧‧回饋
114‧‧‧DQS輸出
116‧‧‧DQ輸出
130、130'‧‧‧延遲碼
140‧‧‧DLL重置
150‧‧‧DLL訓練
200‧‧‧DLL訓練系統
202‧‧‧相位檢測器
204‧‧‧DLL狀態機
206‧‧‧延遲鏈
210‧‧‧多工器
212‧‧‧反相器
214‧‧‧第一多工器輸入
216‧‧‧第二多工器輸入
218‧‧‧電路
230‧‧‧延遲模組
232、234‧‧‧延遲
300‧‧‧時序圖
302、320‧‧‧週期
304、322‧‧‧第一時間間隔
305‧‧‧第一邏輯狀態
306、324‧‧‧第二時間間隔
307‧‧‧第二邏輯狀態
308、326‧‧‧前緣
328‧‧‧後緣
330、340‧‧‧時間延遲
400‧‧‧方法
402~422‧‧‧方塊
500‧‧‧方法
502~514‧‧‧方塊
600‧‧‧方法
602~608‧‧‧方塊
700‧‧‧方法
702~708‧‧‧方塊
800‧‧‧方法
802~808‧‧‧方塊
本要求保護技術主題之各種實施例的特性和優點將由以下較佳實施例之詳細說明並參照圖示變得顯而易見，其中相同的標號表示相同的部件，並且其中：圖1圖示出包含有一延遲鎖定迴路和一DLL訓練電路的一示例系統，根據本發明之至少一個實施例；圖2圖示出包含有一DLL和一DLL訓練電路的一示例系統，根據本發明之至少一個實施例； 圖3A圖示出一示例時序圖，其中在一參考時脈信號中一脈衝的一前緣與在一回饋信號中一脈衝的一前緣以及在一經反相之回饋信號中一脈衝的一前緣對齊，根據本發明之至少一個實施例；圖3B圖示出另一示例時序圖，其中在一參考時脈信號中一脈衝的一前緣與在一回饋信號中一脈衝的一前緣以及在一經反相之回饋信號中一脈衝的一前緣對齊，根據本發明之至少一個實施例；圖4圖示出使用一參考時脈信號、一回饋信號、以及一經反相之回饋信號訓練一DLL之一示例高階方法，根據本發明之至少一個實施例；圖5圖示出使用一參考時脈信號、一回饋信號、以及一經反相之回饋信號訓練一DLL之另一示例高階方法，根據本發明之至少一個實施例；圖6圖示出傳送一回饋信號以及一經反相之回饋信號給一DLL以回應於一DLL重置信號之一示例高階方法，根據本發明之至少一個實施例；圖7圖示出判定一第一延遲碼值和一第二延遲碼值以回應於將一DLL放置在一訓練模式中之一示例高階方法，根據本發明之至少一個實施例；以及圖8圖示出提供一DLL碼更新的一示例高階方法，其把一參考時脈信號延遲該第一延遲碼值或該第二延遲碼值中之該較小者，根據本發明之至少一個實施例。
雖然以下較佳實施例之詳細說明將參照說明性 的實施例來進行的，但是許多的替換、修改和變化對本領域的習知技藝者而言將是顯而易見的。
較佳實施例之詳細說明
延遲鎖定迴路(DLL)藉由把延遲加到一回饋信號來把該回饋信號的該前緣對齊一時脈信號的一前緣。當該回饋信號的該前緣正好在該參考時脈信號的該前緣之後發生時，這樣子的前緣到前緣對齊幾乎可能需要增加延遲之一整個時脈週期。同時使用該回饋信號正緣和該回饋信號負緣會把所需延遲的最大量減少至小於半個參考時脈信號週期。在實施方式中，把該回饋信號負緣對齊該參考時脈信號正緣可藉由把該DLL放置在一種訓練模式中來實現，其中由該DLL所計算出的該延遲不被供給到該DLL延遲鏈。一旦放置在一訓練模式中，該DLL判定一第一延遲迴路值，其對應於實現把該回饋信號前緣對齊該參考時脈信號前緣所需要的延遲。同樣地，在該訓練模式中，該回饋信號被反相以產生提供給該DLL之一經反相之回饋信號。使用該經反相之回饋信號，該DLL判定一第二延遲迴路值，其對應於實現把在該經反相之回饋信號中之一脈衝的一前緣(即，該回饋信號後緣)對齊在該參考時脈信號中之一脈衝的該前緣所需要的該延遲。該DLL然後把該第一延遲迴路值或該第二延遲迴路值中的較小者載入至該延遲鏈中。若該第一延遲迴路值是該等兩個值中的該較小者，則該DLL將把在該回饋信號中一脈衝的該前緣對齊在該參考時脈信號 中一脈衝的一前緣。若該第二延遲迴路值是該等兩個值中的該較小者，則該DLL將把在該回饋信號中一脈衝的該後緣(即，在該經反相之回饋信號中一脈衝的該前緣)對齊在該參考時脈信號中一脈衝的一前緣。
欲減少電源敏感度的一系統包括一多工器以接收一回饋信號和一經反相之回饋信號。該系統還包括通信耦合到該多工器之一延遲鎖定迴路(DLL)。該DLL從該多工器接收該回饋信號並判定一第一延遲碼值，其對應於欲加入到一DLL延遲鏈的一延遲量以致使在該回饋信號中一脈衝的一前緣對齊在一參考時脈信號中一脈衝的一前緣。該DLL進一步從該多工器接收該經反相之回饋信號並判定一第二延遲碼值，其對應於欲加入到一DLL延遲鏈的一延遲量以致使在該經反相之回饋信號中一脈衝的一前緣對齊在一參考時脈信號中一脈衝的一前緣。該系統還包含有一被通信耦合到該多工器和該DLL的一DLL訓練電路。該DLL訓練電路從該DLL接收該第一延遲碼值和該第二延遲碼值，並致使該DLL可選擇性地傳輸對應於該第一延遲碼值或該第二延遲碼值之較小時間間隔的一延遲給該DLL延遲鏈。
一種將低電源敏感度的方法包含有在一多工器處接收一回饋信號和一經反相之回饋信號。該方法還包括由一延遲鎖定迴路(DLL)接收一參考時脈信號。該方法更包含有由該DLL接收來自該多工器的該回饋信號並判定一第一延遲碼值，其對應於欲加入到一DLL延遲鏈的一延遲量以把在該回饋信號中一脈衝的一前緣對齊在該參考時脈信 號中一脈衝的一前緣。該方法還包含有由該DLL從該多工器接收該經反相之回饋信號並判定一第二延遲碼值，其對應於欲加入到該DLL延遲鏈的一延遲量以致使在該經反相之回饋信號中一脈衝的一前緣對齊在該參考時脈信號中一脈衝的一前緣。該方法包含有由一被通信耦合到該多工器和該DLL的一DLL訓練電路接收該第一延遲碼值和該第二延遲碼值，並致使該DLL可選擇性地把對應於該第一延遲碼值或該第二延遲碼值之該較小者載入到該DLL延遲鏈。
一儲存裝置可以包含有一或多個機器可執行指令集，當其由一DLL訓練電路執行時，可降低電源的敏感度。該DLL訓練電路提供一回饋信號和一經反相之回饋信號給一多工器。該DLL訓練電路更提供一參考時脈信號給一延遲鎖定迴路(DLL)。該DLL訓練電路還傳送來自該多工器的該回饋信號給該DLL，並致使該DLL判定一第一延遲碼值，其對應於欲加入到一DLL延遲鏈的一延遲量以把在該回饋信號中一脈衝的一前緣對齊在該參考時脈信號中一脈衝的一前緣。該DLL訓練電路傳送該經反相之回饋信號給該DLL並致使該DLL判定一第二延遲碼值，其對應於欲加入到該DLL延遲鏈的一延遲量以致使在該經反相之回饋信號中一脈衝的一前緣對齊在該參考時脈信號中一脈衝的一前緣。該DLL訓練電路接收該第一延遲碼值和該第二延遲碼值，並致使該DLL可選擇性地把該第一延遲碼值或該第二延遲碼值之該較小者傳輸給該DLL延遲鏈。
圖1圖示出一示例DLL訓練系統100用於減少插 入至一參考時脈信號110之一DLL延遲碼的持續時間，從而降低引入至一被通信耦合之電源中的抖動，根據本發明之一或多個方面。該系統100包含有一延遲鎖定迴路(DLL)102和一DLL訓練電路104，其雖然在圖1中被描繪為獨立的元件，但可被組合成一單一元件。該DLL 102把該參考時脈信號110的該相位與一回饋信號112的相位進行比較。基於在該參考時脈信號110與該回饋信號112之間的該差異，該DLL插入一延遲碼130到該回饋信號中以同步該參考時脈信號110的該相位與該回饋信號112的該相位。取決於在該參考時脈信號110與該回饋信號112之間的同步程度，該延遲碼130可以是小至零(例如，當該參考時脈信號110與該回饋信號112同步時)或高達僅略少於該參考時脈信號110的該週期(例如，當該參考時脈信號110和該回饋信號112顯示出僅有一微小的相位差時)。
該回饋信號112可被使用來把在一系統中的裝置同步到該參考時脈110。這樣的同步允許在系統組件之間的可靠資料傳輸。例如，如在圖1中所描繪，一雙倍資料率(DDR)輸入輸出(IO)裝置可使用回饋信號112產生一DQS(資料選通)114以及DQS(資料傳輸)信號116。
在實現方式中，一重置信號140被提供給該DLL 102和該DLL訓練電路104。該DLL訓練電路104接收一訓練啟用信號150，其致使該DLL訓練電路104進入一訓練模式，其中該回饋信號112在一第一時間被提供給該DLL 102。回應於接收到該回饋信號112，該DLL產生一第一延遲碼值(例 如，粗調延遲碼+細調延遲碼)，其對應於欲加入到該回饋信號112的該延遲量以把在該回饋信號112中的正向轉變(例如，對應於一脈衝之一前緣的一邏輯狀態轉變一一種低到高的邏輯狀態轉變)對齊在該參考時脈信號110中的一正向轉變。該DLL把該第一延遲碼值130a傳送至該DLL訓練電路104，其中該值可被儲存在一記憶體或類似的儲存裝置中。
該訓練模式進一步致使該DLL訓練電路104反相該回饋信號112，並在一第二時間把該經反相之回饋信號112傳送給該DLL 102。請注意在該經反相之回饋信號112中，在該經反相之回饋信號中的正向轉變(例如，指出一脈衝之一前緣的低到高邏輯狀態轉變)對應於在該回饋信號中的負向轉換(例如，指出在該回饋信號中一脈衝之一後緣的高到低邏輯狀態轉變)。回應於接收到該經反相之回饋信號112，該DLL產生一第二延遲碼值(例如，粗調延遲碼+細調延遲碼)，其對應於欲加入到該經反相之回饋信號112的該延遲量以把在該經反相之回饋信號112中的一正向轉變對齊在該參考時脈信號110中的一正向轉變。該DLL把該第二延遲碼值130b傳送至該DLL訓練電路104，其中該值可被儲存在一記憶體或類似的儲存裝置中。
該DLL訓練電路104選擇對應於該最短的時間延遲的該延遲碼值。在選擇該延遲碼值之後，該DLL訓練模式指示該DLL插入該相應的延遲碼到該回饋信號中。藉由引入最小可能的延遲到該回饋信號中，電源的穩定性被增 加。
圖2圖示出一示例DLL訓練系統200用於減少插入至一參考時脈信號110之一DLL延遲碼的持續時間，從而降低引入至一被通信耦合之電源中的抖動，根據本發明之一或多個方面。圖2圖示出包含在該DLL 102和該DLL訓練電路104中的一些組件。在一些實例中，該DLL 102可以包括一或多個相位檢測器202、一或多個DLL狀態機204、以及一或多個元件用於引入延遲到該回饋信號112中，例如一延遲鏈206。在一些實例中，該DLL訓練電路104可包括一或多個多工器210、一或多個反相器212、以及接收來自該DLL 102之該等延遲碼值130並提供一或多個輸出給該多工器210的一電路218。該回饋信號112被提供給一第一多工器輸入214而該經反相之回饋信號112'被提供給一第二多工器輸入216。在電路218的該方向上，該多工器可以輸出該回饋信號112或該經反相之回饋信號112'。雖然在圖2中被描繪為分開的模組，有時候，該多工器210、反相器212以及電路218的一些或全部可被全部地或部分地被併入到該DLL 102中。
在操作中，該訓練啟用信號150被提供給該電路218。回應於接收到該訓練啟用信號150，在一第一時間該電路218致使該多工器210輸出該回饋信號112給該DLL 102。該相位檢測器202比較該參考時脈信號110的該相位與該回饋信號112的該相位。該DLL狀態機204判定足以把在該回饋信號112中一脈衝的一正向轉變對齊在該參考時脈信號 110中一脈衝的一正向轉變的該延遲量。該DLL狀態機輸出欲加入到該回饋信號112的該延遲量為由該電路218所接收到的一第一延遲碼值130。
在一第二時間，該電路218致使該多工器210輸出該經反相之回饋信號112'給該DLL 102。該相位檢測器202比較該參考時脈信號110的該相位與該經反相之回饋信號112'的該相位。該DLL狀態機204判定足以把在該經反相之回饋信號112'中一脈衝的一正向轉變對齊在該參考時脈信號110中一脈衝的一正向轉變的該延遲量。該DLL狀態機輸出欲加入到該回饋信號112的該延遲量為由該電路218所接收到的一第二延遲碼值130'。
仍然在訓練模式中，該電路218可以比較對應於該第一延遲碼值130的該時間延遲(欲加入到回饋信號以與參考時脈信號對齊之延遲)與對應於該第二延遲碼值130'的該時間延遲(欲加入到經反相之回饋信號以與參考時脈信號對齊的延遲)。該電路218選擇對應於該較小時間延遲的該延遲碼130或130'。在實施例中，該DLL狀態機204加入由該電路218所選擇對應到該較少時間延遲之該延遲碼130或130'。該第一延遲碼值130的選擇把在該回饋信號112中一脈衝的該前緣對齊該參考時脈信號110中一脈衝的該前緣。該第二延遲碼值130'的選擇把在該回饋信號112中一脈衝的該後緣對齊該參考時脈信號110中一脈衝的該前緣。
在一些實現方式中，該DLL 102可包含有一延遲模組230，其加入一延遲量給該回饋信號112以補償由外部 系統組件所造成的延遲。這樣的延遲可以包括，例如，在該參考時脈信號110中的一延遲232或在輸出中的延遲234諸如由一DDR IO模組所產生之該DQ/DQS輸出中的一延遲。在該回饋信號112中包括這樣子的延遲可以改善該第一延遲碼值130和該第二延遲代碼值130'的精確度用於定時從該DLL 102遠端所觀察到的信號。
該DLL狀態機204可包括系統、裝置、模組、或組件之任何數量或組合以足以至少接收來自該相位檢測器202的該輸出並判定對應於欲加入到該回饋信號112以對齊回饋信號112與該參考時脈信號110之一時間延遲的延遲碼。該DLL狀態機204可以，有時候，包含有或可以存取一或多個儲存裝置來儲存或以其他方式保有一或多組可由該DLL狀態機204執行之機器可讀取指令集。該DLL狀態機204可包括一或多個數位信號處理器、一或多個控制器、一或多個微控制器、一或多個單核心或多核心處理器、一或多個精簡指令集電腦(RISC)、一或多個現場可規劃閘陣列(FPGA)、或它們的組合。
該延遲鏈206可包括系統、裝置、模組、或組件之任何數量或組合以足以至少接收來自該DLL狀態機204的該延遲碼值130並加入延遲之一相應的量到該回饋信號112中使得該回饋信號112與參考時脈信號對齊。延遲鏈206可包括，例如，一種電壓控制延遲線。
該電路218可包括系統、裝置、模組、或組件之任何數量或組合以足以至少接收該延遲碼130和130'、該重 置信號140、以及該訓練啟用信號150，輸出一控制信號給該多工器210，以及選擇對應於該較小時間延遲的該延遲碼值130或130'。該電路218可以，有時候，包含有或可以存取一或多個儲存裝置來儲存或以其他方式保有一或多組可由該電路218執行之機器可讀取指令集。該電路218可包括一或多個數位信號處理器、一或多個控制器、一或多個微控制器、一或多個單核心或多核心處理器、一或多個精簡指令集電腦(RISC)、一或多個現場可規劃閘陣列(FPGA)、或它們的組合。
圖3A圖示出了一示例時序圖300，其描繪了一示例參考時脈信號110、一示例回饋信號112、以及一示例經反相之回饋信號112'，根據本發明之一或多個方面。該參考時脈信號110具有一週期302，其包括一第一間隔304在該期間該參考時脈信號110是在一第二邏輯狀態307中(例如，該高的邏輯狀態)以及一第二時間間隔306在該期間該參考時脈信號110是在一第一邏輯狀態305中(例如，該低的邏輯狀態)。該回饋信號112具有一週期320，其包括一第一間隔322在該期間回饋信號112是在一第二邏輯狀態307中(例如，該高的邏輯狀態)以及一第二時間間隔324在該期間該回饋信號112是在一第一邏輯狀態305中(例如，該低的邏輯狀態)。該經反相之回饋信號112'也具有一週期320，其包括一第一間隔324在該期間該經反相之回饋信號112'是在一第一邏輯狀態305中(例如，該低的邏輯狀態)以及一第二時間間隔322在該期間該經反相之回饋信號112'是在一第二邏輯狀態307 中(例如，該高的邏輯狀態)。有時候，該參考時脈信號110的該週期302和間隔304、306可以是相同於該回饋信號112和該經反相之回饋信號112'的該週期320和間隔322、324。在其他時候，該參考時脈信號110的該週期302和間隔304、306可能不同於該回饋信號112和該經反相之回饋信號112'的該週期320和間隔322、324。
在該訓練模式中，在該第一時間，該DLL訓練電路104可以傳回該回饋信號112以傳回給該DLL 102。該DLL 102判定該第一延遲碼值130，其對應於該時間延遲330的量以把該回饋信號112的該前緣326對齊該參考時脈信號110的該前緣308。
在該訓練模式中，在該第二時間，該DLL訓練電路104可以傳回該經反相之回饋信號112'以傳回給該DLL 102。該DLL 102判定第二延遲碼值130'，其對應於要加入到該經反相之回饋信號112'之該時間延遲340的量以把該經反相之回饋信號112'的該前緣326對齊該參考時脈信號110之該前緣。
該DLL訓練電路104把該第一延遲碼值130與該第二延遲碼值130'進行比較，並且選擇對應於該較小時間間隔的該延遲碼值。在圖3A所示的示例中，該DLL訓練電路104將選該擇第一延遲碼值130，因為間隔330在時間上比間隔340要短或小。該DLL訓練電路104致使該DLL 102可加入對應於該第一延遲碼值130的該延遲碼至該回饋信號112。加入對應於該第一延遲碼值130的該延遲碼到該回饋信號 112將導致該回饋信號112的該前緣326對齊該參考時脈信號110的該前緣308。
圖3B圖示出了另一示例時序圖300，其描繪了一示例參考時脈信號110、一示例回饋信號112、以及一示例經反相之回饋信號112'，根據本發明之一或多個方面。
在該訓練模式中，在該第一時間，該DLL訓練電路104可以傳回該回饋信號112以傳回給該DLL 102。該DLL 102判定該第一延遲碼值130，其對應於該時間延遲330的量以把該回饋信號112的該前緣326對齊該參考時脈信號110的該前緣308。
在該訓練模式中，在該第二時間，該DLL訓練電路104可以傳回該經反相之回饋信號112'以傳回給該DLL 102。該DLL 102判定第二延遲碼值130'，其對應於要加入到該經反相之回饋信號112'以把該經反相之回饋信號112'的該前緣326對齊該參考時脈信號110之該前緣之該時間延遲340的量。
該DLL訓練電路104把該第一延遲碼值130與該第二延遲碼值130'進行比較，並且選擇對應於較小時間間隔的該延遲碼值。在圖3B所示的示例中，該DLL訓練電路104將選該擇該第二延遲碼值130'，因為間隔340在時間上比間隔330要短或小。該DLL訓練電路104致使該DLL 102可加入對應於該第二延遲碼值130'的該延遲碼到該回饋信號112。加入對應於該第二延遲碼值130'的該延遲碼到該回饋信號112將導致該回饋信號112的該後緣328對齊該參考時脈信 號110的該前緣308。
圖4描繪出一說明性方法400的一高階流程圖，用於判定欲加到一回饋信號112之最小延遲量以致使該信號對齊該一考時脈信號110並可在一被通信耦合之電源中最小化該抖動量，根據本發明的一或多個方面。使一DLL訓練電路104進入一訓練模式中可致使該DLL訓練電路104傳回一回饋信號112給一DLL 102。在接收到該回饋信號112時，該DLL 102判定一第一延遲碼值130，其對應於一要加到該回饋信號112之一時間延遲量以把在該回饋信號112中的一邏輯狀態轉換對齊在該參考時脈信號110中的一邏輯狀態轉變。使一DLL訓練電路104進入一訓練模式中可額外地致使該DLL訓練電路104傳回一經反相之回饋信號112'給一DLL 102。在接收到該經反相之回饋信號112'時，該DLL 102判定一第二延遲碼值130'，其對應於一要加到該經反相之回饋信號112'之一時間延遲量以把在該經反相之回饋信號112'中的一邏輯狀態轉換對齊在該參考時脈信號110中的一邏輯狀態轉變。該DLL訓練電路104可致使該DLL 102把該第一延遲碼值130或該第二延遲碼值130'之該時間較少者加入到該回饋信號112中，從而把在該回饋信號112中的一邏輯狀態轉換對齊在該參考時脈信號110中的一邏輯狀態轉變。該方法400始於402。
在404，該回饋信號112被反相以提供一個經反相之回饋信號112'。在一些實現中，一或多個反相器212可以被用來反相該回饋信號112。該等一或多個反相器212可以 被包含在DLL 102中，或者可分離於該DLL 102。
在406，該回饋信號112在一第一多工器輸入214被接收，而該經反相之回饋信號112'在一第二多工器輸入216被接收。該多工器210可以被包含在DLL 102中，或者可分離於該DLL 102。
在408，該DLL接收該參考時脈信號110。
在410，該DLL訓練電路104致使該多工器210輸出該回饋信號112。該輸出的回饋信號112係由該DLL 102來接收。
在412，該DLL 102判定該第一延遲碼值130，其對應於要加到該回饋信號112之該時間延遲量以把該回饋信號112的一邏輯狀態轉變(即，一前緣326)對齊該參考時脈信號110的一邏輯狀態轉變(即，一前緣308)。
在414，該DLL訓練電路104致使一多工器210傳送該經反相之回饋信號112'給該DLL 102。有時候，該經反相之回饋信號112'係由該DLL狀態機204來接收。
在416，該DLL 102判定該第一延遲碼值130'，其對應於要加到該經反相之回饋信號112'之該時間延遲量以把該經反相之回饋信號112'的一邏輯狀態轉變(即，一前緣326)對齊該參考時脈信號110的一邏輯狀態轉變(即，一前緣308)。請注意把該經反相之回饋信號112'的一前緣326對齊該參考時脈信號110的一前緣308致使該回饋信號112的一後緣328對齊該參考時脈信號110的該前緣308。
在418，該DLL訓練電路104接收該第一延遲碼值 130和該第二延遲碼值130'。
在420，該DLL訓練電路104致使該DLL 102把該第一延遲碼值130或該第二延遲碼值130'之該時間較小者加入到該回饋信號112。這致使該回饋信號112的一邏輯狀態轉換(不是一前緣326就是一後緣328)對齊該參考時脈信號110的一邏輯狀態轉換(一前緣308)。該方法400結束於422。
圖5描繪出可單獨使用或與該方法400結合使用之一DLL訓練方法之一種示例方法500的一高階邏輯流程圖，根據本發明的一或多個方面。在一些情況下，該DLL訓練電路104致使在一第一時間把該回饋信號112傳輸到該DLL 102，以及在一第二時間把該經反相之回饋信號112'傳輸到該DLL。該第二時間可能發生在該第一時間之前或之後。該方法500始於502。
在504，該DLL訓練電路104在該第一時間使該回饋信號112傳輸到該DLL 102。在一些實現方式中，該DLL訓練電路104提供一輸出信號給該多工器210以在該第一時間使該回饋信號112傳輸給該DLL 102。
在506，該DLL訓練電路104在該第二時間使該經反相之回饋信號112'傳輸到該DLL 102。在一些實現方式中，該DLL訓練電路104提供一輸出信號給該多工器210以在該第二時間使該經反相之回饋信號112'傳輸給該DLL 102。
在508，該DLL 102判定該第一延遲碼值130，其對應於要加到該回饋信號112的該延遲以把在該回饋信號112中的一前緣對齊在該參考時脈信號110中的一前緣。在 一些實現方式中，該DLL狀態機204產生該第一延遲碼值130。有時候，該第一延遲碼值130可被儲存在駐留於或被通信耦合到該DLL 102之一儲存裝置中。在其他的時候，該第一延遲碼值130可被儲存在駐留於或被通信耦合到該DLL訓練電路104之一儲存裝置中。
在510，該DLL 102判定該第二延遲碼值130'，其對應於要加到該經反相之回饋信號112'的該延遲以把在該經反相之回饋信號112'中的一前緣對齊在該參考時脈信號110中的一前緣。在一些實現方式中，該DLL狀態機204產生該第二延遲碼值130'。有時候，該第二延遲碼值130'可被儲存在駐留於或被通信耦合到該DLL 102之一儲存裝置中。在其他的時候，該第二延遲碼值130'可被儲存在駐留於或被通信耦合到該DLL訓練電路104之一儲存裝置中。
在512，該DLL訓練電路104判定是該第一延遲碼值130還是該第二延遲碼值130'對應於該較小或較少的時間延遲。在一些情況下，該DLL 102從一儲存裝置讀出該第一延遲碼值130和該第二延遲碼值130'，並傳輸該第一延遲碼值130和該第二延遲碼值130'給該DLL訓練電路104。在其他的情況下，該DLL訓練電路104從駐留於或被通信耦合到該DLL訓練電路104之一儲存裝置中讀出該第一延遲碼值130和該第二延遲碼值130'。
該DLL訓練電路104可以傳送一信號，該信號包含有指出對應於該較小時間延遲之該延遲碼值的資訊(例如，該信號可以包含指出「第一」或「第二」之任一以指 定給該DLL那一延遲碼值要載入到該延遲鏈中)。有時候，該DLL訓練電路104可以發送包含有指出該實際延遲碼值本身資訊的一種信號(例如，該信號可以包含有該實際的第一延遲碼值130或該第二延遲碼值130')。
該DLL 102將對應於該所選擇延遲碼的該延遲加入到該回饋信號112。有時候，當該DLL 102將對應於該第一延遲碼值130加入到該回饋信號112時，這將導致該回饋信號112的該前緣326對齊該參考時脈信號的該前緣308。在其他的時候，當該DLL 102將對應於該第二延遲碼值130'加入到該回饋信號112時，這將導致該回饋信號112的該後緣328對齊該參考時脈信號的該前緣308。該方法500結束於514。
圖6描繪出訓練一DLL以減少要加入到該回饋信號112之該延遲的一種示例方法600的一高階邏輯流程圖，根據本發明的一或多個方面。該方法600可單獨使用或與該等方法400和500結合使用。有時候，該DLL重置信號140可以開始該第一延遲碼值130和該第二延遲碼值130'的判定。該方法600始於602。
在604，該DLL 102和該DLL訓練電路104的任一個或兩者接收該DLL重置信號140。在一些實現方式中，該DLL狀態機204或該電路218的任一個或兩者接收該DLL重置信號140。該DLL重置信號140可以由該DLL 102內部地產生，或者可外部於該DLL來產生並傳送給該DLL 102和該DLL訓練電路104。有時候，該DLL重置信號140可以被手 動式地產生，例如回應於一系統使用者輸入。在其他的時候，該DLL重置信號140可被自主地產生，例如以一種間歇的、週期性的、或非週期性的基礎上被產生。在其他的時候，該DLL重置信號140可被產生以回應於一或多個經定義事件的發生，例如以回應於在該參考時脈信號110和該回饋信號112之間的相位差超過一經定義的臨界值。
在606，回應於接收到該DLL重置信號140，該DLL訓練電路104把該回饋信號112和經反相之回饋信號112'傳輸給該DLL 102。該方法600結束於608。
圖7描繪出訓練一DLL以最小化要加入到該回饋信號112之該延遲的一種示例方法700的一高階邏輯流程圖，根據本發明的一或多個方面。該方法700可單獨使用或與該等方法400、500、以及600結合使用。有時候，該DLL訓練啟用信號150可致使該DLL 102進入一訓練模式和開始判定該第一延遲碼值130和該第二延遲碼值130'。該方法700始於702。
在704，該DLL訓練電路104接收該DLL訓練啟用信號150。在一些實現方式中，該電路218接收該DLL訓練啟用信號150。該DLL訓練啟用信號150可以由該DLL 102內部地產生，或者可被外部地產生並傳送給該DLL訓練電路104。有時候，該DLL訓練啟用信號150可以被手動式地產生，例如回應於一系統使用者輸入。在其他的時候，該DLL訓練啟用信號150可被自主地產生，例如以一種間歇的、週期性的、或非週期性的基礎上被產生。在其他的時候， 該DLL訓練啟用信號150可被產生以回應於一或多個經定義事件的發生，例如以回應於在該參考時脈信號110和該回饋信號112之間的相位差超過一經定義的臨界值。
有時候，該DLL訓練信號150被傳送到該DLL 102並致使該DLL 102進入並維持在該訓練模式中，直到該DLL訓練啟用信號150再次被發送到該DLL 102為止。在其他的時候，當該DLL訓練信號150存在時，該DLL訓練啟用信號150在所有的時候都使該DLL 102保持在該訓練模式中。在這種時候，該DLL訓練信號150的移除會致使該DLL 102退出該訓練模式。
在706，回應於接收到該DLL訓練啟用信號150，該DLL訓練電路104致使該DLL 102判定該第一延遲碼值130和該第二延遲碼值130'，但不會使得該DLL把對應於該第一延遲碼值130或該第二延遲碼值130'的該延遲加入到該回饋信號112。有時候，在接收到該DLL訓練啟用信號150時，該DLL 102並不校正在該參考時脈信號110與該回饋信號112之間的相位對齊，直到該DLL訓練啟用信號150被中斷為止。該方法700結束於708。
圖8描繪出訓練一DLL以最小化要加入到該回饋信號112之該延遲的一種示例方法800之一高階邏輯流程圖，根據本發明的一或多個方面。該方法800可單獨使用或與該等方法400、500、600、以及700結合使用。有時候，該DLL訓練電路104使得該DLL 102可用一延遲碼來延遲該回饋信號112，該延遲碼對應於該第一延遲碼值130或該第二延遲 碼值130'之該時間較短、較小、或較少者。該方法800始於802。
在804，該DLL 102退出該訓練模式。有時候，該DLL訓練信號150被發送到該DLL 102並使得該DLL 102進入並保留在該訓練模式中直到該DLL訓練啟用信號150再次被發送到該DLL 102為止。在其他的時候，當該DLL訓練信號150存在時，該DLL訓練信號150在所有的時候都使得該DLL 102保持在該訓練模式中。在這種時候，該DLL訓練信號150的移除會致使該DLL 102退出該訓練模式。
在806，該DLL 102將對應於該所選擇延遲碼的該延遲加入到該回饋信號112。有時候，當該DLL 102將對應於該第一延遲碼值130加入到該回饋信號112時，這將導致該回饋信號112的該前緣326對齊該參考時脈信號的該前緣308。在其他的時候，當該DLL 102將對應於該第二延遲碼值130'加入到該回饋信號112時，這將導致該回饋信號112的該後緣328對齊該參考時脈信號的該前緣308。該方法800結束於808。
以下的實例涉及到進一步的實施例。本發明以下的實例可包括技術主題材料諸如一種裝置、一種方法、至少一個用於儲存指令之機器可讀取媒體當被執行致使一機器基於該方來法執行動作、用於基於該方法執行動作的構件、及/或一種系統用於把一受信任的輸入會期綁定到一受信任的輸出會期以防止從先前受信任輸出會期所獲得之加密資料之再次的使用。
根據實例1，提供了一種系統以減少電源敏感度。該系統包含有一多工器以接收一回饋信號和一經反相之回饋信號以及一被通信耦合到該多工器之一延遲鎖定迴路(DLL)。該DLL可從該多工器接收該回饋信號並判定一第一延遲碼值，其對應於要加入到一DLL延遲鏈的一延遲量以致使在該回饋信號中一脈衝的一前緣對齊在一參考時脈信號中一脈衝的一前緣。該DLL可進一步從該多工器接收該經反相之回饋信號並判定一第二延遲碼值，其對應於要加入到一DLL延遲鏈的一延遲量以致使在該經反相之回饋信號中一脈衝的一前緣對齊在一參考時脈信號中一脈衝的一前緣。該系統更包含有一被通信耦合到該多工器和該DLL的一DLL訓練電路。該DLL訓練電路可從該DLL接收該第一延遲碼值和該第二延遲碼值，並致使該DLL可選擇性地傳輸對應於該第一延遲碼值或該第二延遲碼值中之較小時間間隔者的一延遲給該DLL延遲鏈。
實例2可包含有實例1的元件，並且可另外包含有一被通信耦合到該多工器的反相器，該反相器可反相該回饋信號並提供該經反相之回饋信號。
實例3可包含有實例1的元件且該DLL訓練電路更可致使該多工器在一第一時間把該回饋信號傳送給該DLL以及在一第二時間把該經反相之回饋信號傳送給該DLL。
實例4可包含有實例3的元件且該DLL訓練電路更可致使該多工器在一第一時間把該回饋信號傳送給該 DLL以回應於接收到一DLL重置信號。
實例5可包含有實例1的元件且該DLL訓練電路更可致使該DLL進入一種訓練模式其中該DLL判定該第一延遲碼值及該第二延遲碼值，但不傳輸該第一延遲碼值或該第二延遲碼值的任一給該DLL延遲鏈。
實例6可包含有實例5的元件且該DLL訓練電路更可致使該DLL離開該訓練模式並傳輸該第一延遲碼或該第二延遲碼中之該較小時間值給該DLL延遲鏈以回應於離開該訓練模式。
根據實例7，提供一種降低電源敏感度的方法。該方法包含有在一多工器處接收一回饋信號和一經反相之回饋信號。該方法更包含有由一延遲鎖定迴路(DLL)接收一參考時脈信號。該方法還包含有由該DLL接收來自該多工器的該回饋信號並判定一第一延遲碼值，其對應於要加入到一DLL延遲鏈的一延遲量以把在該回饋信號中一脈衝的一前緣對齊在該參考時脈信號中一脈衝的一前緣。該方法更包含有由該DLL從該多工器接收該經反相之回饋信號並判定一第二延遲碼值，其對應於要加入到該DLL延遲鏈的一延遲量以致使在該經反相之回饋信號中一脈衝的一前緣對齊在該參考時脈信號中一脈衝的一前緣。該方法也包含有由一被通信耦合到該多工器和該DLL的一DLL訓練電路來接收該第一延遲碼值和該第二延遲碼值，並致使該DLL可選擇性地把對應於該第一延遲碼值或該第二延遲碼值之該較小者載入到該DLL延遲鏈。
實例8可包含有實例7的元件，並且可另外包含有經由一被通信耦合到該多工器的反相器來反相該回饋信號以提供該經反相之回饋信號。
實例9可包含有實例7或8之任一的元件，其中判定對應於要加入到一DLL延遲鏈以把在該回饋信號中一脈衝之一前緣對齊在該參考時脈信號中一脈衝之一前緣之一延遲量的一第一延遲碼值包含有由DLL判定對應於要加入到一DLL延遲鏈以把在該回饋信號中該脈衝之該前緣對齊在該參考時脈信號中該脈衝之該前緣之一時間延遲量的該第一延遲碼值。
實例10可包含有實例9的元件，其中判定對應於要加入到一DLL延遲鏈以把在該經反相之回饋信號中一脈衝之一前緣對齊在該參考時脈信號中一脈衝之一前緣之一延遲量的一第二延遲碼值包含有由DLL判定對應於要加入到一DLL延遲鏈以把在該經反相之回饋信號中該脈衝之該前緣對齊在該參考時脈信號中該脈衝之該前緣之一時間延遲量的該第二延遲碼值。
實例11可包含有實例7或8之任一的元件，其中從該多工器接收該回饋信號包含有由該DLL在一第一時間從該多工器接收該回饋信號。
實例12可包含有實例11的元件，其中從該多工器接收該經反相之回饋信號包含有由該DLL在一第二時間從該多工器接收該經反相之回饋信號。
實例13可包含有實例12的元件並且可另外地包 含由該DLL訓練電路接收一DLL重置信號；並致使該多工器在該第一時間把該回饋信號傳送給該DLL以及在一第二時間把該經反相之回饋信號傳送給該DLL以回應於接收到該DLL重置信號。
實例14可包含有實例7或8之任一的元件，並且可另外地包含由該DLL訓練電路致使該DLL進入一種訓練模式其中該DLL判定該第一延遲碼值及該第二延遲碼值，但不傳輸該第一延遲碼值或該第二延遲碼值的任一給該DLL延遲鏈，在從該多工器接收到該回饋信號及該經反相之回饋信號之前。
實例15可包含有實例14的元件並且可另外地包含由該DLL訓練電路致使該DLL離開該訓練模式並傳輸該第一延遲碼或該第二延遲碼中之該較小時間值給該DLL延遲鏈以回應於離開該訓練模式。
根據實例16，提供有一種包含有機器可執行指令集的儲存裝置，當其由一電路執行時，降低電源的敏感度。該等機器可執行指令集可致使該電路提供一回饋信號和一經反相之回饋信號給一多工器並提供一參考時脈信號給一延遲鎖定迴路(DLL)。該機器可執行指令集可致使該電路傳送來自該多工器的該回饋信號給該DLL。該等機器可執行指令集可致使該電路使得該DLL判定一第一延遲碼值，其對應於要加入到一DLL延遲鏈的一延遲量以把在該回饋信號中一脈衝的一前緣對齊在該參考時脈信號中一脈衝的一前緣。該等機器可執行指令集可致使該電路使得該DLL接 收該第一延遲碼值和該第二延遲碼值；並致使該DLL可選擇性地把該第一延遲碼值或該第二延遲碼值之該較小者傳輸給該DLL延遲鏈。
實例17可包含有實例16的元件且該等機器可執行指令集可致使該電路來反相該回饋信號以提供該經反相之回饋信號。
實例18可包含有實例16的元件且該等機器可執行指令集可致使該電路在一第一時間把來自該多工器的該回饋信號傳送給該DLL。
實例19可包含有實例18的元件且該等機器可執行指令集可致使該電路在一第二時間把來自該多工器之該經反相之回饋信號傳送給該DLL。
實例20可包含有實例18的元件且該等機器可執行指令集可致使該電路接收一DLL重置信號並也可致使該多工器在該第一時間把該回饋信號傳送給該DLL以及在該第二時間把該經反相之回饋信號傳送給該DLL以回應於接收到該DLL重置信號。
實例21可包含有實例18的元件且該等機器可執行指令集可致使該電路使得該DLL進入一種訓練模式其中該DLL判定該第一延遲碼值及該第二延遲碼值，但在從該多工器接收到該回饋信號與該經反相之回饋信號之前不傳輸該第一延遲碼值或該第二延遲碼值的任一給該DLL延遲鏈。
實例22可包含有實例21的元件且該等機器可執 行指令集可致使該電路使得該DLL離開該訓練模式並傳輸該第一延遲碼或該第二延遲碼之該較小時間值給該DLL延遲鏈以回應於離開該訓練模式。
根據實例23，提供了一種系統以減少電源敏感度。該系統可包含有用於接收一回饋信號和一經反相之回饋信號的一構件。該系統還可以包含有用於接收一參考時脈信號的構件。該系統還可以包含有一構件用於把該回饋信號傳送給一延遲鎖定迴路(DLL)並判定一第一延遲碼值，其對應於要加入到一DLL延遲鏈的一延遲量以致使在該回饋信號中一脈衝的一前緣對齊在該參考時脈信號中一脈衝的一前緣。該系統還可以包含有一構件用於把該經反相之回饋信號傳送給該延遲鎖定迴路(DLL)並判定一第二延遲碼值，其對應於要加入到該DLL延遲鏈的一延遲量以致使在該經反相之回饋信號中一脈衝的一前緣對齊在該參考時脈信號中一脈衝的一前緣。該系統更包含有一用於發送該第一延遲碼值和該第二延遲碼值給一DLL訓練電路的構件以及一用於選擇性地傳輸該第一延遲碼值或該第二延遲碼值中之該較小者給該DLL延遲鏈的一構件。
實例24可包含有實例23的元件且包含有一構件用於使該DLL進入一種訓練模式其中該DLL判定該第一延遲碼值及該第二延遲碼值，但在從該多工器接收到該回饋信號與該經反相之回饋信號之前不傳輸該第一延遲碼值或該第二延遲碼值的任一給該DLL延遲鏈。
實例25可包含有實例24的元件且包含有一構件 用於致使該DLL離開該訓練模式並傳輸該第一延遲碼或該第二延遲碼中的該較小時間值給該DLL延遲鏈以回應於離開該訓練模式。
根據實例26，提供了一種延遲鎖定迴路(DLL)系統。該DLL系統可包含有一DLL以判定第一延遲碼值，其對應於在一回饋信號中一脈衝的一前緣與在一參考時脈信號中一脈衝的一前緣之間的一時間間隔；以及判定第二延遲碼值，其對應於在一經反相之回饋信號中一脈衝的一前緣與在一參考時脈信號中一脈衝的一前緣之間的一時間間隔。該系統更可包含有一DLL訓練電路以致使一多工器在一第一時間傳送該回饋信號給該DLL且在一第二時間傳送該經反相之回饋信號給該DLL以及致使該DLL可選擇性地把對應於一較小時間值之該第一延遲碼或該第二延遲碼中之一傳輸給一延遲鏈。
實例27可包含有實例26的元件且該DLL還可以包含有一反相器以反相該回饋信號並提供一經反相之回饋信號。
根據實例28，提供了一種提供一種延遲鎖定迴路(DLL)系統的方法。該方法可包含有在一第一時間發送一回饋信號給一DLL。該方法更可包含有在一第二時間發送一經反相之回饋信號給該DLL。該方法可另外地包含有由該DLL判定一第一延遲碼值，其對應於在一回饋信號中一脈衝的一前緣與在一參考時脈信號中一脈衝的一前緣之間的一時間間隔。該方法也可包含有由該DLL判定一第二延遲 碼值，其對應於在一經反相之回饋信號中一脈衝的一前緣與在一參考時脈信號中一脈衝的一前緣之間的一時間間隔以及選擇性地把該參考時脈信號延遲一個等於該第一延遲碼或該第二延遲碼中該較小者之時間間隔。
實例29可包含有實例28的元件並且也包含有可接收一DLL重置信號並在該第一時間把該回饋信號傳送給該DLL以及在該第二時間把該經反相之回饋信號傳送給該DLL以回應於接收到該DLL重置信號。
實例30可包含有實例28的元件並且也可致使該DLL進入一種訓練模式其中該DLL判定該第一延遲碼值和該第二延遲碼值以及當該DLL處於該訓練模式時抑制該回饋信號的該延遲。
實例31可包含有實例29的元件並且可致使該DLL離開該訓練模式並選擇性地把該回饋信號延遲該第一延遲碼或該第二延遲碼中之該較小時間值以回應於該DLL離開該訓練模式。
根據實例32，提供了一種用於提供一種延遲鎖定迴路(DLL)的系統。該系統可包含有一構件用於在一第一時間發送一回饋信號給一DLL。該系統更可包含有一構件用於在一第二時間發送一經反相之回饋信號給該DLL。該系統還可包含有一構件用於判定一第一延遲碼值，其對應於在一回饋信號中一脈衝的一前緣與在一參考時脈信號中一脈衝的一前緣之間的一時間間隔。該系統另外也可包含有一構件用於由該DLL判定一第二延遲碼值，其對應於在一 經反相之回饋信號中一脈衝的一前緣與在一參考時脈信號中一脈衝的一前緣之間的一時間間隔以及一構件用於選擇性地把該參考時脈信號延遲一個等於該第一延遲碼或該第二延遲碼中該較小者之時間間隔。
實例33可包含有實例32的元件，並且可以另外包含有一構件用於接收一DLL重置信號和一構件用於在該第一時間把該回饋信號傳送給該DLL以及在該第二時間把該經反相之回饋信號傳送給該DLL以回應於接收到該DLL重置信號。
實例34可包含有實例如32的元件並且可另外地包含有一構件用於致使該DLL進入一訓練模式其中該DLL判定該第一延遲碼值和該第二延遲碼值以及一構件用於當該DLL是在該訓練模式中時可抑制該回饋信號的該延遲。
實例35可包含有實例34的元件並且可額外地包含有一構件用於致使該DLL離開該訓練模式以及一構件用於選擇性地把該回饋信號延遲該第一延遲碼或該第二延遲碼中之該較小時間間隔以回應於該DLL離開該訓練模式。
根據實例36，提供有一種包含有機器可執行指令集的儲存裝置，當其由一電路執行時可降低電源的敏感度，係藉由致使該電路作為一DLL訓練電路並在一第一時間發送一回饋信號給一DLL。該等機器可執行指令更可致使該DLL訓練電路在一第二時間發送一經回相之回饋信號給該DLL。該等機器可執行指令更可致使該DLL訓練電路致使該DLL來判定一第一延遲碼值，其對應於在一回饋信號中 一脈衝的一前緣與在一參考時脈信號中一脈衝的一前緣之間的一時間間隔。該等機器可執行指令更可致使該DLL訓練電路致使該DLL來判定一第二延遲碼值，其對應於在一經反相之回饋信號中一脈衝的一前緣與在該參考時脈信號中一脈衝的一前緣之間的一時間間隔以及選擇性地把該參考時脈信號延遲一個等於該第一延遲碼或該第二延遲碼中該較小者之時間間隔。
實例37可包含有實例36的元件並且該等機器可執行指令集更可致使該DLL訓練電路接收一DLL重置信號並在該第一時間把該回饋信號傳送給該DLL以及在該第二時間把該經反相之回饋信號傳送給該DLL以回應於接收到該DLL重置信號。
實例38可包含有實例如36的元件並且該等機器可執行指令集更可致使該DLL訓練電路來致使該DLL進入一訓練模式其中該DLL判定該第一延遲碼值和該第二延遲碼值以及當該DLL是在該訓練模式中時可抑制該回饋信號的延遲。
實例39可包含有實例38的元件並且該等機器可執行指令集更可致使該DLL訓練電路來致使該DLL離開該訓練模式以及選擇性地把該回饋信號延遲該第一延遲碼或該第二延遲碼中之該較小時間間隔以回應於該DLL離開該訓練模式。
根據實例40，提供了一種系統用於提供包含有至少一個裝置之支援的內容，該系統被佈置來執行實例7至15 之任一的該方法。
根據實例41，提供了一晶片組其被佈置來執行實例7至15之任一的該方法。
根據實例42，提供了一種包含有數個指令之至少一個機器可讀取媒體，回應於將在一運算裝置上被執行，致使該運算裝置來執行根據實例7至15之任一的該方法。
根據實例43，提供了一種被配置成提供有支援內容的裝置，該裝置已被設置來執行根據實例7至15之任一的該方法。
根據實例44，提供了一種系統用於提供包含有至少一個裝置之支援內容，該系統已被設置來執行根據實例28至31之任一的該方法。
根據實例45，提供了一晶片組其被安置來執行實例28至31之任一的該方法。
根據實例46，提供了一種包含有數個指令之至少一個機器可讀取媒體，回應於將在一運算裝置上被執行，致使該運算裝置來執行根據實例28至31之任一的該方法。
根據實例47，提供了一種被配置成提供有支援內容的裝置，該裝置已被設置來執行根據實例28至31之任一的該方法。
如在本文任何實施例中所使用的，「系統」或「模組」等詞可意指，例如，被配置來執行任何上述操作之軟體、韌體及/或電路。軟體被具體實現為被記錄在非暫時性電腦可讀取儲存媒體之一軟體套件、程式碼、指令、指令 集及/或資料。韌體可被具體實現為在記憶體裝置中被硬體編碼(例如，非依電性)的程式碼、指令或指令集及/或資料。「電路」，如在本文任何實施例中所使用的，可包含有，例如，單獨地或以任何組合方式之固線式電路、可規劃電路諸如電腦處理器其包含有一或多個單獨的指令處理核心、狀態機電路、及/或韌體，其儲存的指令可由可規劃電路或未來的運算模式來執行，包含有例如，大規模平行、類比或量子運算、加速器的硬體實施例諸如神經網路處理器和以上所述之非矽實現。該模組可以，集體或個別地，被具體化為形成一較大系統的一部分的電路，例如，一積體電路(IC)、系統單晶片(SoC)、桌上型電腦、膝上型電腦、平板電腦、伺服器、智慧型手機、等等。
本文所描述之任何的操作可以在一系統中被實現，其包含有一或多個儲存媒體(例如，非暫時性儲存媒體)，在其上儲存有個別的或組合的指令，當由一或多個處理器執行時會執行該等方法。這裡，該處理器可包含有，例如，一伺服器CPU、一行動裝置CPU、及/或其它可規劃的電路。另外，本文旨在所描述的操作可被散佈跨越數個實體裝置，諸如在一個以上不同實體位置處的處理結構。該儲存媒體可包含有任何類型的有形媒體，例如，任何類型的碟包含有硬碟、軟碟、光碟、光碟唯讀記憶體(CD-ROM)、可重寫光碟(CD-RW)、以及磁光碟；半導體裝置諸如唯讀記憶體(ROM)、隨機存取記憶體(RAM)諸如動態和靜態RAM、可擦除式可規劃唯讀記憶體(EPROM)、電可擦除式可規劃唯 讀記憶體(EEPROM)、快閃記憶體、固態硬碟(SSD)、嵌入式多媒體卡(eMMCs)、安全數位輸入/輸出(SDIO)卡、磁卡或光卡、或任何類型適於儲存電子指令的媒體。其他的實施例可以被實現為由一可規劃控制裝置來執行的軟體模組。
已經在本文中被採用的用詞和表達係被用作為描述性的用詞而不是限制性的用詞，在使用這些用詞和表達時並沒有意圖排除該等所示和描述之特徵的任何等同者(或其部分)，並且應當體認到在申請專利範圍內之各種修改是可能的。因此，申請專利範圍旨在涵蓋所有這些等同者。

Claims (25)

  1. 一種用以減少電源敏感度之系統，該系統包含：一多工器，用以接收一回饋信號和一經反相之回饋信號；一被通信耦合到該多工器之延遲鎖定迴路(DLL)，用以：接收來自該多工器之該回饋信號並且判定一第一延遲碼值，該第一延遲碼值對應於被加入到一DLL延遲鏈的一延遲量，其致使該回饋信號中一脈衝的一前緣對齊一參考時脈信號中一脈衝的一前緣；接收來自該多工器之該經反相之回饋信號並且判定一第二延遲碼值，該第二延遲碼值對應於被加入到一DLL延遲鏈的一延遲量，其致使該經反相之回饋信號中一脈衝的一前緣對齊一參考時脈信號中一脈衝的一前緣；以及一被通信耦合到該多工器和該DLL的DLL訓練電路，用以：接收來自該DLL之該第一延遲碼值和該第二延遲碼值並且致使該DLL選擇性地傳輸對應於該第一延遲碼值或該第二延遲碼值之一較小時間間隔的一延遲給該DLL延遲鏈。
  2. 如請求項1之系統，更包含：一被通信耦合到該多工器的反相器，該反相器用以反相該回饋信號並且提供該經反相之回饋信號。
  3. 如請求項1之系統，該DLL訓練電路更用以：致使該多工器在一第一時間將該回饋信號傳送給該DLL以及在一第二時間將該經反相之回饋信號傳送給該DLL。
  4. 如請求項3之系統，該DLL訓練電路更用以：致使該多工器回應於接收到一DLL重置信號而在一第一時間將該回饋信號傳送給該DLL。
  5. 如請求項1之系統，該DLL訓練電路更用以：致使該DLL進入一訓練模式，其中該DLL判定該第一延遲碼值及該第二延遲碼值，但不傳輸該第一延遲碼值或該第二延遲碼值中之任一給該DLL延遲鏈。
  6. 如請求項5之系統，該DLL訓練電路更用以：致使該DLL離開該訓練模式並且回應於離開該訓練模式而傳輸該第一延遲碼或該第二延遲碼任一之該較小時間值給該DLL延遲鏈。
  7. 一種降低電源敏感度之方法，該方法包含：在一多工器接收一回饋信號和一經反相之回饋信號；由一延遲鎖定迴路(DLL)接收一參考時脈信號；由該DLL接收來自該多工器的該回饋信號並且判定一第一延遲碼值，該第一延遲碼值對應於被加入到一DLL延遲鏈的一延遲量，其將該回饋信號中一脈衝的一前緣對齊該參考時脈信號中一脈衝的一前緣；由該DLL接收來自該多工器之該經反相之回饋信號並且判定一第二延遲碼值，該第二延遲碼值對應於被加入到該DLL延遲鏈的一延遲量，其將該經反相之回饋信號中一脈衝的一前緣對齊該參考時脈信號中一脈衝的一前緣；由一被通信耦合到該DLL和該多工器的DLL訓練電路接收該第一延遲碼值和該第二延遲碼值；以及由該DLL訓練電路致使該DLL將該第一延遲碼值或該第二延遲碼值之該較小者選擇性地載入到該DLL延遲鏈中。
  8. 如請求項7之方法，更包含：經由一被通信耦合到該多工器的反相器來反相該回饋信號以提供該經反相之回饋信號。
  9. 如請求項7之方法，其中判定對應於被加入到一DLL延遲鏈之一將該回饋信號中一脈衝之一前緣對齊該參考時脈信號中一脈衝之一前緣的延遲量的一第一延遲碼值包含：由該DLL判定對應於被加入到該DLL延遲鏈之一將該回饋信號中該脈衝之該前緣對齊該參考時脈信號中該脈衝之該前緣的時間延遲量的該第一延遲碼值。
  10. 如請求項9之方法，其中判定對應於被加入到該DLL延遲鏈之一將該經反相之回饋信號中一脈衝之一前緣對齊該參考時脈信號中一脈衝之一前緣的延遲量的一第二延遲碼值包含：由該DLL判定對應於被加入到該DLL延遲鏈之一將該經反相之回饋信號中該脈衝之該前緣對齊該參考時脈信號中該脈衝之該前緣的時間延遲量的該第二延遲碼值。
  11. 如請求項7之方法，其中接收來自該多工器之該回饋信號包含：由該DLL在一第一時間接收來自該多工器之該回饋信號。
  12. 如請求項11之方法，其中接收來自該多工器之該經反相之回饋信號包含：由該DLL在一第二時間接收來自該多工器之該經反相之回饋信號。
  13. 如請求項12之方法，更包含：由該DLL訓練電路接收一DLL重置信號；以及致使該多工器回應於接收到該DLL重置信號而在該第一時間將該回饋信號傳送給該DLL以及在該第二時間將該經反相之回饋信號傳送給該DLL。
  14. 如請求項7之方法，更包含：由該DLL訓練電路致使該DLL進入一訓練模式，其中該DLL判定該第一延遲碼值及該第二延遲碼值，但在接收來自該多工器之該回饋信號與該經反相之回饋信號之前不傳輸該第一延遲碼值或該第二延遲碼值之任一給該DLL延遲鏈。
  15. 如請求項14之方法，更包含：由該DLL訓練電路致使該DLL離開該訓練模式並且回應於離開該訓練模式而傳輸該第一延遲碼或該第二延遲碼之該較小時間值給該DLL延遲鏈。
  16. 一種包括機器可執行指令集之儲存裝置，當由一電路執行時，致使該電路作用為一DLL訓練電路，藉由致使該DLL訓練電路進行以下者來降低電源敏感度：提供一回饋信號和一經反相之回饋信號給一多工器；提供一參考時脈信號給一延遲鎖定迴路(DLL)；發送來自該多工器的該回饋信號給該DLL；致使該DLL判定一第一延遲碼值，該第一延遲碼值對應於被加入到一DLL延遲鏈的一延遲量，其將該回饋信號中一脈衝的一前緣對齊該參考時脈信號中一脈衝的一前緣；發送該經反相之回饋信號給該DLL；致使該DLL判定一第二延遲碼值，該第二延遲碼值對應於被加入到該DLL延遲鏈的一延遲量，其將該經反相之回饋信號中一脈衝的一前緣對齊該參考時脈信號中一脈衝的一前緣；接收該第一延遲碼值和該第二延遲碼值；以及致使該DLL選擇性地將該第一延遲碼值或該第二延遲碼值之該較小者傳輸給該DLL延遲鏈。
  17. 如請求項16之儲存裝置，更包含機器可執行指令集，當其由該DLL訓練電路執行時，致使該DLL訓練電路來反相該回饋信號以提供該經反相之回饋信號。
  18. 如請求項16之儲存裝置，更包含機器可執行指令集，當其由該DLL訓練電路執行時，致使該DLL訓練電路來在一第一時間將來自該多工器的該回饋信號發送給該DLL。
  19. 如請求項18之儲存裝置，更包含機器可執行指令集，當其由該DLL訓練電路執行時，致使該DLL訓練電路來在一第二時間將來自該多工器之該經反相之回饋信號發送給該DLL。
  20. 如請求項18之儲存裝置，更包含機器可執行指令集，當其由該DLL訓練電路執行時，致使該DLL訓練電路來：接收一DLL重置信號；以及致使該多工器回應於接收到該DLL重置信號而在該第一時間將該回饋信號發送給該DLL以及在該第二時間將該經反相之回饋信號發送給該DLL。
  21. 如請求項18之儲存裝置，更包含機器可執行指令集，當其由該DLL訓練電路執行時，致使該DLL訓練電路來：致使該DLL進入一訓練模式，其中該DLL判定該第一延遲碼值及該第二延遲碼值，但在接收來自該多工器之該回饋信號與該經反相之回饋信號之前不傳輸該第一延遲碼值或該第二延遲碼值之任一給該DLL延遲鏈。
  22. 如請求項21之儲存裝置，更包含機器可執行指令集，當其由該DLL訓練電路執行時，致使該DLL訓練電路來：致使該DLL離開該訓練模式並且回應於離開該訓練模式而傳輸該第一延遲碼或該第二延遲碼的該較小時間值給該DLL延遲鏈。
  23. 一種用於減少電源敏感度之系統，該系統包含：一用於接收一回饋信號和一經反相之回饋信號的構件；一用於接收一參考時脈信號的構件；一用於將該回饋信號發送給一延遲鎖定迴路(DLL)並且判定一第一延遲碼值之構件，該第一延遲碼值對應於被加入到一DLL延遲鏈的一延遲量，其將該回饋信號中一脈衝的一前緣對齊該參考時脈信號中一脈衝的一前緣；一用於將該經反相之回饋信號發送給該延遲鎖定迴路(DLL)並且判定一第二延遲碼值之構件，該第二延遲碼值對應於被加入到該DLL延遲鏈的一延遲量，其將該經反相之回饋信號中一脈衝的一前緣對齊該參考時脈信號中一脈衝的一前緣；一用於發送該第一延遲碼值和該第二延遲碼值給一DLL訓練電路的構件；以及一用於選擇性地將該第一延遲碼值或該第二延遲碼值中之該較小者傳輸給該DLL延遲鏈的構件。
  24. 如請求項23之系統，更包含：一用於致使該DLL進入一訓練模式之構件，其中該DLL判定該第一延遲碼值及該第二延遲碼值，但在接收來自一多工器之該回饋信號與該經反相之回饋信號之前不傳輸該第一延遲碼值或該第二延遲碼值中之任一給該DLL延遲鏈。
  25. 如請求項24之系統，更包含：一用於致使該DLL離開該訓練模式並且回應於離開該訓練模式而選擇性地傳輸該第一延遲碼或該第二延遲碼中之該較小時間值給該DLL延遲鏈之構件。
TW105112134A 2015-06-04 2016-04-19 數位延遲鎖定迴路（ｄｌｌ）訓練技術 TWI679851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/730,514 US9407273B1 (en) 2015-06-04 2015-06-04 Digital delay-locked loop (DLL) training
US14/730,514 2015-06-04

Publications (2)

Publication Number Publication Date
TW201711394A TW201711394A (zh) 2017-03-16
TWI679851B true TWI679851B (zh) 2019-12-11

Family

ID=56507322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112134A TWI679851B (zh) 2015-06-04 2016-04-19 數位延遲鎖定迴路（ｄｌｌ）訓練技術

Country Status (4)

Country Link
US (1) US9407273B1 (zh)
DE (1) DE102016108224B4 (zh)
TW (1) TWI679851B (zh)
WO (1) WO2016195898A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10270453B2 (en) 2016-04-02 2019-04-23 Intel Corporation Coarse delay lock estimation for digital DLL circuits
US10615805B2 (en) 2017-02-03 2020-04-07 Microsoft Technology Licensing, Llc Output driver pulse overlap control
KR102478044B1 (ko) * 2018-05-18 2022-12-16 에스케이하이닉스 주식회사 반도체 시스템
US11380395B2 (en) 2020-09-04 2022-07-05 Micron Technology, Inc. Access command delay using delay locked loop (DLL) circuitry
US11705429B2 (en) 2020-09-04 2023-07-18 Micron Technology, Inc. Redundant through-silicon vias

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080089459A1 (en) * 2002-12-31 2008-04-17 Mosaid Technologies, Inc. Wide frequency range delay locked loop
US7528640B2 (en) * 2006-12-15 2009-05-05 Industrial Technology Research Institute Digital pulse-width control apparatus
TWI348705B (en) * 2006-11-13 2011-09-11 Hynix Semiconductor Inc Circuit and method for generating data output control signal for semiconductor integrated circuit
WO2013192456A1 (en) * 2012-06-20 2013-12-27 Boecker Charles W Phase interpolator with phase traversing for delay-locked loop

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570944B2 (en) * 2001-06-25 2003-05-27 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
US6044122A (en) * 1997-01-23 2000-03-28 Ericsson, Inc. Digital phase acquisition with delay locked loop
KR100553833B1 (ko) 2003-12-24 2006-02-24 삼성전자주식회사 지연동기회로의 인버젼 제어회로 및 방법과, 이를 이용한지연동기회로 및 반도체 메모리 장치
US7088156B2 (en) * 2004-08-31 2006-08-08 Micron Technology, Inc. Delay-locked loop having a pre-shift phase detector
US7202719B2 (en) * 2004-09-30 2007-04-10 Motorola, Inc. Method and apparatus for frequency synthesis
US7671648B2 (en) * 2006-10-27 2010-03-02 Micron Technology, Inc. System and method for an accuracy-enhanced DLL during a measure initialization mode
US8729941B2 (en) * 2010-10-06 2014-05-20 Micron Technology, Inc. Differential amplifiers, clock generator circuits, delay lines and methods
US8310291B2 (en) * 2010-11-17 2012-11-13 Apple Inc. DLL having a different training interval during a voltage change
US8645743B2 (en) * 2010-11-22 2014-02-04 Apple Inc. Mechanism for an efficient DLL training protocol during a frequency change
US8604850B2 (en) * 2011-03-29 2013-12-10 Micron Technology, Inc. Measurement initialization circuitry
US8520455B2 (en) * 2012-01-10 2013-08-27 Apple Inc. Method and apparatus for training a DLL in a memory subsystem
US9300304B2 (en) * 2012-04-26 2016-03-29 Hewlett Packard Enterprise Development Lp Self-biased delay locked loop with delay linearization
GB2507096B (en) * 2012-10-19 2016-03-23 Cirrus Logic Int Semiconductor Ltd Digital/analogue conversion
KR20140082356A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 지연 고정 루프 및 반도체 장치
KR20140112663A (ko) * 2013-03-14 2014-09-24 삼성전자주식회사 지연고정루프회로 및 그 제어방법
US9508417B2 (en) * 2014-02-20 2016-11-29 Micron Technology, Inc. Methods and apparatuses for controlling timing paths and latency based on a loop delay
US9490968B2 (en) * 2014-02-27 2016-11-08 Cavium, Inc. CDR voter with improved frequency offset tolerance
US9543937B2 (en) * 2014-09-03 2017-01-10 Microsoft Technology Licensing, Llc Multi-phase clock generation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080089459A1 (en) * 2002-12-31 2008-04-17 Mosaid Technologies, Inc. Wide frequency range delay locked loop
TWI348705B (en) * 2006-11-13 2011-09-11 Hynix Semiconductor Inc Circuit and method for generating data output control signal for semiconductor integrated circuit
US7528640B2 (en) * 2006-12-15 2009-05-05 Industrial Technology Research Institute Digital pulse-width control apparatus
TWI331854B (en) * 2006-12-15 2010-10-11 Ind Tech Res Inst All digital pulse-width control apparatus
WO2013192456A1 (en) * 2012-06-20 2013-12-27 Boecker Charles W Phase interpolator with phase traversing for delay-locked loop

Also Published As

Publication number Publication date
US9407273B1 (en) 2016-08-02
DE102016108224B4 (de) 2018-06-14
WO2016195898A1 (en) 2016-12-08
TW201711394A (zh) 2017-03-16
DE102016108224A1 (de) 2017-02-09

Similar Documents

Publication Publication Date Title
TWI679851B (zh) 數位延遲鎖定迴路（ｄｌｌ）訓練技術
EP3449377B1 (en) Methods and apparatuses including command delay adjustment circuit
US20190319609A1 (en) Adaptive oscillator for clock generation
US8994447B2 (en) Voltage regulation method and corresponding HPM, chip, and chip system
US8917128B1 (en) Phase determination circuit and delay locked loop circuit using the same
KR102251813B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
TW201711395A (zh) 具有可規劃追蹤斜率之數位相位控制技術
US10097189B2 (en) Semiconductor device
US10586577B2 (en) Semiconductor apparatus, semiconductor system, and training method
KR20140030220A (ko) 메모리 소자를 테스트하기 위한 제어 회로 및 방법
US9780769B2 (en) Duty cycle detector
US10128853B2 (en) Delay locked loop circuit and integrated circuit including the same
US20160087638A1 (en) Multi-channel delay locked loop
KR102148806B1 (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
JP2011060409A (ja) レイテンシ調節回路、これを備えた半導体メモリ装置、およびレイテンシ調節方法
TWI748206B (zh) 選擇性控制時脈傳輸至一資料(dq)系統
KR20160057728A (ko) 지연 고정 루프 회로 및 그 동작방법
KR102612928B1 (ko) 반응형 드룹 리미터
KR20190068033A (ko) 지연 고정 루프 회로 및 지연 고정 루프 회로의 구동 방법
US9337820B1 (en) Pulse width recovery in clock dividers
US9171596B2 (en) Short asynchronous glitch
KR20120111074A (ko) 내부 클럭 신호 생성 회로 및 그의 동작 방법
US9304531B2 (en) Dynamically scaling voltage/frequency
KR20160131182A (ko) 집적 회로와 이를 포함하는 컴퓨팅 장치
US10476510B2 (en) Clock and data recovery device and method using current-controlled oscillator