TWI675133B - 矽晶圓的翹曲量的預測方法以及矽晶圓的製造方法 - Google Patents

矽晶圓的翹曲量的預測方法以及矽晶圓的製造方法 Download PDF

Info

Publication number
TWI675133B
TWI675133B TW107109432A TW107109432A TWI675133B TW I675133 B TWI675133 B TW I675133B TW 107109432 A TW107109432 A TW 107109432A TW 107109432 A TW107109432 A TW 107109432A TW I675133 B TWI675133 B TW I675133B
Authority
TW
Taiwan
Prior art keywords
silicon wafer
warpage
amount
heat treatment
stress
Prior art date
Application number
TW107109432A
Other languages
English (en)
Other versions
TW201937014A (zh
Inventor
高奉均
髙田康佑
Original Assignee
日商Sumco股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Sumco股份有限公司 filed Critical 日商Sumco股份有限公司
Publication of TW201937014A publication Critical patent/TW201937014A/zh
Application granted granted Critical
Publication of TWI675133B publication Critical patent/TWI675133B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明之課題為提供一種能夠考慮氧的影響、預測對矽晶圓施加熱處理之際所發生的翹曲量的方法及矽晶圓的製造方法。本發明之解決方法為一種預測對矽晶圓施加熱處理之際所發生的翹曲量的方法,其特徵在於,由熱處理中的矽晶圓的應變變化率及可動差排密度變化率,求取可動差排密度、應力及應變的時間進展,作為翹曲量,基於所求得的應變的時間進展,求取矽晶圓的塑性變形量,將熱處理開始時的可動差排密度Ni,以A及L0:常數,△Oi:熱處理開始時的在矽晶圓中的氧析出物所使用的氧濃度,L:熱處理開始時的矽晶圓中的氧析出物的平均尺寸代表時,能以下述式表示:[數式1]Ni=A×(△Oi×L-Lo)2.5 (1)。

Description

矽晶圓的翹曲量的預測方法以及矽晶圓的製造方法
本發明係有關於矽晶圓的翹曲量的預測方法及矽晶圓的製造方法。
使用矽晶圓的半導體裝置的製造製程中,包含各式各樣的熱處理製程,因在那時所產生的應力而發生差排(dislocation),有產生塑性變形的情形。半導體裝置製程中矽晶圓中的差排的發生及發展是關係到裝置的性能及產率降低的重大問題。
特別是,在最近的先端邏輯或記憶裝置,雷射尖峰退火(Laser Spike Annealing,LSA)、閃光燈退火(Flash Lamp Annealing,FLA)等,藉由高溫且短時間的退火製程,除了溫度變化比以往的熱處理更急峻之外,由於採用鰭式場校電晶體(FinFET)、3維結構等,裝置在結構上也對矽晶圓添加較大的應力。其結果,由於矽晶圓中因差排的發生及進展而翹曲,引發重疊(overlay)不佳而發生產率降低的問題(例如,請參照非專利文獻1)。
預測如此地伴隨著這樣的差排的塑性變形,也就是晶圓的翹曲量是改善半導體裝置的性能及產量的重要課題之一。然而,在超過彈性領域的伴 隨塑性變形領域的應力計算並非是簡單的問題。特別是為了建立適當的物理的塑性變形模型,必須理解從原子層級的差排運動到晶圓層級的變形的廣範圍的現象。
作為預測結晶的塑性變形量的方法,有定量地估計差排的增加、藉由計算差排密度將因滑移(slip)的應變量與塑性變形量的時間變化相連繫,計算在結晶中的塑性變形量的Haasen-Alexander-Sumino模型(以下稱為「HAS模型」)(例如,請參照非專利文獻2及3)。
[先前技術文獻]
[非專利文獻]
[非專利文獻1]David M. Owen, Proceedings of the SPIE, Volume 8681, id. 86812T 7 pp. (2013).
[非專利文獻2]P. Haasen, Zeit. Phys. 167 (1962) 461.
[非專利文獻3]M. Suezawa, K. Sumino, I. Yonenaga, Phys. Stat. Solidi A51 (1979) 217.
然而,已知以矽晶圓翹曲為代表的塑性行為是依賴於氧濃度、氧析出物密度等。因此為了將HAS模型正確地應用於矽晶圓製程,必須將作為HAS模型前提的初期差排密度配合晶圓條件進行適當設定。
因此,本發明的目的在於提供能夠考慮氧的影響、預測對於矽晶 圓施加熱處理之際所發生的翹曲量的方法以及矽晶圓的製造方法。
為了解決上述問題,本發明之主要構成如下所述。
[1]一種矽晶圓翹曲量的預測方法,係預測對矽晶圓施加熱處理之際所發生的翹曲量的方法,其特徵在於,由前述熱處理中的前述矽晶圓的應變變化率及可動差排密度變化率,求取前述可動差排密度、應力及應變的時間進展,基於所求得的應變的時間進展,求取前述矽晶圓的塑性變形量,將其作為翹曲量,將前述熱處理開始時的可動差排密度Ni,以A及L0:常數、△Oi:前述熱處理開始時的在前述矽晶圓中的氧析出物所使用的氧濃度、L:前述熱處理開始時的前述矽晶圓中的氧析出物的平均尺寸代表時,能以下述式表示:[數式1]Ni=A×(△Oi×L-Lo)2.5 (1)。
[2]前述[1]所述之矽晶圓翹曲量的預測方法,其中前述應變變化率dε/dt為 其中, [數式4] 式中,b:柏格斯向量的大小,k0、p:材料常數,Nm:可動差排密度,τeff:實效剪應力,Q:矽的佩爾斯勢,k:波茲曼常數,T:溫度,σ RS:應力,vi:滑移面的法線方向的單位向量,bi:與滑移方向平行的單位向量,D:應變硬化因子,τd:率引應力。
[3]如前述[1]或[2]所述之矽晶圓翹曲量的預測方法,其中前述可動差排密度Nm的變化率dNm (n)/dt為 其中, 式中,K:常數,p、λ:材料常數,Q:矽的佩爾斯勢,k:波茲曼常數,T:溫度,τeff:實效剪應力,σ RS:應力,D:應變硬化因子,τd:率引應力。
[4]如前述[2]或[3]所述之矽晶圓翹曲量的預測方法,其中使用考慮雜質的影響的矽的佩爾斯勢作為前述佩爾斯勢Q。
[5]如前述[1]至[4]項中任一項所述之矽晶圓翹曲量的預測方法,其中使用有限元素法求取前述應力。
[6]一種矽晶圓的製造方法,其特徵在於,使用△Oi及L作為參數, 藉由如前述[1]至[5]項中任一項所述之方法,求取前述矽晶圓的前述熱處理後的翹曲量成為目標翹曲量以下之△Oi及L,以前述熱處理開始時的矽晶圓的△Oi及L成為前述熱處理後的翹曲量成為目標翹曲量以下之△Oi及L的方式,決定矽單晶的成長條件、使矽單晶成長,將所得到的矽單晶進行加工做為矽晶圓。
藉由本發明,能夠考慮氧的影響而預測對矽晶圓施加熱處理之際所發生的翹曲量。
Z‧‧‧方向
[圖1]3點翹曲實驗的有限元素法模式的示意圖。
[圖2]熱處理開始時的氧析出物的生成所使用的氧濃度與氧析出物的平均尺寸的乘積與初期差排密度的關係的示意圖。
(矽晶圓的翹曲量的預測方法)
以下,參照圖示說明關於本發明的實施型態。本發明之矽晶圓的翹曲量的預測方法是對矽晶圓施加熱處理之際,預測所發生的翹曲量的方法。因此,由熱處理中的矽晶圓的應變的變化率及可動差排密度的變化率,求得可動差排密度、應力及應變的時間進展,基於所求得的應變的時間進展求取矽晶圓的塑性變形量,將其作為翹曲量。此時,其特徵在於將熱處理開始時的可動差排密度Ni,以A及L0:常數、△Oi(1×1017/cm3):前述熱處理開始時的氧析出物所使用的 氧濃度(1/cm3)、L:前述熱處理開始時的前述矽晶圓中的氧析出物的平均尺寸(nm)代表時,能以下述式表示:[數式8]Ni=A×(△Oi×L-Lo)2.5 (8)。
如上所述,由於已知矽晶圓的塑性行為是依賴於氧濃度、氧析出物密度等,因此為了將HAS模型正確地應用於矽晶圓製程,必須將作為HAS模型前提的初期差排密度配合晶圓條件進行適當設定。
因此,本發明人們為了將HAS模型應用於矽晶圓的熱處理製程,首先研究了關於初期差排密度與氧之間的關係。其結果,發現如同上述式(8)所給予的關係。以下,說明推導至上述式(8)的實驗及模擬。
由於為了進行塑性變形的模擬,必須給予熱處理開始時的矽晶圓中的可動差排密度(初期差排密度),因此為了求得氧析出熱處理(例如,BMD熱處理)的條件與可動差排密度之間的關係,進行實驗及模擬。
首先關於實驗,準備具有約1.3×1018cm-3的初期氧濃度Oi、直徑300mm的CZ矽晶圓,在進行650~850℃、4~20小時的熱處理之後,以1000℃進行0~8小時的熱處理。如此一來,製作具有密度為2.2×109~1.2×1010cm-3、平均尺寸L為210~350nm的氧析出物之塊體微缺陷(Bulk Micro Defect,BMD)的8個水準的樣本。對於如同上述所得的各水準的樣本,進行650℃、750℃、及850℃的3個溫度條件的3點彎曲試驗,得到24個應力-應變曲線。
接著、關於模擬,作成如圖1所示的3點彎曲試驗的有限元素法模型,對於各式各樣的初期差排密度、應用塑性變形模型進行計算。接著,對各樣本求得計算所得的應力-應變曲線與實驗所得的最為一致的初期差排密度。
為了得到如上所述所得的初期差排密度與氧析出物的關係,將BMD的密度及平均尺寸作為參數,進行各式各樣的研究。其結果,確定初期差排密度對於BMD的形成時所使用的氧濃度的△Oi(亦即,BMD生成熱處理前的初期氧濃度Oi與BMD生成熱處理後的殘存氧濃度Of的差)與BMD的平均尺寸L的乘積的相關性為最強。
圖2顯示初期差排密度對於△Oi及L的乘積的關係。本發明人們,對最合適圖2所示的圖的關係式進行勤奮研究。其結果,得到上述式(8)的關係式。由於式(8)中的△Oi的值為實際濃度除以1.0×1017cm-3,因此將△Oi以沒有單位的α置換,則能夠將αL解釋為考慮析出量的「有效氧析出物尺寸」。
其次,從L0成為200nm,意指尺寸為200nm以下的氧析出物的情況時,幾乎沒有初期差排密度,至少能夠否定可動差排密度存在。這個結果,與末岡等人的報告(參考K.Sueoka,M.Akatsuka et al.,J.J.Appl.Phys.36(1997))中之尺寸為200nm以下的氧析出物不助長滑移的結果一致。
如此能夠求得熱處理開始時的初期差排密度Ni。若給予此初期差排密度Ni,則能夠基於HAS模型預測在矽晶圓中的翹曲量。因此,說明用於計算矽晶圓的翹曲量的式。
矽結晶中差排發生移動時,由於沿著(111)面的〔100〕方向移動,成為在結晶學上持有12個的滑移系。基於如此的結晶塑性理論,為了能夠將塑性變形計算模型之HAS模型應用於模擬計算(例如、3維有限要素計算法),能夠擴張為多軸應力狀態(例如參考、N.Miyazaki,M.Sakaguchi,Trans.JSME Ser.A65(2002)21)。
考慮矽結晶的各個滑移方向之塑性應變ε的變化率(增加速度) dε/dt,以如下述式(9)表示。
因此,i、j為結晶軸,n表示12個中第n號的滑移系。上述式(9)的右邊的f(n)及Pij (n)能夠以下述式(10)及式(11)表示。
因此,b為柏格斯向量的大小,k0、p為材料常數(~1.0),Nm是可動差排密度,τeff是實效剪應力,Q是矽的佩爾斯勢(Peierls potential),k為波茲曼常數,T為溫度。
因此,σ RS (n)是分解為第n號滑移系的剪應力,vi (n)是第n號滑移系的滑移面的法線方向的單位向量,bi (n)是與第n號滑移系的滑移方向平行的單位向量。此為計算實密因子(Schmid factor)所必需的。再者,可動差排密度Nm的變化率(增加速度)能夠以下述式(12)表示。
因此,K為藉由對照實驗結果所決定的比例常數,λ為材料常數。再者實效剪應力τeff為分解為各滑移方向之應力,以下述式(13)表示。
因此,D為應變硬化因子(Strain Hardening Factor)之Gb/β。再者、τd為差排與雜質的相互作用之率引應力(Drag Stress)。
基於上述式(8)~(13),能夠求得對矽晶圓施加熱處理之際所發生的翹曲量。以下,具體說明計算翹曲量的步驟。
首先、在步驟S1使用式(8),求得發生滑移之熱處理開始時(t=0)的初期差排密度Ni。初期差排密度Ni可另外藉由分別給予經由熱處理形成氧析出物時所使用的氧濃度△Oi與氧析出物的平均尺寸L而求得。例如、預先進行對矽晶圓形成BMD的熱處理的實驗、模擬等,已知△Oi及L的情況時,能夠藉由將此等的值代入式(8),求得Ni
又,例如,有製造進行所預定的熱處理(例如、LSA)後,翹曲量成為目標值以下的矽晶圓的需求時,希望調查應該準備在上述所定的熱處理前具有怎樣的△Oi及L的矽晶圓的情況時,能夠設定適當的△Oi及L的值,由式(8)求得Ni
接著,在步驟S2,能夠藉由適當的計算方法,例如使用有限元素法,對矽晶圓進行傳熱計算求得矽晶圓內的溫度分布,由求得的溫度分布求取矽晶圓內的應力分布σ。所得的應力分布σ能夠分解為各滑移系的應力σ RS (n)
有限元素法被廣泛地用於為了求得材料的溫度分布的傳熱計算、進行求取應力分布的計算方法等。因此,例如能夠取得ABAQUS等市售軟體,能夠利用如此的軟體求得上述應力分布σ
接著在步驟S3中,將所求得的各滑移系的應力σ RS (n)及以步驟S1 求得的初期差排密度Ni代入式(13)的右邊,求得各滑移系的實效剪應力τeff (n)。此時,初期差排密度Ni為對12個滑移系每個分別給予1/12。
接著,在步驟S4,將在步驟S3所求得的各滑移系的實效剪應力τeff (n)、及以步驟S1所求得的初期差排密度Ni代入式(12)的右邊。此時,初期差排密度Ni為對12個滑移系每個分別給予1/12。藉此,能夠求取各滑移系的可動差排密度Nm的變化率(增加速度)dNm (n)/dt。
接著,在步驟S5中,將步驟S3所求得的各滑移系的實效剪應力τeff (n)及以步驟S1所求得的初期差排密度Ni、及溫度T為熱處理開始時的溫度Ti代入式(10)。此時,初期差排密度Ni為對12個滑移系每個分別給予1/12。藉此,能夠求得各滑移系的f(n)。再者,藉由將在步驟S2所求得的各滑移系的應力σ RS (n)代入式(11)的右邊、能夠求得各滑移系的Pij (n)
將如此所求得的各滑移系的f(n)及Pij (n)代入式(9)的右邊,藉由將12個滑移系的f(n)×Pij (n)加總,能夠求得塑性應變ε的變化率(增加速度)。
如此一來,求得在時間t=0的塑性應變ε的變化率(增加速度)dεij p/dt。假設時間t=0的矽晶圓的應變為零時,微小時間△t秒後的應變ε(t=△t)以下述式(14)表示。
又,亦能夠求得在時間t的各滑移系的可動差排密度Nm (n)的變化率(增加速度)Nm (n)/dt,微小時間△t秒後(t=△t)的各滑移系的可動差排密度Nm (n)(t=△t)以下述式(15)表示。
因此,Ni (n)是將以步驟S1所求得的初期差排密度Ni對12個滑移系每個分別給予1/12,也就是Ni/12。
基於如同上述所求得的時間t=△t的可動差排密度Nm (n)(t=△t),進行步驟S2~步驟S5的計算。此時,將式(10)及式(12)中的溫度T變更為對應時間△t的增加的值而計算。如此一來,關於t=△t,亦能夠求得塑性應變ε的變化率(增加速度)dε/dt及各滑移系的可動差排密度Nm的變化率(增加速度)Nm (n)/dt。如此,能夠求得t=2△t時的應變ε(t=2△t)及各滑移系的可動差排密度Nm (n)
如此的,將時間t以微小時間△t為單位增加,將步驟S2~步驟S5的操作反覆進行,藉此能夠計算可動差排密度Nm、應力σ及應變ε的時間進展。矽晶圓的熱處理後的塑性變形量為,將經由各時間t的計算所求得的應變ε的增加份△ε、從熱處理開始時至熱處理結束時加總者,亦即,能夠求取熱處理結束時(t=tf)的應變ε(t=tf)。如此一來,能夠預測對矽晶圓施加熱處理之際所發生的塑性變形量,亦即翹曲量。
再者,式(10)及(12)中矽的佩爾斯勢Q是指直線上的差排在完全結晶中運動時的能量障壁。佩爾斯勢Q越低,差排移動所必須的能量越低,因此差排的移動成為容易、增加移動速度。差排的移動速度v能夠由下述式賦予。
因此,v0為常數、τ為對結晶施加的應力。
為了簡便,能夠使用一般作為矽的佩爾斯勢所使用的2.2eV作為上述的Q。這個值是對於雜質濃度十分低的矽所求得的值。然而,實際上差排的移動速度v是依賴於為了調整導電型、電阻率等而添加的摻雜物等雜質,佩爾斯勢Q的值亦同樣地依賴(例如參照K.Sumino,Philosophical Magazine A,Vol.47,No.4,599(1983))。
因此,依據添加於矽晶圓的雜質的種類、濃度等,使用考慮雜質的影響之矽的佩爾斯勢作為佩爾斯勢Q為佳。藉此,能夠求得考慮雜質的影響之熱處理後的矽晶圓的翹曲量。
具體而言,已知添加高濃度的紅磷(P)做為雜質,則差排的移動速度增加,在上述的角野的文獻中記載Q的值為1.7eV。再者,已知添加高濃度的硼(B)做為雜質,則差排的移動速度幾乎沒有變化。因此,作為Q的值,能夠使用2.2eV。
(矽晶圓的製造方法)
其次,說明關於本發明之矽晶圓的製造方法。如上所述,藉由本發明之矽晶圓翹曲量的預測方法,能夠預測對矽晶圓施加熱處理時所發生的翹曲量。利用此等,能夠製造進行所預定的熱處理(例如LSA)之後的翹曲量成為目標值以下的矽晶圓。
具體而言,製造在進行所預定地熱處理(例如LSA)後的翹曲量成為目標翹曲量以下之矽晶圓時,首先使用△Oi及L作為參數,藉由上述本發明之方法,求取前述矽晶圓的前述熱處理後的翹曲量成為目標翹曲量以下之△Oi及L。具體而言,對某個△Oi及L計算初期差排密度Ni,使用所得到的初期差排密度Ni,藉由本發明的方法,求取所預定的熱處理後的矽晶圓的翹曲量。所求得的翹曲 量超過目標的翹曲量的情況時,變更△Oi及L、計算Ni,再一次計算翹曲量。進行上述步驟,直到所求得的翹曲量成為目標翹曲量以下為止。
接著,得到所求得的翹曲量成為目標翹曲量以下時的△Oi及L後,藉由上述所預定的熱處理的前製程,例如在裝置形成製程中的場(field)氧化膜形成製程的熱處理,將上述所預定的熱處理的開始時的矽晶圓的△Oi及L,以成為上述所求得的翹曲量為目標翹曲量以下時的△Oi及L的方式,決定矽單結晶的成長條件。接著,在所決定的成長條件下使矽單結晶成長,將所得到的矽單結晶進行加工成為矽晶圓。藉此,將所製造的矽晶圓供給於上述所預定的熱處理時,熱處理後的矽晶圓的翹曲量能夠成為目標翹曲量以下。
[實施例]
以下說明關於本發明之實施例,但本發明不受實施例所限定。
(實驗例1~3)
以驗證本發明之模型的適當性為目的,進行實驗。首先,進行在矽晶圓中生成氧析出物之BMD(Bulk Micro Defects)的熱處理(BMD熱處理)。具體而言,對於初期氧濃度Oi為約1.2×1018cm-3的200mm的硼摻雜p型CZ晶圓,施加650℃(24小時)+850℃(4小時)+1000℃(12小時)的熱處理。
接著,進行實際引起因滑移差排的塑性變形的熱處理。具體而言,在750℃的爐,以100mm/分的速度,投入於立式熱處理爐,以固定的速度升溫至1150℃、保持30分鐘後,以2℃/分降溫至750℃,以100mm/分的速度從爐內取出。此時,從750℃至1150℃的升溫速度為5℃/分(實驗例1)、10℃/分(實驗例2)、15℃/分(實驗例3)。熱處理後的翹曲量如表1所示。
[表1]
(發明例1~3)
為了模擬上述實驗例1~3的爐內環境、計算矽晶圓的溫度分布,將立式熱處理爐模型化,以與實驗例相同條件使用有限元素法進行模擬。特別是,為了反應投入爐內時的矽晶圓所經歷的溫度變化,經由輻射之熱傳模型的熱傳計算以及將佩爾斯勢Q設為2.2eV,進行適用於塑性變形模型的應力計算,計算矽晶圓的翹曲量。此時,將從750℃至1150℃的升溫速度為5℃/分者作為發明例1,為10℃/分者作為發明例2,為15℃/分者作為發明例3。將所得到的翹曲量顯示於表1。
<實驗例1~3與發明例1~3的比較>
如表1所示,升溫速度為5℃/分時,在實驗例1的翹曲量為0μm,發明例1的翹曲量亦為0μm。再者,升溫速度為10℃/分時,在實驗例2的翹曲量為23μm,發明例2的翹曲量為28μm。進而,升溫速度為15℃/分時,在實驗例3的翹曲量為82μm,發明例3的翹曲量為90μm。由此等結果可知,藉由本發明之矽晶圓的翹曲量的預測方法,能夠以高精密度地預測實際熱處理之晶圓的翹曲量。
(實驗例4)
以與實驗例3相同,測定矽晶圓的翹曲量。但是,使用高濃度摻雜紅磷(P)的n型CZ晶圓作為矽晶圓。除此之外的其他條件與實驗例3完全相同。所得到的翹曲量顯示於表1。
(發明例4)
以與發明例3相同,計算矽晶圓的翹曲量。但是,假設以高濃度摻雜紅磷(P)的n型CZ晶圓作為矽晶圓,將佩爾斯勢Q的值設為1.7eV。除此之外的其他條件與發明例3完全相同。所得到的翹曲量顯示於表1。
<實驗例4與發明例4的比較>
如表1所示,在使用以高濃度摻雜紅磷的晶圓的實驗例4的翹曲量為121μm,比實驗例3更大。另一方面,使用不考慮摻雜高濃度的紅磷的影響之佩爾斯勢(2.2eV)的發明例3,翹曲量為90μm。相對於此,使用考慮摻雜高濃度的紅磷的影響之佩爾斯勢(1.7eV)的發明例4,翹曲量成為128μm,能夠高精密度地預測實驗例4的翹曲量。比起發明例3的翹曲量,發明例4的翹曲量成為較大,是因為在發明例4中將佩爾斯勢設為1.7eV,因為比p型晶圓為低,差排移動成為容易。如此地,使用考慮添加雜質元素的雜質的影響的矽的佩爾斯勢,藉此能夠更高精密度地預測晶圓的翹曲量。
[產業上的可利用性]
藉由本發明,將對於矽晶圓施加熱處理之際所發生的翹曲量,能夠考慮氧的影響進行預測。

Claims (10)

  1. 一種矽晶圓翹曲量的預測方法,係預測對矽晶圓施加熱處理之際所發生的翹曲量的方法,其特徵在於,由在前述熱處理中的各時刻中的前述矽晶圓的可動差排密度及應力求取實效剪應力,由求得的前述實效剪應力及前述可動差排密度求取前述可動差排密度的變化率,同時由前述可動差排密度、前述實效剪應力及前述應力求取前述矽晶圓的應變的變化率,藉由從所求得的前述應變變化率求取前述矽晶圓的應變而求取前述矽晶圓的應變的時間進展,基於所求得的前述應變的時間進展,求取前述矽晶圓的塑性變形量,將其作為翹曲量,將前述熱處理開始時的可動差排密度Ni,以A及L0:常數,△Oi:前述熱處理開始時的在前述矽晶圓中的氧析出物所使用的氧濃度,L:前述熱處理開始時的前述矽晶圓中的氧析出物的平均尺寸代表時,能以下述式表示:[數式1]Ni=A×(△Oi×L-Lo)2.5 (1)。
  2. 如申請專利範圍第1項所述之矽晶圓翹曲量的預測方法,其中前述應變ε的變化率dε/dt為 其中, 式中,i、j:相互正交的3個方向中的1個方向,b:柏格斯向量的大小,k0、p:材料常數,Nm:可動差排密度,τeff:實效剪應力,Q:矽的佩爾斯勢,k:波茲曼常數,T:溫度,σRS:應力,vi、vj:滑移面的法線方向的單位向量,bi、bj:與滑移方向平行的單位向量,D:應變硬化因子,τd:率引應力。
  3. 如申請專利範圍第1或2項所述之矽晶圓翹曲量的預測方法,其中前述可動差排密度Nm的變化率dNm (n)/dt為 其中, 式中,K:常數,k0、p、λ:材料常數,Q:矽的佩爾斯勢,k:波茲曼常數,T:溫度,τeff:實效剪應力,σRS:應力,D:應變硬化因子,τd:率引應力。
  4. 如申請專利範圍第2項所述之矽晶圓翹曲量的預測方法,其中使用考慮雜質的影響的矽的佩爾斯勢作為前述矽的佩爾斯勢Q。
  5. 如申請專利範圍第3項所述之矽晶圓翹曲量的預測方法,其中使用考慮雜質的影響的矽的佩爾斯勢作為前述矽的佩爾斯勢Q。
  6. 如申請專利範圍第1或2項所述之矽晶圓翹曲量的預測方法,其中使用有限元素法求取前述應力。
  7. 如申請專利範圍第3項所述之矽晶圓翹曲量的預測方法,其中使用有限元素法求取前述應力。
  8. 如申請專利範圍第4項所述之矽晶圓翹曲量的預測方法,其中使用有限元素法求取前述應力。
  9. 如申請專利範圍第5項所述之矽晶圓翹曲量的預測方法,其中使用有限元素法求取前述應力。
  10. 一種矽晶圓的製造方法,其特徵在於,使用△Oi及L作為參數,藉由如申請專利範圍第1至9項中任一項所述之方法,求取前述矽晶圓的前述熱處理後的翹曲量成為目標翹曲量以下之△Oi及L,以前述熱處理開始時的矽晶圓的△Oi及L成為前述熱處理後的翹曲量成為目標翹曲量以下之△Oi及L的方式,決定矽單晶的成長條件,使矽單晶成長,將所得到的矽單晶進行加工做為矽晶圓。
TW107109432A 2018-02-27 2018-03-20 矽晶圓的翹曲量的預測方法以及矽晶圓的製造方法 TWI675133B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-033400 2018-02-27
JP2018033400A JP6436255B1 (ja) 2018-02-27 2018-02-27 シリコンウェーハの反り量の予測方法およびシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201937014A TW201937014A (zh) 2019-09-16
TWI675133B true TWI675133B (zh) 2019-10-21

Family

ID=64655834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109432A TWI675133B (zh) 2018-02-27 2018-03-20 矽晶圓的翹曲量的預測方法以及矽晶圓的製造方法

Country Status (6)

Country Link
US (1) US11094600B2 (zh)
JP (1) JP6436255B1 (zh)
KR (1) KR102341984B1 (zh)
CN (1) CN111971781B (zh)
TW (1) TWI675133B (zh)
WO (1) WO2019167294A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436255B1 (ja) * 2018-02-27 2018-12-12 株式会社Sumco シリコンウェーハの反り量の予測方法およびシリコンウェーハの製造方法
US11682595B2 (en) * 2020-09-23 2023-06-20 Western Digital Technologies, Inc. System and method for warpage detection in a CMOS bonded array
CN112858061B (zh) * 2021-01-18 2023-05-02 天津大学 一种基于仪器化压痕试验的材料微区多相组织力学性能表征的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
JP2010045247A (ja) * 2008-08-14 2010-02-25 Shin Etsu Handotai Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
JP2009164155A (ja) * 2007-12-28 2009-07-23 Siltronic Ag シリコンウエハの製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8975092B2 (en) * 2012-11-26 2015-03-10 Fujitsu Limited Method and system for controlling chip warpage during bonding
JP5944873B2 (ja) * 2013-09-20 2016-07-05 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶ウェハの内部応力評価方法、及び炭化珪素単結晶ウェハの反りの予測方法
JP6458551B2 (ja) 2015-02-25 2019-01-30 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6413952B2 (ja) 2015-06-26 2018-10-31 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6520754B2 (ja) * 2016-02-22 2019-05-29 株式会社Sumco スリップ転位の発生予測方法、該方法を用いたシリコンウェーハの製造方法、シリコンウェーハの熱処理方法およびシリコンウェーハ
JP6436255B1 (ja) * 2018-02-27 2018-12-12 株式会社Sumco シリコンウェーハの反り量の予測方法およびシリコンウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
JP2010045247A (ja) * 2008-08-14 2010-02-25 Shin Etsu Handotai Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法

Also Published As

Publication number Publication date
CN111971781A (zh) 2020-11-20
WO2019167294A1 (ja) 2019-09-06
TW201937014A (zh) 2019-09-16
US11094600B2 (en) 2021-08-17
CN111971781B (zh) 2023-09-29
JP6436255B1 (ja) 2018-12-12
KR20200105718A (ko) 2020-09-08
US20200411392A1 (en) 2020-12-31
KR102341984B1 (ko) 2021-12-21
JP2019149463A (ja) 2019-09-05

Similar Documents

Publication Publication Date Title
TWI675133B (zh) 矽晶圓的翹曲量的預測方法以及矽晶圓的製造方法
Gao et al. Three-dimensional analysis of dislocation multiplication in single-crystal silicon under accurate control of cooling history of temperature
JP4901217B2 (ja) シリコン単結晶中の酸素析出挙動予測方法、シリコン単結晶の製造パラメータ決定方法、シリコン単結晶中の酸素析出挙動予測用プログラムを記憶する記憶媒体
JP2017528404A5 (zh)
TWI639192B (zh) 矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓
TW201732211A (zh) 用於校正使用於形成熱施體的退火爐的方法
JP2006054350A (ja) 窒素ドープシリコンウェーハとその製造方法
Johnson et al. Solid-phase epitaxy
CN111479957B (zh) 用于验证半导体晶锭热史的方法
TWI604532B (zh) Wafer wafer quality judgment method, wafer fabrication method using the same, and silicon wafer
Gao et al. Three-dimensional analysis of dislocation multiplication during thermal process of grown silicon with different orientations
CN109307804A (zh) 硅晶片的电阻率测量方法
Sato et al. Dislocation propagation in Si 300 mm wafer during high thermal budget process and its optimization
TWI647774B (zh) 差排發生預測方法及元件製造方法
JP2010083712A (ja) 結晶欠陥状態予測方法、シリコンウェーハの製造方法
Woźny et al. Hall mobility maps for 4H-silicon carbide by Monte Carlo simulations
Fang et al. Characteristics of thermal stress evolution during the cooling stage of multicrystalline silicon
Gopalakrishnan et al. Investigation of DS Furnace Heat Exchange Block Thickness for the Improvement mc-Si Ingot Quality
JPS63146437A (ja) ウエハ面内熱応力転位発生抑制方法
Sueoka Application of DFT calculation for the development of high quality Si and Ge substrates: from ultra large diameter crystal pulling to metal gettering
Vanhellemont et al. Impacts of thermal stress and doping on intrinsic point defect properties and clustering during single crystal silicon and germanium growth from a melt
US20220364260A1 (en) Point defect simulator, point defect simulation program, point defect simulation method, method of producing silicon single crystal, and single crystal pulling apparatus
Seidl Numerical simulation-an important tool for industrial processing of bulk semiconductor crystals
Sinha Thermo-mechanical simulation of Si processing for photovoltaic applications
Lee et al. Molecular-dynamics simulations of nucleation and crystallization processes of laser crystallized poly-Si