TWI656559B - 電漿處理設備的操作方法 - Google Patents

電漿處理設備的操作方法 Download PDF

Info

Publication number
TWI656559B
TWI656559B TW106121764A TW106121764A TWI656559B TW I656559 B TWI656559 B TW I656559B TW 106121764 A TW106121764 A TW 106121764A TW 106121764 A TW106121764 A TW 106121764A TW I656559 B TWI656559 B TW I656559B
Authority
TW
Taiwan
Prior art keywords
inductive device
node
plasma
voltage level
matching network
Prior art date
Application number
TW106121764A
Other languages
English (en)
Other versions
TW201802862A (zh
Inventor
趙晉榮
劉韶華
韋剛
彭雨霖
楊盟
符雅麗
Original Assignee
北京北方華創微電子裝備有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京北方華創微電子裝備有限公司 filed Critical 北京北方華創微電子裝備有限公司
Publication of TW201802862A publication Critical patent/TW201802862A/zh
Application granted granted Critical
Publication of TWI656559B publication Critical patent/TWI656559B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供了一種半導體製造設備及其操作方法。所述半導體製造設備包括反應室、支撐件與襯層。反應室用於電漿工藝，並且具有室壁。支撐件固定晶圓於反應室內。襯層圍繞支撐件，並且具有頂側與底側，頂側可拆卸地掛在該室壁上，而底側則具有多個氣體通道以允許電漿粒子通過襯層。

Description

電漿處理設備的操作方法
本發明有關電漿處理設備及其操作方法。
電漿通常用在製造工藝中以於半導體積體電路製造時沉積材料層，也用於蝕刻晶圓上的材料。 在沉積或蝕刻操作中，電漿在設備的腔室中形成。腔室中的不同條件會影響製造中的半導體器件的品質。
本發明的目的是提供一種半導體製造設備，以及一種操作具有匹配網路的半導體製造設備的方法。 本發明的一實施例揭示一種半導體製造設備，其包括反應室、支撐件與襯層。反應室被配置成用於電漿工藝，並且有室壁。支撐件被配置成固定晶圓於反應室內。襯層被配置成圍繞該支撐件，並且具有頂側與底側。頂側可拆卸地掛在室壁上，而底側則具有多個氣體通道以允許電漿粒子通過襯層。 上述的半導體製造設備進一步包括位於反應室底部的泵以及耦合到泵的排氣管，並且排氣管是直管。 上述的半導體製造設備中，多個氣體通道包括位於該底側之底表面的底部開口。 上述的半導體製造設備中，底部開口呈圓柱形或錐形。 上述的半導體製造設備中，襯層進一步包括延伸於頂側與底側之間的側邊，以及位於側邊與底側結合處的拐角。 上述的半導體製造設備中，多個氣體通道包括位於拐角的拐角開口。 上述的半導體製造設備中，拐角開口具有相對於底側的底表面為傾斜的通道。 本發明的另一實施例揭示一種半導體製造設備，具有用於標稱壓力下使電漿起輝的反應室，半導體製造設備包括射頻(RF)電源與匹配網路。RF電源配置為產生射頻信號，並且於第一輸出端與第二輸出端供電。匹配網路配置為將RF電源所輸出的功率耦合至反應室，並且使反應室在低於該標稱壓力之壓力下點燃(起輝)電漿。匹配網路包括第一電路與第二電路。第一電路因應於射頻信號以調節電壓位準，並且具有第一電感裝置以輸出調節過的電壓位準，而第一電感裝置與一電容電路串聯於該第一輸出端與參考電壓位準之間。第二電路具有第二電感裝置以提供預定的電壓位準以點燃電漿，且第二電感裝置直接耦接於該第二輸出端以及該參考電壓位準之間。 上述的半導體製造設備中，第一電感裝置之電流最大點與第二電感裝置之電壓最大點對稱于生成電漿的反應室的中心線。 上述的半導體製造設備中，第二電路的預定的電壓位準高於該第一電路調節過的電壓位準。 上述的半導體製造設備中，第一電感裝置或第二電感裝置具有平面線圈或螺旋線圈形狀的天線。 上述的半導體製造設備中，第二電感裝置較第一電感裝置靠近生成電漿的反應室的中心線。 上述的半導體製造設備中，第一電感裝置和該第二電感裝置255同心地圍繞該中心線。 上述的半導體製造設備進一步包括遮罩件，其包圍半導體製造設備和匹配網路。 本發明的又一實施例揭示一種操作具有匹配網路的半導體製造設備的方法，該方法包括：施加射頻(RF)信號到匹配網路；因應於該RF信號，通過匹配網路建立用於生成電漿的RF能量，該匹配網路具有第一節點和電感裝置，而電感裝置具有耦合到第一節點的第一終端以及直接耦合到參考電壓位準的第二終端，且具有第一終端和第二終端之間的第二節點；在第二節點提供預定電壓位準；在該預定電壓位準下點燃電漿；以及調節匹配網路，以實現RF信號和電感裝置之間的阻抗匹配。 上述操作具有匹配網路的半導體製造設備的方法中，在第二節點提供預定電壓的操作包括增加匹配網路的電抗。 上述操作具有匹配網路的半導體製造設備的方法中，預定電壓約高於1000伏特。 上述操作具有匹配網路的半導體製造設備的方法中，在第二節點提供預定電壓的操作包括反射來自電感裝置的大部分RF信號。 上述操作具有匹配網路的半導體製造設備的方法中，匹配網路包括另一個電感裝置，其具有通過電容裝置耦接到該參考電壓位準的終端。 上述操作具有匹配網路的半導體製造設備的方法進一步包括利用遮罩件封閉半導體製造設備。 本發明的實施例揭示一種半導體器件，其包括第一區與第二區。第一區具有多個器件以第一器件密度排列。第二區與第一區相隔開，且具有多個器件以第二器件密度排列，而第二器件密度小於第一器件密度，且第二區中該多個器件之預定深度與第一區中該多個器件之預定深度相同。其中，第一區中該多個器件之深度與第二區中該多個器件之深度的差異相對於該預定深度為6%~8%。 上述的半導體器件中，第一區中該多個器件之深度與第二區中該多個器件之深度的平均差異相對於該預定深度為7%。 上述的半導體器件中，第一區中該多個器件的預定側面傾角與第二區中該多個器件的預定側面傾角相同，且第一區中該多個器件的側面傾角與第二區中該多個器件的側面傾角之差異相對於預定側面傾角為4%~7%。 上述的半導體器件中，第一區中該多個器件的側面傾角與第二區中該多個器件的側面傾角之平均差異相對於預定側面傾角為6%。 上述的半導體器件中，第一區中該多個器件的上側面傾角與下側面傾角之差異相對於預定側面傾角為4%~7%。 上述的半導體器件中，第一區中該多個器件的上側面傾角與下側面傾角之平均差異相對於預定側面傾角為5.5%。 使用本發明的半導體製造設備以及操作具有匹配網路的半導體製造設備的方法，可以在晶圓處理中提供更高的精確度和可重複性，還能減少在晶圓上的高密度積體電路中可能改變晶圓品質的各種效應。例如，減少高密度可能導致的如電流洩漏，非均勻蝕刻，圖案負載效應，或微負載效應的品質問題。 本領域技術人員應可瞭解可利用下文揭示的概念與特定實施例為基礎而相當輕易地予以修改或設計其它結構或工藝，從而實現與本發明相同的目的。本領域技術人員亦應可瞭解這類等效的建構並無法脫離權利要求書所提出的本發明的精神和範圍。
如下公開提供了很多不同的實施例或示例，用於實施本發明的不同特徵。下文中將描述元件和配置的具體示例，以簡化本揭露。當然，它們僅僅是示例，並不是旨在限制本發明。例如，以下描述中在第二特徵之上或在第二特徵上形成第一特徵可以包括形成直接接觸的第一特徵和第二特徵的實施例，還可以包括在第一特徵和第二特徵之間可以形成附加特徵從而使得第一特徵和第二特徵可以不直接接觸的實施例。此外，本揭露在各個示例中重複使用附圖標記和/或字母以求簡單和清楚，其本身並不表明所述的各個實施例和/或配置之間的關係。 另，空間關係術語例如“之下”、“下方”、“下面”、“之上”、“上方”等，在此用於簡化描述附圖所示的一個單元和特徵對另一個單元或特徵的關係。除了附圖中描寫的方向，空間關係術語旨在包含使用或操作的裝置的不同方向。設備可以以其它方式定向(旋轉90度或者在其它方向)，並可以據此同樣地解釋本文所使用的空間關係描述語。 隨著逐代半導體技術之發展，電晶體尺寸減小且晶圓上的半導體器件的密度增加，導致在晶圓處理中需要更高的精確度和可重複性。在晶圓上的高密度積體電路中，各種效應可能改變晶圓的品質。例如，高密度可能導致如電流洩漏、非均勻蝕刻、圖案負載效應，或微負載效應的品質問題。 蝕刻過程是現代積體電路（IC）生產中的常見步驟。可以使用的蝕刻技術和方法有多種，包括電漿蝕刻。在蝕刻過程期間，保持均勻性特別重要。均勻性是指臨界尺寸，例如所需要的深度，於蝕刻時的均一度，以及跨晶圓與晶圓到晶圓的蝕刻的均一度。在微觀層面，蝕刻速率和輪廓取決於特徵尺寸和特徵分離性。微觀均勻性的問題可以分為幾類，包括圖案相依之蝕刻效應，一般稱為圖案負載效應。圖案負載效應包括巨集負載效應或微負載效應。更具體地說，微負載指用於相同尺寸特徵的特徵分離上的蝕刻速率的依賴性，並且在晶圓具有局部、高密度區域時，其由反應物耗盡所導致。 從術語的角度來看，臨界尺寸僅僅指相關方向上的特徵的尺寸（如寬度）。例如，在圖1A所示的半導體器件的平面圖100中，對應於電晶體141的特徵包括柵結構14，漏極區15和源極區17。在一些實施方案中，電晶體141是p型金屬氧化物半導體（p-type metal-oxide-semiconductor，PMOS）場效應電晶體， n型金屬氧化物半導體（n-type metal-oxide-semiconductor，NMOS）場效應電晶體，或互補金屬氧化物半導體（complementary metal-oxide-semiconductor, CMOS）。可以存在多個具有不同長度或寬度，有些為短，有些為長的電晶體141。 參見圖1A，電路包括電晶體141，導電材料10，和半導體基板1。電晶體141具有長度L和寬度W，包括兩個柵結構14，其中間具有源極區17以及在源極區17兩側的漏極區15、151。長度L是從漏極區15一側到漏極區151一側的長度。寬度W是從漏極區15的一個表面到該漏極區15另一個表面的寬度。在一些實施方案中，漏極區15以長度L142與導電材料10隔開。漏極區15也可以與其它的導電材料10以長度L141隔開。 源極區17以長度L17與導電材料10隔開。一個導電材料10到另一導電材料10之間的距離是L10。長度L141，L142，L10和L17按電路的設計可以不相同。 參見圖1B，所述電路的剖面圖110沿穿過源極區17和導電材料10的剖面線AA'截取。剖面圖110與導電材料10對準。如剖面圖110所示，包括半導體基板1，導電材料10，以及中間層11。中間層11在半導體基板1和導電材料10之間。導電材料10在半導體基板1之上。半導體基板1包括凹槽20。凹槽20可以在源極區17和導電材料10之間。此外，凹槽20從源極區17頂部到導電材料10頂部的長度為L17。又，凹槽20的底部長度為L20。在一些實施例中，長度L20比長度L17小。 凹槽21位於導電材料10之間。導電材料10頂部和另一導電材料10頂部之間的距離為L10。凹槽21包括一個側面S，與凹槽21的底部表面B結合。底部表面B之長度為L21。在一些實施例中，側面S為錐形，使得長度L21比L10長度小。在一些實施例中，導電材料10之高度為H3。中間層11之高度則為H2。在一些實施例中，每一導電材料高度H3是實質上相同的。半導體基板1的部分107上具有部分105。部分105具有側部。所述側部具有從半導體基板1的底部表面B到頂部表面T橫向測量的高度H1。在一些實施例中，不同的凹槽具有不同或相似的尺寸。例如，長度L20可以大於，等於或小於長度L21。 在圖2A中，電路的平面圖200類似於圖1A所示。在圖2B中，所述電路的剖面圖210沿穿過漏極區15和另一漏極區15的剖面線BB'截取。剖面圖210與導電材料10對準。在一些實施例中，由於微負載效應，不同的凹槽具有不同深度，使得彼此的底部表面有高有低。 舉例而言，長度L22是從一個漏極區15到另一相鄰漏極區15的長度。導電材料10在漏極區15的頂部上。此外，導電材料10和中間層11實質上是垂直的，使得長度L22從導電材料10的頂部到中間層11的底部實質上不變。凹槽23在漏極區15之間，且具有底部表面B23。底面表面B23具有長度L23。凹槽23呈錐形，使得長度L23比L22小。底部表面B23以高度H4與半導體基板1的頂部表面T隔開。又，底部表面B23比凹槽21的底部表面B高出一段距離D5。高度H4比部分105的高度H1相差距離D5。 微負載效應的一個因素是電漿處理期間腔室內部的工藝氣體壓力。在圖3中，凹槽25與凹槽27相比，由於微負載效應，使凹槽25比凹槽27淺。凹槽25在其頂部上具有較小開口P25，而凹槽27在其頂部則具有較大開口P27。 凹槽25在較小開口P25頂部具有長度L251，在凹槽25的頂部表面具有長度L25。凹槽25為錐形，使得長度L251大於長度L25。又，凹槽25具有從較小開口P25頂部到凹槽25底部表面的高度H25。 凹槽27在較大開口P27頂部具有長度L271，在凹槽27的底部表面具有長度L27。凹槽27為錐形，使得長度L271大於長度L27。又，凹槽27具有從較大開口P27頂部到凹槽27底部表面的高度H27。 長度L251比長度L271小。高度H25比高度H27小一個長度L57。在一些實施例中，凹槽25比凹槽27的錐度更大，使得長度L251和L25之間的比率大於長度L271和長度27之間的比率。較小開口P25比較大開口P27小。 電漿粒子30在較小開口P25或較大開口P27之下除去半導體基板1的部分，以分別形成凹槽25或27。一些電漿粒子30在到達開口之前彼此碰撞。碰撞發生在較小開口P25或較大開口P27之上。電漿粒子30在碰撞之前會聚到入射路徑33。碰撞後，電漿粒子30沿偏轉路徑34散開。對於具有水平分量的入射路徑33，相應偏轉路徑34也可以具有在相反方向上的水平分量。對於較小開口P25之上的碰撞，電漿粒子30更可能會錯過較小開口P25，而更可能會落在較小開口外部的其它區域。對於較大開口P27之上的碰撞，電漿粒子30不太可能會錯過較大開口P27，因而並不太可能落在較大開口P27外部的其它區域。對於較大開口P27之上的碰撞，電漿粒子30仍可能進入較大開口P27且更容易通過較大開口P27進入凹槽27進行蝕刻。 對於使用電漿粒子30以蝕刻凹槽25或凹槽27，經歷碰撞的電漿粒子30進入較大開口P27比進入較小開口P25更容易。對於較小開口P25而言，較大開口P27允許更多的碰撞過的電漿粒子30蝕刻凹槽27。由於能夠蝕刻凹槽27的碰撞過的電漿粒子30比蝕刻凹槽25的碰撞過的電漿粒子30多，因此凹槽27比凹槽25更深。這種對不同開口尺寸的非均勻蝕刻是微負載效應的原因之一。 對於具有較高碰撞率的電漿處理，微負載效應變得更加明顯，使得凹槽更不均勻，以及凹槽深度的變化增加。電漿粒子30的碰撞率與電漿粒子30的平均自由路徑有關。較長的平均路徑與較少的碰撞相關。在電漿處理中，大多數電漿粒子30的低碰撞率意味著大多數電漿粒子30垂直向下運動到晶圓。使包括水平分量的側向碰撞減少，以允許更多的電漿粒子30進入較小開口P25進行蝕刻。增加電漿粒子30的平均自由路徑以減小微負載效應。通過減少工藝氣體壓力，是增加電漿粒子30平均自由路徑的一種方法。 在圖4中，不同的電漿處理331和332蝕刻半導體基板1，具有不同的結果。對於微負載效應，通過電漿處理331比電漿處理332更加明顯。對於具有較多微負載效應的電漿處理331，凹槽開口較小的凹槽深度減小。對於具有較多微負載效應的電漿處理332，凹槽開口較小的凹槽深度實質上保持恒定。凹槽開口可以是凹槽的臨界尺寸。臨界尺寸可以是寬度W25，W27，或W28，寬度W28大於寬度W27，寬度W27大於寬度W25。 電漿處理331之下的凹槽117具有寬度W28，W27和W25。凹槽117分別具有深度D4，D7，和D8，深度D4大於深度D7中，深度D7大於深度D8。 電漿處理332之下的凹槽115具有寬度W28，W27和W25。凹槽115具有實質上恒定的深度D4。無論開口的尺寸，凹槽115均勻地具有深度D4。 在圖5中，凹槽117包括類似於圖4中的微負載效應。凹槽117填充有絕緣材料，例如將為隔離結構18的介電材料。凹槽117具有沿橫向側面S117的彎折部181。錯位19從彎折部181延伸到半導體基板1。錯位19沿橫向側面S117靠近彎折部181。介面111放置在半導體基板1和中間層11之間。 在圖5中，微負載效應不同程度地引起洩漏電流。 在一些實施例中，對於具有較短深度D8的隔離結構18，電荷載子40更容易從一個部分105運動到另一個部分105。例如，在一些實施例中，部分105是圖2中相鄰的漏極區15。電荷載流子40穿過隔離結構18下方，並從一個漏極區洩漏到另一個漏極區。 在一些實施例中，電荷載子40通過介面111洩漏。在又一些實施例中，電荷載子40通過錯位19洩漏。 減少工藝氣體壓力會增加平均自由路徑，增加平均自由路徑減小電漿粒子30的碰撞率，降低碰撞率會減少微負載效應，而減少微負載效應會減少半導體器件中的洩漏電流問題。 圖6示出半導體製造設備500。半導體製造設備500包括電漿反應室59，電漿反應室59包括襯層57，襯層57用於約束電漿。襯層57的存在可以改變電場的分佈，將電漿基本上約束在所述襯層57內部的區域R中並增加電漿密度。襯層57可以用於阻止電漿蝕刻電漿反應室59的其它部分，例如室壁55，以保護電漿反應室59，從而使電漿反應室59免受損壞。襯層57可以清洗和/或更換。襯層57能加強工藝氣體壓力的均勻性。工藝氣體壓力的均勻性對應於氣體粒子321的平均自由路徑的均勻性。 區域R在電漿反應室59中的晶圓70之上。晶圓70包括半導體基板1。經受電漿處理的半導體基板1之上保持均勻的工藝氣體壓力，會有助於半導體基板1上使各個器件晶粒產生均勻的臨界尺寸。典型電漿反應室59中的壓力通過同時引入工藝氣體和抽空電漿反應室59進行控制。對在電漿反應室59中的工藝氣體流動沒有任何限制，則工藝氣體壓力可以從接近供氣口38出口的相對高的壓力到接近排氣口71相對低的壓力形成一個梯度。襯層57部分限制工藝氣體流動使襯層57內部的壓力梯度減小。降低壓力梯度會提升氣體壓力的均勻性。 襯層57能約束工藝氣體使其體積較小，從而降低從供氣口38的供氣流量和工藝氣體的消耗流量。 襯層57具有各種特徵。襯層57具有在晶圓70上延伸的側邊83。為了實現工藝氣體壓力和電漿密度的高度均勻性，襯層57優選為對稱的。工藝氣體壓力和電漿密度的均勻性減少了穿過晶圓70的微負載效應。在一些實施例中，襯層57對於晶圓70是對稱的，並且避免了側邊83中的開口。 圖6是半導體製造設備500的剖面示意圖，半導體製造設備500包括電漿反應室59，襯層57，室壁55，以及電介質視窗39（例如具有均勻厚度的平面電介質視窗）。電感裝置35放置在電介質視窗39之上。電感裝置35可以是平面多圈的螺旋線圈，非平面多圈線圈，或具有其它形狀的天線，利用射頻（radio frequency, RF）電源201通過合適的RF阻抗匹配電路200供電。合適的RF阻抗匹配電路200將RF能量電感耦合到電漿反應室59以產生電漿（例如，高密度電漿）。匹配電路200還可以是匹配網路，用於RF電源201和電感裝置35之間的阻抗匹配。匹配電路200可以沿著電感裝置35中的線圈分發功率以建立用於產生電漿的RF能量。供氣口38連接到氣體源37，氣體源37則供應進入電漿反應室59的工藝氣體。 電介質視窗39正下方是具有正被處理的半導體基板1的晶圓70。半導體基板1支撐在基板支撐件58上，基板支撐件58包含可受RF偏置的下電極。下電極受另一RF電源47進行RF偏置。RF電源47不同於RF電源201。RF電源47通過阻抗匹配電路45耦合到下電極。 圍繞基板支撐件58是一個可移動的對稱的襯層57。襯層57可拆卸地懸掛在室壁55。襯層57具有厚度均勻的底側82，且底側82具有多個氣體通道。襯層57相對於電漿反應室59對稱。襯層57是圓環的形式，且圓環的中心大致在電漿反應室59的中心線501處。襯層57圍繞基板支撐件58。基板支撐件58的中心也大致位於中心線501處。底側82還可以是緊鄰於基板支撐件58之上的水平部分。基板支撐件58支撐住晶圓70且實質上正交於室壁55。在一些實施例中，底側82大致與基板支撐件58在相同平面。基板支撐件58也可以稱為支撐件。支撐件58放置在鄰近電漿反應室59的中間位置。在一些實施例中，支撐件58從室壁55延伸，並與室壁55接觸。 側邊83是一個厚度均勻的連續圓筒外壁，其從底側82的週邊軸向向上延伸。側邊83實質上與室壁55平行。側邊83與室壁55距離一個長度L9。側邊83靠近拐角84，拐角84與側邊83和底側82結合。拐角開口81放置在靠近拐角84的位置。側邊83在基板支撐件58之上延伸。基板支撐件58與電介質視窗39的距離為高度H7。底側82具有例如底部開口80的氣體通道。拐角84也具有例如拐角開口81的氣體通道。例如底部開口80或拐角開口81的氣體通道允許氣體粒子321或電漿粒子通過襯層57。在一些實施例中，基板支撐件58低於、等高於或高於底側82。 襯層57具有頂側88。頂側88具有用於掛扣在室壁55的突出部。頂側88與電介質窗口39的距離為高度H8。底側82與電介質窗39的距離為高度H5。 電漿反應器室59還包括放置在其底部的泵73。泵73可以是對稱的渦輪泵，其相對於中心線501對稱地排列。泵73可以是增加氣體排出速率的渦輪泵，使得電漿反應室59內部產生低壓。在一些實施例中，泵73可降低壓力使壓力低於約1毫托。泵73被對稱地放置在電漿反應室59的中心處，以幫助電漿反應室59內部均勻降低壓力。如此可增加靠近晶圓70用於電漿處理的氣體壓力的均勻性。 泵73通過排氣管72耦合到排氣口71。排氣管72是沒有任何轉向的直管。排氣管72與半導體製造設備500的中心線501平行排列。在一些實施例中，排氣口71，排氣管72，或泵73相對於中心線501對稱地排列。 遮罩件79包圍半導體製造設備500以及匹配電路200和45。遮罩件79防止來自外部的電或磁場干擾遮罩件79內部的電場，磁場，或任何電路。遮罩件79有助於穩定由感應電或磁場產生的電漿。遮罩件79包括上遮罩件75和下遮罩件77，用以在電漿處理期間完全封閉半導體製造設備500。 圖7所示為襯層57的剖面圖。襯層57具有頂側88、側邊83和底側82。頂側88在側邊83的頂端上呈環形。拐角84在側邊83的底部為環狀。拐角開口81圍繞拐角84的環分佈。底側82為環結構，底部開口80則圍繞整個環結構分佈。所述環結構具有用於圍繞圖6的基板支撐件58的孔822。基材支撐件58可對稱地適配在孔822的中心。在一些實施例中，底側82為水平側，其實質上與側邊83正交。在其它一些實施例中，底側82從側邊83傾斜一個角度，適於諸如電漿的氣體粒子321通過氣體通道。 在圖7中，頂側88包括上表面T88和底表面B88。底表面B88可拆卸的放置在圖6中的室壁55上，使得底表面B88與室壁55的頂部接觸。頂側88具有從上表面T88到底表面B88垂直測量的厚度TH88。此外，頂側88從側邊83突出一個長度L88。又，頂側88具有圍繞側邊83的平面環。 側邊83是頂側88下的圓筒形結構。側邊83具有從內表面S831到外表面S832水平測量的厚度TH83。此外，側邊83具有從上表面T88到底側82的上表面T82的H10。高度H10也是從上表面T88到拐角84近似地測量出的。又，側邊83的圓筒形結構具有被內表面S831包圍的直徑為D83的圓。 底側82包括上表面T82和底表面B82。厚度TH82從上表面T82至底表面B82垂直地測量而得。拐角84在上表面T82和側邊83的內表面S831之間結合。底側82在襯層57的中心處具有對稱排列的孔822。 孔822呈直徑為D82且其高度大致等於厚度TH82的圓柱形。長度L82從拐角84到孔822沿水平方向上測量。底側82具有散落在孔822四周的底部開口80。底部開口80呈直徑為D80且其高度大致等於厚度TH82的圓柱形。直徑D82比D80直徑大得多。底部開口80彼此間的距離大約為長度L80。底部開口80允許氣體粒子321穿過襯層57。在一些實施例中，底部開口80具有錐形形狀，使得底部開口80的頂部表面和底表面不相同。例如，底部開口80的底表面比頂表面小。 拐角開口81設置在拐角84處。此外，拐角開口81具有側表面S84。又，側表面S84具有沿內表面S831從拐角84到拐角開口81最高點直測量的高度H81。側表面S84與底側82不平行。底側82是水平部分。在一些實施例中，側表面S84垂直于水平部分。側表面S84與側邊83平行。又，側表面S84與內表面S831共面。拐角開口81具有底表面B84。底表面B84具有沿上表面T82從拐角84到最接近孔822最深點平行測量的長度L81。拐角開口81彼此之間的距離近似為長度L811。 拐角開口81包括側邊83內的上表面812。上表面812具有從內表面S831處的最高點到外表面S832處的較低點測量的厚度TH81。在一些實施例中，較低點位於底表面B82。拐角開口81具有底側82內的下表面814。下表面814從位於上表面T82的最高點到位於底表面B82的較低點。在一些實施例中，較低點位於外表面S832。下表面814以角度M81偏離底表面B82。在一些實施例中，上表面812大致平行於下表面814。在一些其它實施例中，上表面812與下表面814不平行，使得上表面812以不同於角度M81的角度偏離底表面B82。拐角開口81具有相對於底側82的底表面B82傾斜的通道，以使氣體粒子321朝接近拐角84的方向運動以通過襯層57。如此可以防止朝靠近拐角84方向運動的氣體粒子321從內表面S831或靠近角84的上表面T82偏轉。 圖8所示為氣體粒子321在襯層570內穿過的一些可能路徑。除了沒有靠近拐角84的拐角開口81，襯層570類似於圖7中的襯層57。襯層57具有位於底側82的底部開口80。 在情形571中，氣體粒子321沿入射路徑33向側邊83運動。氣體粒子321從側邊83反彈並沿偏轉路徑34運動。偏轉路徑34指向底側82並穿過底部開口80。 在情形572中，氣體粒子321沿入射路徑33向側邊83運動。氣體粒子321從側邊83和底側82反彈並沿偏轉路徑34運動。偏轉路徑34指向孔822之上的區域，該區域放置有晶圓70。偏轉路徑34包括朝上的垂直部分342，以及斜向晶圓70的水平部分341。偏轉路徑34有可能引起與朝下向晶圓70運動的其它氣體粒子322的碰撞。氣體粒子322具有指向區域78幾乎垂直的方向。區域78覆蓋待由氣體粒子322蝕刻的晶圓70上的預定區域。這樣的碰撞類似於圖3中的碰撞，並可以減少襯層570內氣體粒子322的平均自由路徑。例如，如果沒有碰撞，氣體粒子322可以從頂側88到晶圓70運動一段為高度H10的距離。然而，所述碰撞能縮短氣體粒子322運動的距離。氣體粒子322在接近位置P4處與氣體粒子321碰撞。位置P4低於頂側88達H11之高度。氣體粒子322運動縮短的距離為高度H10和高度H11之間的高度差。氣體粒子322運動距離的縮短減少了氣體粒子322的平均自由路徑。水平部分341可以使氣體粒子322從區域78偏離。該碰撞減少了晶圓70上的微負載效應。 情形573類似於情形572，除了氣體粒子321先打在底側82接著打在側邊83。在情形573中，氣體粒子321沿入射路徑33向底側82運動。氣體粒子321從底側82反彈接著從靠拐角84的側邊偏轉。偏轉路徑34指向晶圓70上區域78之上的區域。偏轉路徑34包括朝上的垂直部分342和指向晶圓70的水平部分341。偏轉路徑34容易造成與沿幾乎向下垂直方向朝向晶圓70運動的氣體粒子的碰撞。 情形574類似於情形573或情形572，不同之處在於氣體粒子321打在比情形573或情形572中更靠近拐角84的位置。打在靠近拐角84位置的氣體粒子321從底側82和/或靠近拐角84的側邊83偏轉。通過從底側82偏轉，氣體粒子321獲得向下朝向頂側88運動的垂直部分342。通過從側邊83偏轉，氣體粒子321獲得朝側邊83斜向運動的水平部分341。偏轉路徑34可以引起與其它氣體粒子的碰撞並改變其方向，縮短其平均自由路徑。 圖7中的拐角開口81通過允許氣體粒子321通過拐角84，消除了靠近拐角84的氣體粒子321的偏轉，也消除了大部分與底側82和/或側邊83的偏轉，該偏轉導致襯層57中的碰撞。具體地，與側邊83的碰撞引起氣體粒子斜向運動，使得碰撞過的氣體粒子容易錯過預定的刻蝕區域，例如區域78，尤其是當區域78的尺寸較小時。引起水平部分341的碰撞是斜向碰撞。氣體粒子，如圖3中的電漿粒子30，相對圖3中的較大開口P27，其更有可能經歷斜向碰撞而錯過較小開口P25。對於較小開口P25，少量的水平部分341可以從較小開口P25敲掉氣體粒子。對於較大開口P27，少量的水平部分341可以改變氣體粒子的方向，但仍允許氣體粒子落入較大開口P27。斜向碰撞可以通過從較小開口P25敲掉比從較大開口P27敲掉更多的氣體粒子來引起微負載效應。 另一種增加氣體粒子平均自由路徑的方法是通過降低氣體粒子的壓力。然而，當氣體粒子的壓力降低時，用於點燃來自氣體粒子的電漿的電壓增大。為了提高電壓，第二電感裝置255被直接接地，如圖9所示。 圖9是阻抗匹配網路211的示意圖。阻抗匹配網路211通過RF電源201因應於射頻（RF）功率而調整阻抗。阻抗匹配網路211包括第一電路220和第二電路212。阻抗匹配網路211可以是類似於圖6中匹配電路200和電感裝置35的組合。 第一電路220包括電路222﹑第一電感裝置250和電容電路232。第一電路220因應於來自RF電源201的射頻（RF）信號，調節位於電路222之第一輸出端，即節點251處的電壓位準。第一電感裝置250輸出調節過的電壓位準。節點251在電路222和第一電感裝置250之間耦合。第一電感裝置250具有在節點252處的第二端子。節點252在第一電感裝置250和電容電路232之間耦合。節點252通過電容電路232耦合到參考電壓位準270。所述參考電壓位準270可以是等於零的接地電壓。第一電感裝置250包括電感。此外，第一電感裝置250位於類似圖6中的電感裝置35之處。第一電感裝置250或第二電路212的第二電感裝置255具有線圈結構以建立RF能量，例如圖6中接近區域R的電場或磁場。第一電感裝置250或第二電感裝置255可以是具有平面線圈或螺旋線圈形狀的天線。電容電路232具有例如電容器或電感器的電抗元件。電容電路232具有比節點258和參考電壓位準270之間的第二電容大得多的第一電容。節點251或節點252的電流或電壓變化取決於第一電感裝置250的電抗(reactance)和電容電路232的電抗。在一些實施例中，電路222類似於圖6中的匹配電路200。 第二電路212包括電路222和第二電感裝置255。第二電路212在點551處提供預定的電壓位準。在電漿點火期間，第二電路212的預定電壓位準高於第一電路220的調節過的電壓位準。第二電路212提供預定的電壓位準以點燃電漿。電漿點火(起輝)可以使用不同的氣體。每種氣體具有不同的最低點火電壓。例如，氮（N2 ）具有大約250V的點火電壓，氧氣（O2 ）具有約440V的點火電壓。然而，在毫托量級壓力相對較低的區域，由於低碰撞率，電漿點火比較困難。其結果是熱點的電壓較高，例如約800V到1000V。在一些實施例中，預定的電壓大約高於1000伏特。 第二電感裝置255包括第一終端259，其耦合到電路222之第二輸出端，即節點257，以及第二終端258，其直接耦合到參考電壓位準270。 RF電源201可以是通過電路222供電到第一電感裝置250或第二電感裝置255的電源。在一些實施例中，第一電感裝置250或第二電感裝置255繞平行於中心線501的軸纏繞，即垂直於圖6中電介質窗口39的平面。在一些實施例中，通過第一電感裝置250或第二電感裝置255的RF電流產生在電介質視窗39下方、電漿反應室59的R區域中的RF電磁場，以便將RF功率耦合至電漿，從而增加圖6中電漿的密度。 電路222可具有兩個以上的電抗元件(reactive element)。電感器，電容器，或電感器和電容器的組合可以作為兩個以上的電抗元件使用。所述電容器或電感器可以以並聯方式或串聯方式連接到電源。此外，所述兩個以上的電抗元件可具有固定或可變的電容或電感。又，所述兩個以上的電抗元件是可變的，以調節所施加的電壓和電流的相位或大小。 在所施加的電壓的相位和大小通過電路222中的電抗元件改變之後，分散式電壓被施加到第一電感裝置250或第二電感裝置255。在一些實施例中，電路222可以具有以並聯方式或串聯方式連接到節點251或節點257的電容器。電路222可以因應於來自RF電源的RF信號，調節第一電感裝置250及/或第二電感裝置255中的分散式電壓或電流。電路222可以改變節點251和節點252之間，節點259和節點258，或節點251和節點259之間的電壓或電流差。 對於按螺旋圈形狀纏繞的第一電感裝置250或第二電感裝置255，由這樣的螺旋線圈提供的圓電流模式產生了環形電漿，該環形電漿反過來可以引起圖6中在晶圓70處的蝕刻速率的軸向非均勻性。換句話說，由平面線圈天線感應產生的E場（E-field）通常是角向的（azimuthal）以產生角向電漿。 一些用於構造如第一電感裝置250或第二電感裝置255的平面線圈天線的耦合線長度在通常操作的一定射頻處具有特定電長度。在一些實施例中，從例如節點251的第一終端向前行進到例如節點252的第二終端的電壓和電流波，會部分或完全地在第二終端反射回來。向前的和反射的波的疊加會導致線圈上產生駐波（即，沿線圈長度電壓和電流的週期性變化）。 對於如第二電感裝置255在節點258接地的線圈，電流在節點258處於最大值，電壓在節點258為零。沿線圈向節點259，電壓增加且電流減小直到到達點551。點551處電長度為90度，所述電壓處於最大值且所述電流處於最小值。在一些實施例中，電壓可以在鄰近其它位置，例如節點259處達到最大。根據第二電感裝置255的電長度，點551可位於節點259和節點258之間的任何位置。點551可被稱為熱點，最大的電壓位於沿第二電感裝置255的熱點處。通過將節點258直接接地，最大電壓比在第一電感裝250中的分散式電壓高。 對於如第一電感裝置250的線圈，在一些實施例中，節點252與電容電路232中的電容耦合，使得線圈中電流在節點251和節點252相似，並且在所述線圈中間增加至最大值。電壓則在兩端點，例如節點251和節點252處達到最大，並且在所述線圈中間減少至最小值。在一些實施例中，節點251和節點252處的最大電壓比第二電感裝置255的點551處的最大電壓小。 電壓在沿線圈長度的方向上變化。例如，在第二電感裝置255中，點551處在最大電壓位置。點551的任一側的電壓都下降。因此，相較於節點259，節點258，或第一電感裝置255，點燃電漿的能量耦合在點551較高，且相應的電漿更易於在點551處形成。相對高的電壓可通過縮短第二電感裝置255至接地而實現，使得放電可以容易地在低壓環境中進行，所述低壓通常小於1毫托。 一種天線系統內用於改善電感耦合均勻性的系統包括控制所述天線的位置和電流分佈，以改善電漿的均勻性。 根據一些示例性的實施例，兩個或更多個的螺旋形線圈安置圖6中的電介質視窗39上。每個線圈或是平面，或是平面線圈和垂直堆疊的螺旋線圈的組合。電容電路232確定第一電感裝置250中電流或電壓最大值或最小值的位置，而電路222中的電抗元件可以改變如第一電路220或第二電路212的每個電路的整體阻抗，因此，在這些多個線圈中的電流大小的比率可以進行調節。通過調節所述電流的大小和每個線圈中最大電流的位置，電漿密度和電漿的均勻性是可以控制的。 在一些實施例中，線圈的電長度可影響沿所述線圈的電壓或電流的均勻性。例如，在一些實施例中，第二電感裝置255的長度比第一電感裝置250短。在一些實施例中，第二電感裝置255中的電壓或電流可以比第一電感裝置250中的更均勻。 在一些實施例中，第一電感裝置250和第二電感裝置255是兩個多匝或單匝線圈。第二電感裝置255更靠近中心線501，而第一電感裝置250遠離中心線501且更接近圖6中的外部邊界351。在一些實施例中，第一電感裝置250和第二電感裝置255同心地圍繞中心線501。第一電感裝置250和第二電感裝置255相對於中心線501對稱。在圖9中，RF信號通過節點251和節點259，分別同時發送到第一電感裝置250和第二電感裝置255。第一電感裝置250和第二電感裝置255的相對端被分別端接到電容電路232和參考電壓位準270。所述兩個線圈有效地產生更多漸進環形的電漿。在一些實施例中，第一電感裝置250和第二電感裝置255中的電流相對於圖6中的中心線501在同一方向上。耦合到來自所述線圈的電漿的電磁場中的能量在區域R之上散開，並產生單個扁平環形的電漿。對於第一電感裝置250和第二電感裝置255之間的不平衡的電流，電磁場的環型場可以在中心線501附近或外部邊界351更強。例如，通過增加第一電感裝置250中的電流，電漿密度可以在外部邊界351附近增加，或者通過增加第二電感裝置255中的電流，電漿密度可以在中心線501附近增加。 每個線圈都設置了電路222中的電抗元件，以獲得沿所述線圈更加對稱的電流分佈。例如，可藉由調節所述電抗元件，使得電流最大值（以及純電阻阻抗點）出現在第一電感裝置250中的最大點550。最大點550可以是由節點251至節點252的電長度的中點。所述電流在最大點550最高，並在任一側一般以正弦的方式遠離最大點550而降低。可藉由調節電容電流232的電容，以實現第一電感裝置250的最大點550附近的最大電流。其結果是，耦合到電漿的功率在最大點550下方更高，且對應的電漿密度較高。在一些實施例中，第二電感裝置255中所述最大電流可以在節點258附近。第一電感裝置250中的最大點550的位置可以調節，使得最大點550和所述熱點的位置相對於圖6中的中心線501對稱。最大點550可以在沿相同徑向軸的點551的對側。因此，第二電感裝置255中在節點258的更高的功率耦合通過第一電感裝置250的最大點550抵消了高密度電漿的影響，從而產生更均勻的角向電漿。作為調節電路222或電容電路232的電抗的替代，第一電感裝置250的方位角位置可以物理地相對於第二電感裝置255的方位角位置旋轉，使得電第一電感裝置250和第二電感裝置255中的電流最大值在圖6中的中心線501上彼此的對側出現。 匹配網路211可以實現RF電源201和第一電感裝置250之間及/或RF電源201和第二電感裝置255之間的阻抗匹配。 匹配網路211改變第一電感裝置250和/或第二電感裝置255的阻抗，以匹配例如RF電源201的電源的特性電阻輸出阻抗。在一些實施例中，所述特性阻抗約為50歐姆（ohm）。調節電路222中的所述電抗元件，使得在RF電源201的輸出202處的反射功率最小化。匹配網路211被調節為最小的反射功率。 圖10所示為操作半導體製造設備500的方法400。圖10例示用於操作圖6中的半導體製造設備500的操作流程。操作（或步驟）410係施加射頻（RF）信號至圖9中的匹配網路211。圖11中的操作410例示了一些操作410的實施例。操作（或步驟）415則提供了在例如圖9中的點551的熱點處的預定電壓位準。圖11中的操作415例示了一些操作415的實施例。操作（或步驟）420係於預定電壓位準下點燃電漿。圖11中的操作420例示了操作420的一些實施例。操作（或步驟）425則調節匹配網路211以實現所述RF信號和圖9中電感裝置250或255之間的阻抗匹配。圖11的操作425例示了操作425的一些實施例。操作（或步驟）430實現所述阻抗匹配。圖11中的操作430例示了操作430的一些實施例。 圖11所示為產生電漿的圖表401，包括操作（或步驟）410、415、420、425和430。每個操作都代表在產生電漿過程中的一個階段。電漿產生在各種半導體製造工藝中是有用的，例如電漿輔助蝕刻和沉積。電漿通過自由電子的電場電離和生成在低壓氣體中產生，自由電子則通過經單個電子-氣體分子碰撞的動能轉移電離單個氣體分子。電子通常在電場中加速，典型電場的是射頻電場。 在一些實施例中，於電漿生成期間，半導體製造設備500被遮罩件79封閉以防止來自外部的電磁場的干擾。電漿則在低於預定壓力的條件下在電漿反應室59生成。在一些實施例中，預定壓力被設定為約2毫托（millitorrs），以減少電漿處理期間的微負載效應。 在操作410中，例如是RF電源201的射頻源用於提供振盪電流或電壓到例如第一電感裝置250或第二電感裝置255的天線系統，該過程通常通過圖9中的射頻匹配網路211進行。振盪電流通過天線系統共振，誘導出圖6中電漿反應室59內的角向電場。與此同時，工藝氣體經供氣口38引入電漿反應室59，所感應的電場將工藝氣體離子化以產生圖6中電漿反應室59內的電漿。所述電漿接著擊打在以諸如基板支撐件58的靜電吸盤的方式固定住的晶圓70上，並按所需要的方式處理（例如蝕刻）晶圓70。 在圖11中，於操作410期間，圖9中的匹配網路211中的阻抗主要是幾乎沒有電阻的電抗。這發生在當RF電源201開始提供電力給匹配網路211時。RF信號通過匹配網路211建立RF能量，用於生成因應於所述RF信號的電漿。所述RF能量通過匹配網路211從RF信號耦合。圖9中的匹配網路211具有第一節點257和第二電感裝置255，而第二電感裝置255具有耦合到第一節點257的諸如節點259第一終端。例如節點258的第二終端則直接耦合到參考電壓位準270。如點551的第二節點是在如節點259的第一終端和如節點258的第二終端之間的熱點。在一些實施例中，匹配網路211包括另一個電感裝置，例如具有如節點252的終端的第一電感裝置250，而節點252通過電容電路232中的電容裝置耦合到參考電壓位準270。 在操作410中，在一些實施例中，電抗是電容性的，如圖11中的圖表401所示。所述阻抗位於單位圓的點上，單位圓指示RF電源201和例如第一電感裝置250及/或第二電感裝置255的負載之間的短路。 在操作410中，所述電壓大多從負載反射。例如，傳輸至第一電感裝置250的電壓朝RF電源201反射回來。反射電壓和入射電壓之間的比率為反射係數的大小。所述反射係數的大小在操作410期間是統一的，而且幾乎所有來自RF電源201的功率都被反射。因此幾乎沒有電漿在操作410期間形成。 在操作415中，圖9中匹配網路211的阻抗仍然主要是具有低電阻的電抗。在一些實施例中，電路222中的電抗元件被調節，以使得電容電抗在匹配網路211中增加。增加電抗用以增加第一電感裝置250或第二電感裝置255中的電壓。在操作期間415，所述阻抗仍然位於單位圓的點上，而單位圓指示RF電源201和負載之間的短路。幾乎所有來自RF電源201的功率皆被反射。 在操作415期間，點551的電壓或電流開始增加，以達到最大電壓，例如是第二電感裝置255中所預定的最大電壓。電漿反應室59的RF能量也在增加，以達到用於電漿點火的最大能量。在一些實施例中，根據電路222或電容電路232中電容的變化，在節點251和節點252處的電壓也增加，以達到在第一電感裝置250中的另一最大電壓。在一些實施例中，第二電感裝置255中的最大電壓比第一電感裝置250中的高。操作415期間仍然幾乎沒有電漿在點551下形成。 在操作415期間，在一些實施例中，點551處的電流減小至第二電感裝置255中的最小值。所述電流從點551向例如節點259或節點258的終端增加。 在操作420期間，圖9中匹配網路211的阻抗仍然主要是具有低電阻值的電抗。所述容抗約在圖表401中正規化阻抗的0.5附近達到最大值。 在操作420期間，在一些實施例中，點551處的電壓達到第二電感裝置255中的最大電壓。在一些實施例中，最大電壓是設置在如點551的第二節點處的預定電壓。所述預定電壓大約在1000伏特（volt）以上。在一些實施例中，節點251和節點252處的電壓也達到在第一電感裝置250中的最大電壓。處於最大電壓時，電漿點火發生在區域R中，其在點551下附近。所述電漿在預定的電壓位準下被點燃。在一些實施例中，電漿點火也會發生在如節點251或節點252的點附近，而第一電感裝置250中的最大電壓出現在節點251或節點252處。 在操作420期間，點551處的電流從點551向點551的任一側增加，並在靠近節點259或節點258的任一側達到電流最大值。第二電感裝置255下方的電漿密度也從靠近點551下方的區域向節點259及/或節點258之下的其它區域增加。在一些實施例中，第一電感裝置250中的電流也在某些預定位置達到最大電流值，使得電漿的密度實質上是均勻的，且每個最大電流值的位置相對於圖6中的中心線501對稱地排列。 在操作425期間，圖9中匹配網路211的阻抗被調節，使得電抗和電阻被改變。所述容抗可以從大約在0.5處的最大值到圖表401中的阻抗匹配點之間自動地變化。所述阻抗可以各種方式在操作425期間被改變。所述阻抗最終達到圖表401中心處，在那裡所述線圈的阻抗，例如第一電感裝置250及/或第二電感裝置255的阻抗等於所述RF電源的特性阻抗。從操作420到操作430，所述電阻的正規化阻抗在約為0至約為1之間改變，正規化阻抗在圖表401中示出。所述電抗的正規化阻抗在大約0.5至大約1之間變化。 在操作425期間，在一些實施例中，第一電感裝置250或第二電感裝置255中的電壓根據匹配網路211中所述阻抗的調節而變化。在電漿點火之後，該電壓可降低為任一電感裝置255或250中的較低電壓。在一些實施例中，點551處的電壓可以降低到用於電漿點火的最大電壓之下。 在操作425中，在第一電感裝置250或第二電感裝置255中的電流也根據匹配網路211中阻抗的調節而變化。在一些實施例中，操作425是為了實現所述電流的均勻性，使得沿著第一電感裝置250或第二電感裝置255的電流大小的差異減小。第一電感裝置250和第二電感裝置255中的電流大小相對於圖6中的中心線501對稱。電漿密度相對於電流的大小形成。大部分電漿在操作425期間形成。 在操作430期間，圖9中匹配網路211的阻抗與所述RF電源的阻抗相匹配。所述阻抗的電抗的正規化阻抗達到0，正規化阻抗在圖表401中示出。所述電阻的正規化阻抗達到1。 在操作430期間，電壓大多傳送到負載。例如，傳向節點251的電壓被傳至第一電感裝置250。在操作430期間反射係數的大小幾乎為0，幾乎所有來自RF電源201的功率都被傳送。在一些實施例中，電壓降低至一定等級後，該電壓可以在例如蝕刻的電漿處理期間維持一段時間。大多數電漿在操作430期間形成。 在操作430中，第一電感裝置250或第二電感裝置255中的電流被保持，使得電漿密度在電漿處理操作期間的一定時期內保持實質上均勻。 利用本發明實施例的匹配網路211與操作設備方法，可使原先供通入之工藝氣體反應並且於一標稱壓力下起輝電漿的反應室59，得於通入相同之工藝氣體下，使電漿於較低之壓力下起輝，以減少電漿處理期間的微負載效應。標稱壓力系指反應室59在無本發明匹配網路211的條件下，通常使電漿起輝的壓力，例如為3毫托。在一些實施例中，反應室59配合匹配網路211可使電漿於較低之壓力下起輝，例如為2毫托。惟本發明不限於上述實施例之壓力值或範圍，例如在不同之工藝氣體下，上述之標稱壓力會有所不同，因此上述之較低起輝壓力亦隨之而異。 如下表1所示為半導體晶圓中，依據本發明所製作之半導體器件於其第一區與第二區所測量之資料。第一區與第二區相隔開，且第一區之器件密度大於第二區之器件密度，亦即第一區為密集區(R1)而第二為區稀疏區(R2)。在表1中，深度D1與D2系指凹槽的底部表面與半導體基板的頂部表面之距離，即便凹槽于後續制程中將填入例如絕緣材料。在一些實施例中，深度D1與D2的預定值為2700埃(Å)。又，側面傾角SWA1系指凹槽的上側壁(位於例如圖5之彎折部181和中間層11之間)與半導體基板的底部表面之夾角，而側面傾角SWA2系指凹槽的下側壁(位於例如圖5之彎折部181和凹槽的底部表面之間)與半導體基板的底部表面之夾角。在理想情況下，側面傾角SWA1和SWA2接近90∘。此外，因稀疏區R2中無明顯之彎折部181，所以側面傾角SWA可視同凹槽的上側壁。 表1 由表1可發現因微負載效應，密集區R1的深度D1小於稀疏區R2的深度D2，而密集區R1的側面傾角SWA1則大於稀疏區R2的側面傾角SWA。 如下表2所示為基於表1之資料所為之分析。 表2 由表2可知因微負載效應，密集區R1的深度D1與稀疏區R2的深度D2之最小差異值為134 Å (晶圓編號6)，而最大差異值為288 Å (晶圓編號8)，其相對於深度預定值2700 Å而言，分別有4.96%與10.67%之誤差。此外，密集區R1的深度D1與稀疏區R2的深度D2之平均差異值為191.33 Å，其相對於深度預定值2700 Å而言，誤差為7.1%。在一些實施例中，密集區R1的深度D1與稀疏區R2的深度D2之差異相對於深度預定值而言約為5%至11%，較佳者為6%~8%，而平均誤差約為7%。因此，本發明已有效改善因微負載效應所導致的密集區與稀疏區的深度差異。 因微負載效應，密集區R1的側面傾角SWA1與稀疏區R2的側面傾角SWA之最小差異值為3∘(晶圓編號3)，而最大差異值為6.5∘(晶圓編號11)，其相對於傾角預定值90∘而言，分別有3.33%與7.22%之誤差。此外，密集區R1的側面傾角SWA1與稀疏區R2的側面傾角SWA之平均差異值為5.31∘，其相對於傾角預定值90∘而言，誤差為5.9%。在一些實施例中，密集區R1的側面傾角SWA1與稀疏區R2的側面傾角SWA之差異相對於傾角預定值而言約為3%至7.5%，較佳者為4%~7%，而平均誤差約為6%。因此，本發明已有效改善因微負載效應所導致的密集區與稀疏區的側面傾角差異。 因開口率(aspect ratio)之不同，密集區R1的側面傾角SWA1與SWA2之最小差異值為2∘(晶圓編號7)，而最大差異值為7.5∘(晶圓編號6)，其相對於傾角預定值90∘而言，分別有2.22%與8.33%之誤差。此外，密集區R1的側面傾角SWA1與SWA2之平均差異值為4.94∘，其相對於傾角預定值90∘而言，誤差為5.49%。在一些實施例中，密集區R1的側面傾角SWA1與SWA2之差異相對於傾角預定值而言約為2%至8.5%，較佳者為4%~7%，而平均誤差約為5.5%。因此，本發明已有效改善因開口率之不同所導致的密集區側面傾角差異。 本發明的一些實施例提供了一種半導體製造設備。所述半導體製造設備包括配置成用於電漿工藝的腔室。該腔室包括壁，以及用於固定晶圓的支撐件。所述支撐件實質上垂直於所述壁。襯層配置成可拆卸地掛在所述壁上。所述襯層包括實質上平行於所述壁的側邊，以及與在拐角處的所述側邊結合的水平側。所述水平側具有第一開口。第二開口放置在靠近所述拐角的位置。 本發明的一些實施例提供了一種半導體製造設備。所述半導體製造設備包括被配置成建立用於生成電漿射頻RF能量的匹配網路。所述匹配網路具有第一電路，以因應於射頻RF信號而調節電壓位準。所述第一電路具有第一節點和第一電感裝置，以輸出調節過的電壓位準。第二電路具有第二電感裝置。所述第二電感裝置包括耦合到所述第一節點的第一終端以及直接耦接到參考電壓位準的第二終端。所述第二電路在所述第一終端和所述第二終端之間的第二節點提供預定電壓位準。 本發明的一些實施例提供了一種操作具有匹配網路的半導體製造設備的方法。所述方法包括：將射頻RF信號傳送到所述匹配網路；因應於所述RF信號，通過所述匹配網路建立用於生成電漿的RF能量，所述匹配網路具有第一節點和電感裝置，所述第一電感裝置具有耦合到所述第一節點的第一終端以及直接耦接到參考電壓位準的第二終端，以及在所述第一終端和所述第二終端之間的第二節點；在所述第二節點提供預定電壓；在預定電壓位準下點燃電漿；以及調節所述匹配網路以實現所述RF信號和所述電感裝置之間的阻抗匹配。 本揭露概括了幾個實施例的特徵，使得本領域技術人員可更好地理解本發明的各個方面。本領域技術人員應該明白他們可以將本發明當作基礎，用來設計或修改用於執行相同目的和/或獲得在此介紹的實施例的相同好處的其它過程和結構。本領域技術人員也可意識到這樣等同的構造並不脫離本發明的精神和保護範圍，並且在不脫離本發明的精神和保護範圍的情況下，可以做各種改變、替換和修改。
1‧‧‧半導體基板
10‧‧‧導電材料
11‧‧‧中間層
14‧‧‧柵結構
15、151‧‧‧漏極區
17‧‧‧源極區
18‧‧‧隔離結構
19‧‧‧錯位
20、21、23、25、27‧‧‧凹槽
30‧‧‧電漿粒子
33‧‧‧入射路徑
34‧‧‧偏轉路徑
35‧‧‧電感裝置
37‧‧‧氣體源
38‧‧‧供氣口
39‧‧‧電介質視窗
40‧‧‧電荷載子
45‧‧‧抗匹配電路
47‧‧‧射頻電源
55‧‧‧室壁
57‧‧‧襯層
58‧‧‧基板支撐件
59‧‧‧電漿反應室
70‧‧‧晶圓
71‧‧‧排氣口
72‧‧‧排氣管
73‧‧‧泵
75、77、79‧‧‧遮罩件
78‧‧‧區域
80‧‧‧底部開口
81‧‧‧拐角開口
82‧‧‧底側
83‧‧‧側邊
84‧‧‧拐角
88‧‧‧頂側
100‧‧‧半導體器件
105‧‧‧半導體基板1的部分
107‧‧‧半導體基板1的部分
110‧‧‧電路的剖面圖
111‧‧‧介面
115、117‧‧‧凹槽
141‧‧‧電晶體
181‧‧‧彎折部
200‧‧‧阻抗匹配電路
201‧‧‧射頻電源
202‧‧‧輸出
210‧‧‧電路的剖面圖
211‧‧‧阻抗匹配網路
212‧‧‧第二電路
220‧‧‧第一電路
222‧‧‧電路
232‧‧‧電容電路
250‧‧‧第一電感裝置
251、252、257‧‧‧節點
255‧‧‧第二電感裝置
258‧‧‧第二終端
259‧‧‧第一終端
270‧‧‧參考電壓位準
321、322‧‧‧氣體粒子
331、332‧‧‧電漿處理
341‧‧‧水平部分
342‧‧‧垂直部分
351‧‧‧外部邊界
400‧‧‧方法
401‧‧‧圖表
410、415、420、425、430‧‧‧操作
500‧‧‧半導體製造設備
501‧‧‧中心線
550‧‧‧最大點
551‧‧‧點
570‧‧‧襯層
571、572、573、574‧‧‧襯層示例
812‧‧‧上表面
814‧‧‧下表面
822‧‧‧孔
B、B23‧‧‧底部表面
B82、B84、B88‧‧‧底表面
D4、D5、D7、D8‧‧‧距離
D80、D82、D83‧‧‧直徑
H1、H2、H3、H4、H5‧‧‧高度
H7、H8、H10、H11‧‧‧高度
H25、H27、H81‧‧‧高度
L、L9、L10、L17‧‧‧長度
L20、L21、L22、L23‧‧‧長度
L25、L27、L57‧‧‧長度
L80、L81、L82、L88‧‧‧長度
L141、L142‧‧‧長度
L251、L271、L811‧‧‧長度
M81‧‧‧角度
P4‧‧‧位置
P25、P27‧‧‧開口
R‧‧‧區域
S‧‧‧側面
S84‧‧‧側表面
S831‧‧‧內表面
S832‧‧‧外表面
T‧‧‧頂部表面
T82、T88‧‧‧上表面
TH81、TH82‧‧‧厚度
TH83、TH88‧‧‧厚度
W、W25、W27、W28‧‧‧寬度
參閱隨附的附圖以及下文詳細的描述可以清楚地理解本發明的特徵。在此聲明各個特徵並未按業界的標準慣例依比例繪製。事實上，為了清楚的討論，各個特徵的尺寸可能任意增大或減小。 圖1A是根據本發明一些實施例的半導體器件的平面圖； 圖1B是根據本發明一些實施例沿圖1A中所示的AA'線截取的半導體器件的剖面圖； 圖2A是根據本發明一些實施例的半導體器件的平面圖； 圖2B是根據本發明一些實施例的沿圖2A中所示的BB'線截取的半導體器件的剖面圖； 圖3至5是根據本發明一些實施例的半導體器件的剖面圖； 圖6是根據本發明一些實施例的設備的剖面圖； 圖7是根據本發明一些實施例的襯層的剖面圖； 圖8是根據本發明一些實施例的襯層的剖面圖； 圖9是根據本發明一些實施例的匹配網路的框圖； 圖10是根據本發明一些實施例的操作設備方法的流程圖； 圖11是根據本發明一些實施例匹配阻抗的示意圖。

Claims (10)

  1. 一種操作半導體製造設備的方法，其特徵在於，該方法包括：利用遮罩件封閉該半導體製造設備；施加射頻(RF)信號到該半導體製造設備的匹配網路；因應於該RF信號，通過該匹配網路建立用於生成電漿的射頻能量，該匹配網路具有第一節點、第一電感裝置和第二電感裝置，該第一電感裝置通過電容裝置耦接到具有參考電壓位準的參考節點，該第二電感裝置具有耦合到該第一節點的第一終端以及直接耦合到該參考電壓位準的第二終端，以及該第一終端和該第二終端之間的第二節點，其中該電容裝置的第一電容大於該第二終端與該參考節點之間的第二電容；在該第二節點提供預定電壓位準；在該預定電壓位準下點燃電漿；以及調節該匹配網路，以實現該射頻信號和該第二電感裝置之間的阻抗匹配。
  2. 如權利要求1所述的方法，其特徵在於，在該第二節點提供該預定電壓位準的操作包括增加該匹配網路的電抗。
  3. 如權利要求1所述的方法，其特徵在於，該預定電壓位準約高於1000伏特。
  4. 如權利要求1所述的方法，其特徵在於，在該第二節點提供該預定電壓位準的操作包括反射來自該第一電感裝置的大部分該射頻信號。
  5. 如權利要求1所述的方法，其特徵在於，該第二電感裝置的線圈電長度小於該第一電感裝置的線圈電長度。
  6. 一種操作半導體製造設備的方法，其特徵在於，該方法包括：施加射頻(RF)信號到該半導體製造設備的匹配網路；因應於該RF信號，通過該匹配網路建立用於生成電漿的射頻能量，該匹配網路具有第一節點、第一電感裝置和第二電感裝置，該第一電感裝置通過電容裝置耦接到具有參考電壓位準的參考節點，該第二電感裝置具有耦合到該第一節點的第一終端以及直接耦合到該參考電壓位準的第二終端，以及該第一終端和該第二終端之間的第二節點，其中該電容裝置的第一電容大於該第二終端與該參考節點之間的第二電容；在該第二節點提供預定電壓位準，反射來自該第一電感裝置的大部分該射頻信號；在該預定電壓位準下點燃電漿；以及調節該匹配網路，以實現該射頻信號和該第二電感裝置之間的阻抗匹配。
  7. 如權利要求6所述的方法，其特徵在於，在該第二節點提供該預定電壓位準的操作包括增加該匹配網路的電抗。
  8. 如權利要求6所述的方法，其特徵在於，該預定電壓位準約高於1000伏特。
  9. 如權利要求6所述的方法，其特徵在於，該第二電感裝置的線圈電長度小於該第一電感裝置的線圈電長度。
  10. 一種操作半導體製造設備的方法，其特徵在於，該方法包括：施加射頻(RF)信號到該半導體製造設備的匹配網路；因應於該RF信號，通過該匹配網路建立用於生成電漿的射頻能量，該匹配網路具有第一節點、第一電感裝置和第二電感裝置，該第一電感裝置通過電容裝置耦接到具有參考電壓位準的參考節點，該第二電感裝置具有耦合到該第一節點的第一終端以及直接耦合到該參考電壓位準的第二終端，以及該第一終端和該第二終端之間的第二節點，其中該電容裝置的第一電容大於該第二終端與該參考節點之間的第二電容；該第一終端與該第二終端之間具有一最大電壓位置，使電漿更易形成於該最大電壓位置；在該第二節點提供預定電壓位準；在該預定電壓位準下點燃電漿；以及調節該匹配網路，以實現該射頻信號和該第二電感裝置之間的阻抗匹配。
TW106121764A 2016-04-14 2016-06-03 電漿處理設備的操作方法 TWI656559B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610232603.3A CN107301941B (zh) 2016-04-14 2016-04-14 等离子体处理设备及其操作方法
??201610232603.3 2016-04-14

Publications (2)

Publication Number Publication Date
TW201802862A TW201802862A (zh) 2018-01-16
TWI656559B true TWI656559B (zh) 2019-04-11

Family

ID=60039556

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106121764A TWI656559B (zh) 2016-04-14 2016-06-03 電漿處理設備的操作方法
TW105117531A TWI595530B (zh) 2016-04-14 2016-06-03 電漿處理設備及其操作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105117531A TWI595530B (zh) 2016-04-14 2016-06-03 電漿處理設備及其操作方法

Country Status (3)

Country Link
US (2) US9899194B2 (zh)
CN (1) CN107301941B (zh)
TW (2) TWI656559B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581910B (zh) * 2016-02-01 2017-05-11 Yi-He Liao Dust-proof ratchet wrench construction (2)
TWI581911B (zh) * 2016-02-01 2017-05-11 Yi-He Liao Dustproof ratchet wrench structure (a)
KR20220032608A (ko) * 2019-07-15 2022-03-15 어플라이드 머티어리얼스, 인코포레이티드 평판 디스플레이들을 위한 대면적 고밀도 플라즈마 프로세싱 챔버
CN110223904A (zh) * 2019-07-19 2019-09-10 江苏鲁汶仪器有限公司 一种具有法拉第屏蔽装置的等离子体处理系统
CN111725106B (zh) * 2020-06-22 2023-09-08 北京北方华创微电子装备有限公司 半导体工艺设备及其工艺腔室
CN114242554B (zh) * 2021-12-20 2024-01-05 北京北方华创微电子装备有限公司 半导体工艺设备及射频回路中阻抗的补偿方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507155B1 (en) * 2000-04-06 2003-01-14 Applied Materials Inc. Inductively coupled plasma source with controllable power deposition
EP1562220A1 (en) * 1998-11-12 2005-08-10 Lam Research Corporation Integrated power modules for plasma processing systems
TWI276372B (en) * 2001-03-30 2007-03-11 Lam Res Corp Inductive plasma processor having coil with plural windings and method of controlling plasma density
CN104053295A (zh) * 2013-03-13 2014-09-17 朗姆研究公司 使用电压控制模式进行室匹配
CN104637767A (zh) * 2013-11-15 2015-05-20 中微半导体设备(上海)有限公司 一种电感线圈及电感耦合等离子体处理装置
TW201528325A (zh) * 2013-11-28 2015-07-16 Advanced Micro Fabrication Equipment Shanghai Co Ltd 電感線圈組及感應耦合電漿體處理裝置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276736B1 (ko) * 1993-10-20 2001-03-02 히가시 데쓰로 플라즈마 처리장치
US6388226B1 (en) * 1997-06-26 2002-05-14 Applied Science And Technology, Inc. Toroidal low-field reactive gas source
US6170429B1 (en) * 1998-09-30 2001-01-09 Lam Research Corporation Chamber liner for semiconductor process chambers
US6143144A (en) * 1999-07-30 2000-11-07 Tokyo Electronlimited Method for etch rate enhancement by background oxygen control in a soft etch system
US6447636B1 (en) * 2000-02-16 2002-09-10 Applied Materials, Inc. Plasma reactor with dynamic RF inductive and capacitive coupling control
TWI239032B (en) * 2002-06-28 2005-09-01 Tokyo Electron Ltd Method and system for controlling a process using material processing tool and performance data
US7294224B2 (en) * 2003-12-01 2007-11-13 Applied Materials, Inc. Magnet assembly for plasma containment
US7169256B2 (en) * 2004-05-28 2007-01-30 Lam Research Corporation Plasma processor with electrode responsive to multiple RF frequencies
US7767561B2 (en) * 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US7772544B2 (en) * 2007-10-09 2010-08-10 Tokyo Electron Limited Neutral beam source and method for plasma heating
CN101754564B (zh) * 2008-12-09 2014-02-19 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体加工设备
US9275838B2 (en) * 2009-09-02 2016-03-01 Lam Research Corporation Arrangements for manipulating plasma confinement within a plasma processing system and methods thereof
CN201584396U (zh) * 2009-09-30 2010-09-15 北京北方微电子基地设备工艺研究中心有限责任公司 一种内衬及应用该内衬的等离子装置
US8436643B2 (en) * 2010-11-04 2013-05-07 Advanced Energy Industries, Inc. High frequency solid state switching for impedance matching
US10103018B2 (en) * 2012-07-31 2018-10-16 Semes Co., Ltd. Apparatus for treating substrate
TW201430996A (zh) * 2012-11-12 2014-08-01 Greene Tweed & Co Inc 用於在供基板處理之一真空腔室內之一環形組件的機械式夾具總成
JP6078419B2 (ja) * 2013-02-12 2017-02-08 株式会社日立ハイテクノロジーズ プラズマ処理装置の制御方法、プラズマ処理方法及びプラズマ処理装置
US9978568B2 (en) * 2013-08-12 2018-05-22 Tokyo Electron Limited Self-sustained non-ambipolar direct current (DC) plasma at low power
CN104916564B (zh) * 2014-03-13 2018-01-09 北京北方华创微电子装备有限公司 反应腔室以及等离子体加工设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1562220A1 (en) * 1998-11-12 2005-08-10 Lam Research Corporation Integrated power modules for plasma processing systems
US6507155B1 (en) * 2000-04-06 2003-01-14 Applied Materials Inc. Inductively coupled plasma source with controllable power deposition
TWI276372B (en) * 2001-03-30 2007-03-11 Lam Res Corp Inductive plasma processor having coil with plural windings and method of controlling plasma density
CN104053295A (zh) * 2013-03-13 2014-09-17 朗姆研究公司 使用电压控制模式进行室匹配
CN104637767A (zh) * 2013-11-15 2015-05-20 中微半导体设备(上海)有限公司 一种电感线圈及电感耦合等离子体处理装置
TW201528325A (zh) * 2013-11-28 2015-07-16 Advanced Micro Fabrication Equipment Shanghai Co Ltd 電感線圈組及感應耦合電漿體處理裝置

Also Published As

Publication number Publication date
US10170285B2 (en) 2019-01-01
CN107301941B (zh) 2019-04-23
TWI595530B (zh) 2017-08-11
US20170301523A1 (en) 2017-10-19
CN107301941A (zh) 2017-10-27
TW201802862A (zh) 2018-01-16
US20180158656A1 (en) 2018-06-07
TW201737289A (zh) 2017-10-16
US9899194B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
TWI656559B (zh) 電漿處理設備的操作方法
JP4869059B2 (ja) アンテナ、プラズマ処理装置および基板の処理方法
US9953811B2 (en) Plasma processing method
JP3395167B2 (ja) 調整可能な一様性及び統計的電子過熱を有し、ガス・クラッキングを低減する高密度プラズマ・ツール
US6251792B1 (en) Plasma etch processes
JP4378169B2 (ja) プロセスチャンバ内に電界を発生するアンテナ及びプラズマ処理装置
US20020004309A1 (en) Processes used in an inductively coupled plasma reactor
JP2004140363A (ja) 蛇行コイルアンテナを具備した誘導結合プラズマ発生装置
KR20020068346A (ko) 균일 처리속도 생성방법 및 장치
US20120103524A1 (en) Plasma processing apparatus with reduced effects of process chamber asymmetry
US8956500B2 (en) Methods to eliminate “M-shape” etch rate profile in inductively coupled plasma reactor
US20150243483A1 (en) Tunable rf feed structure for plasma processing
KR20190035577A (ko) 플라즈마 처리 장치
JP3591642B2 (ja) プラズマ処理装置
TWI553693B (zh) An inductance coil and inductively coupled plasma processing device
TW201709315A (zh) 在ｉｃｐ處理室中控制蝕刻製程的方位角均勻度
JP2004520704A (ja) 真空プラズマ処理装置および方法
TWI843988B (zh) 電漿處理裝置及電漿處理方法
KR20000052572A (ko) 드라이 에칭 장치 및 반도체 장치의 제조방법
TWI790500B (zh) 等離子體電感線圈結構、等離子體處理設備以及處理方法
JP2020509531A (ja) 基板をプラズマ処理する方法
WO2021131971A1 (ja) プラズマ処理装置及びプラズマ処理方法