CN114242554B - 半导体工艺设备及射频回路中阻抗的补偿方法 - Google Patents
半导体工艺设备及射频回路中阻抗的补偿方法 Download PDFInfo
- Publication number
- CN114242554B CN114242554B CN202111562970.7A CN202111562970A CN114242554B CN 114242554 B CN114242554 B CN 114242554B CN 202111562970 A CN202111562970 A CN 202111562970A CN 114242554 B CN114242554 B CN 114242554B
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- cantilever
- impedance
- process chamber
- arc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000005540 biological transmission Effects 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 33
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000013459 approach Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 8
- 239000010453 quartz Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
- H01J37/32183—Matching circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
- H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
- H01J37/32495—Means for protecting the vessel against plasma
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
本申请公开了一种半导体工艺设备及射频回路中阻抗的补偿方法，涉及半导体制造领域。一种半导体工艺设备包括工艺腔室、悬臂、卡盘、内衬和连接件；悬臂一侧与工艺腔室的侧壁连接，内衬包括上部本体和下部本体，上部本体与工艺腔室连接，下部本体通过连接件与悬臂连接。连接件包括导电部和绝缘部，下部本体具有第一侧和第二侧；第一侧与悬臂通过导电部连接，以形成第一射频路径；第二侧与悬臂通过绝缘部连接，以形成第二射频路径，第二射频路径的阻抗与第一射频路径的阻抗的差值小于预设阈值。一种射频回路中阻抗的补偿方法，用于上述半导体工艺设备。本申请解决了射频回路中不同位置的阻抗相差较大，导致刻蚀均匀性较差的问题。
Description
技术领域
本申请属于半导体制造领域，具体涉及一种半导体工艺设备及射频回路中阻抗的补偿方法。
背景技术
随着半导体元器件尺寸的不断减小，其制造工艺越来越严格，其中一个较为重要的要求是保证整个晶圆范围内的均匀性，在整个晶圆范围内的均匀性越好，产品的良率越高，相对的生产成本就会越低。感应耦合等离子体处理工艺是目前主要采用的刻蚀方法，相应地，采用电感耦合等离子体刻蚀装置实现上述刻蚀工艺方法。
然而，当前一些电感耦合等离子体刻蚀装置中，下电极结构不对称，导致射频回路不对称，使得靠近匹配器一侧的射频回路的路径较短，阻抗较小，而匹配器对侧的射频回路的路径较长，阻抗较大，从而造成了下电极的左右两侧的回路电流差异性较大，最终导致刻蚀的均匀性较差，影响产品良率。
发明内容
本申请实施例的目的是提供一种半导体工艺设备及射频回路中阻抗的补偿方法，能够解决射频回路中阻抗相差较大而导致刻蚀均匀性较差的问题。
为了解决上述技术问题，本申请是这样实现的：
本申请实施例提供了一种半导体工艺设备，该半导体工艺设备包括：工艺腔室以及分别设置于工艺腔室内的悬臂、卡盘、内衬和连接件；
所述悬臂的一侧与所述工艺腔室的侧壁连接，并通过所述工艺腔室接地，所述卡盘设置于所述悬臂上，且两者之间绝缘，所述内衬包括间隔设置的上部本体和下部本体，所述上部本体与所述工艺腔室连接，并通过所述工艺腔室接地，所述下部本体设置在所述悬臂上，通过所述连接件与所述悬臂连接；
所述连接件包括导电部和绝缘部，所述下部本体具有分别靠近和远离所述悬臂与所述工艺腔室连接处的第一侧和第二侧；
所述下部本体的第一侧与所述悬臂之间通过所述导电部连接，以使输入所述卡盘的射频依次经过所述下部本体的第一侧、所述导电部和所述悬臂回到所述工艺腔室，形成第一射频路径；
所述下部本体的第二侧与所述悬臂之间通过所述绝缘部连接，以使输入所述卡盘的射频依次经过所述下部本体的第二侧、所述绝缘部和所述悬臂回到所述工艺腔室，形成第二射频路径，所述第二射频路径中的阻抗与所述第一射频路径中的阻抗的差值小于预设阈值。
本申请实施例还提供一种射频回路中阻抗的补偿方法，该补偿方法包括：
向所述卡盘输入射频，形成所述第一射频路径和所述第二射频路径；
调节所述绝缘部与所述内衬或所述悬臂正对面的面积，或者，调节所述绝缘部在所述内衬至所述悬臂方向上的厚度尺寸，以改变所述第二射频路径的阻抗，使所述第二射频路径的阻抗与所述第一射频路径的阻抗的差值小于预设阈值。
本申请实施例中，在内衬的下部本体与悬臂之间设置连接件，通过连接件将两者连接，并且，连接件包括导电部和绝缘部，从而可以通过连接件调整整个射频回路中不同位置的电容值，以抵消射频回路中电感较大的一侧的等效阻抗值，进而可以降低射频回路不同位置阻抗的差异性，以提高刻蚀工艺均匀性。
附图说明
图1为相关技术中电磁耦合等离子体装置的结构示意图；
图2为本申请实施例公开的半导体工艺设备的结构示意图；
图3为本申请实施例公开的第一种形式的连接件的结构示意图；
图4为本申请实施例公开的第二种形式的连接件的结构示意图；
图5为本申请实施例公开的第三种形式的连接件的结构示意图；
图6为本申请实施例公开的电感耦合等离子体体装置中射频回路的示意图。
附图标记说明：
01-上射频电源；02-第一匹配器；03-电流分配单元；04-外圈；05-内圈；06-石英介质窗；07-喷嘴；08-反应腔室；09-等离子体；010-晶圆；011-静电卡盘；012-第二匹配器；013-下射频电源；
10-工艺腔室；101-通孔；11-悬臂；111-连接通道；12-卡盘；13-内衬；131-上部本体；132-下部本体；14-匹配器；15-射频传输件；16-耦合线圈；17-石英窗；18-晶圆；19-聚焦环；20-绝缘环；21-等离子体；
22-连接件；221-第一弧形结构；222-第二弧形结构；223-环形结构；2231-凹陷部；224-第三弧形结构；
M-第一射频路径；N-第二射频路径。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
相关技术中的电感耦合等离子体装置如图1所示，上射频电源01通过第一匹配器02以及电流分配单元03将功率加载至电耦合线圈的外圈04和内圈05上，工艺气体通过石英介质窗06上安装的喷嘴07进入反应腔室08中，同时，电感耦合线圈上的射频能量通过石英介质窗06耦合至反应腔室08中，产生等离子体09，等离子体09作用于置于静电卡盘011上的晶圆010；下射频电源013通过第二匹配器012将射频能量加载至位于静电卡盘011底部，从而进行晶圆010刻蚀工艺。
反应腔室内还设有悬臂和内衬，内衬的上部与反应腔室的内壁接触，且内衬的下部安装在悬臂上，第二匹配器设置在反应腔室的一侧，且悬臂的出口端与反应腔室及第二匹配器连接，反应腔室和第二匹配器的外壳接地；静电卡盘设置在悬臂上，且两者之间绝缘，起到射频与地的隔离作用。如此，下射频经过第二匹配器后馈入静电卡盘，通过电容耦合的方式经过等离子体回到内衬。
由于第二匹配器安装在反应腔室的一侧，并位于悬臂的出口端处，使得射频回路经过内衬后产生不同的路径分布，具体为：远离第二匹配器侧的第一路径中，射频经过内衬后再次回到悬臂，绕悬臂一圈后回到悬臂出口端，并回到反应腔室和第二匹配器的外壳实现接地；而第二匹配器侧的第二路径中，射频经过内衬后直接选择较近的路径经过悬臂后回到悬臂的出口端，而后回到反应腔室和第二匹配器的外壳。如此，通过上述第一路径和第二路径两部分共同形成下射频回路。
然而，上述射频回路中，第一路径长于第二路径，也即，远离第二匹配器侧的路径较长，使其阻抗较大，第二匹配器侧的路径较短，使其阻抗较小，造成下射频回路中两侧的阻抗不同，且相差较大，使下射频回路中阻抗差异性较大，从而导致下电极回路中不同位置的电流大小存在较大差异，最终影响刻蚀的均匀性。
基于上述情况，本申请实施例公开了一种改进后的半导体工艺设备，通过该半导体工艺设备可以克服下射频回路中阻抗差异性较大的问题，从而保证刻蚀工艺的均匀性。
参考图2至图6，所公开的半导体工艺设备包括工艺腔室10、悬臂11、卡盘12、内衬13和连接件22。
除此以外，卡盘12上可以设置聚焦环19，通过聚焦环19可以改善晶圆18边缘的均匀度，以提高晶圆18的工艺精度。
另外，半导体工艺设备还可以包括耦合线圈16和石英窗17，在工艺过程中，可以使上射频电源通过上匹配器以及电流分配器将功率加载至耦合线圈16，工艺气体可以通过石英窗17上安装的喷嘴进入工艺腔室10，同时，耦合线圈16上的射频能量通过石英窗17耦合至工艺腔室10中，产生等离子体21，以使等离子体21作用于晶圆18，实现对晶圆18的处理。
本申请实施例中，工艺腔室10用于为晶圆18、悬臂11、卡盘12、内衬13等结构提供容纳空间。其中，悬臂11的一侧与工艺腔室10的侧壁连接，并通过工艺腔室10接地，卡盘12设置于悬臂11上，且两者之间绝缘。基于此，可以将悬臂11固定于工艺腔室10内，并通过悬臂11支撑卡盘12，以通过卡盘12承载晶圆18。
为防止卡盘12接地，还可以在悬臂11上设置绝缘环20，并将卡盘12设置在绝缘环20上，从而通过绝缘环20可以将卡盘12和悬臂11隔离，以实现两者之间绝缘。
在一些实施例中，内衬13包括间隔设置的上部本体131和下部本体132，其中，上部本体131与工艺腔室10连接，并通过工艺腔室10接地，下部本体132设置在悬臂11上，并与悬臂11连接。
可选地，上部本体131可以设有翻边，相应地，工艺腔室10的侧壁设有槽体，在安装上部本体131时，将翻边嵌入槽体中，以实现上部本体131的固定。通过上部本体131部分覆盖工艺腔室10侧壁的表面，可以对工艺腔室10的侧壁进行遮盖。下部本体132部分覆盖在工艺腔室10的侧壁的表面，并与上部本体131配合，从而可以对工艺腔室10的侧壁起到保护作用，以保证工艺腔室10的侧壁不被等离子体21刻蚀。
与此同时，为防止工艺腔室10的底部被等离子体21刻蚀，下部本体132由工艺腔室10的侧壁延伸至悬臂11，从而可以阻挡等离子体21下移而接触到工艺腔室10的底壁，进而保证工艺腔室10的底壁不被等离子体21刻蚀。
为了使射频回路中不同位置的阻抗的差异较小，本申请实施例中，下部本体132与悬臂11之间通过连接件22连接，也即，连接件22连接于下部本体132与悬臂11之间，通过连接件22可以调整射频回路中不同位置的阻抗。具体方案如下：
下部本体132具有靠近悬臂11与工艺腔室10连接处的第一侧，和远离悬臂11与工艺腔室10连接处的第二侧。射频从悬臂11与工艺腔室10连接处的一侧向卡盘12输入，并从该侧输出，从而形成射频回路。
其中，连接件22包括导电部和绝缘部，导电部连接于下部本体132的第一侧，绝缘部连接于下部本体132的第二侧。如此，下部本体132的第一侧与悬臂11之间通过导电部连接，使射频经过下部本体132的第一侧后直接通过导电部传输至悬臂11，使得输入卡盘12的射频依次经过下部本体132的第一侧、导电部和悬臂11回到工艺腔室10，以形成第一射频路径M，如图6所示。基于此，部分射频馈入卡盘12后，通过电容耦合的方式经过等离子体21回到下部本体132的第一侧，而后经过导电部传输至悬臂11，并由悬臂11传输至工艺腔室10接地。
下部本体132的第二侧与悬臂11之间通过绝缘部连接，使射频经过下部本体132的第二侧后通过绝缘部，并传输至悬臂11，使得输入卡盘12的射频依次经过下部本体132的第二侧、绝缘部和悬臂11回到工艺腔室10，以形成第二射频路径N，如图6所示。基于此，部分射频馈入卡盘12后，通过电容耦合的方式经过等离子体21回到下部本体132的第二侧，而后经过绝缘部后传输至悬臂11，并由悬臂11传输至工艺腔室10接地。
基于上述设置，在路径较长的第二射频路径N中，将绝缘部串联在下部本体132的第二侧与悬臂11之间，相等于在下部本体132的第二侧与悬臂11之间串联一个等效电容，从而可以减小第二射频路径N中的阻抗；由于第二射频路径N长于第一射频路径M，导致第二射频路径N中的阻抗大于第一射频路径M中的阻抗，且相差较大。如此，通过将绝缘部串联于下部本体132的第二侧与悬臂11之间，可以减小第二射频路径N中的阻抗，从而可以使第二射频路径N与第一射频路径M之间的阻抗的差值减小，最终使第二射频路径N中的阻抗与第一射频路径M中的阻抗的差值小于预设阈值，从而降低整个射频回路阻抗的差异性，以提高整个射频回路的均匀性。此处需要说明的是，上述预设阈值的大小可以根据实际工况而选定。
本申请实施例降低射频回路不同位置阻抗差异性的具体原理为：
根据阻抗计算公式可知，第一射频路径M中的等效阻抗为ZR＝jωLR，其中，LR为第一射频路径M中的等效电感值。在未设置连接件22时，第二射频路径N中的等效阻抗为ZL＝jωLL，其中LL为第二射频路径N中的等效电感值。由于第二射频路径N长于第一射频路径M，使得第二射频路径N中的等效电感大于第一射频路径M中的等效电感，且差值较大，即，ZL-ZR＞P(即，预设阈值)。为了降低整个射频回路的阻抗的差异性，需要使ZL-ZR＜P(即，预设阈值)。如此，需要减小第二射频路径N中的阻抗。
基于此，在第二射频路径N中在下部本体132的第二侧与悬臂11之间串联绝缘部，相当于在两者之间串联一个等效电容，而第一射频路径M中在下部本体132的第一侧与悬臂11之间串联导电部，相当于在两者之间无附加电容作用。如此，第一射频路径M中的阻抗不改变，仍为ZR＝jωLR，而第二射频路径N中的阻抗改变，具体为ZL1＝jωLL-j/ωC，此时，当选取的电容值适当时，可以实现ZL1-ZR小于P，从而降低两侧阻抗的差异性，进而提高整个射频回路中阻抗的均匀性。
因此，本申请实施例中，通过在下部本体132与悬臂11之间设置连接件22，并将连接件22分割为导电部和绝缘部，通过导电部和绝缘部的设置，可以调整射频回路中不同位置的电容值，以抵消射频回路中电感较大的一侧的等效阻抗值，即，减小第二射频路径N中的阻抗，使其与第一射频路径M中的阻抗的差值小于预设阈值，从而降低射频回路中不同位置阻抗的差异性，以提高整个回路中不同位置阻抗的均匀性，进一步提高刻蚀工艺的均匀性。
一种较为具体的实施例中，预设阈值可以趋近于0，此时，可以通过选取适当的电容值，实现ZL1＝ZR，从而实现整个射频回路中的阻抗的对称性分布，进而可以最大程度地保证工艺精度。
在一些实施例中，连接件22可以是环形件，导电部和绝缘部沿环形件的周向设置。
可选地，可以将环形件等分为两部分，其中一部分为导电部，另一部分为绝缘部。当然，还可以将环形件分为不相等的两部分，如，导电部所占的区域较大，绝缘部所占的区域较小，还可以相反，导电部所占的区域较小，绝缘部所占的区域较大。本申请实施例中不限制导电部和绝缘部的具体分割形式。
可选地，导电部可以采用金属材质，绝缘部可以采用树脂材质。当然，本申请实施例中不限制导电部和绝缘部各自的具体材质，只要能够满足实际需求即可。
在一些实施例中，环形件包括第一弧形结构221和第二弧形结构222，其中，第一弧形结构221为导电部，第二弧形结构222为绝缘部，将第一弧形结构221的两端与第二弧形结构222的两端对应连接，以拼接成环形件。
可选地，第一弧形结构221在与环形件的轴线垂直的第一平面内的投影面积与第二弧形结构222在第一平面内的投影面积的比值为第一预设比值。此处需要说明的是，第一预设比值可以大于1、小于1或等于1，也即，第一弧形结构221在第一平面内的投影面积可以大于第二弧形结构222在第一平面内的投影面积，也可以小于或等于，第一预设比值的具体数值可以根据实际工况而设定。
如图3所示，第一弧形结构221在第一平面内的投影面积等于第二弧形结构222在第一平面内的投影面积。基于此，第一弧形结构221和第二弧形结构222分别为半圆环，且两者拼接后可以拼接成一个完整的环形件。
如图4所示，第一弧形结构221在第一平面内的投影面积大于第二弧形结构222在第一平面内的投影面积。基于此，第一弧形结构221和第二弧形结构222分别可以是扇形环，且第一弧形结构221的中心角大于180°，第二弧形结构222的中心角小于180°，且两者拼接后仍然可以形成一个完整的环形件。
除上述方式之外，第一弧形结构221和第二弧形结构222还可以是其他形状，如，不规则的环形状等，本申请实施例中不限制第一弧形结构221和第二弧形结构222的具体形状。
在另一些实施例中，环形件包括环形结构223和第三弧形结构224，其中，环形结构223为导电部，第三弧形结构224为绝缘部。为了使环形结构223与第三弧形结构224拼接成环形件，环形结构223上设有凹陷部2231，也即，环形结构223的一端面部分凹陷，形成与第三弧形结构224相适配的凹陷部2231，此时可以将第三弧形结构224设置在凹陷部2231中，以叠加形成环形件。
其中，环形件未设置凹陷部2231的区域在与环形件的轴线垂直的第二平面内的投影面积与第三弧形结构224在第二平面内的投影面积的比值为第二预设比值。此处需要说明的是，第二预设比值可以大于1、小于1或等于1，也即，环形件未设置凹陷部2231的区域在第二平面内的投影面积可以大于第三弧形结构224在第二平面内的投影面积，也可以小于或等于，第二预设比值的具体数值可以根据实际工况而设定。
如图5所示，环形件未设置凹陷部2231的区域在第二平面内的投影面积等于第三弧形结构224在第二平面内的投影面积。基于此，第三弧形结构224为半圆环，环形结构223为带有缺口(即，凹陷部2231)的圆环，此时可以将第三弧形结构224嵌入凹陷部2231而拼接成一个完整的环形件。
另外，环形件未设置凹陷部2231的区域在第二平面内的投影面积还可以大于第三弧形结构224在第二平面内的投影面积。基于此，第三弧形结构224为中心角小于180°的扇形环，凹陷部2231与第三弧形结构224的形状相适配，从而可以将第三弧形结构224嵌入凹陷部2231，形成一个完整的环形件。
基于上述上设置，可以根据实际需求设计导电部和绝缘部的形状，并合理设计绝缘部的有效面积(即，绝缘部与下部本体132或悬臂11的正对面积)，以满足实际需求。
此处需要说明的是，由于下部本体132的第二侧与悬臂11之间通过绝缘部连接，相当于在下部本体132的第二侧与悬臂11之间串联一个等效电容C，该等效电容C的大小取决于连接件22的绝缘部的正对面积(即，绝缘部与下部本体132或悬臂11正对面的面积)A，连接件22的厚度d，即，下部本体132的第二侧与悬臂11之间的距离，以及绝缘部所用材料的介电常数等。如此，等效电容C＝εA/d，从而可以计算出等效电容C的电容量。
由此可知，通过改变导电部与绝缘部所占的比例即可改变绝缘部的正对面积A，从而可以改变等效电容C的电容量，进而可以改变第二射频路径N中的阻抗。例如，可以减小绝缘部相对于连接件22的占比面积，此时，绝缘部的正对面积减小，从而减小等效电容的电容量；或者，可以增大绝缘部相对于连接件22的占比面积，此时，绝缘部的正对面积增大，从而增大等效电容的电容量。本申请实施例中，可以根据实际情况而调节绝缘部相对于连接件22的占比面积，以满足实际需求。
当然，还可以通过改变绝缘部的厚度d来改变等效电容的电容量，进而可以改变第二射频路径N中的阻抗。例如，可以增大绝缘部的厚度，此种方式可以减小等效电容的电容量；或者，可以减小绝缘部的厚度，此种方式可以增大等效电容的电容量。
针对环形件包括第一弧形结构221和第二弧形结构222的方式，假设第一弧形结构221的正对面积为A1，第二弧形结构222的正对面积为A2，连接件22的横截面的面积A＝A1+A2。此时可以减小第二弧形结构222的正对面积A2，增大第一弧形结构221的正对面积A1，使等效电容的电容量减小，从而使第二射频路径N中的等效阻抗ZL1＝jωLL-j/ωC整体减小，最终使ZL1-ZR＜P，以降低射频回路中阻抗的差异性；当P趋近于0时，使ZL1趋近于ZR，可以实现射频回路两侧阻抗的对称性。由此，可以增大第二射频路径N中的电流，进一步减小第二射频路径N对应侧的刻蚀速率，使第二射频路径N对应侧的刻蚀速率与第一射频路径M对应侧的刻蚀速率的差值减小，最终使两侧的刻蚀速率相等，进而保证整体刻蚀速率的均匀性。
反之，当ZL<ZR，且相差较大时，可以通过增大第二弧形结构222的正对面积A2，减小第一弧形结构221的正对面积A1，使等效电容的电容量减增大，从而使第二射频路径N中的等效阻抗ZL1＝jωLL-j/ωC整体增大，最终使ZR-ZL1＜P，以降低射频回路中阻抗的差异性；当P趋近于0时，可以使ZR趋近于ZL1，实现射频回路两侧阻抗的对称性。由此，可以减小第二射频路径N中的电流，进一步增大第二射频路径N对应侧的刻蚀速率，使第二射频路径N对应侧的刻蚀速率与第一射频路径M对应侧的刻蚀速率的差值减小，最终使两侧的刻蚀速率相等，进而保证整体刻蚀速率的均匀性。
针对环形件包括环形结构223和第三弧形结构224的方式，假设第三弧形结构224的厚度值(即，凹陷部2231的深度值)为d1，环形结构223与凹陷部2231的厚度差值为d2，整个环形件的厚度值d＝d1+d2。此时，可以增大第三弧形结构224的厚度值d1，减小环形结构223与凹陷部2231的厚度差值d2，使等效电容的电容量减小，使第二射频路径N中的等效阻抗ZL1＝jωLL-j/ωC整体减小，最终使ZL1-ZR＜P，以降低射频回路中阻抗的差异性；当P趋近于0时，使ZL1趋近于ZR，可以实现射频回路中两侧阻抗的对称性。由此，可以增大第二射频路径N中的电流，进一步减小第二射频路径N对应侧的刻蚀速率，使第二射频路径N对应侧的刻蚀速率与第一射频路径M对应侧的刻蚀速率的差值减小，最终使两侧的刻蚀速率相等，进而保证整体刻蚀速率的均匀性。
反之，当ZL<ZR，且相差较大时，可以通过减小第三弧形结构224的厚度值d1，增大环形结构223与凹陷部2231的厚度差值d2，使等效电容的电容量增大，从而使第二射频路径N中的等效阻抗ZL1＝jωLL-j/ωC整体增大，最终使ZR-ZL1＜P，以降低射频回路中阻抗的差异性；当P趋近于0时，使ZR-ZL1，可以实现射频回路中两侧阻抗的对称性。由此，可以减小第二射频路径N中的电流，进一步增大第二射频路径N对应侧的刻蚀速率，使第二射频路径N对应侧的刻蚀速率与第一射频路径M对应侧的刻蚀速率的差值减小，最终使两侧的刻蚀速率相等，进而保证整体刻蚀速率的均匀性。
在一些实施例中，连接件22的导电部、内衬13及悬臂11均采用金属材质，以实现射频的传输。可选地，金属材质可以为铁、铜、铝等，具体材质不受限制。
在一些实施例中，连接件22的绝缘部采用树脂材质，使内衬13的第二侧与悬臂11之间绝缘，从而在两者之间形成等效电容。当然，绝缘部还可以为其他绝缘材质，本申请实施例中不受限制。
在一些实施例中，导电部与绝缘部粘接固定。可选地，可以采用胶粘，包括树脂胶等，以保证导电部与绝缘部之间连接牢固。
在另一些实施例中，导电部与绝缘部还可以采用紧固件固定连接。可选地，紧固件可以是螺钉，通过螺钉将导电部和绝缘部拧紧，以保证导电部与绝缘部连接牢固。
除上述连接方式之外，导电部与绝缘部之间还可以采用其他连接方式，本申请实施例中不受限制。
参考图2，工艺腔室10的侧壁设有通孔101，工艺腔室10的外侧设有匹配器14，且匹配器14位于通孔101处；相应地，悬臂11包括连接通道111，该连接通道111穿设于通孔101中，且连接通道111与工艺腔室10的侧壁和匹配器14分别接触。如此，回流至悬臂11的射频可以经由连接通道111传输至工艺腔室10的侧壁和匹配器14的外壳，从而实现接地。
可选地，悬臂11具有空腔，该空腔与连接通道111的内腔连通。为了使射频馈入卡盘12，在卡盘12底部连接射频传输件15，射频传输件15至少部分设置于连接通道111中，也即，射频传输件15经由悬臂11的空腔和连接通道111的内腔穿出，并与匹配器14连接。如此，射频经过匹配器14后可以通过射频传输件15馈入至卡盘12，以实现射频的传输。可选地，射频传输件15可以是铜柱或其他满足使用要求的结构。
本申请实施例中，射频信号频率包括但不限于400KHz、2MHz、13MHz、40MHz、60MHz等。
参考图2至图6，本申请实施例还公开了一种射频回路中阻抗的补偿方法，应用于上述半导体工艺设备，该补偿方法包括：
向卡盘12输入射频，形成第一射频路径M和第二射频路径N；
调节绝缘部与内衬13或悬臂11正对面的面积，或者调节绝缘部在内衬13与悬臂11方向上的厚度尺寸，以改变第二射频路径N的阻抗，使第二射频路径N的阻抗与第一射频路径M的阻抗的差值小于预设阈值。
此处需要说明的是，该补偿方法的具体补偿原理可参考上述半导体工艺设备的工作原理，此处不再赘述。
本申请实施例中，通过采用上述补偿方法，可以降低射频回路中不同位置阻抗的差异性，从而提高阻抗的均匀性，最终提高刻蚀工艺的均匀性。
综上所述，本申请实施例通过在内衬13的下部本体132和悬臂11之间设置具有导电部和绝缘部的连接件22，实现对射频回路中不同位置处电容的调整，以抵消射频回路中电感较大处的阻抗，从而实现射频回路不同位置阻抗的均匀性，进一步提高刻蚀工艺的均匀性。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。
Claims (10)
1.一种半导体工艺设备，其特征在于，包括：工艺腔室(10)以及分别设置于工艺腔室(10)内的悬臂(11)、卡盘(12)、内衬(13)和连接件(22)；
所述悬臂(11)的一侧与所述工艺腔室(10)的侧壁连接，并通过所述工艺腔室(10)接地，所述卡盘(12)设置于所述悬臂(11)上，且两者之间绝缘，所述内衬(13)包括间隔设置的上部本体(131)和下部本体(132)，所述上部本体(131)与所述工艺腔室(10)连接，并通过所述工艺腔室(10)接地，所述下部本体(132)设置在所述悬臂(11)上，通过所述连接件(22)与所述悬臂(11)连接；
所述连接件(22)包括导电部和绝缘部，所述下部本体(132)具有分别靠近和远离所述悬臂(11)与所述工艺腔室(10)连接处的第一侧和第二侧；
所述下部本体(132)的第一侧与所述悬臂(11)之间通过所述导电部连接，以使输入所述卡盘(12)的射频依次经过所述下部本体(132)的第一侧、所述导电部和所述悬臂(11)回到所述工艺腔室(10)，形成第一射频路径(M)；
所述下部本体(132)的第二侧与所述悬臂(11)之间通过所述绝缘部连接，以使输入所述卡盘(12)的射频依次经过所述下部本体(132)的第二侧、所述绝缘部和所述悬臂(11)回到所述工艺腔室(10)，形成第二射频路径(N)，所述第二射频路径(N)的阻抗与所述第一射频路径(M)的阻抗的差值小于预设阈值。
2.根据权利要求1所述的半导体工艺设备，其特征在于，所述连接件(22)为环形件；
所述导电部和所述绝缘部沿所述环形件的周向设置。
3.根据权利要求2所述的半导体工艺设备，其特征在于，所述环形件包括作为所述导电部的第一弧形结构(221)和作为所述绝缘部的第二弧形结构(222)；
所述第一弧形结构(221)的两端与所述第二弧形结构(222)的两端对应连接。
4.根据权利要求3所述的半导体工艺设备，其特征在于，所述第一弧形结构(221)在与所述环形件的轴线垂直的第一平面内的投影面积与所述第二弧形结构(222)在所述第一平面内的投影面积的比值为第一预设比值。
5.根据权利要求2所述的半导体工艺设备，其特征在于，所述环形件包括作为所述导电部的环形结构(223)和作为所述绝缘部的第三弧形结构(224)；
所述环形结构(223)上设有与所述第三弧形结构(224)相适配的凹陷部(2231)，所述第三弧形结构(224)设置于所述凹陷部(2231)中。
6.根据权利要求5所述的半导体工艺设备，其特征在于，所述环形件未设置所述凹陷部(2231)的区域在与所述环形件的轴线垂直的第二平面内的投影面积与所述第三弧形结构(224)在所述第二平面内的投影面积的比值为第二预设比值。
7.根据权利要求1所述的半导体工艺设备，其特征在于，所述导电部、所述内衬(13)及所述悬臂(11)均采用金属材质；
和/或，所述绝缘部采用树脂材质。
8.根据权利要求1所述的半导体工艺设备，其特征在于，所述导电部与所述绝缘部粘接固定；
或者，所述导电部与所述绝缘部通过紧固件固定。
9.根据权利要求1所述的半导体工艺设备，其特征在于，所述工艺腔室(10)的侧壁设有通孔(101)，所述工艺腔室(10)的外侧且位于所述通孔(101)处设有匹配器(14)；
所述悬臂(11)包括连接通道(111)，所述连接通道(111)穿设于所述通孔(101)，且所述连接通道(111)与所述工艺腔室(10)的侧壁及所述匹配器(14)分别接触；
所述卡盘(12)连接有射频传输件(15)，所述射频传输件(15)至少部分穿设于所述连接通道(111)，且所述射频传输件(15)与所述匹配器(14)连接。
10.一种射频回路中阻抗的补偿方法，应用于权利要求1至9中任意一项所述的半导体工艺设备，其特征在于，所述补偿方法包括：
向所述卡盘输入射频，形成所述第一射频路径和所述第二射频路径；
调节所述绝缘部与所述内衬或所述悬臂正对面的面积，或者，调节所述绝缘部在所述内衬至所述悬臂方向上的厚度尺寸，以改变所述第二射频路径的阻抗，使所述第二射频路径的阻抗与所述第一射频路径的阻抗的差值小于预设阈值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111562970.7A CN114242554B (zh) | 2021-12-20 | 2021-12-20 | 半导体工艺设备及射频回路中阻抗的补偿方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111562970.7A CN114242554B (zh) | 2021-12-20 | 2021-12-20 | 半导体工艺设备及射频回路中阻抗的补偿方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114242554A CN114242554A (zh) | 2022-03-25 |
| CN114242554B true CN114242554B (zh) | 2024-01-05 |
Family
ID=80759288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111562970.7A Active CN114242554B (zh) | 2021-12-20 | 2021-12-20 | 半导体工艺设备及射频回路中阻抗的补偿方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242554B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115692263B (zh) * | 2022-10-31 | 2023-06-16 | 北京北方华创微电子装备有限公司 | 半导体工艺腔室及半导体工艺设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107301941A (zh) * | 2016-04-14 | 2017-10-27 | 北京北方华创微电子装备有限公司 | 等离子体处理设备及其操作方法 |
| CN112259491A (zh) * | 2020-10-13 | 2021-01-22 | 北京北方华创微电子装备有限公司 | 半导体工艺设备及其阻抗调节方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459066B1 (en) * | 2000-08-25 | 2002-10-01 | Board Of Regents, The University Of Texas System | Transmission line based inductively coupled plasma source with stable impedance |
| US9337000B2 (en) * | 2013-10-01 | 2016-05-10 | Lam Research Corporation | Control of impedance of RF return path |
| US11955314B2 (en) * | 2019-01-09 | 2024-04-09 | Tokyo Electron Limited | Plasma processing apparatus |
| JP7296829B2 (ja) * | 2019-09-05 | 2023-06-23 | 東京エレクトロン株式会社 | プラズマ処理装置、処理方法、上部電極構造 |
-
2021
- 2021-12-20 CN CN202111562970.7A patent/CN114242554B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107301941A (zh) * | 2016-04-14 | 2017-10-27 | 北京北方华创微电子装备有限公司 | 等离子体处理设备及其操作方法 |
| CN112259491A (zh) * | 2020-10-13 | 2021-01-22 | 北京北方华创微电子装备有限公司 | 半导体工艺设备及其阻抗调节方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114242554A (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5919382A (en) | Automatic frequency tuning of an RF power source of an inductively coupled plasma reactor | |
| US7141757B2 (en) | Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent | |
| US6838635B2 (en) | Plasma reactor with overhead RF electrode tuned to the plasma | |
| KR100427852B1 (ko) | 유도및다중정전결합된플라즈마반응기 | |
| US20080124254A1 (en) | Inductively Coupled Plasma Reactor | |
| US6527912B2 (en) | Stacked RF excitation coil for inductive plasma processor | |
| US8742666B2 (en) | Radio frequency (RF) power filters and plasma processing systems including RF power filters | |
| CN114242554B (zh) | 半导体工艺设备及射频回路中阻抗的补偿方法 | |
| JP2002508883A (ja) | プラズマ加工装置 | |
| KR100849709B1 (ko) | 다중 ｒｆ 소오스 주파수들을 갖는 플라즈마 챔버 | |
| CN116994935A (zh) | 用于电感等离子体源的改进的静电屏蔽件 | |
| CN115692263B (zh) | 半导体工艺腔室及半导体工艺设备 | |
| CN107295738B (zh) | 一种等离子体处理装置 | |
| KR20200135114A (ko) | 플라즈마 제어 장치 및 그 제어 장치를 포함한 플라즈마 공정 시스템 | |
| KR20170139757A (ko) | 하이브리드 플라즈마 반응기 | |
| CN113727478A (zh) | 加热结构和半导体工艺设备 | |
| WO2020088169A1 (zh) | 感应线圈组及反应腔室 | |
| KR101972783B1 (ko) | Icp 안테나 및 이를 포함하는 플라즈마 처리 장치 | |
| CN112151343B (zh) | 一种电容耦合等离子体处理装置及其方法 | |
| TW201515325A (zh) | 帶有複數個徑向瓣的多區域線圈天線 | |
| US20220208512A1 (en) | Induction Coil Assembly for Plasma Processing Apparatus | |
| CN110911262B (zh) | 电感耦合等离子体系统 | |
| KR102189337B1 (ko) | 플라즈마 처리 장치 | |
| CN118073160A (zh) | 射频功率的馈入结构及半导体工艺设备 | |
| KR20160121263A (ko) | 플라즈마 발생 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |