TWI650053B - 基板結構及封裝模組 - Google Patents

基板結構及封裝模組 Download PDF

Info

Publication number
TWI650053B
TWI650053B TW106146083A TW106146083A TWI650053B TW I650053 B TWI650053 B TW I650053B TW 106146083 A TW106146083 A TW 106146083A TW 106146083 A TW106146083 A TW 106146083A TW I650053 B TWI650053 B TW I650053B
Authority
TW
Taiwan
Prior art keywords
bonding layer
convex portions
ring
substrate
bearing surface
Prior art date
Application number
TW106146083A
Other languages
English (en)
Other versions
TW201929621A (zh
Inventor
陳育祥
游兆偉
蕭昱麟
杜明德
Original Assignee
菱生精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 菱生精密工業股份有限公司 filed Critical 菱生精密工業股份有限公司
Priority to TW106146083A priority Critical patent/TWI650053B/zh
Priority to US15/895,259 priority patent/US10312169B1/en
Application granted granted Critical
Publication of TWI650053B publication Critical patent/TWI650053B/zh
Publication of TW201929621A publication Critical patent/TW201929621A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Rolling Contact Bearings (AREA)
  • Magnetic Bearings And Hydrostatic Bearings (AREA)

Abstract

一種基板結構，包含一基板以及一環狀接合層，基板具有一承載面，環狀接合層設置於承載面周圍並且外側凸設複數第一凸部，其中更可在承載面設置晶片以及封蓋而形成一封裝模組，由於封蓋的底部係藉由黏著物接合於環狀接合層及各第一凸部，因此各第一凸部可增加黏著物的散佈區域面積並有效控制黏著物聚集位置。

Description

基板結構及封裝模組
本發明係有關於封裝領域，特別是指一種基板結構以及一種封裝模組。
習知的封裝模組係在基板上表面的周圍設置金屬環，接著在基板設置晶片，最後在金屬環上設置錫膏並將封蓋設置於金屬環以完成封裝製程，其中，習知封裝模組的金屬環如果寬度太大會影響內部線路繞線空間，太小則會有聚錫問題，而由於現今對封裝模組尺寸要求越來越小，因此金屬環區域已造成基板上線路可利用之有效區域被限縮。
綜合上述說明，習知的封裝模組仍有其缺失，而有待改進。
藉此，本發明之主要目的係在於提供一種基板結構，具有降低成本、增加基板可利用空間以及縮小封裝模組尺寸的優點。
該基板結構包含一基板以及一環狀接合層，該基板具有一承載面，該環狀接合層設置於該承載面周圍，該環狀接合層外側凸設複數第一凸部。
較佳地，該環狀接合層內側凸設複數第二凸部。
較佳地，該複數第一凸部係一體成型於該環狀接合層。
較佳地，該環狀接合層及該等第一凸部係為金屬材質製成。
本發明之另一目的係在於提供一種封裝模組，該封裝模組包含一基板、一環狀接合層、一晶片以及一封蓋，該基板具有一承載面，該環狀接合層設置於該承載面周圍，該環狀接合層外側凸設複數第一凸部，該晶片設置於該承載面並位於該環狀接合層內，該封蓋蓋設於該承載面，該封蓋具有一底部，該底部係藉由黏著物接合於該環狀接合層及該等第一凸部。
較佳地，該環狀接合層內側凸設複數第二凸部，該封蓋底部藉由黏著物接合於該等第二凸部。
較佳地，該黏著物係為錫膏。
較佳地，該等第一凸部係一體成型於該環狀接合層，該等第一凸部及該環狀接合層係為金屬材質製成。
綜上所述，由於該環狀接合層之外側凸設該等第一凸部，因此當該封蓋底部設置於該環狀接合層時，位於該底部及該環狀接合層之間的黏著物係可散佈至各該第一凸部進而增加黏著物的散佈面積，進而增加該封蓋與該基板之間的結合強度，並且亦可將黏著物聚集的位置控制在該環狀接合層及該等第一凸部。
藉此，由於各第一凸部可增加黏著物的散佈面積以及增加結合強度，該環狀接合層的寬度設計可小於習知封裝模組的金屬環寬度以降低成本，進而可增加基板可利用之區域並縮小封裝模組的尺寸。
有關本發明所提供之詳細構造、特點，將於後續的實施方式詳細說明中予以描述。然而，在本領域中具有通常知識者應能瞭解，該等詳細說明以及實施本發明所列舉的特定實施例，僅係用於說明本發明，並非用以限制本發明之專利申請範圍。
請參考第1圖，本發明一較佳實施例所提供之基板結構10，包含一基板20以及一環狀接合層30。
基板20於本較佳實施例中係可為印刷電路板(通稱PCB)、雙馬來醯亞胺三嗪基板(通稱BT)、玻璃纖維基板(通稱FR4)、陶瓷基板或是直接覆銅基板(通稱DBC)但並不以此為限，藉此，基板20之生產成本較低，其中，基板20具有一承載面22。
環狀接合層30設置於承載面22的周圍，於本較佳實施例中環狀接合層30係為封閉線路，於其它較佳實施例中，亦可因應需求的不同將環狀接合層30設計成具有開口；環狀接合層30的外側凸設複數第一凸部32，於本較佳實施例中，環狀接合層30大致呈四方形並且具有四彼此相連之側壁34，複數第一凸部32分別凸設於各側壁34的外側，值得一提的是，第一凸部32係自各側壁34外側朝外水平凸伸，並且各第一凸部32之底側係貼合並固接於承載面22，各第一凸部32之頂面係齊平於各側壁34之頂面，於本較佳實施例中各側壁34的外側係設有一第一凸部32，於其它較佳實施例中各側壁34外側的第一凸部32亦可為二個以上，較佳地，相對應側壁34外側的第一凸部32之數量相同，因此當環狀接合層30設置封蓋60時，封蓋60與環狀接合層30之間的黏著物80於相對應二側壁34上的散佈面積大致相同，進而使封蓋60與相對應二側壁34結合的應力大致相同。
於本較佳實施例中，複數第一凸部32係一體成型於環狀接合層30，更進一步來說，各第一凸部32係一體成型於各側壁34，於製造實係同時形成各側壁34以及各第一凸部32進而減少工序及製造成本，當然於其他較佳實施例中，亦可先製成環狀接合層30，再接著將複數第一凸部32形成於環狀接合層30的外側。環狀接合層30及第一凸部32係為金屬材質製成，於本較佳實施例由於環狀接合層30與複數第一凸部32係為一體成型因此材質相同，於其它較佳實施例中環狀接合層30與複數第一凸部32亦可因應需求的不同而為不同的金屬材質製成。
環狀接合層30於本較佳實施例中大致呈四方形，於其他較佳實施例中亦可因應需求的不同而設計成三角形、多邊形或是其他不規則形狀。
請參考第4圖，本創作另一較佳實施例中，環狀接合層30內側係凸設複數第二凸部36，第二凸部36係自各側壁34內側朝內水平凸伸，並且各第二凸部36之底側係貼合並固接於承載面22，並且各第二凸部36之頂面係齊平於各側壁34之頂面，與前述複數第一凸部32相同，複數第二凸部36係一體成型於環狀接合層30並且為相同的金屬材質製成，當然亦可為不同的金屬材質製成，如第5圖所示，各側壁34的內側凸設至少一第二凸部36，較佳地，相對應二側壁34內側的第二凸部36數量相同，因此當環狀接合層30設置封蓋60時，封蓋60與環狀接合層30之間的黏著物80於相對應二側壁34上的散佈面積大致相同，進而使封蓋60與相對應二側壁34結合的應力大致相同。
請參考第2~3圖，係為本發明所提供的封裝模組40，包含上述基板結構10、一晶片50以及一封蓋60。
晶片50設置於承載面22並位於環狀接合層30內，晶片50於本較佳實施例中泛指任何能進行電子訊號接收或處理的電子元件或半導體元件，值得一提的是，晶片50可選擇地連接於環狀接合層30，進而可達到將靜電接地的效果以避免靜電對晶片50造成不良的影響。
封蓋60係蓋設於承載面22並與共同定義形成一容置空間70，於本較佳實施例中，封蓋60具有一底部66，進一步來說，封蓋60包含一頂板62以及一由頂板62周緣向下延伸的環壁64，環壁64的底端係為底部66，其中，底部66係藉由黏著物80接合於環狀接合層30及複數第一凸部32，黏著物80於本較佳實施例中係為錫膏，於其它較佳實施例中亦可為其它黏著物質。
於另一較佳實施例中，當環狀接合層30的內側設有複數第二凸部36，封蓋60的底部66亦藉由黏著物80接合於複數第二凸部36。
藉此，當封蓋60的底部66藉由黏著物80接合於環狀接合層30時，黏著物80係會散佈於環狀接合層30的頂部，以及散佈於複數第一凸部32、複數第二凸部36的頂部及側邊，增加了黏著物80的散佈面積，進而提升封蓋60與環狀接合層30的結合強度，並且將黏著物80聚集的區域位置控制在環狀接合層30、各第一凸部32及各第二凸部36，再者，藉由複數第一凸部32以及複數第二凸部36的設計，可將環狀接合層30各側壁34的寬度設計成較小的尺寸，不只降低了成本，更增加了基板20可利用的空間，進而可將封裝模組40設計成更小的尺寸，以符合現在封裝結構薄型輕量化的趨勢。
最後必須再次說明，本發明於前揭實施例中所揭露的構成元件，僅為舉例說明，並非用來限制本案之範圍，其他等效元件的替代或變化，亦應為本案之申請專利範圍所涵蓋。
10‧‧‧基板結構
20‧‧‧基板
22‧‧‧承載面
30‧‧‧環狀接合層
32‧‧‧第一凸部
34‧‧‧側壁
36‧‧‧第二凸部
40‧‧‧封裝模組
50‧‧‧晶片
60‧‧‧封蓋
62‧‧‧頂板
64‧‧‧環壁
66‧‧‧底部
70‧‧‧容置空間
80‧‧‧黏著物
第1圖為本創作一較佳實施例之立體圖。 第2圖為本創作一較佳實施例之剖視圖，係顯示環狀接合層與封蓋及黏著物的設置關係。 第3圖為本創作一較佳實施例之立體圖。 第4圖為本創作另一較佳實施例之立體圖。

Claims (6)

  1. 一種基板結構，包含：一基板，具有一承載面；以及一環狀接合層，設置於該承載面周圍，該環狀接合層外側凸設複數第一凸部，該環狀接合層內側凸設複數第二凸部，在同一側之各該第一凸部與各該第二凸部彼此交錯排列。
  2. 如申請專利範圍第1項所述基板結構，該複數第一凸部係一體成型於該環狀接合層。
  3. 如申請專利範圍第1項所述基板結構，該環狀接合層及該等第一凸部係為金屬材質製成。
  4. 一種封裝模組，包含：一基板，具有一承載面；一環狀接合層，設置於該承載面周圍，該環狀接合層外側凸設複數第一凸部，該環狀接合層內側凸設複數第二凸部，在同一側之各該第一凸部與各該第二凸部彼此交錯排列；一晶片，設置於該承載面並位於該環狀接合層內；以及一封蓋，蓋設於該承載面，該封蓋具有一底部，該底部係藉由黏著物接合於該環狀接合層、該等第一凸部及該等第二凸部。
  5. 如申請專利範圍第4項所述封裝模組，該黏著物係為錫膏。
  6. 如申請專利範圍第4項所述封裝模組，該等第一凸部係一體成型於該環狀接合層，該等第一凸部及該環狀接合層係為金屬材質製成。
TW106146083A 2017-12-27 2017-12-27 基板結構及封裝模組 TWI650053B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106146083A TWI650053B (zh) 2017-12-27 2017-12-27 基板結構及封裝模組
US15/895,259 US10312169B1 (en) 2017-12-27 2018-02-13 Substrate and package module including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106146083A TWI650053B (zh) 2017-12-27 2017-12-27 基板結構及封裝模組

Publications (2)

Publication Number Publication Date
TWI650053B true TWI650053B (zh) 2019-02-01
TW201929621A TW201929621A (zh) 2019-07-16

Family

ID=66213530

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106146083A TWI650053B (zh) 2017-12-27 2017-12-27 基板結構及封裝模組

Country Status (2)

Country Link
US (1) US10312169B1 (zh)
TW (1) TWI650053B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7417121B2 (ja) 2021-10-29 2024-01-18 日亜化学工業株式会社 発光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW400590B (en) * 1996-05-14 2000-08-01 Stratedge Corp Microelectronics package
US20160073496A1 (en) * 2014-09-04 2016-03-10 Michael B. Vincent Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
TW201625082A (zh) * 2014-09-26 2016-07-01 英特爾股份有限公司 具有集成之加強件的封裝基板的面板級製造技術

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554190B2 (en) * 2004-12-03 2009-06-30 Chris Macris Liquid metal thermal interface material system
CN108538799B (zh) * 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW400590B (en) * 1996-05-14 2000-08-01 Stratedge Corp Microelectronics package
US20160073496A1 (en) * 2014-09-04 2016-03-10 Michael B. Vincent Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
TW201625082A (zh) * 2014-09-26 2016-07-01 英特爾股份有限公司 具有集成之加強件的封裝基板的面板級製造技術

Also Published As

Publication number Publication date
US10312169B1 (en) 2019-06-04
US20190198406A1 (en) 2019-06-27
TW201929621A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
TWI469283B (zh) 封裝結構以及封裝製程
US8981550B2 (en) Semiconductor package with alternating thermal interface and adhesive materials and method for manufacturing the same
US10600830B2 (en) Sensor package structure
TW201707189A (zh) 封裝基板及應用其之封裝結構
TWI508247B (zh) 半導體裝置及其製法
US20090166830A1 (en) Metallic cover of miniaturization module
US9431579B2 (en) Semiconductor light emitting structure and semiconductor package structure
TW201338108A (zh) 半導體封裝件及其製法
TW201711152A (zh) 電子封裝件及其製法
US20160233205A1 (en) Method for fabricating semiconductor package
JP2014220278A (ja) 半導体装置
TWI650053B (zh) 基板結構及封裝模組
US8625297B2 (en) Package structure with electronic component and method for manufacturing same
JP3228842U (ja) チップパッケージとその回路基板
US8283790B2 (en) Electronic device
TW201808025A (zh) 麥克風封裝結構
US20080157305A1 (en) Chip package structure
CN202059578U (zh) 一种硅麦克风封装
TWI591779B (zh) 半導體封裝及其半導體封裝製造方法
US20180042112A1 (en) Electronic device
TWI568053B (zh) 有機發光二極體顯示裝置
TWM606602U (zh) 大功率積體電路晶片封裝裝置
CN100508184C (zh) 可堆叠式半导体封装结构
KR102628424B1 (ko) 회로 기판
JP7214836B2 (ja) シールドケース