TWI648822B - 緩衝層上暫態形成矽材料的方法 - Google Patents

緩衝層上暫態形成矽材料的方法 Download PDF

Info

Publication number
TWI648822B
TWI648822B TW104118120A TW104118120A TWI648822B TW I648822 B TWI648822 B TW I648822B TW 104118120 A TW104118120 A TW 104118120A TW 104118120 A TW104118120 A TW 104118120A TW I648822 B TWI648822 B TW I648822B
Authority
TW
Taiwan
Prior art keywords
layer
temperature
germanium
buffer layer
germanium layer
Prior art date
Application number
TW104118120A
Other languages
English (en)
Other versions
TW201644001A (zh
Inventor
林耿任
黃秉緯
王俞仁
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW104118120A priority Critical patent/TWI648822B/zh
Publication of TW201644001A publication Critical patent/TW201644001A/zh
Application granted granted Critical
Publication of TWI648822B publication Critical patent/TWI648822B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種在緩衝層上暫態形成矽材料的方法，包括提供一半 導體結構，該半導體結構的表層具有含Ti或Ta的緩衝層。以第一溫度沉積非晶矽層於該緩衝層上，該第一溫度是400℃以下。以第二溫度沉積矽層於該非晶矽層上，其中該第二溫度高於該第一溫度。對該非晶矽層與該矽層進行溫度處理。移除該非晶矽層與該矽層。

Description

緩衝層上暫態形成矽材料的方法
本發明是有關於半導體製程，且特別是有關於一種在緩衝層上暫態形成矽材料的技術。
在縮小電子產品的尺寸且功能及操作速度日益增加的需求下，半導體元件例如場效電晶體的尺寸也需要隨著縮小。當場效電晶體的尺寸大幅度縮小下，其閘極結構的尺寸也是跟隨縮小，傳統的多晶矽閘極結構已經無法適用，且閘極結構也需要不同的設計。
多種製造閘極結構的技術隨著被研發出來。在這些研發的技術中，有金屬閘極結構在新一代技術已被廣泛使用。一般而言，由於閘極尺寸大幅度縮小，其閘極絕緣層會使用具有高介電常數的絕緣層，因而減少閘極絕緣層的厚度，而能維持所需要的絕緣性。另外，閘極的材料也從多晶矽的材料改變為導電良好的金屬材料，也就是金屬閘極。
金屬閘極的製造流程，也需要多晶矽的閘極結構，當作虛擬閘極(Dummy Gate)，但是之後會被移除，而以金屬結構來取代。在這過程中，如果移除虛擬閘極時造成在閘極介電層上的殘留，會降低後續形成的金屬閘極的效能。
本發明提供在緩衝層上暫態形成矽材料的方法，可以減少矽化合物的殘留，提升金屬閘極的效能。
本發明的在緩衝層上暫態形成矽材料的方法，包括提供一半導體結構，該半導體結構的表層具有含Ti或Ta的緩衝層。以第一溫度沉積非晶矽層於該緩衝層上，該第一溫度是400℃以下。以第二溫度沉積矽層於該非晶矽層上，其中該第二溫度高於該第一溫度。對該非晶矽層與該矽層進行溫度處理。移除該非晶矽層與該矽層。
在本發明的一實施例中，上述的第一溫度是380℃以下，第二溫度是500℃以上。
在本發明的一實施例中，上述的第一溫度更例如可以是330℃~280℃。
在本發明的一實施例中，上述的該第一溫度例如是300℃以下。
在本發明的一實施例中，該非晶矽層的厚度例如是8~10 埃，或是該非晶矽層的厚度相對該矽層的厚度的比值例如是1/4以下。
本發明的在緩衝層上暫態形成矽材料的方法，包括提供一半導體結構，該半導體結構的表層具有含Ti或Ta的緩衝層。以第一溫度沉積非晶矽層於該緩衝層上。以第二溫度沉積矽層於該非晶矽層上，其中該第二溫度高於該第一溫度，該非晶矽層的第一厚度小於該矽層的第二厚度。對該非晶矽層與該矽層進行溫度處理。之後，移除該非晶矽層與該矽層。
在本發明的一實施例中，上述的第一溫度是380℃以下，第二溫度是500℃以上。
在本發明的一實施例中，上述的第一溫度更例如可以是330℃~280℃。
在本發明的一實施例中，上述的該第一溫度例如是300℃以下。
在本發明的一實施例中，該非晶矽層的厚度例如是8~10埃，或是該非晶矽層的厚度相對該矽層的厚度的比值例如是1/4以下。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
110‧‧‧矽基底
112a、112b‧‧‧鰭狀結構
120‧‧‧隔離結構
132‧‧‧閘極介電層
134‧‧‧多晶矽層
136‧‧‧頂蓋層
138‧‧‧間隙壁
140‧‧‧源極/汲極區域
150‧‧‧內介電層
160‧‧‧介電層
162‧‧‧緩衝層
164‧‧‧矽層
164a‧‧‧非晶矽層
170‧‧‧底面
200‧‧‧矽層
202‧‧‧鈦層
204、206‧‧‧非晶矽層
300‧‧‧矽基底
302‧‧‧緩衝層
304‧‧‧非晶矽層
306‧‧‧矽層
R‧‧‧溝渠
圖1~2是依照本發明一實施例，製造金屬閘極在初始階段的部份流程的透視結構示意圖。
圖3A~3D是依照本發明一實施例，延續圖1~2製造金屬閘極的部份流程的剖面結構示意圖。
圖4是依照本發明一實施例，探討在含Ti的緩衝層上產生矽化合物殘留的機制示意圖。
圖5A~5B是依照本發明一實施例，在含Ti的緩衝層上形成矽層的剖面結構示意圖。
圖6A~6B是依照本發明，製造金屬閘極的部份流程的剖面結構示意圖。
本發明提供在緩衝層上暫態形成矽材料的方法，可以減少矽化合物的殘留，提升金屬閘極的效能。以下舉一些實施例來說明本發明，但是本發明不侷限於所舉的實施例。
圖1~2是依照本發明實施例，製造金屬閘極在初始階段的部份流程的透視結構示意圖。參閱圖1，在矽基底110上會形成有多條的鰭狀結構112a/112b，繪示兩條為例。隔離結構120形成於矽基底110上，在多條的鰭狀結構112a/112b之間將之隔離。接著依照傳統多晶矽閘極結構的形成方法，在矽基底110上與鰭狀 結構112a/112b垂直交叉的方向，形成多條的虛擬閘極(Dummy Gate)。虛擬閘極例如包含有閘極介電層132、多晶矽層134，頂蓋層136。另外，在虛擬閘極的側壁上也形成間隙壁138。接著在鰭狀結構112a/112b上部的暴露表面上形成源極/汲極區域140，位於虛擬閘極在間隙壁138外的兩側。
參閱圖2，完成源極/汲極區域140後，在虛擬閘極之間，形成內介電層(Interdielectric layer,IDL)150，其與間隙壁138在結構上結合，將鰭狀結構112a覆蓋。由於虛擬閘極是要預先形成後續要形成金屬閘極結構的空間，因此閘極介電層132、多晶矽層134，頂蓋層136被移除，而形成溝渠R。此溝渠R在之後的製造過程會形成金屬結構層在溝渠R中而完成金屬閘極結構。本發明可以減少在溝渠R中的矽化合物的殘留，而提升金屬閘極結構的品質。
圖3A~3D是依照本發明一實施例，延續圖1~2製造金屬閘極的部份流程的剖面結構示意圖。圖3A~3D是在圖2沿著鰭狀結構112a的剖面結構。參閱圖3A，在實際元件區域下會有多個溝渠。再例如利用化學氣相沉積的製程，形成介電層160於溝渠表面。此介電層160的材料一般需要具有高介電常數的特性。接著一緩衝層162利用沉積的製程也形成於介電層160上。此緩衝層162是含Ti或Ta金屬的緩衝層。於此階段所完成的結構，就一般性而言，可以視為一種半導體結構，其表層具有含Ti或Ta的緩衝層162，例如TiN，TiON，TaN或是其它相同作用的結構。
參閱圖3B，在前面半導體結構為基礎下，基於其他區域(未示於圖)需要形成矽層，因此繪示區域也會形成矽層164於緩衝層162上。在形成此矽層164過程，一般傳統是在一個高溫下，例如550℃，沉積非晶矽，再以高溫例如970℃回火，而形成矽層164。參閱圖3C，之後矽層164被移除。參閱圖3D，緩衝層162也會被移除。
然而，本發明檢視圖3C與圖3D在溝渠R的表面，發現在溝渠的底面170上，於緩衝層162或是介電層160上都會有殘留物的鈦矽化合物而造成凸峰，其會影響後續在溝渠中形成金屬閘極結構的品質，例如會有閘極漏電的情形。
圖4是依照本發明一實施例，探討在例如含Ti的緩衝層上產生矽化合物殘留的機制示意圖。另外的實施例，緩衝層也可以是含Ta。參閱圖4，針對在溝渠R的底面170產生殘留物的問題，本發明以矽層200與鈦層202的堆疊結構來探討。當以較高溫例如550℃沉積非晶矽層204於鈦層202上，而經過溫度處理後，在鈦層202表面上，矽會與鈦產生化合物，例如TiSiON化合物。此TiSiON化合物造成多量的凸峰。然而，當以較低溫例如380℃沉積非晶矽層206於鈦層202上，而經過溫度處理後，在鈦層202表面所產生的TiSiON化合物的殘留物，所觀察到的是大量減少。基於圖4的探討，本發明提出非晶矽層的形成是採用兩個步驟，其操作溫度不同。
圖5A~5B是依照本發明一實施例，在含Ti的緩衝層上形成矽層的剖面結構示意圖。另外的實施例，緩衝層也可以是含Ta。參閱圖5A，矽基底300上有緩衝層302。緩衝層302含有Ti或Ta，例如是TiN、TiON、或TaN。以第一溫度沉積非晶矽層304於緩衝層302上。此第一溫度例如是400℃以下，也就是說400℃或是小於400℃的溫度範圍。接著，以第二溫度沉積矽層306於非晶矽層304上，其中第二溫度高於第一溫度。非晶矽層304的厚度不需要很大，例如8~10埃，或是大約是矽層306的1/5即可。又，非晶矽層304的厚度相對矽層306的厚度的比值也例如可以是1/4以下。矽層306也例如也是非晶矽層。非晶矽層304與層306會經歷進行溫度處理，之後會被移除。檢視在緩衝層302的表面，發現沒有或是很微量的殘留物，不會實質影響後續形成的金屬閘極結構的效能。
圖5A~5B的機制可以加入到圖3A~3D的流程。圖6A~6B是依照本發明，製造金屬閘極的部份流程的剖面結構示意圖。參閱圖6A，與圖3A相似，在實際的元件區域中會有多個溝渠。再例如利用化學氣相沉積的製程，形成介電層160於溝渠表面。此介電層160的材料一般需要具有高介電常數的特性。接著一緩衝層162利用沉積的製程也形成於介電層160上。此緩衝層162是含Ti或Ta金屬的緩衝層。含Ti或Ta的緩衝層162，例如TiN，TiON，TaN或是其它相同作用的結構。
參閱圖6B，在形成含Ti或Ta的緩衝層162，例如TiN，TiON或是TaN後，基於其他區域需要形成Si層，先以第一低溫的條件形成非晶 矽層164a於緩衝層162上，之後再以第二溫度沉積矽層164。矽層164例如是也是另一層的非晶矽層。第一低溫比第二溫低，第一低溫一般在400℃以下，其例如可以是380℃以下，又例如是330℃~280℃的範圍，其更例如300℃以下。非晶矽層164a層的厚度比矽層164的厚度小。非晶矽層164a層的厚度例如大約是8~10埃。又或是例如非晶矽層164a的厚度相對矽層164的厚度的比值如大約是1/5，又或是例如1/4以下。另外，非晶矽層164a與矽層164也會經歷高溫的溫度處理，例如回火處理。
之後需要移除在緩衝層162上的非晶矽層164a與矽層164。在移除非晶矽層164a與矽層164，可以減少中間反應物殘留在緩衝層162上。中間反應物例如是矽層在回火時可能產生。如此後續在緩衝層162上形成其它結構層時，例如形成金屬閘極結構時，能提升後續形成的結構層的品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (10)

  1. 一種在緩衝層上暫態形成矽材料的方法，包括：提供一半導體結構，該半導體結構的表層具有含Ti或Ta的緩衝層；以第一溫度沉積非晶矽層於該緩衝層上，該第一溫度是400℃以下；以第二溫度沉積矽層於該非晶矽層上，其中該第二溫度高於該第一溫度；對該非晶矽層與該矽層進行溫度處理；以及移除該非晶矽層與該矽層。
  2. 如申請專利範圍第1項所述在緩衝層上暫態形成矽材料的方法，其中該第一溫度是380℃以下，該第二溫度是500℃以上。
  3. 如申請專利範圍第1項所述在緩衝層上暫態形成矽材料的方法，其中該第一溫度是330℃~280℃。
  4. 如申請專利範圍第1項所述在緩衝層上暫態形成矽材料的方法，其中該第一溫度是300℃以下。
  5. 如申請專利範圍第1項所述在緩衝層上暫態形成矽材料的方法，其中該非晶矽層的厚度是8~10埃，或是該非晶矽層的厚度相對該矽層的厚度的比值是1/4以下。
  6. 一種在緩衝層上暫態形成矽材料的方法，包括：提供一半導體結構，該半導體結構的表層具有含Ti或Ta的緩衝層；以第一溫度沉積非晶矽層於該緩衝層上；以第二溫度沉積矽層於該非晶矽層上，其中該第二溫度高於該第一 溫度，該非晶矽層的第一厚度小於該矽層的第二厚度；對該非晶矽層與該矽層進行溫度處理；以及移除該非晶矽層與該矽層。
  7. 如申請專利範圍第6項所述在緩衝層上暫態形成矽材料的方法，其中該第一溫度是380℃以下，該第二溫度是500℃以上。
  8. 如申請專利範圍第6項所述在緩衝層上暫態形成矽材料的方法，其中該第一溫度是330℃~280℃。
  9. 如申請專利範圍第6項所述在緩衝層上暫態形成矽材料的方法，其中該第一溫度是300℃以下。
  10. 如申請專利範圍第6項所述在緩衝層上暫態形成矽材料的方法，其中該非晶矽層的厚度是8~10埃，或是該非晶矽層的厚度相對該矽層的厚度的比值是1/4以下。
TW104118120A 2015-06-04 2015-06-04 緩衝層上暫態形成矽材料的方法 TWI648822B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104118120A TWI648822B (zh) 2015-06-04 2015-06-04 緩衝層上暫態形成矽材料的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104118120A TWI648822B (zh) 2015-06-04 2015-06-04 緩衝層上暫態形成矽材料的方法

Publications (2)

Publication Number Publication Date
TW201644001A TW201644001A (zh) 2016-12-16
TWI648822B true TWI648822B (zh) 2019-01-21

Family

ID=58055996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104118120A TWI648822B (zh) 2015-06-04 2015-06-04 緩衝層上暫態形成矽材料的方法

Country Status (1)

Country Link
TW (1) TWI648822B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201507237A (zh) * 2013-08-14 2015-02-16 Samsung Display Co Ltd 有機發光顯示設備及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201507237A (zh) * 2013-08-14 2015-02-16 Samsung Display Co Ltd 有機發光顯示設備及其製造方法

Also Published As

Publication number Publication date
TW201644001A (zh) 2016-12-16

Similar Documents

Publication Publication Date Title
US9196697B2 (en) Semiconductor device with an aluminum alloy gate
US9076816B2 (en) Method and device for self-aligned contact on a non-recessed metal gate
US9418899B1 (en) Method of multi-WF for multi-Vt and thin sidewall deposition by implantation for gate-last planar CMOS and FinFET technology
US10692779B2 (en) Method and structure for CMOS metal gate stack
US8796084B2 (en) Method for removing hard masks on gates in semiconductor manufacturing process
US11677024B2 (en) FeFET transistor
TWI505349B (zh) 製造半導體裝置之方法
US9478466B2 (en) Metal gate structure and method
JP2008306036A (ja) 半導体装置の製造方法及び半導体装置
US9997415B2 (en) Formation of nickel silicon and nickel germanium structure at staggered times
TWI605145B (zh) 用以在使用金屬氯化物前驅體之含鍺膜上沉積金屬層的方法
TWI567999B (zh) 薄膜電晶體陣列襯底結構及其製造方法
CN106601605A (zh) 栅极堆叠结构、nmos器件、半导体装置及其制造方法
TWI648822B (zh) 緩衝層上暫態形成矽材料的方法
CN103094208A (zh) 晶体管的制造方法
US20130146950A1 (en) Semiconductor device and manufacturing method thereof
US10032672B1 (en) Method of fabricating a semiconductor device having contact structures
DE102019129768A1 (de) Verfahren zur herstellung von halbleitervorrichtungen und halbleitervorrichtung
TWI608116B (zh) 石墨烯場效電晶體及其製造方法
DE102018116726A1 (de) Selektive High-k-Bildung in einem Gate-Last-Prozess
US20230132408A1 (en) Method for Manufacturing Metal Gate of PMOS
US7112529B2 (en) Method of improving residue and thermal characteristics of semiconductor device
TWI624946B (zh) 半導體元件之製造方法及應用其製得之元件
CN109148299B (zh) 半导体装置及其制造方法
US9972540B2 (en) Semiconductor device having multiple thickness oxides