TWI647916B - 相位旋轉器設備 - Google Patents

相位旋轉器設備 Download PDF

Info

Publication number
TWI647916B
TWI647916B TW107100641A TW107100641A TWI647916B TW I647916 B TWI647916 B TW I647916B TW 107100641 A TW107100641 A TW 107100641A TW 107100641 A TW107100641 A TW 107100641A TW I647916 B TWI647916 B TW I647916B
Authority
TW
Taiwan
Prior art keywords
tia
output
stage
differential
phase
Prior art date
Application number
TW107100641A
Other languages
English (en)
Other versions
TW201906322A (zh
Inventor
威廉Ｌ 步柯西
海登Ｃ 克蘭福德二世
維維克Ｋ 莎瑪
張奉琦
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Application granted granted Critical
Publication of TWI647916B publication Critical patent/TWI647916B/zh
Publication of TW201906322A publication Critical patent/TW201906322A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937—Measuring at the loading circuit of the differential amplifier
    • H03F3/45946—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
    • H03F3/45955—Measuring at the input circuit of the differential amplifier
    • H03F3/45959—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

相位旋轉器設備具有相位內插級與轉換阻抗放大器(TIA)級。這將增益與頻寬分為數個設計自由度，有助於降低功率消耗，同時使資料鏈路能夠傳送及接收更高速資料。內送信號之四個相位係由相位內插級使用加權電流與電流源負載來組合，用以產生TIA級當作輸入接收之以相移電流為基礎之信號。TIA級接著將信號轉換成以電壓為基礎之信號。此階段輸出之靜操作電壓可用共模回授電路與注射器電流來維持。

Description

相位旋轉器設備
本揭露係關於用於控制時脈信號相位之電路，並且更具體地說，係關於容許在高頻下操作及在更低頻率下省電之相位旋轉器。
相位旋轉器是資料處理與通訊系統中時脈子系統之重要部分。相位旋轉器之主要架構使用具有I、Q正交時脈集合之電流模式邏輯(current-mode logic；CML)結構，其中的相位有0°(稱為+I、I或I+)、90°或弳(稱為+Q、Q或Q+)、180°或π弳(稱為-I、或I-)、以及270°或弳(稱為-Q、或Q-)。加權電流係施加至這四個相位以產生相移信號，最初作為差動輸出電流。負載電阻器/阻抗係連接至差動輸出電流之各部分，以將輸出轉換成差動輸出電壓。此架構的優點在於較為簡單，但隨著速度增加，CML式相位旋轉器具有甚高的電力需求，導致效率甚低。儘管可運用各種策略提升可用資料率並減少功率消耗，具有更高效率與更低電力要求之CML式相位旋轉器的替代方案仍然是與新興高頻時脈資料復原(clock data recovery；CDR)系統配合使用的理想選擇。
本揭露之第一態樣提供具有相位內插級(phase interpolation stage)之相位旋轉器系統，該相位內插級包括至少兩個與其差動輸出以並聯方式連接之增益(Gm)級。各增益級可接收內送時脈信號之一相應對相位，並且電流輸出數位類比轉換器(digital-to-analog converter；DAC)設備可將至少一個尾電流(tail current)供應至各相位內插級。該電流輸出DAC所供應之各電流可充當該相應對相位上之權重。該相位旋轉器系統亦可包括轉換阻抗放大器(transimpedance amplifier；TIA)級，其具有與該相位內插級之該差動輸出連接之差動TIA級輸入、及TIA級輸出。通道可連接至該TIA級輸出，並且選擇性遞送該TIA級輸出當作該相位旋轉器系統之輸出代表該內送時脈信號之相位調整版本。
本揭露之第二態樣提供一種相位旋轉器設備，位在其中的四象限相位內插級包括差動電流模式混合器。至少四個差動輸入裝置可與該混合器以並聯方式連接，並且可經布置用以將內送時脈信號之諸相應等距相位混合。該相位內插級之差動輸出可包括正輸出部分及負輸出部分，該相位內插級之該差動輸出代表初始調整時脈信號。相應電流源負載可連接至該相位內插級之該輸出之各相應部分。可藉由選擇性產生至少兩對輸出電流之複數個電流輸出數位類比轉換器，將權重信號提供至該等差動輸入裝置當作該等差動輸入裝置之尾電流。該系統亦可包括 轉換阻抗放大器(TIA)級，其具有與該相位內插級之該差動輸出連接之差動輸入，並且具有TIA級輸出。至少一條輸出通道可連接至該TIA級輸出，用於自該TIA級遞送該輸出當作該相位旋轉器設備之輸出代表該內送時脈信號之相位調整版本。
本文中所揭示之具體實施例之第三態樣包括一種相位旋轉器設備，其中至少兩組各具有正部分與負部分之差動電壓輸入可藉由相位內插級來接收。該相位內插級可具有差動輸出與差動電流模式混合器，該混合器包括至少兩對差動輸入電晶體，各電晶體具有相應源極、閘極與汲極。該至少兩對差動輸入電晶體之各對可具有與該兩組差動電壓輸入其中一組電連通之相應輸入，該至少兩對差動輸入電晶體其中一對與該相位旋轉器之最小相位相關聯，並且該至少兩對差動輸入電晶體其中另一對與該相位旋轉器之不同相位相關聯。與各差動電壓輸入之該相應正部分相關聯之該等差動輸入電晶體之該等汲極可彼此連接、並且連接至該相位內插級之該差動輸出之該負部分，而與各差動電壓輸入之該相應負部分相關聯之該等差動輸入電晶體之該等汲極係彼此連接、並且連接至該相位內插級之該差動輸出之該正部分。該系統亦可包括與該電流模式混合器之該差動輸出之該負部分連接之第一電流源負載、以及與該電流模式混合器之該差動輸出之該正部分連接之第二電流源負載。電流輸出數位類比轉換器(DAC)設備可與該等差動輸入電晶體之該等源極電連通，選擇性產 生輸出電流，藉以對該至少兩對差動輸入電晶體提供權重信號當作尾電流。該系統可更包括轉換阻抗放大器(TIA)級，其連接至且接收該相位內插級之該差動輸出當作輸入，並且具有TIA級輸出，至少一個輸出通道可與該TIA級輸出電連通，用於自該TIA級遞送該輸出當作該相位旋轉器設備之輸出。
100‧‧‧相位旋轉器或CML(電流模式邏輯)相位旋轉器
104‧‧‧差動電流模式混合器
106、108‧‧‧差動輸入
110、112‧‧‧差動輸入裝置
114、116‧‧‧加權電流或可變加權電流
124‧‧‧DAC(數位類比轉換器)或DAC設備
126‧‧‧電晶體或第一電晶體
128‧‧‧電晶體或第二電晶體
130‧‧‧電晶體或第三電晶體
132‧‧‧電晶體或第四電晶體
134‧‧‧差動輸出
200‧‧‧相位旋轉器設備
202‧‧‧相位內插級
206、208‧‧‧差動電壓輸入
210、212‧‧‧差動輸入裝置或差動對
214、216‧‧‧輸出電流、尾電流或電流
224‧‧‧DAC(數位類比轉換器)設備
226‧‧‧差動輸入電晶體或第一電晶體
228‧‧‧差動輸入電晶體或第二電晶體
230‧‧‧差動輸入電晶體或第三電晶體
232‧‧‧差動輸入電晶體或第四電晶體
234‧‧‧差動輸出
240‧‧‧電壓控制設備
242‧‧‧CMFB(共模回授)電路
244‧‧‧注射器電流源負載
250‧‧‧TIA(轉換阻抗放大器)級
252‧‧‧放大器或TIA級放大器
256‧‧‧差動輸出電壓、TIA級放大器輸出或TIA級輸出
290‧‧‧輸出通道
300‧‧‧相位旋轉器系統或相位旋轉器設備
302‧‧‧相位內插級
304‧‧‧差動對、差動輸入裝置或第一差動輸入裝置
306‧‧‧差動對、差動輸入裝置或第二差動輸入裝置
308‧‧‧差動對、差動輸入裝置或第三差動輸入裝置
310‧‧‧差動對、差動輸入裝置或第四差動輸入裝置
314、316、318、320‧‧‧尾電流、電流或輸出電流
324‧‧‧DAC(數位類比轉換器)或DAC設備
334‧‧‧相位旋轉器設備輸出或相位內插級之差動輸出
340、358‧‧‧電壓控制設備
342、360‧‧‧共模回授(CMFB)電路
344‧‧‧電流源或電流
350‧‧‧TIA(轉換阻抗放大器)級
352、354‧‧‧差動輸入裝置
356‧‧‧輸入電晶體
362、364‧‧‧電流源、電流或注射器電流
390‧‧‧輸出通道
I1、I2‧‧‧電流源負載
I3‧‧‧電流源、電流或尾電流
I+、I-、Q+、Q-‧‧‧相位或差分相位
M1至M8‧‧‧電晶體差動對
R1、R2‧‧‧負載電阻器
X+、Φ+‧‧‧正部分
X-、Φ-‧‧‧負部分
Zf1‧‧‧阻抗、(第一)回授阻抗或似阻抗負載
Zf2‧‧‧阻抗、(第二)回授阻抗或似阻抗負載
第1圖為習知電流模式邏輯(CML)相位旋轉器的示意方塊圖。
第2圖為示意電路圖，其展示根據本文中揭示之具體實施例所實施之相位旋轉器設備之一實施例。
第3圖為示意電路圖，其展示根據本文中揭示之具體實施例所實施之相位旋轉器設備之另一實施例。
第4圖展示增益與頻率之關係圖，用以說明根據本文中揭示之具體實施例之相位設備之一些效益。
注意到的是，本發明之圖式並未按照比例。該等圖式用意僅在於繪示本發明之典型態樣，因而不應該視為限制本發明之範疇。在圖式中，相似的數符代表該等圖式之間相似的元件。
以下說明中參照形成該說明其中一部分之附圖，並且舉例來說，該等附圖展示的是特定具體實施例，這些特定具體實施例為可採用何種方式實踐本指導之實施例。這些具體實施例經過充分詳述，使所屬技術領域中具 有通常知識者能夠實踐本指導，並且要理解的是，可使用其它具體實施例，並且可施作變更而不脫離本指導之範疇。因此，以下說明僅為說明性。
「差動對」於本文中使用時，亦稱為源極耦合對，意指一對有源極連接至共用加權電流源且有閘極連接至兩個輸入信號之電晶體，這些電晶體還有汲極提供路徑供電流自該差動對電晶體之負載阻抗流出。
一「差動輸入裝置」可指稱為一差動對電晶體，但可指稱為如所屬技術領域已知的其它差動輸入配置，並且於本文中使用時，意指一種裝置，其將兩個輸入信號之間的差值放大某倍，使得一電路與該差值成比例動作，同時忽略與兩信號共通的任何值。
相位旋轉器可使用以下恆等式將信號之相位修改一定量 參數A 1與A 2用的是適當值。然而，相位旋轉器使用正弦波的近似法，所以，方程式(1)將會根據所運用的近似類型來修改。
第1圖展示習知CML相位旋轉器100之一實施例。如圖所示，相位旋轉器100使用I、Q正交時脈集合接收兩個差分相位輸入，該I、Q正交時脈集合包括相位0°(稱為+I、I或I+)、90°(稱為+Q、Q或Q+)、180°(稱為-I、或I-)以及270°(稱為-Q、或Q-)。儘管所 示時脈集合包括四個等距相位，仍應認識的是，在具體實施例的範疇內，其它集合可與其它數目之差分相位輸入、相位、及/或諸相位間的其它距離配合使用。CML相位旋轉器100包括形式為差動電流模式混合器104之第一部分，其接收兩個差分相位I=(I+,I-)與Q=(Q+,Q-)當作輸入，諸如受可變加權電流114、116驅動之兩個差動輸入裝置110、112之兩個差動輸入106、108。加權電流114、116是由第二部分所產生，其具有包括一或多個電流模式DAC之電流模式數位類比轉換器(DAC)設備124。
在理想的情況下，DAC 124會產生加權電流，該等加權電流會是所欲相移的正弦函數，以致會將權重cos 與sin 套用至差分相位I=(I+,I-)與Q=(Q+,Q-)。然而，DAC愈理想，電路系統便愈複雜，從而DAC佔位面積愈大。作為折衷方案，相位旋轉器一般運用正弦函數近似法，使跨該等差分相位以各種方式套用之加權電流離散式遞增。
常用於CML相位旋轉器架構的基本方法有兩種。第一種架構使用一個DAC，其具有兩個輸出與兩個極性開關，可用三角波來近似正弦波。此為第1圖中所示的類型，為了方便起見，省略極性開關的細節，因為所屬技術領域中具有通常知識者相當瞭解此類系統。舉例而言，請參閱Rylov等人的美國專利第7,961,025號，特此合併其揭露之完整內容作為參考。第二類型使用兩個DAC，各具有兩個輸出，而且沒有極性開關，可用梯形波 來近似正弦波，但複雜度為第一種的兩倍。因此，一般以第一類型為較佳，因為其將佔位的電路面積少很多，而第二類型則可用在希望更加近似正弦函數的情況。
對於CML相位旋轉器，在一種用以得到相位內插的常見作法中，舉非限制性實施例為例，來自DAC之各非負尾電流代表要套用至相應時脈相位之權重D n 。根據下式並搭配方程式(1)，可用權重D 1、D 2、D 3與D 4來實施任意之相移。 其中D 1=max(A 1,0)、D 2=max(A 2,0)、D 3=-min(A 1,0)、D 4=-min(A 2,0)、A 1=D 1-D 3及A 2=D 2-D 4。應認識的是，相位內插可採用其它作法來完成，而且這裡所提供的實施例並非CML相位旋轉器/內插器的唯一實施例；此實施例不應該視為限制具體實施例之範疇，而是僅為了說明該等具體實施例而提供。
請回到第1圖中所示的一般CML相位旋轉器100，差動輸入裝置110、112各包括一對電晶體。因此，差動輸入裝置110包括第一與第二電晶體126、128，而差動輸入裝置112則包括第三與第四電晶體130、132。電晶體126至132之閘極各接收內送時脈信號之其中一個相位，而其源極則接收加權電流，並且其汲極係連接至差動電流模式混合器104之差動輸出134。差動輸出134包括正部分Φ+與負部分Φ-。在第1圖所示的實施例中，第一電晶體126接收零相位I+，第二電晶體128接收π相位I-， 第三電晶體130接收相位Q+，並且第四電晶體132接收相位Q-。第一電晶體126與第三電晶體130之汲極係連接至差動輸出134之正部分Φ+，而第二電晶體128與第四電晶體132之汲極係連接至差動輸出134之負部分Φ-。在具體實施例中，差動輸出134為差動電壓輸出；負載電阻器R1、R2可分別連接至差動輸出134之負部分Φ-與正部分Φ+，但可視情況改用阻抗。差動輸出134之正部分Φ+上的電壓從而為代表相移內送時脈信號之電壓時脈信號，而差動輸出134之負部分Φ-上的電壓則代表相反極性。如上述，諸如第1圖所示者之一般現行CML相位旋轉器有更高速度下效率降低且頻寬受限的缺點，那樣會使其輸出信號不能使用。
已發現電流輸出CML相位旋轉器與放大器組合時有非預期綜效，舉例而言，尤其是根據本文中所揭示之具體實施例的轉換阻抗放大器(TIA)。更具體來說，在相位內插級中使用一或多個增益級、以電流源負載取代一般負載電阻器/阻抗、及將相位內插級之輸出饋送至放大級(如TIA級)的相位旋轉器設備，可基於具體實施例之相位旋轉器設備之相對複雜度，在比預期高很多的時脈速度下，以低於預期的功率需求及/或高於預期的功率效率，達到可靠的相位旋轉。另外，按照這種方式使用增益與TIA級使相位旋轉器設備中添增設計自由度，相較於以一般相位旋轉器達成者，容許就給定的功率消耗程度，更精細地控制諸如相位旋轉、增益與頻寬等參數。因此，根據本文 中揭示之具體實施例的相位旋轉器具有特定效用，其可與比現今一般相位旋轉器可處理者更高的時脈速度配合運作，而且尚可具有更高的解析度及低於預期的功率需求。
為了在高時脈速度下提供可靠且更有效率的相位旋轉器設備，本文中所揭示之具體實施例將CML相位旋轉器之變型與諸如轉換阻抗放大器(TIA)之放大器組合。舉例而言，第2圖根據本文中所揭示之具體實施例，示意性繪示相位旋轉器設備200之一非限制性實施例，其可包括相位內插級202與TIA級250。相位內插級202可接收內送時脈信號之由N個相位構成的集合，諸如上述四個等距差分相位I+、Q+、I-、Q-之非限制性實施例，以電流源負載I1、I2取代一般負載電阻器，並且產生輸出電流X+、X-。因此，相位內插級202可具有差動輸出234，該差動輸出具有正部分X+與負部分X-，該正部分為代表相移內送時脈信號之電流，並且該負部分為代表該相移內送時脈信號之反相之電流。換句話說，N個輸出相位上的相位內插(此處為四個相位I+、Q+、I-、Q-)藉由相位內插級202產生輸出電流信號、差動輸出234，其包括正部分X+與負部分X-。在需要或希望另外放大的應用中，可使用多個TIA級，其中可在諸TIA級之間包括用以將一個TIA級之輸出從電壓信號轉換成電流信號的裝置或配置，該電流信號為次一TIA級之輸入。舉例而言，TIA級250可以是至少兩個以串聯方式配置之TIA級中之第一者，係設成用來將TIA級之電壓輸出轉換成電流輸出，例如藉由包括 有居間跨導級(interposed transcounductance stage)、源極耦合差動對級、或其它合適的裝置或配置來轉換，如所屬技術領域中具有通常知識者將明白者。在一些實作態樣中，一或多個電流電壓轉換器可採用具體實施例之範疇內附加相位內插級202之形式。
TIA級250充當電流電壓轉換器，一般係使用電壓增益元件與回授阻抗來構成。TIA之輸入處的電壓可與輸入電流無關。TIA級250可包括放大器252，其接收相位內插級202之差動輸出234當作輸入，並且具有含正部分Φ+與負部分Φ-之差動TIA級輸出254。TIA級252亦可包括至少一個與差動輸出234之負部分X-、及TIA級輸出254之正部分Φ+連接之阻抗Zf1、以及至少一個與差動輸出234之正部分X+、及TIA級輸出254之負部分Φ-連接之阻抗Zf2。因此，放大器252、(多個)阻抗Zf1與(多個)阻抗Zf2在差動回授網路之一般、非限制性實施例中連接。
更具體來說，相位旋轉器設備200之非限制性實施例可包括N個差動電壓輸入或輸入相位集合，各具有正部分與負部分，並且產生包括正與負部分Φ+、Φ-之差動輸出電壓256。在所示實施例中，相位旋轉器設備可具有兩組差動電壓輸入206、208，在這裡代表內送信號之四個相位I+、I-、Q+、Q-，如上述。接續該非限制性實施例，相位內插級202可接收兩組差動電壓輸入，並且可具有包括輸出電流X+、X-之差動輸出234。相位內插級202可視 為包括差動電流模式混合器，其可產生相位內插級202之包括正部分X+與負部分X-之差動輸出234。相位內插級202中可包括至少兩個差動輸入裝置210、212，諸如至少兩對差動輸入電晶體226、228、230、232，各電晶體具有相應源極、閘極與汲極。該至少兩對差動輸入電晶體之各對可具有與該兩組差動電壓輸入其中一組電連通之相應輸入，其中該至少兩對差動輸入電晶體其中一對與該相位旋轉器之最小相位相關聯，並且該至少兩對差動輸入電晶體其中另一對與該相位旋轉器之不同相位相關聯。
如第2圖之非限制性實施例所示，差動輸入電晶體之汲極與各差動電壓輸入之相應正部分相關聯，從而與第一電晶體226及第三電晶體230之汲極相關聯，不僅彼此連接，還連接至相位內插級202之差動輸出234之負部分X-。類似的是，差動輸入電晶體之汲極與各差動電壓輸入之相應負部分相關聯，這裡是指第二電晶體228及第四電晶體232之汲極，不僅彼此連接，還連接至相位內插級202之差動輸出234之正部分X+。第一電流源負載I1可連接至相位內插級202之差動輸出234之負部分X-，並且第二電流源負載I2可連接至相位內插級202之差動輸出234之正部分X+。相位內插級202可包括電壓控制設備240，其包括與電流模式混合器204之差動輸出連接之共模回授(common-mode feedback；CMFB)電路242及注射器電流源負載244，藉此使相位內插級202之差動輸出234之電壓維持處於所欲位準，其在具體實施例中可包括預定義 位準。如所屬技術領域中具有通常知識者應該認知的是，差動輸出234之操作(或共模)電壓可固定，但可主動受驅動至時變區間，舉例而言，例如在數毫秒內或任何其它合適的間隔內變化以符合變化之供應電壓或另一合適的參數，或可固定為電路設計的結果。在包括預定義位準之具體實施例中，共模電壓之特定預定義位準可大幅度變化，並且在選擇上應該使相位內插級202之類比效能最佳化。
如第2圖所示，電流輸出數位類比轉換器(DAC)設備224可將至少一個尾電流供應至相位內插級202，諸如供應至各差動對210、212，各電流充當相應對相位或各差動輸入相位上的權重。因此，電流輸出DAC設備224可與差動輸入電晶體226至232之源極電連通，並且可選擇性產生輸出電流214、216，藉以對至少兩對210、212差動輸入電晶體226至232提供權重信號當作尾電流214、216。DAC設備224可包括視情況及/或視所欲具有各種胞元(cells)數目之一或多個DAC，並且在具體實施例中，可包括具有極性位元(polarity bit)當作電流214、216部分控制之至少一個DAC。舉例而言，請參閱以上Rylov等人的著作，其合併於此作為參考。憑藉合適的控制碼，電流輸出DAC設備224可選擇性產生尾電流214、216，其定位八角包絡(octagonal envelope)上相位旋轉器設備輸出234之相位狀態。
亦如第2圖所示，相位旋轉器設備200之轉換阻抗放大器(TIA)級250可包括與差動電流模式混合器 204之差動輸出234、及相位內插級202電連通之差動TIA級輸入，該差動TIA級輸入級從而具有正部分與負部分，這裡為電流X+、X-。TIA級放大器252可具有與差動TIA級輸入之正部分X+及負部分X-之各者電連通之TIA級放大器，該TIA級放大器亦具有與包括正部分Φ+及負部分Φ-之TIA級輸出256電連通及/或本身即為該TIA級輸出之至少一個TIA級放大器輸出。至少一個似阻抗負載Zf1可與差動TIA級輸入之負部分X-、及TIA級放大器輸出/TIA級輸出256之正部分Φ+電連通。類似的是，至少一個似阻抗負載Zf2可與差動TIA級輸入之正部分X+、及TIA級放大器輸出/TIA級輸出256之負部分Φ-電連通。相位旋轉器設備200可更包括至少一條輸出通道290，其與TIA級輸出256電連通，用於自TIA級250遞送該輸出當作相位旋轉器設備200之輸出。
TIA級250可為完全差動，並且TIA級放大器252可包括至少一對差動輸入電晶體，各電晶體具有相應源極、閘極與汲極，該至少一對差動輸入電晶體之各對具有與一個相應TIA級放大器輸入電連通之相應輸入。TIA級放大器252可更包括共模回授(CMFB)電路，其連接至TIA級放大器252之至少一對差動電晶體之輸出、及連接至該TIA級輸出，藉以使該TIA級輸出維持處於所欲位準，該所欲位準在具體實施例中可包括預定義位準。如所屬技術領域中具有通常知識者應該認知的是，差動輸出234之操作(或共模)電壓可固定，但可主動受驅動至時 變區間，舉例而言，例如在數毫秒內或任何其它合適的間隔內變化以符合變化之供應電壓或另一合適的參數，或可固定為電路設計的結果。在包括預定義位準之具體實施例中，共模電壓之特定預定義位準可大幅度變化，並且在選擇上應該使相位內插級202之類比效能最佳化。在具體實施例中，TIA級250可包括至少一個主動上拉輸入驅動裝置及至少一個主動下拉輸入驅動裝置。下面將會搭配第3圖之實施例說明TIA級250的上述此類配置。在具體實施例中，可將TIA 250共模控制為在給定時脈頻率下使大信號增益升到最大的電壓。若共模施作太高，升緣率隨著諸如PMOS輸入驅動之輸入驅動而降低，趨近次臨限操作。若共模施作太低，會使尾電流源極汲極對源極電壓比降低，並且在某點使尾電流降低。
在具體實施例中，包括至少一個與TIA級放大器252電連通之可編程電流源I3以調整TIA級之頻寬也會有助益，如下文參照第3圖所示，但應注意的是，倘若相位內插級202及TIA級250兩者中都使用CMFB，該等CMFB電路可搭配頻率調整尾電流運作，諸如電流214、216，以致上拉電流源中可以不需要頻率相依可編程能力。類似的是，使單位DAC有電流可編程能力以調整相位內插級202之頻寬會有助益，所認知的是，此一設計應該包括可在DAC電流中容忍頻率調整之CMFB電路。在以上實施例中，所示第一與第二電流源負載I1、I2不具可變性，其依托CMFB控制系統在夠寬範圍內之使用，該等電流源 負載在該範圍內不需要變化。然而，在CMFB控制系統中此一範圍不理想也不實際的實作態樣中，第一與第二電流源負載I1、I2其中一者或兩者可具有可變性。
相位內插級202可視為包括至少兩個與相位內插級202之差動輸出234以並聯方式連接之增益(Gm)級，各增益級Gm接收內送時脈信號之一相應對相位當作輸入。各增益級Gm可視為包括諸如差動輸入裝置210、212之至少一對差動輸入電晶體、以及與該等差動輸入電晶體之輸出連接並與相位內插級202之差動輸出234連接之CMFB電路242。CMFB 242可從而使相位內插級之共模維持處於所欲位準，諸如處於設計位準及/或處於所欲電壓範圍內，其在具體實施例中可包括預定義位準。如所屬技術領域中具有通常知識者應該認知的是，差動輸出234之操作(或共模)電壓可固定，但可主動受驅動至時變區間，舉例而言，例如在數毫秒內或任何其它合適的間隔內變化以符合變化之供應電壓或另一合適的參數，或可固定為電路設計的結果。在具有預定義位準之具體實施例中，共模電壓之特定預定義位準可大幅度變化，並且在選擇上應該使相位內插級202之類比效能最佳化。(多個)DAC 224可視為至少一個可編程電流源，各可編程電流源係分別連接至相位內插級202或TIA級250其中一者，以調整相位內插級202之增益或TIA級250之頻寬其中一相應者。
同樣地，如上述，在需要或希望另外放大的應用中，可使用多個TIA級，其中可在諸TIA級之間包括 用以將一個TIA級之輸出從電壓信號轉換成電流信號的裝置或配置，該電流信號為次一TIA級之輸入。舉例而言，TIA級250可以是至少兩個以串聯方式配置之TIA級中之第一者，係設成用來將TIA級之電壓輸出轉換成電流輸出，例如藉由包括有居間跨導級、源極耦合差動對級、或其它合適的裝置或配置來轉換，如所屬技術領域中具有通常知識者將明白者。在一些實作態樣中，一或多個電流電壓轉換器可採用具體實施例之範疇內附加相位內插級202之形式。
根據具體實施例，相位旋轉器系統或設備300之另一非限制性實施例係示於第3圖中，並且包括具有四個差動輸入裝置304、306、308、310之相位內插級302，這裡係以電晶體差動對M1/M2、M3/M4、M5/M6及M7/M8來展示。這四個差動對304至310可在I+/I-、Q+/Q-、I-/I+與Q-/Q+組合中混合輸入信號之四個相位，其中Q+為I+之90°或π弳(radian)異相。應再次認識的是，第3圖中所示之實施例屬於非限制性，並且可在具體實施例之範疇內，運用具有任何合適間隔之任何合適數目的相位，對所使用的差動對數目及介於之間的連接進行合適的改變。在第3圖之非限制性實施例中，相位內插級302可提供與輸入信號之所欲混合成比例的差動輸出電流X+/X-。電流源負載I1、I2可分別連接至負部分X-及正部分X+。在具體實施例中，該等第一與第二電流源負載可以是可編程電流源，用以調整該相位內插級之共模。
如第3圖所示，電流輸出DAC設備324可用於產生尾電流314、316、318、320供差動對304至310用，連接至電晶體之閘極，用以設定這四個輸入相位之相對權重。如第2圖之非限制性實施例所示，DAC設備324可包括視情況及/或視所欲具有各種胞元數目之一或多個DAC，並且在具體實施例中，可包括具有極性位元當作電流314、316、318、320部分控制之至少一個DAC。舉例而言，請參閱以上Rylov等人的著作，其合併於此作為參考。憑藉合適的控制碼，電流輸出DAC設備324可選擇性產生尾電流314、316、318、320，其定位八角包絡上相位旋轉器設備輸出334之相位狀態。
請繼續參照第3圖所示之非限制性實施例，可藉由轉換阻抗級350接收相位內插級302之差動輸出334當作差動輸入，該轉換阻抗級可將來自相位內插級302之差動輸出電流轉換成差動輸出電壓信號Φ+/Φ-。實質等值之回授阻抗Zf1與Zf2設定TIA級350之增益與頻寬，其在這裡為旋轉器設備300之頻寬。包括共模回授(CMFB)電路342、360與電流源344、362、364之電壓控制設備340、358可分別用來設定相位內插級302與TIA級350之輸出334與356處的共模電壓。
更具體來說，請再參閱第3圖，相位旋轉器設備300可包括具有差動電流模式混合器之四象限相位內插級302，該差動電流模式混合器具有以並聯方式連接、並且經布置用以將內送時脈信號之四個相位I+、I-、Q+、 Q-混合之四個差動輸入裝置304、306、308、310。在具體實施例中，這四個相位可等距，其中I+代表零相位、I-代表180°或π弳相位、Q+代表90°或弳相位、以及Q-代表270°或弳相位。相位內插級302之差動輸出334可包括正輸出部分X+及負輸出部分X-，相位內插級302之差動輸出334代表初始調整時脈信號。如第3圖之實施例，相位內插級302可有助益地以與相位內插級302之輸出334之各相應部分X+、X-連接之相應電流源負載I1、I2來取代一般負載電阻/阻抗。
在第3圖所示之實施例中，至少一個電流輸出DAC設備324可包括複數個電流輸出DAC，諸如連接至第一與第二差動輸入裝置304、306之I-DAC(圖未示)、以及連接至第三與第四差動輸入裝置308、310之Q-DAC(圖未示)。此類DAC配置屬於已知，諸如Rylov等人之著作，其合併於此作為參考。在具體實施例中，無論(多個)DAC 324中DAC之特定配置與數目如何，(多個)DAC 324仍可選擇性產生一對輸出電流314/416與318/420，其提供權重信號予差動輸入裝置304至310當作尾電流，送往差動輸入裝置304至310之電晶體之閘極。因此，在具體實施例中，至少一個電流輸出DAC 324之輸出電流314、316、318、320可選擇性產生混合器尾電流，其可定位八角包絡上相位旋轉器設備輸出信號356之相位狀態。儘管這項實施例定位八角包絡上輸出信號356之相位狀態，其它包絡上之定位仍然在具體實施例之範疇內，並且 用以達到此類定位之DAC配置屬於已知，及/或正好在所屬技術領域中具有通常知識者的知識範圍內。
轉換阻抗放大器(TIA)級350可包括與相位內插級302之差動輸出334連接之差動輸入，並且可具有TIA級輸出356，而至少一條輸出通道390可連接至該TIA級輸出356，用於自TIA級350遞送該輸出當作相位旋轉器設備300之輸出代表內送時脈信號之相位調整版本。
TIA級350可包括連接至TIA級差動輸入/相位內插級輸出334及至TIA級輸出356之放大器，TIA級350更包括與TIA級差動輸入之負部分X-及TIA級輸出356之正部分Φ+連接之第一回授阻抗Zf1、以及與TIA級差動輸入之正部分X+及TIA級輸出356之負部分Φ-連接之第二回授阻抗Zf2。
相位內插級302中可包括電壓控制設備340。電壓控制設備340可包括與相位內插級302之差動輸出334之各相應部分X+、X-連接之共模回授(CMFB)電路342。CMFB電路342結合注入電流344可使相位內插級差動輸出334之電壓維持處於所欲位準，其在具體實施例中可包括預定義位準。如第2圖之實施例，所屬技術領域中具有通常知識者應認識的是，共模電壓之特定預定義位準可大幅度變化，並且在選擇上應該使相位內插級302之類比效能最佳化。另外，儘管所示第一與第二電流源負載I1、I2不具可變性，這有賴於CMFB控制系統在夠寬範圍內之使用，該等電流源負載在該範圍內不需要變化。然而，在 CMFB控制系統中此一範圍不理想也不實際的實作態樣中，第一與第二電流源負載I1、I2其中一者或兩者可具有可變性。
TIA級350中可包括電壓控制設備358，其包括與TIA級350之差動輸入裝置352、354之輸出及TIA級350之輸出356連接之CMFB電路360及注射器電流362、364。在具體實施例中，至少一個可編程電流源可與TIA級350電連通而設，用以調整TIA級350之頻寬，而且CMFB電路360可自動調整電流源362、364，直到輸出共模等於共模參考電壓為止。舉例而言，當尾電流I3增加時，輸入電晶體356之汲極處電壓降低，並且CMFB電路360可增加電流344使電壓(輸出共模)回升。類似的是，若尾電流I3下降某值，可在流經電流源362、364之電流344降低(例如，各尾電流I3降低½)的情況下維持相同的輸出共模。該CMFB無需合併數位頻率調整控制信號/開關也能自動完成此動作。因此，由於有CMFB，頻率調整電路系統之複雜度得以降低。在此具體實施例中，TIA級350可包括主動上拉輸入驅動裝置與主動下拉輸入驅動裝置，諸如差動輸入裝置352、354之電晶體，但倘若相位內插級302與TIA級350兩者中都使用CMFB，CMFB電路可與諸如電流314至320等(多個)頻率調整尾電流搭配運作，以致上拉電流源中可以不需要頻率相依可編程能力。
如第2圖所示之實施例，需要或希望另外放 大之應用中使用之如第3圖所示之相位旋轉器設備300可包括多個TIA級350。在此類實作態樣中，可在諸TIA級之間包括用以將一個TIA級之輸出從電壓信號轉換成電流信號的裝置或配置，該電流信號為次一TIA級之輸入。舉例而言，TIA級350可以是至少兩個以串聯方式配置之TIA級中之第一者，係設成用來將TIA級之電壓輸出轉換成電流輸出，例如藉由包括有居間跨導級、源極耦合差動對級、或任何其它合適的裝置或配置來轉換，如所屬技術領域中具有通常知識者將明白者。在一些實作態樣中，一或多個電流電壓轉換器可採用具體實施例之範疇內附加相位內插級302之形式。
第4圖展示增益與頻率之關係圖，用以說明根據具體實施例使用相位內插級與TIA級之一些效益，特別的是，其中對各級之差動對提供可調整電流，諸如第3圖之電流314至320及I3。更特別的是，可操縱增益與頻寬之乘積以在低功率模式下使頻率響應移位，該低功率模式可降低功率消耗，同時仍使信號強度維持處於足夠位準，諸如上述所述。在圖中，Amin代表系統運作的最小所需增益。降低電流(諸如降低I3)使增益與頻寬降低，反言之，降低具體實施例之所需頻寬導致需要更低的電流，所以，降低所需頻寬使功率消耗降低。
本文所用術語的目的僅在於說明特殊具體實施例並且意圖不在於限制本揭露。如本文中所用，單數形式「一」、「一種」、「一個」、以及「該」的用意在於同時包 括複數形式，上下文另有所指除外。將進一步了解的是，「包含」及/或「包括」等詞於本說明書中使用時，指明所述特徵、整體、步驟、操作、元件及/或組件之存在，但並未排除一或多個其它特徵、整體、步驟、操作、元件、組件及/或其群組之存在或新增。「任選」或「供選擇地」意為後續所述事件或環境可或可不出現，並且該描述包括出現事件的實例及未出現事件的實例。
本說明書及申請專利範圍各處近似文句於本文中使用時，可套用來修飾任何定量表徵，其許可改變此定量表徵，但不會改變與其有關的基本功能。因此，一或多個諸如「約」、「大約」及「實質」的用語所修飾的值並不受限於指定的精確值。在至少一些實例中，該近似語言可對應於儀器測量該值時的精確度。本說明書及申請專利範圍這裡及各處可組合及/或互換範圍限制，此類範圍乃經識別並且包括其中所含有的子範圍，除非內容或文句另有所指。「大約」如應用到範圍之特定值時，適用於兩值，而且除非另外取決於測量該值之儀器的精確度，否則可表示所述值的+/-10%。「實質方形」可指稱為具有四個主邊的形狀，但各邊的形狀或附加副邊的數目可變。
隨附申請專利範圍中所有手段或步驟加上功能元件之對應結構、材料、動作及均等者，若存在，用意在於包括結合如具體主張之其它主張專利權之元件進行任何結構、材料或動作。本揭露之說明已基於說明和描述目的而介紹，但用意不在於以所揭示之形式窮舉或限制本揭 露。許多修改及變化對於所屬技術領域中具有通常知識者將會顯而易知而不脫離本揭露的範疇及精神。選擇並說明具體實施例是為了更佳闡釋本揭露之原理及實際應用，並且如適用於經思考之特定用途，讓所屬技術領域中具有通常知識者能夠理解本揭露經各種修改之各項具體實施例。

Claims (20)

  1. 一種相位旋轉器系統，包含：相位內插級，包括至少兩個與該相位內插級之差動輸出以並聯方式連接之增益(Gm)級，各增益級接收內送時脈信號之一相應對相位當作輸入；第一電流源負載，連接至該相位內插級之該差動輸出之負部分；第二電流源負載，連接至該相位內插級之該差動輸出之正部分；電流輸出數位類比轉換器(DAC)設備，將至少一個尾電流供應至各增益級，各電流充當該相應對相位上之權重；轉換阻抗放大器(TIA)級，具有與該相位內插級之該差動輸出連接之差動TIA級輸入、及TIA級輸出；以及通道，連接至該TIA級輸出，並且選擇性遞送該TIA級輸出當作該相位旋轉器系統之輸出代表該內送時脈信號之相位調整版本。
  2. 如申請專利範圍第1項所述之相位旋轉器系統，其中，各增益級包括至少一對差動輸入電晶體、及與該等差動輸入電晶體之輸出連接並與該相位內插級之該差動輸出連接之共模回授電路，藉以使該相位內插級差動輸出之共模維持處於預定義位準。
  3. 如申請專利範圍第1項所述之相位旋轉器系統，其中， 該TIA級包括至少一對差動輸入電晶體、及與該等差動輸入電晶體之輸出連接並與該TIA級輸出連接之共模回授電路，藉以使該TIA級輸出之共模維持處於所欲位準。
  4. 如申請專利範圍第1項所述之相位旋轉器系統，更包含至少一個可編程電流源，各可編程電流源係分別連接至該相位內插級或該TIA級其中一者，以調整該相位內插級之增益或該TIA級之頻寬其中一相應者。
  5. 如申請專利範圍第1項所述之相位旋轉器系統，其中，該第一電流源負載及該第二電流源負載均為可變。
  6. 一種相位旋轉器設備，包含：四象限相位內插級，包括差動電流模式混合器，該差動電流模式混合器具有至少四個以並聯方式連接並且經布置用以將內送時脈信號之相應等距相位、與該相位內插級之包括正輸出部分及負輸出部分之差動輸出混合之差動輸入裝置，該相位內插級之該差動輸出代表初始調整時脈信號；相應電流源負載，連接至該相位內插級之該輸出之各相應部分；複數個電流輸出數位類比轉換器，選擇性產生至少兩對輸出電流，將權重信號提供至該等差動輸入裝置當作該等差動輸入裝置之尾電流；至少兩個轉換阻抗放大器(TIA)級，其與插置於該至少兩個TIA級之間的相應電壓電流轉換器以串聯方 式配置，用以將前一TIA級輸出從電壓信號轉換成電流信號，該電流信號為次一TIA級之輸入，該至少兩個TIA級之第一TIA級包括與該相位內插級之該差動輸出連接之差動輸入，並且該至少兩個TIA級之最後TIA級具有TIA串聯輸出；以及至少一條輸出通道，連接至該TIA串聯輸出，用於自該TIA級遞送該輸出當作該相位旋轉器設備之輸出代表該內送時脈信號之相位調整版本。
  7. 如申請專利範圍第6項所述之設備，其中，該TIA級包括連接至TIA級差動輸入且連接至該TIA級輸出之放大器，該TIA級更包括與該TIA級差動輸入之正部分連接且與該TIA級輸出之負部分連接之第一似阻抗負載、及與該TIA級差動輸入之負部分連接且與該TIA級輸出之正部分連接之第二似阻抗負載。
  8. 如申請專利範圍第6項所述之設備，更包含與該相位內插級之該差動輸出之各相應部分連接之共模回授電路，藉以使該相位內插級差動輸出之共模電壓維持處於所欲位準。
  9. 如申請專利範圍第6項所述之設備，更包含與該TIA級之該輸出連接之共模回授電路。
  10. 如申請專利範圍第6項所述之設備，更包含至少一個與該TIA級電連通之可編程電流源，用以調整該TIA級之頻寬。
  11. 如申請專利範圍第6項所述之設備，其中，該第一電流 源負載與第二電流源負載其中至少一者為可編程電流源，用以調整該相位內插級之共模。
  12. 如申請專利範圍第6項所述之設備，其中，該TIA級包括主動上拉輸入驅動裝置及主動下拉輸入驅動裝置。
  13. 一種相位旋轉器設備，包含：至少兩組差動電壓輸入，各具有正部分與負部分；相位內插級，接收該兩組差動電壓輸入並具有附正部分與負部分之差動輸出，而且該相位內插級更具有差動電流模式混合器，該差動電流模式混合器包括：至少兩對差動輸入電晶體，各電晶體具有相應源極、閘極與汲極，該至少兩對差動輸入電晶體之各對具有與該兩組差動電壓輸入其中一組電連通之相應輸入，其中，該至少兩對差動輸入電晶體其中一對與該相位旋轉器之最小相位相關聯，並且該至少兩對差動輸入電晶體其中另一對與該相位旋轉器之不同相位相關聯，而且其中，與各差動電壓輸入之該相應正部分相關聯之該等差動輸入電晶體之該等汲極係彼此連接、並且連接至該相位內插級之該差動輸出之該正部分，而且其中，與各差動電壓輸入之該相應負部分相關聯之該等差動輸入電晶體之該等汲極係彼此連接、並且連接至該相位內插級之該差動輸出之該負部分；第一電流源負載，連接至該電流模式混合器之該 差動輸出之該負部分；第二電流源負載，連接至該電流模式混合器之該差動輸出之該正部分；電流輸出數位類比轉換器設備，與該等差動輸入電晶體之該等源極電連通，選擇性產生輸出電流，藉以對該至少兩對差動輸入電晶體提供權重信號當作尾電流；轉換阻抗放大器(TIA)級，連接至且接收該相位內插級之該差動輸出當作輸入，並且具有TIA級輸出；以及至少一條輸出通道，與該TIA級輸出電連通，用於自該TIA級遞送該輸出當作該相位旋轉器設備之輸出。
  14. 如申請專利範圍第13項所述之設備，其中，該TIA級為完全差動，並且包括具有至少一對差動輸入電晶體之TIA級放大器，各電晶體具有相應源極、閘極與汲極，該至少一對差動輸入電晶體之各對具有與相應TIA級輸入電連通之相應輸入。
  15. 如申請專利範圍第14項所述之設備，更包含連接至該TIA級輸出之共模回授電路，藉以使該TIA級之共模電壓維持處於所欲位準。
  16. 如申請專利範圍第13項所述之設備，更包含與該電流模式混合器之該差動輸出連接之共模回授電路，藉以使該相位內插級之該差動輸出之共模電壓維持處於所欲 位準。
  17. 如申請專利範圍第13項所述之設備，其中，該TIA級為至少兩個TIA級中之第一個TIA級，該第一個TIA級與插置於該兩個TIA級之間的相應電壓電流轉換器以串聯方式配置，用以將前一TIA級輸出從電壓信號轉換成電流信號，該電流信號為次一TIA級之輸入。
  18. 如申請專利範圍第13項所述之設備，更包含位在該TIA級中之TIA級放大器、及至少一個與該TIA級放大器電連通之可編程電流源，用以調整該TIA級之頻寬。
  19. 如申請專利範圍第13項所述之設備，其中，該第一電流源負載與第二電流源負載其中至少一者為可編程電流源，用以調整該相位內插級之共模。
  20. 如申請專利範圍第13項所述之設備，其中，該TIA級包括至少一個主動上拉輸入驅動裝置及至少一個主動下拉輸入驅動裝置。
TW107100641A 2017-06-22 2018-01-08 相位旋轉器設備 TWI647916B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/629,900 2017-06-22
US15/629,900 US10075174B1 (en) 2017-06-22 2017-06-22 Phase rotator apparatus

Publications (2)

Publication Number Publication Date
TWI647916B true TWI647916B (zh) 2019-01-11
TW201906322A TW201906322A (zh) 2019-02-01

Family

ID=63406568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100641A TWI647916B (zh) 2017-06-22 2018-01-08 相位旋轉器設備

Country Status (3)

Country Link
US (1) US10075174B1 (zh)
CN (1) CN109120244B (zh)
TW (1) TWI647916B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756531B (zh) 2019-04-09 2022-03-01 瑞昱半導體股份有限公司 傳送器、接收器及混合式傳送接收器
CN111293983B (zh) * 2020-01-15 2023-09-12 南京沁恒微电子股份有限公司 一种带共模反馈的高线性度有源混频器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164917A1 (en) * 2007-01-10 2008-07-10 Floyd Brian A Circuits and methods for implementing sub-integer-n frequency dividers using phase rotators
US20100329403A1 (en) * 2009-06-26 2010-12-30 International Business Machines Corporation Dynamic quadrature clock correction for a phase rotator system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249187B1 (en) * 1997-12-23 2001-06-19 Texas Instruments Incorporated Monolithic CRT video power amplifier system
TW453042B (en) * 2000-09-26 2001-09-01 Silicon Integrated Sys Corp Low voltage fully differential analog-to-digital converter
US7197101B2 (en) * 2002-01-02 2007-03-27 Intel Corporation Phase interpolator based clock recovering
US7203259B2 (en) * 2002-01-02 2007-04-10 Intel Corporation Phase interpolator
GB0413071D0 (en) * 2004-06-12 2004-07-14 Texas Instruments Ltd Triangulating phase interpolator
US7053712B2 (en) 2004-07-30 2006-05-30 International Business Machines Corporation Method and apparatus for controlling common-mode output voltage in fully differential amplifiers
US7298195B2 (en) 2005-03-31 2007-11-20 Agere Systems Inc. Methods and apparatus for improved phase switching and linearity in an analog phase interpolator
US7271969B2 (en) * 2005-05-05 2007-09-18 Hitachi Global Storage Technologies Netherlands B.V. Apparatus for providing high speed, linear-phase interpolation
US7865164B2 (en) * 2007-09-27 2011-01-04 Qualcomm Incorporated Apparatus and methods for downconverting radio frequency signals
US8615205B2 (en) * 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US7961025B2 (en) * 2008-01-31 2011-06-14 International Business Machines Corporation Current-mode phase rotator with partial phase switching
US9559706B1 (en) * 2010-07-06 2017-01-31 Altera Corporation Techniques for phase shifting periodic signals
US9407206B2 (en) 2012-04-24 2016-08-02 Qualcomm Incorporated Phased array architecture configured for current reuse
US9654061B2 (en) * 2014-10-20 2017-05-16 Cisco Technology, Inc. Silicon photonics modulator driver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164917A1 (en) * 2007-01-10 2008-07-10 Floyd Brian A Circuits and methods for implementing sub-integer-n frequency dividers using phase rotators
US20100329403A1 (en) * 2009-06-26 2010-12-30 International Business Machines Corporation Dynamic quadrature clock correction for a phase rotator system

Also Published As

Publication number Publication date
CN109120244A (zh) 2019-01-01
TW201906322A (zh) 2019-02-01
CN109120244B (zh) 2022-11-18
US10075174B1 (en) 2018-09-11

Similar Documents

Publication Publication Date Title
CN108604895B (zh) 相位内插器和实施相位内插器的方法
US8493251B2 (en) Self-calibrated DAC with reduced glitch mapping
US8896358B2 (en) Phase interpolator having adaptively biased phase mixer
US9590576B2 (en) Differential amplifier
EP3216128B1 (en) Digital-to-phase converter
CN106209098B (zh) 一种数模转换器
TWI647916B (zh) 相位旋轉器設備
US10103717B2 (en) Low power buffer with dynamic gain control
WO2016035192A1 (ja) 送信回路及び半導体集積回路
US8536917B2 (en) Duty cycle adjustment circuit
US20150015338A1 (en) Power amplifier
US9385742B1 (en) Wideband multi-mode current switch for digital to analog converter
EP3152858B1 (en) Improving linearity of phase interpolators using capacitive elements
WO2023116008A1 (zh) 占空比调节电路及输出电路
TWI430563B (zh) 信號產生裝置及方法
EP3419164B1 (en) Variable gain amplifier
US20150137855A1 (en) Current To Voltage Converter
JP6372166B2 (ja) 位相補間器
JP2009071778A (ja) Ｌｖｄｓドライバ回路
US8742807B1 (en) Low supply voltage analog phase interpolator
CN115173838A (zh) 以互斥或门为基础的非重叠时钟产生器
WO2021124450A1 (ja) 差動増幅回路、受信回路及び半導体集積回路
CN107395126B (zh) 弦波信号产生电路和方法
US9847756B1 (en) Wireless communication device and wireless communication method
US20230208411A1 (en) Hybrid phase-interpolator

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees