TWI647850B - 高壓元件及其製造方法 - Google Patents

高壓元件及其製造方法 Download PDF

Info

Publication number
TWI647850B
TWI647850B TW106128637A TW106128637A TWI647850B TW I647850 B TWI647850 B TW I647850B TW 106128637 A TW106128637 A TW 106128637A TW 106128637 A TW106128637 A TW 106128637A TW I647850 B TWI647850 B TW I647850B
Authority
TW
Taiwan
Prior art keywords
electrode
gate
region
voltage
semiconductor substrate
Prior art date
Application number
TW106128637A
Other languages
English (en)
Other versions
TW201901970A (zh
Inventor
黃宗義
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to US15/937,741 priority Critical patent/US10600908B2/en
Publication of TW201901970A publication Critical patent/TW201901970A/zh
Application granted granted Critical
Publication of TWI647850B publication Critical patent/TWI647850B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提出一種高壓元件及其製造方法。高壓元件形成於一半導體基板，包含：閘極、源極、汲極與至少一極板栓。極板栓與閘極鄰接且電連接，且極板栓自閘極下向半導體基板自上而下延伸，穿過高壓元件導通時之導通電流的電流垂直高度。極板栓於橫向上，介於源極與該汲極之間。其中，極板栓包括介電層與導體層。

Description

高壓元件及其製造方法
本發明係有關一種高壓元件及其製造方法，特別是指一種降低導通電阻之高壓元件及其製造方法。
第1A與第1B圖分別顯示先前技術之雙擴散汲極金屬氧化物半導體(double diffused drain metal oxide semiconductor,DDDMOS)元件1之剖視圖與立體圖；其中，DDDMOS元件1係為一種高壓元件，如第1A與第1B圖所示，於半導體基板11中形成P型井區11a及絕緣結構12，以定義操作區100，絕緣結構12例如為淺溝槽絕緣(shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOCOS)結構。於操作區100中，形成閘極13、漂移井區14、汲極15、與源極16。其中，P型井區11a可為半導體基板11本身，或以離子植入製程步驟，將P型雜質，以加速離子的形式，植入定義的區域內而形成。而漂移井區14、汲極15、源極16係由微影製程步驟(包含自我對準製程步驟)定義各區域，並分別以離子植入製程步驟，將N型雜質，以加速離子的形式，植入定義的區域內而形成。其中，汲極15與源極16分別位於閘極13外部兩側下方。相對於閘極13，漂移井區14位於與汲極15同側且部分位於閘極13下方。DDDMOS元件為高壓元件，其中，所謂的高壓元件，係指於正常操作時，施加於汲極15的電壓高於5V；一般而言， 高壓元件的汲極15與閘極13間，具有漂移區14a(如第1A圖中虛線方框所示意)，而將汲極15與閘極13分隔，且漂移區14a在橫向(如虛線箭號所示意之方向)上之長度根據正常操作時所承受的操作電壓而調整。但當DDDMOS元件1需要承受較高的操作電壓時，漂移區14a在橫向上之長度較長，因而提高了DDDMOS元件1的導通電阻，限制了高壓元件的應用範圍。
第2A與第2B圖顯示先前技術之橫向擴散(lateral diffused metal oxide semiconductor,LDMOS)元件2之剖視圖與立體圖；其中，LDMOS元件2係為一種高壓元件，如第2A與第2B圖所示，於半導體基板21中形成N型井區21a及絕緣結構22，以定義操作區200，絕緣結構22例如為淺溝槽絕緣(shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOCOS)結構。於操作區200中，形成閘極23、場氧化區24、汲極25、源極26、本體區27、本體極28，且閘極23有一部分位於場氧化區24上。其中，N型井區21a可為半導體基板21本身，或以離子植入製程步驟，將N型雜質，以加速離子的形式，植入定義的區域內而形成。而汲極25、源極26係由微影製程步驟(包含自我對準製程步驟)定義各區域，並分別以離子植入製程步驟，將N型雜質，以加速離子的形式，植入定義的區域內而形成。本體區27與本體極28係由微影製程步驟(包含自我對準製程步驟)定義各區域，並分別以離子植入製程步驟，將P型雜質，以加速離子的形式，植入定義的區域內而形成。其中，汲極25與源極26分別位於閘極23外部兩側下方，部分N型井區21a隔開汲極15與閘極13，用以作為漂移區。同樣地，LDMOS元件需要承受較高的操作電壓時，漂移區在橫向上之長度較長，因而提高了LDMOS元件2的導通電阻，限制了高壓元件的應用範圍。
有鑑於此，本發明即針對上述先前技術之不足，提出一種高壓元件及其製造方法，可降低元件操作之導通電阻，增加元件的應用範圍。
就其中一個觀點言，本發明提供了一種高壓元件，形成於一半導體基板，其中該半導體基板，於一縱向上，具有相對之一上表面與一下表面，該高壓元件包含：一閘極，形成於該上表面上，於該縱向上，該閘極堆疊並接觸於該上表面上，用以根據一閘極電壓，決定該高壓元件導通或不導通；一源極，具有一第一導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，於一橫向上，該源極位於該閘極外之一第一側的下方，且在該橫向上，該源極與該閘極鄰接；一汲極，具有該第一導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，於該橫向上，該汲極位於該閘極外相對於該第一側之一第二側的下方，且在該橫向上，該汲極與該閘極由一漂移區隔開；以及至少一極板栓，與該閘極連接且電連接，其中，該極板栓自該閘極下向該半導體基板自上而下延伸，穿過該高壓元件導通時之一導通電流的一電流垂直高度，該極板栓於該橫向上，介於該源極與該汲極之間；其中該極板栓包括一介電層與一導體層，該介電層與該上表面鄰接，且該導體層與該閘極電連接。
就另一個觀點言，本發明也提供了一種高壓元件製造方法，包含以下步驟：提供一半導體基板，且於一縱向上，具有相對之一上表面與一下表面；形成一閘極於該上表面上，且於該縱向上，該閘極堆疊並接觸於該上表面上，用以根據一閘極電壓，決定該高壓元件導通或不導通； 形成至少一極板栓，與該閘極連接且電連接；形成一源極，其具有一第一導電型，該源極形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，於一橫向上，該源極位於該閘極外之一第一側的下方，且在該橫向上，該源極與該閘極鄰接；以及形成一汲極，其具有該第一導電型，該汲極形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，於該橫向上，該汲極位於該閘極外相對於該第一側之一第二側的下方，且在該橫向上，該汲極與該閘極由一漂移區隔開；其中，該極板栓自該閘極下向該半導體基板自上而下延伸，穿過該高壓元件導通時之一導通電流的一電流垂直高度，該極板栓於該橫向上，介於該源極與該汲極之間；其中該極板栓包括一介電層與一導體層，該介電層與該上表面鄰接，且該導體層與該閘極電連接。
在一較佳實施例中，該極板栓之數量為複數，該複數極板栓沿著一寬度方向，平行排列。
在一較佳實施例中，該高壓元件更包含一場氧化區，於該縱向上，堆疊並接觸於該上表面上，且靠近該汲極側之至少一部分該閘極堆疊且接觸於至少部分該場氧化區之正上方。
在一較佳實施例中，該高壓元件更包含一高壓井區，具有該第一導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，且該源極、該汲極、該漂移區、與至少部分該極板栓位於該高壓井區中，其中部分該高壓井區用以作為該漂移區；以及一本體區，具有一第二導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，且該源極位於該本體區中，其中部分該本體區用以作為一開關通道區。
在一較佳實施例中，該極板栓完全位於該高壓井區中。
在一較佳實施例中，該高壓元件更包含一高壓井區，具有一第二導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，其中部分該高壓井區用以作為一開關通道區；以及一漂移井區，具有該第一導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，且該汲極位於該漂移井區中，其中部分該漂移井區用以作為該漂移區。
在一較佳實施例中，該極板栓完全位於該漂移井區中。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
1‧‧‧DDDMOS元件
2‧‧‧LDMOS元件
3,4,5,6,7,8,9,10‧‧‧高壓元件
11,21,31,41,51,61,71,81,91,101‧‧‧半導體基板
11a‧‧‧P型井區
11’,21’,31’,41’,51’,61’,71’,81’,91’,101’‧‧‧上表面
11”,21”,31”,41”,51”,61”,71”,81”,91”,101”‧‧‧下表面
12,22,32,42,52,62,72,82,92,102‧‧‧絕緣結構
13,23,33,43,53,63,73,83,93,103‧‧‧閘極
14‧‧‧漂移井區
14a,24a,34a,44a,54a,64a,74a,84a,94a,104a‧‧‧漂移區
15,25,35,45,55,65,75,85,95,105‧‧‧汲極
16,26,36,46,56,66,76,86,96,106‧‧‧源極
21a‧‧‧N型井區
24‧‧‧場氧化區
27,37,57‧‧‧本體區
28,38,58,77,78‧‧‧本體極
31a,41a,51a,61a,71a,81a,91a,101a‧‧‧高壓井區
33a‧‧‧間隔層
39,49,59,69,79,89,99,109‧‧‧極板栓
33b,39a,49a,59a,69a,73a,79a,89a,99a,109a‧‧‧介電層
33c,39b,49b,59b,69b,73b,79b,89b,99b,109b‧‧‧導體層
100,200,300,400,500,600,700,800,900,1000‧‧‧操作區
AA’,BB’‧‧‧剖線
Id‧‧‧導通電流
L‧‧‧長度
Ron‧‧‧導通電阻
W‧‧‧寬度
第1A與第1B圖分別顯示先前技術之雙擴散汲極金屬氧化物半導體(double diffused drain metal oxide semiconductor,DDDMOS)元件1之剖視圖與立體圖
第2A與第2B圖顯示先前技術之橫向擴散(lateral diffused metal oxide semiconductor,LDMOS)元件2之剖視圖與立體圖。
第3A-3H圖顯示本發明之第一個實施例。
第4A-4B圖顯示本發明之第二個實施例。
第5圖顯示本發明之第三個實施例。
第6圖顯示本發明之第四個實施例。
第7A-7C圖顯示本發明之第五個實施例。
第8圖顯示本發明之第六個實施例。
第9圖顯示本發明之第七個實施例。
第10圖顯示本發明之第八個實施例。
第11圖顯示根據本發明與先前技術之導通電流與導通電阻之比較(相對於極板栓間之寬度)。
第12圖顯示根據本發明與先前技術之導通電流與導通電阻之比較(相對於漂移區之摻雜濃度)。
第13圖顯示根據本發明與先前技術之導通電流與導通電阻之比較(相對於極板栓之長度)。
第14A-14E圖顯示本發明之第九個實施例。
第15A-15E圖顯示本發明之第九個實施例。
本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參閱第3A-3H圖，顯示本發明之第一個實施例。第3A圖顯示高壓元件3之上視示意圖。在第3A圖中，AA’剖線之剖面示意圖如第3B圖所示，而BB’剖線之剖面示意圖如第3G圖所示。參照第3A圖與第3B圖，於半導體基板31中形成絕緣結構32，以定義操作區300。其中，絕緣結構32例如為如圖所示之淺溝槽絕緣(shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOCOS)結構。接著於半導體基板31中，形成高壓井區31a、閘極33、汲極35、源極36、本體區37、本體極38、與極板栓39。其中，高壓井區31a、汲極35、與源極36具有第一導電型，而本體區37與本 體極38具有第二導電型。第一導電型例如但不限於為N型，或是與N型相反的P型。第二導電型與第一導電型具有相反的導電型，當第一導電型N型時，第二導電型為P型；當第一導電型P型時，第二導電型為N型。
其中，高壓井區31a可為半導體基板31本身，或以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體基板31中，定義的區域內而形成。而汲極35與源極36係由微影製程步驟(包含自我對準製程步驟)定義各區域，並分別以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入定義的區域內而形成。其中，汲極35與源極36分別位於閘極33外部兩側下方。本體區37與本體極38係由微影製程步驟(包含自我對準製程步驟)定義各區域，並分別以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入定義的區域內而形成。高壓元件3的汲極35與閘極33間，具有漂移區34b(如第3B圖中細虛線方框所示意)，而將汲極35與閘極33分隔，且漂移區34b在橫向(如虛線箭號所示意之方向)上之長度根據正常操作時所承受的操作電壓而調整。
高壓元件3於縱向(如第3B圖中之粗虛線箭號方向，下同)上，具有相對之上表面31’與下表面31”。高壓元件3包含：高壓井區31a、閘極33、源極36、汲極35、本體區37、本體極38、以及至少一極板栓39。閘極33形成於上表面31’上，於縱向上，閘極33堆疊並接觸於上表面31’上，用以根據閘極電壓，決定高壓元件3導通或不導通。源極36具有第一導電型，形成於半導體基板31中，且於縱向上，位於上表面31’下方並接觸於上表面31’，於橫向上，源極36位於閘極33外之第一側(如第3A與3B圖中，閘極33外部的左側)的下方，且在橫向上，源極36與閘極33鄰接。
汲極35具有第一導電型，形成於半導體基板31中，且於縱向上，位於上表面31’下方並接觸於上表面31’，於橫向上，汲極35位於閘極33外部相對於第一側之第二側(如第3A與3B圖中，閘極33外部的右側)的下方，且在橫向上，汲極35與閘極33由漂移區34b隔開而不接觸。至少一極板栓39，與閘極33連接且電連接，且極板栓39不與汲極35鄰接。其中，極板栓39自閘極33下向半導體基板31自上而下延伸，穿過高壓元件3導通時之導通電流的電流垂直高度；極板栓39於橫向上，介於源極36與汲極35之間，具有長度L；其中極板栓39包括介電層39a與導體層39b，介電層39a與上表面31’鄰接，且導體層39b與閘極33電連接。
高壓井區31a具有第一導電型，形成於半導體基板31中，且於縱向上，位於上表面31’下方並接觸於上表面31’，且源極36、汲極35、漂移區34b、與至少部分極板栓39位於高壓井區31a中(在本實施例中，所有極板栓39皆位於高壓井區31a中)，其中部分高壓井區31a用以作為漂移區34b。本體區37具有第二導電型，形成於半導體基板31中，且於縱向上，位於上表面31’下方並接觸於上表面31’，且源極36位於本體區37中，其中部分本體區37用以作為開關通道區34a(如第3B圖中，粗虛框線所示意)。
須說明的是，開關通道區34a係於閘極電壓施加適當電壓於閘極33而使高壓元件3導通時所形成的反轉區；而漂移區34b則指開關通道區34a與汲極35間導通電流所流經的區域，此為本領域中具有通常知識者所熟知，在此不予贅述。導通電流係指當高壓元件3導通時，流經汲極35與源極36的主要的電流，其電流垂直高度的範圍，大部分都在靠近上表面31’之處，而極板栓39自閘極33下向半導體基板31自上而下延伸，可於高壓元件3導通時，因為與閘極33電連接的因素，而具有與閘極33相同的電位，進而 在漂移區34b中，引發相較於先前技術更多的載子，用以提高導通電流，進而降低導通電阻。也就是說，根據本發明，在高壓元件3導通操作時，由於極板栓39的電位，引發較多的載子，可視為漂移區34b在高壓井區31a與極板栓39的界面向下延伸(如圖所示)，因此導通電流較先前技術為高。
須說明的是，極板栓39例如可以由與形成閘極33之相同的製程步驟所形成，因此在形成極板栓39的導體層39b，與閘極33的導體層之沉積製程步驟時，會在閘極33上，形成如圖所示的凹陷。
第3C-3F圖顯示不同視角之極板栓39及其介電層39a與導體層39b的立體示意圖。如圖所示，導體層39b暴露於極板栓39的上緣，用以與閘極33接觸並電連接。而介電層39a則於半導體基板31所事先於汲極35與源極36間所形成的凹槽上，形成無頂面的空心長方體薄膜，如第3D圖所示意；其中，介電層39a的底面與半導體基板31間有一個實面的接觸，如第3E圖所示；而導體層39b填充於前述由介電層39a所形成的空心長方體薄膜所形成的凹槽中，導體層39b的立體示意圖如第3F圖所示。第3G圖顯示第3A圖中BB’剖線之剖面示意圖。如圖所示，閘極33下方連接複數極板栓39，極板栓39包含介電層39a與導體層39b，且在寬度方向(如第3H圖中，虛線箭號所示意的方向)上，兩相鄰的極板栓39之間具有寬度W。第3H圖顯示高壓元件3的立體示意圖，為顯示發明重點，將閘極33連同複數極板栓39，與半導體基板31分開顯示，以方便了解。第3H圖顯示極板栓39在橫向上介於汲極35與源極36之間，且複數極板栓39沿著寬度方向，平行排列。其中，複數極板栓39完全位於高壓井區31a中，且插入半導體基板31之複數的凹槽39h中。此外，高壓元件3更包含輕摻雜區36a，位於上表面31’下方並接觸於上表面31’，具有第一導電型，分別與源極36及高壓井區31a鄰接。
第4A-4B圖顯示本發明之第二個實施例。於半導體基板41中形成絕緣結構42，以定義操作區400。其中，絕緣結構42例如為淺溝槽絕緣(shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOCOS)結構。高壓元件4於縱向(如第4A圖中之粗虛線箭號方向，下同)上，具有相對之上表面41’與下表面41”。高壓元件4包含：高壓井區41a、閘極43、汲極45、源極46、漂移井區47、以及至少一極板栓49。閘極43形成於上表面41’上，於縱向上，閘極43堆疊並接觸於上表面41’上，用以根據閘極電壓，決定高壓元件4導通或不導通。源極46具有第一導電型，形成於半導體基板41中，且於縱向上，位於上表面41’下方並接觸於上表面41，，於橫向上，源極46位於閘極43外之第一側(如第4A與4B圖中，閘極43外部的左側)的下方，且在橫向上，源極46與閘極43鄰接。
汲極45具有第一導電型，形成於半導體基板41中，且於縱向上，位於上表面41’下方並接觸於上表面41’，於橫向上，汲極45位於閘極43外相對於第一側之第二側(如第4A與4B圖中，閘極43外部的右側)的下方，且在橫向上，汲極45與閘極43由漂移區44b(如第4A圖中虛線方框所示意)隔開。至少一極板栓49，與閘極43連接且電連接，其中，極板栓49自閘極43下向半導體基板41自上而下延伸(如立體圖第4B圖所示意)，穿過高壓元件4導通時之導通電流的電流垂直高度；極板栓49於橫向上，介於源極46與汲極45之間；其中極板栓49包括介電層49a與導體層49b，介電層49a與上表面41’鄰接，且導體層49b與閘極43電連接。
高壓井區41a具有第二導電型，形成於半導體基板41中，且於縱向上，位於上表面41’下方並接觸於上表面41’，其中部分高壓井區41a用以作為開關通道區44a(如第4A圖中，粗虛框線所示意)。漂移井區47具有 第一導電型，形成於半導體基板41中，且於縱向上，位於上表面41’下方並接觸於上表面41’，且汲極45位於漂移井區47中，其中部分漂移井區47用以作為漂移區44b(如第4A圖中細虛線方框所示意)。在本實施例中，極板栓49完全位於漂移井區47中。
閘極43下方連接複數極板栓49，極板栓49包含介電層49a與導體層49b，且在寬度方向(如第4B圖中，虛線箭號所示意的方向)上，兩相鄰的極板栓49之間具有寬度W。第4B圖顯示高壓元件3的立體示意圖，為顯示發明重點，將閘極43連同複數極板栓49，與半導體基板41分開顯示，以方便了解。第4B圖顯示極板栓49在橫向上介於汲極45與源極46之間，且複數極板栓49沿著寬度方向，平行排列。其中，複數極板栓49完全位於漂移井區47中，且插入半導體基板41之複數的凹槽49h中。
第5圖顯示本發明之第三個實施例。於半導體基板51中形成絕緣結構52，以定義操作區500。其中，絕緣結構52例如為如圖所示之淺溝槽絕緣(shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOCOS)結構。高壓元件5於縱向(如第5A圖中之粗虛線箭號方向，下同)上，具有相對之上表面51’與下表面51”。高壓元件5包含：高壓井區51a、閘極53、源極56、汲極55、本體區57、本體極58、以及至少一極板栓59。閘極53形成於上表面51’上，於縱向上，閘極53堆疊並接觸於上表面51’上，用以根據閘極電壓，決定高壓元件5導通或不導通。源極56具有第一導電型，形成於半導體基板51中，且於縱向上，位於上表面51’下方並接觸於上表面51’，於橫向(如第5圖中之細虛線箭號方向，下同)上，源極56位於閘極53外之第一側(如第5圖中，閘極53外部的左側)的下方，且在橫向上，源極56與閘極53鄰接。
汲極55具有第一導電型，形成於半導體基板51中，且於縱向上，位於上表面51’下方並接觸於上表面51’，於橫向上，汲極55位於閘極53外相對於第一側之第二側(如第5圖中，閘極53外部的右側)的下方，且在橫向上，汲極55與閘極53由漂移區54b(如第5圖中細虛線方框所示意)隔開。至少一極板栓59，與閘極53連接且電連接，其中，極板栓59自閘極53下向半導體基板51自上而下延伸，穿過高壓元件5導通時之導通電流的電流垂直高度；極板栓59於橫向上，介於源極56與汲極55之間；其中極板栓59包括介電層59a與導體層59b，介電層59a與上表面51’鄰接，且導體層59b與閘極53電連接。
高壓井區51a具有第一導電型，形成於半導體基板51中，且於縱向上，位於上表面51’下方並接觸於上表面51’，且源極56、汲極55、漂移區54b、與極板栓59位於高壓井區51a中，其中部分高壓井區51a用以作為漂移區54b。本體區57具有第二導電型，形成於半導體基板51中，且於縱向上，位於上表面51’下方並接觸於上表面51’，且源極56位於本體區57中，其中部分本體區57用以作為開關通道區54a(如第5圖中，粗虛框線所示意)。
閘極53下方連接複數極板栓59，極板栓59包含介電層59a與導體層59b，且在寬度方向上，兩相鄰的極板栓59之間具有寬度W。本實施例與第一個實施例不同之處，在於：在第一個實施例中，所有的極板栓39完全位於高壓井區31a中；而在本實施例中，一部分極板栓59位於高壓井區51a中，另一部分極板栓59位於本體區57中。也就是說，極板栓59穿越開關通道區54a與漂移區54b。
第6圖顯示本發明之第四個實施例。於半導體基板61中形成絕緣結構62，以定義操作區600。其中，絕緣結構62例如為淺溝槽絕緣 (shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOCOS)結構。高壓元件6於縱向(如第6圖中之粗虛線箭號方向，下同)上，具有相對之上表面61’與下表面61”。高壓元件6包含：高壓井區61a、閘極63、汲極65、源極66、漂移井區67、以及至少一極板栓69。閘極63形成於上表面61’上，於縱向上，閘極63堆疊並接觸於上表面61’上，用以根據閘極電壓，決定高壓元件6導通或不導通。源極66具有第一導電型，形成於半導體基板61中，且於縱向上，位於上表面61’下方並接觸於上表面61’，於橫向上(如第6圖中之細虛線箭號方向，下同)，源極66位於閘極63外之第一側(如第6圖中，閘極63外部的左側)的下方，且在橫向上，源極66與閘極63鄰接。
汲極65具有第一導電型，形成於半導體基板61中，且於縱向上，位於上表面61’下方並接觸於上表面61’，於橫向上，汲極65位於閘極63外相對於第一側之第二側(如第6圖中，閘極63外部的右側)的下方，且在橫向上，汲極65與閘極63由漂移區64b(如第6圖中虛線方框所示意)隔開。至少一極板栓69，與閘極63連接且電連接，其中，極板栓69自閘極63下向半導體基板61自上而下延伸，穿過高壓元件6導通時之導通電流的電流垂直高度；極板栓69於橫向上，介於源極66與汲極65之間；其中極板栓69包括介電層69a與導體層69b，介電層69a與上表面61’鄰接，且導體層69b與閘極63電連接。
高壓井區61a具有第二導電型，形成於半導體基板61中，且於縱向上，位於上表面61’下方並接觸於上表面61’，其中部分高壓井區61a用以作為開關通道區64a(如第6圖中，粗虛框線所示意)。漂移井區67具有第一導電型，形成於半導體基板61中，且於縱向上，位於上表面61’下方並接 觸於上表面61’，且汲極65位於漂移井區67中，其中部分漂移井區67用以作為漂移區64b(如第6圖中細虛線方框所示意)。
閘極63下方連接複數極板栓69，極板栓69包含介電層69a與導體層69b，且在寬度方向(如第6圖中，虛線箭號所示意的方向)上，兩相鄰的極板栓69之間具有寬度W。本實施例與第二個實施例不同之處，在於：在第二個實施例中，所有的極板栓49完全位於漂移井區47中；而在本實施例中，一部分極板栓69位於漂移井區67中，另一部分極板栓69位於高壓井區61a中。也就是說，極板栓69在橫向上穿越開關通道區64a與漂移區64b。
第7A-7C圖顯示本發明之第五個實施例。第7A圖顯示高壓元件7之上視示意圖。在第7A圖中，AA’剖線之剖面示意圖如第7B圖所示，而BB’剖線之剖面示意圖如第7C圖所示。參照第7A圖與第7B圖，於半導體基板71中形成絕緣結構72，以定義操作區700。其中，絕緣結構72例如為淺溝槽絕緣(shallow trench isolation,STI)結構或如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，在本實施例中，利用相同製程步驟，同時形成與場氧化區72a。接著於半導體基板71中，形成高壓井區71a、閘極73、汲極75、源極76、本體區77、本體極78、與極板栓79。其中，高壓井區71a、汲極75、與源極76具有第一導電型，而本體區77與本體極78具有第二導電型。第一導電型例如但不限於為N型，或是與N型相反的P型。第二導電型與第一導電型具有相反的導電型，當第一導電型N型時，第二導電型為P型；當第一導電型P型時，第二導電型為N型。
其中，高壓井區71a可為半導體基板71本身，或以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體基板71中，定義的區域內而形成。而汲極75與源極76係由微影製程步驟(包含自我對準 製程步驟)定義各區域，並分別以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入定義的區域內而形成。其中，汲極75與源極76分別位於閘極73外部兩側下方。本體區77與本體極78係由微影製程步驟(包含自我對準製程步驟)定義各區域，並分別以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入定義的區域內而形成。高壓元件7的汲極75與閘極73間，具有漂移區74b(如第7B圖中細虛線方框所示意)，而將汲極75與閘極73分隔，且漂移區74b在橫向(如虛線箭號所示意之方向)上之長度根據正常操作時所承受的操作電壓而調整。
高壓元件7於縱向(如第7B圖中之粗虛線箭號方向，下同)上，具有相對之上表面71’與下表面71”。高壓元件7包含：高壓井區71a、閘極73、源極76、汲極75、本體區77、本體極78、場氧化區72a、以及至少一極板栓39。閘極73形成於上表面71’上，於縱向上，閘極73堆疊並接觸於上表面71’上，用以根據閘極電壓，決定高壓元件7導通或不導通。源極76具有第一導電型，形成於半導體基板71中，且於縱向上，位於上表面71’下方並接觸於上表面71’，於橫向上，源極76位於閘極73外之第一側(如第7A與7B圖中，閘極73外部的左側)的下方，且在橫向上，源極76與閘極73鄰接。場氧化區72a於縱向上，堆疊並接觸於上表面71’上，且靠近汲極75側之至少一部分閘極73堆疊且接觸於場氧化區72a之正上方。且在縱向上，極板栓79並未穿過場氧化區72a。
汲極75具有第一導電型，形成於半導體基板71中，且於縱向上，位於上表面71’下方並接觸於上表面71’，於橫向上，汲極75位於閘極73外相對於第一側之第二側(如第7A與7B圖中，閘極73外部的右側)的下方，且在橫向上，汲極75與閘極73由漂移區74b隔開。至少一極板栓79，與閘極 73連接且電連接，其中，極板栓79自閘極73下向半導體基板71自上而下延伸，覆蓋高壓元件7導通時之導通電流的電流垂直高度；極板栓79於橫向上，介於源極76與汲極75之間，具有長度L；其中極板栓79包括介電層79a與導體層79b，介電層79a與上表面71’鄰接，且導體層79b與閘極73電連接。
高壓井區71a具有第一導電型，形成於半導體基板71中，且於縱向上，位於上表面71’下方並接觸於上表面71’，且源極76、汲極75、漂移區74b、與極板栓79位於高壓井區71a中，其中部分高壓井區71a用以作為漂移區74b。本體區77具有第二導電型，形成於半導體基板71中，且於縱向上，位於上表面71’下方並接觸於上表面71’，且源極76位於本體區77中，其中部分本體區77用以作為開關通道區74a(如第7B圖中，粗虛框線所示意)。
須說明的是，開關通道區74a係於閘極電壓施加適當電壓於閘極73而使高壓元件7導通時所形成的反轉區；而漂移區74b則指開關通道區74a與汲極75間導通電流所流經的區域，此為本領域中具有通常知識者所熟知，在此不予贅述。導通電流係指當高壓元件7導通時，流經汲極75與源極76間的主要的電流，其電流垂直高度的範圍，大部分都在靠近上表面71’之處，而極板栓79自閘極73下向半導體基板71自上而下延伸，可於高壓元件7導通時，因為與閘極73電連接的因素，而具有與閘極73相同的電位，進而在漂移區74b中，引發相較於先前技術更多的載子，用以提高導通電流，進而降低導通電阻。也就是說，根據本發明，在高壓元件7導通操作時，由於極板栓79的電位，引發較多的載子，可視為漂移區74b在高壓井區71a與極板栓79的界面向下延伸，如圖所示，因此導通電流較先前技術為高。且極板栓79在縱向上，並未位於場氧化區72a的正下方。
介電層79a的底面與半導體基板71間有一個實面的接觸；而導體層79b填充於前述由介電層79a所形成的空心長方體薄膜所形成的凹槽中。第7C圖顯示第7A圖中BB’剖線之剖面示意圖。如圖所示，閘極73下方連接複數極板栓79，極板栓79包含介電層79a與導體層79b，且在寬度方向(如第7C圖中，虛線箭號所示意的方向)上，兩相鄰的極板栓79之間具有寬度W。第7C圖顯示複數極板栓79在橫向上沿著寬度方向，平行排列。
第8圖顯示本發明之第六個實施例。高壓元件8形成於半導體基板81中。於半導體基板81中形成絕緣結構82，以定義操作區800。其中，絕緣結構82例如為淺溝槽絕緣(shallow trench isolation,STI)結構或如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構。高壓元件8於縱向(如第8圖中之粗虛線箭號方向，下同)上，具有相對之上表面81’與下表面81”。高壓元件8包含：高壓井區81a、閘極83、汲極85、源極86、本體區87、本體極88、場氧化區82a、以及至少一極板栓89。閘極83形成於上表面81’上，於縱向上，閘極83堆疊並接觸於上表面81’上，用以根據閘極電壓，決定高壓元件8導通或不導通。源極86具有第一導電型，形成於半導體基板81中，且於縱向上，位於上表面81’下方並接觸於上表面81’，於橫向(如第8圖中之細虛線箭號方向，下同)上，源極86位於閘極83外之第一側(如第8圖中，閘極83外部的左側)的下方，且在橫向上，源極86與閘極83鄰接。場氧化區82b於縱向上，堆疊並接觸於上表面81’上，且閘極83靠近汲極85側之至少一部分區域堆疊且接觸於場氧化區82a之正上方。
汲極85具有第一導電型，形成於半導體基板81中，且於縱向上，位於上表面81’下方並接觸於上表面81’，於橫向上，汲極85位於閘極83外相對於第一側之第二側(如第8圖中，閘極83外部的右側)的下方，且在橫 向上，汲極85與閘極83由漂移區84b(如第8圖中細虛線方框所示意)隔開。至少一極板栓89，與閘極83連接且電連接，其中，極板栓89自閘極83下向半導體基板81自上而下延伸，穿過高壓元件8導通時之導通電流的電流垂直高度；極板栓89於橫向上，介於源極86與汲極85之間；其中極板栓89包括介電層89a與導體層89b，介電層89a與上表面81’鄰接，且導體層89b與閘極83電連接。
高壓井區81a具有第一導電型，形成於半導體基板81中，且於縱向上，位於上表面81’下方並接觸於上表面81’，且源極86、汲極85、與漂移區84b位於高壓井區81a中，其中部分高壓井區81a用以作為漂移區84b。本體區87具有第二導電型，形成於半導體基板81中，且於縱向上，位於上表面81’下方並接觸於上表面81’，且源極86位於本體區87中，其中部分本體區87用以作為開關通道區84a(如第8圖中，粗虛框線所示意)。
閘極83下方連接複數極板栓89，極板栓89包含介電層89a與導體層89b，且在寬度方向上，兩相鄰的極板栓89之間具有寬度W。本實施例與第五個實施例不同之處，在於：在第五個實施例中，所有的極板栓79完全位於高壓井區71a中；而在本實施例中，一部分極板栓89位於高壓井區81a中，另一部分極板栓89位於本體區87中。也就是說，極板栓89在橫向上穿越開關通道區84a與漂移區84b。且極板栓89在縱向上，並未穿過場氧化區82a。
第9圖顯示本發明之第七個實施例。高壓元件9形成於半導體基板91中。於半導體基板91中形成絕緣結構92，以定義操作區900。其中，絕緣結構92例如為淺溝槽絕緣(shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOGOS)結構。高壓元件9於縱向(如第9圖中之粗虛 線箭號方向，下同)上，具有相對之上表面91’與下表面91”。高壓元件9包含：高壓井區91a、閘極93、汲極95、源極96、漂移井區97、場氧化區92a、以及至少一極板栓99。閘極93形成於上表面91’上，於縱向上，閘極93堆疊並接觸於上表面91’上，用以根據閘極電壓，決定高壓元件9導通或不導通。源極96具有第一導電型，形成於半導體基板91中，且於縱向上，位於上表面91’下方並接觸於上表面91’，於橫向上，源極96位於閘極93外之第一側(如第9圖中，閘極93外部的左側)的下方，且在橫向上，源極96與閘極93鄰接。場氧化區92a於縱向上，堆疊並接觸於上表面91’上，且閘極93靠近汲極95側之至少一部分區域堆疊且接觸於場氧化區92a之正上方，其中極板栓99於縱向上，並未穿過場氧化區92a。
汲極95具有第一導電型，形成於半導體基板91中，且於縱向上，位於上表面91’下方並接觸於上表面91’，於橫向上，汲極95位於閘極93外相對於第一側之第二側(如第9圖中，閘極93外部的右側)的下方，且在橫向上，汲極95與閘極93由漂移區94b(如第9圖中虛線方框所示意)隔開。至少一極板栓99，與閘極93連接且電連接，其中，極板栓99自閘極93下向半導體基板91自上而下延伸，穿過高壓元件9導通時之導通電流的電流垂直高度；極板栓99於橫向上，介於源極96與汲極95之間；其中極板栓99包括介電層99a與導體層99b，介電層99a與上表面91’鄰接，且導體層99b與閘極93電連接。
高壓井區91a具有第二導電型，形成於半導體基板91中，且於縱向上，位於上表面91’下方並接觸於上表面91’，其中部分高壓井區91a用以作為開關通道區94a(如第9圖中，粗虛框線所示意)。漂移井區97具有第一導電型，形成於半導體基板91中，且於縱向上，位於上表面91’下方並接 觸於上表面91’，且汲極95位於漂移井區97中，其中部分漂移井區97用以作為漂移區94b(如第9圖中細虛線方框所示意)。
閘極93下方連接複數極板栓99，極板栓99包含介電層99a與導體層99b，且在寬度方向上，兩相鄰的極板栓99之間具有寬度W。極板栓99在橫向上介於汲極95與源極96之間，且複數極板栓99沿著寬度方向，平行排列。其中，複數極板栓99完全位於漂移井區97中，且插入半導體基板91之複數的凹槽中(未示出，請參閱第4B圖凹槽49h)。
第10圖顯示本發明之第八個實施例。高壓元件10形成於半導體基板101中。於半導體基板101中形成絕緣結構102，以定義操作區100。其中，絕緣結構102例如為淺溝槽絕緣(shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOCOS)結構。高壓元件10於縱向(如第10圖中之粗虛線箭號方向，下同)上，具有相對之上表面101’與下表面101”。高壓元件10包含：高壓井區101a、閘極103、汲極105、源極106、漂移井區107、場氧化區102a、以及至少一極板栓109。閘極103形成於上表面101’上，於縱向上，閘極103堆疊並接觸於上表面101’上，用以根據閘極電壓，決定高壓元件10導通或不導通。源極106具有第一導電型，形成於半導體基板101中，且於縱向上，位於上表面101’下方並接觸於上表面101’，於橫向上，源極106位於閘極103外之第一側(如第10圖中，閘極103外部的左側)的下方，且在橫向上，源極106與閘極103鄰接。場氧化區102a於縱向上，堆疊並接觸於上表面101’上，且閘極103靠近汲極105側之至少一部分區域堆疊且接觸於場氧化區102a之正上方，其中部分極板栓109於縱向上，覆蓋場氧化區102a。
汲極105具有第一導電型，形成於半導體基板101中，且於縱向上，位於上表面101’下方並接觸於上表面101’，於橫向上，汲極105位於閘極103外相對於第一側之第二側(如第10圖中，閘極103外部的右側)的下方，且在橫向上，汲極105與閘極103由漂移區104b(如第10圖中虛線方框所示意)隔開。至少一極板栓109，與閘極103連接且電連接，其中，極板栓109自閘極103下向半導體基板101自上而下延伸，穿過高壓元件10導通時之導通電流的電流垂直高度；極板栓109於橫向上，介於源極106與汲極105之間；其中極板栓109包括介電層109a與導體層109b，介電層109a與上表面101’鄰接，且導體層109b與閘極103電連接。
高壓井區101a具有第二導電型，形成於半導體基板101中，且於縱向上，位於上表面101’下方並接觸於上表面101’，其中部分高壓井區101a用以作為開關通道區104a(如第10圖中，粗虛框線所示意)。漂移井區107具有第一導電型，形成於半導體基板101中，且於縱向上，位於上表面101’下方並接觸於上表面101’，且汲極105位於漂移井區107中，其中部分漂移井區107用以作為漂移區104b(如第10圖中細虛線方框所示意)。
閘極103下方連接複數極板栓109，極板栓109包含介電層109a與導體層109b，且在寬度方向上，兩相鄰的極板栓109之間具有寬度W。極板栓109在橫向上介於汲極105與源極106之間，且複數極板栓109沿著寬度方向，平行排列。其中，複數極板栓109插入半導體基板101之複數的凹槽中(未示出，請參閱第4B圖凹槽49h)。本實施例與第七個實施例不同之處，在於：在第七個實施例中，所有的極板栓99完全位於漂移井區97中；而在本實施例中，一部分極板栓109位於漂移井區107中，另一部分極板栓109位 於高壓井區101a中。也就是說，極板栓109在橫向上穿越開關通道區104a與漂移區104b。
第11圖顯示根據本發明與先前技術之導通電流Id與導通電阻Ron之比較。橫軸為元件寬度；先前技術中無極板栓，所以元件寬度為閘極寬度；本發明中，元件寬度為相鄰兩個極板栓的寬度加上開關通道區的寬度。如圖所示，圓形實點示意先前技術的導通電流Id，而三角形實點示意根據本發明的導通電流Id，根據本發明的高壓元件具有較高的導通電流Id。另外，第11圖也顯示寬度越大，導通電流Id也越高。另外，菱形實點示意根據本發明之高壓元件，相對於相同元件寬度的先前技術高壓元件之導通電阻Ron比值。如圖所示，不同元件寬度下，根據本發明之高壓元件皆具有較低的導通阻值(相對於先前技術之比例值低於1)，如此可以提高元件操作速度，增加高壓元件的應用範圍。
第12圖顯示根據本發明與先前技術之導通電流與導通電阻之比較(相對於漂移區之摻雜濃度)。如圖所示，圓形實點示意先前技術的導通電流Id，而三角形實點示意根據本發明的導通電流Id，根據本發明的高壓元件在不同漂移區摻雜濃度下，皆具有較高的導通電流Id。另外，菱形實點示意根據本發明之高壓元件，相對於相同的高壓元件漂移區摻雜濃度之導通電阻Ron比值。也就是說，當根據本發明之高壓元件中，在相同的漂移區摻雜濃度下，相較於先前技術高壓元件之導通阻值百分比。如圖所示，漂移區摻雜濃度下，根據本發明之高壓元件皆具有較低的導通阻值，如此可以提高元件操作速度，增加高壓元件的應用範圍。
第13圖顯示根據本發明與先前技術之導通電流Id與導通電阻Ron之比較(相對於有/無極板栓之長度L)。如圖所示，圓形實點示意先前技 術高壓元件無極板栓的導通電流Id，而三角形實點示意根據本發明高壓元件有極板栓的導通電流Id，根據本發明的高壓元件具有較高的導通電流Id。另外，第13圖所示之不同極板栓之長度L下，係指先前技術高壓元件無極板栓但漂移區長度L，而根據本發明之高壓元件具有極板栓，且極板栓之長度L，並與漂移區相同長度。如圖所示，根據本發明之導通電流Id較高，且漂移區越長，導通電流Id增加的幅度越明顯。另外，菱形實點示意根據本發明之高壓元件，相對於相同的高壓元件在相同漂移區長度，有/無極板栓之導通電阻Ron比值。也就是說，當根據本發明之高壓元件具有極板栓，且極板栓之長度L，並與漂移區相同長度，相較於先前技術高壓元件無極板栓且漂移區長度L之導通阻值百分比。如圖所示，根據本發明之高壓元件皆具有較低的導通阻值，且漂移區越長，導通電阻Ron降低的幅度越明顯。如此可以提高元件操作速度，增加高壓元件的應用範圍。
第14A-14E圖顯示本發明之第九個實施例。第14A-14E圖顯示根據本發明之高壓元件3製造方法的剖視示意圖。首先，如第14A圖所示，提供半導體基板31，其中，半導體基板31例如但不限於為P型矽基板，當然亦可以為其他半導體基板。半導體基板31於一縱向(如圖中之粗虛線箭號方向)上，具有相對之一上表面31’與一下表面31”。接著，形成高壓井區31a於半導體基板31中，且於縱向上，位於上表面31’下方並接觸於上表面31’；形成高壓井區31a的方法，例如但不限於由微影製程、離子植入製程(如圖中細虛線箭號所示意)、與熱製程之製程步驟所形成，此為本領域中具有通常知識者所熟知，在此不予贅述。其中，且後續製程步驟所形成之源極36、汲極35、漂移區34b、與極板栓39位於高壓井區31a中，其中部分高壓井區31a用以作為漂移區34b。
接下來，如第14B圖所示，於半導體基板31中形成絕緣結構32，以定義操作區300。其中，絕緣結構32例如為淺溝槽絕緣(shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOCOS)結構。接著形成本體區37於半導體基板31中，本體區37具有第二導電型，且於縱向上，本體區37位於上表面31’下方並接觸於上表面31，且後續所形成之源極36位於本體區37中，其中部分本體區37用以作為開關通道區34a。
接著如第14C圖所示，於半導體基板31形成凹槽39h，可以利用微影製程步驟與蝕刻製程步驟形成凹槽39h。凹槽39h具有在橫向上具有長度L。接下來如第14D圖所示，形成閘極33於上表面31’上，且於縱向上，閘極33堆疊並接觸於上表面31’上，用以根據閘極電壓，決定高壓元件3導通或不導通。並形成輕摻雜區36a於該上表面31’下，並接觸於上表面31’，位於閘極33之間隔層33a的正下方。在本實施例中，可以在形成閘極33的同時，形成極板栓39。這表示極板栓39的介電層39a與導體層39b，例如分別與閘極33的介電層33b及導體層33c相同的材料，並以同一製程步驟形成。其中，介電層39a與上表面31’鄰接，且導體層39b與閘極33電連接。在本實施例中，且導體層39b與導體層33c利用同一製程步驟且相同材質形成，且彼此連接且電連接。極板栓39與閘極33連接且電連接，其中，極板栓39自閘極33下向半導體基板31自上而下延伸，穿過高壓元件3導通時之導通電流的電流垂直高度，極板栓39於橫向上，介於後續製程步驟所形成之源極36與汲極35之間。
接下來，如第14E圖所示，形成汲極35與源極36，其例如由微影製程步驟(包含自我對準製程步驟)定義各區域，並分別以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入定義的區域內而形成。 其中，汲極35與源極36分別位於閘極33外部兩側下方。接著形成本體極38，其中，本體區37與本體極38係由微影製程步驟(包含自我對準製程步驟)定義各區域，並分別以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入定義的區域內而形成。高壓元件3的汲極35與閘極33間，具有漂移區34b(如第14E圖中細虛線方框所示意)，而將汲極35與閘極33分隔，且漂移區34b在橫向(如虛線箭號所示意之方向)上之長度根據正常操作時所承受的操作電壓而調整。其中部分本體區37用以作為開關通道區34a(如第14E圖中，粗虛框線所示意)。
第15A-15E圖顯示本發明之第十個實施例。第15A-15E圖顯示根據本發明之高壓元件7製造方法的剖視示意圖。首先，如第15A圖所示，提供半導體基板71，其中，半導體基板71例如但不限於為P型矽基板，當然亦可以為其他半導體基板。半導體基板71於一縱向(如圖中之粗虛線箭號方向)上，具有相對之一上表面71’與一下表面71”。接著，形成高壓井區71a於半導體基板71中，且於縱向上，位於上表面71’下方並接觸於上表面71’；形成高壓井區71a的方法，例如但不限於由微影製程、離子植入製程(如圖中細虛線箭號所示意)、與熱製程之製程步驟所形成，此為本領域中具有通常知識者所熟知，在此不予贅述。其中，且後續製程步驟所形成之汲極75、漂移區74b、與極板栓79位於高壓井區71a中，其中部分高壓井區71a用以作為漂移區74b。
接下來，如第15B圖所示，於半導體基板71中形成絕緣結構72，以定義操作區700。其中，絕緣結構72例如為淺溝槽絕緣(shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOCOS)結構；在本實施例中，利用相同製程步驟，同時形成與場氧化區72a。接著形成本體區 77於半導體基板71中，本體區77具有第二導電型，且於縱向上，本體區77位於上表面71’下方並接觸於上表面71’且後續所形成之源極76位於本體區77中，其中部分本體區77用以作為開關通道區74a。
接著如第15C圖所示，於半導體基板71形成凹槽79h，可以利用微影製程步驟與蝕刻製程步驟形成凹槽79h。在蝕刻製程步驟形成凹槽79h時，可利用蝕刻選擇比，在半導體基板71上蝕刻凹槽79h，且不蝕刻場氧化區72a，這使得後續製程步驟形成極板栓79與閘極73時，極板栓79不穿過場氧化區72a，而不會位於場氧化區72a正下方。凹槽79h具有在橫向上具有長度L。接下來如第15D圖所示，形成閘極73於上表面71’上，且於縱向上，閘極73堆疊並接觸於上表面71’上，用以根據閘極電壓，決定高壓元件7導通或不導通。在本實施例中，可以在形成閘極73的同時，形成極板栓79。這表示極板栓79的介電層79a與導體層79b，例如分別與閘極73的介電層73a及導體層73b相同的材料，並以同一製程步驟形成。其中，介電層79a與上表面71’鄰接，且導體層79b與閘極73電連接。在本實施例中，且導體層79b與導體層73b利用同一製程步驟且相同材質形成，且彼此連接且電連接。極板栓79與閘極73連接且電連接，其中，極板栓79自閘極73下向半導體基板71自上而下延伸，穿過高壓元件7導通時之導通電流的電流垂直高度，極板栓79於橫向上，介於後續製程步驟所形成之源極76與汲極75之間。
接下來，如第15E圖所示，形成汲極75、源極76，其例如由微影製程步驟(包含自我對準製程步驟)定義各區域，並分別以離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入定義的區域內而形成。其中，汲極75與源極76分別位於閘極73外部兩側下方。接著形成本體極78，其中，本體區77與本體極78係由微影製程步驟(包含自我對準製程步驟)定義 各區域，並分別以離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入定義的區域內而形成。高壓元件7的汲極75與閘極73間，具有漂移區74b(如第15E圖中細虛線方框所示意)，而將汲極75與閘極73分隔，且漂移區74b在橫向(如虛線箭號所示意之方向)上之長度根據正常操作時所承受的操作電壓而調整。其中部分本體區77用以作為開關通道區74a(如第15E圖中，粗虛框線所示意)。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如臨界電壓調整區等；再如，微影技術並不限於光罩技術，亦可包含電子束微影技術；再如，導電型P型與N型可以互換，只需要其他區域亦作相應的互換極可。本發明的範圍應涵蓋上述及其他所有等效變化。此外，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，例如，本發明亦可應用於其他型式之高壓元件中。由此可知，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，其組合方式甚多，在此不一一列舉說明。因此，本發明的範圍應涵蓋上述及其他所有等效變化。

Claims (14)

  1. 一種高壓元件，形成於一半導體基板，其中該半導體基板，於一縱向上，具有相對之一上表面與一下表面，該高壓元件包含：一閘極，形成於該上表面上，於該縱向上，該閘極堆疊並接觸於該上表面上，用以根據一閘極電壓，決定該高壓元件導通或不導通；一源極，具有一第一導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，於一橫向上，該源極位於該閘極外之一第一側的下方，且在該橫向上，該源極與該閘極鄰接；一汲極，具有該第一導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，於該橫向上，該汲極位於該閘極外相對於該第一側之一第二側的下方，且在該橫向上，該汲極與該閘極由一漂移區隔開；以及複數極板栓，與該閘極連接且電連接，其中，該極板栓自該閘極下向該半導體基板自上而下延伸，穿過該高壓元件導通時之一導通電流的一電流垂直高度，且該導通電流於該電流垂直高度，穿過該複數極板栓之間，該極板栓於該橫向上，介於該源極與該汲極之間；其中該極板栓包括一介電層與一導體層，該介電層與該上表面鄰接，且該導體層與該閘極電連接。
  2. 如申請專利範圍第1項之高壓元件，其中該複數極板栓沿著一寬度方向，平行排列。
  3. 如申請專利範圍第1項之高壓元件，更包含一場氧化區，於該縱向上，堆疊並接觸於該上表面上，且靠近該汲極側之至少一部分該閘極堆疊且接觸於至少部分該場氧化區之正上方。
  4. 如申請專利範圍第1或3項之高壓元件，更包含：一高壓井區，具有該第一導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，且該源極、該汲極、該漂移區、與至少部分該極板栓位於該高壓井區中，其中部分該高壓井區用以作為該漂移區；以及一本體區，具有一第二導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，且該源極位於該本體區中，其中部分該本體區用以作為一開關通道區。
  5. 如申請專利範圍第4項之高壓元件，其中該極板栓完全位於該高壓井區中。
  6. 如申請專利範圍第1或3項之高壓元件，更包含：一高壓井區，具有一第二導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，其中部分該高壓井區用以作為一開關通道區；以及一漂移井區，具有該第一導電型，形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，且該汲極位於該漂移井區中，其中部分該漂移井區用以作為該漂移區。
  7. 如申請專利範圍第6項之高壓元件，其中該極板栓完全位於該漂移井區中。
  8. 一種高壓元件製造方法，包含以下步驟：提供一半導體基板，且於一縱向上，具有相對之一上表面與一下表面；形成一閘極於該上表面上，且於該縱向上，該閘極堆疊並接觸於該上表面上，用以根據一閘極電壓，決定該高壓元件導通或不導通；形成複數極板栓，與該閘極連接且電連接；形成一源極，其具有一第一導電型，該源極形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，於一橫向上，該源極位於該閘極外之一第一側的下方，且在該橫向上，該源極與該閘極鄰接；以及形成一汲極，其具有該第一導電型，該汲極形成於該半導體基板中，且於該縱向上，位於該上表面下方並接觸於該上表面，於該橫向上，該汲極位於該閘極外相對於該第一側之一第二側的下方，且在該橫向上，該汲極與該閘極由一漂移區隔開；其中，該極板栓自該閘極下向該半導體基板自上而下延伸，穿過該高壓元件導通時之一導通電流的一電流垂直高度，且該導通電流於該電流垂直高度，穿過該複數極板栓之間，該極板栓於該橫向上，介於該源極與該汲極之間；其中該極板栓包括一介電層與一導體層，該介電層與該上表面鄰接，且該導體層與該閘極電連接。
  9. 如申請專利範圍第8項之高壓元件製造方法，其中該複數極板栓沿著一寬度方向，平行排列。
  10. 如申請專利範圍第8項之高壓元件製造方法，更包含：形成一場氧化區，且該場氧化區於該縱向上，堆疊並接觸於該上表面上，且靠近該汲極側之至少一部分該閘極堆疊且接觸於至少部分該場氧化區之正上方。
  11. 如申請專利範圍第8或10項之高壓元件製造方法，更包含：形成一高壓井區於該半導體基板中，該高壓井區具有該第一導電型，且於該縱向上，該高壓井區位於該上表面下方並接觸於該上表面，且該源極、該汲極、該漂移區、與至少部分該極板栓位於該高壓井區中，其中部分該高壓井區用以作為該漂移區；以及形成一本體區於該半導體基板中，該本體區具有一第二導電型，且於該縱向上，該本體區位於該上表面下方並接觸於該上表面，且該源極位於該本體區中，其中部分該本體區用以作為一開關通道區。
  12. 如申請專利範圍第11項之高壓元件製造方法，其中該極板栓完全位於該高壓井區中。
  13. 如申請專利範圍第8或10項之高壓元件製造方法，更包含：形成一高壓井區於該半導體基板中，該高壓井區具有一第二導電型，且於該縱向上，該高壓井區位於該上表面下方並接觸於該上表面，且該源極、該汲極、該漂移區、與該極板栓位於該高壓井區中，其中部分該高壓井區用以作為一開關通道區；以及形成一漂移井區於該半導體基板中，該漂移井區具有該第一導電型，且於該縱向上，該漂移井區位於該上表面下方並接觸於該上表面，且該汲極位於該漂移井區中，其中部分該漂移井區用以作為該漂移區。
  14. 如申請專利範圍第13項之高壓元件製造方法，其中該極板栓完全位於該漂移井區中。
TW106128637A 2017-05-17 2017-08-23 高壓元件及其製造方法 TWI647850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/937,741 US10600908B2 (en) 2017-05-17 2018-03-27 High voltage device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762507360P 2017-05-17 2017-05-17
US62/507,360 2017-05-17

Publications (2)

Publication Number Publication Date
TW201901970A TW201901970A (zh) 2019-01-01
TWI647850B true TWI647850B (zh) 2019-01-11

Family

ID=64495230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128637A TWI647850B (zh) 2017-05-17 2017-08-23 高壓元件及其製造方法

Country Status (2)

Country Link
CN (1) CN108962992A (zh)
TW (1) TWI647850B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340327A (zh) * 2012-03-30 2013-10-01 Alpha & Omega Semiconductor 頂部汲極橫向擴散金屬氧化物半導體、半導體功率元件及其製備方法
TW201539750A (zh) * 2014-02-27 2015-10-16 Renesas Electronics Corp 半導體裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590884B2 (ja) * 2003-06-13 2010-12-01 株式会社デンソー 半導体装置およびその製造方法
CN102148248B (zh) * 2010-02-04 2013-07-31 立锜科技股份有限公司 高压金属氧化物半导体元件与制作方法
CN103378145A (zh) * 2012-04-11 2013-10-30 立锜科技股份有限公司 高压元件及其制造方法
US8987813B2 (en) * 2012-08-10 2015-03-24 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US9443958B2 (en) * 2014-10-06 2016-09-13 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device and method of forming the same
JP6509665B2 (ja) * 2015-07-23 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340327A (zh) * 2012-03-30 2013-10-01 Alpha & Omega Semiconductor 頂部汲極橫向擴散金屬氧化物半導體、半導體功率元件及其製備方法
TW201539750A (zh) * 2014-02-27 2015-10-16 Renesas Electronics Corp 半導體裝置

Also Published As

Publication number Publication date
CN108962992A (zh) 2018-12-07
TW201901970A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
TWI455316B (zh) 高壓多閘極元件及其製造方法
JP5985624B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
US20200295150A1 (en) Semiconductor device
TWI650866B (zh) 高壓元件及其製造方法
US20190131398A1 (en) Semiconductor device and method for manufacturing the same
US10600908B2 (en) High voltage device and manufacturing method thereof
US9484437B2 (en) Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
CN107871782B (zh) 双扩散金属氧化物半导体元件及其制造方法
TWI647850B (zh) 高壓元件及其製造方法
TWI786976B (zh) 高壓元件、高壓控制元件及其製造方法
TWI789867B (zh) 功率元件及其製造方法
TW202247462A (zh) 功率元件及其製造方法
TWI671912B (zh) 能降低導通電阻之mos元件及其製造方法
TW201917793A (zh) 高壓金屬氧化物半導體元件及其製造方法
TWI641146B (zh) 橫向雙擴散金屬氧化物半導體元件製造方法
CN109473427B (zh) 高压元件及其制造方法
CN110660852A (zh) 金属氧化物半导体元件及其制造方法
KR102359373B1 (ko) 고전압 반도체소자의 제조방법
JP2006501644A (ja) 横型絶縁ゲートバイポーラｐｍｏｓ装置
CN109755170B (zh) 高压金属氧化物半导体元件及其制造方法
US20220173241A1 (en) Semiconductor device and method of manufacturing the same
KR20230149433A (ko) 반도체 소자 및 제조방법
KR20240117301A (ko) 고전압 반도체 소자 및 제조방법
JP2023113080A (ja) 半導体装置および半導体装置の製造方法
CN114759092A (zh) 高压元件、高压控制元件及其制造方法