TWI646839B

TWI646839B - 使用幀內多位元曝光控制之清晰高動態範圍影像感測器讀出結構

Info

Publication number: TWI646839B
Application number: TW106144493A
Authority: TW
Inventors: 代鐵軍; 王睿
Original assignee: 美商豪威科技股份有限公司
Priority date: 2016-12-20
Filing date: 2017-12-19
Publication date: 2019-01-01
Also published as: TW201841494A; CN108234907A; US9961279B1; CN108234907B

Abstract

一種像素電路包含一轉移電晶體，該轉移電晶體耦合於一光電二極體與一浮動擴散部之間以將該光電二極體中所累積之影像電荷選擇性地轉移至該浮動擴散部。一選擇電路經耦合以選擇一第一轉移控制信號、一第二轉移控制信號或一第三轉移控制信號中之一者以控制該轉移電晶體。該選擇電路經耦合以：在對與其中包含該轉移電晶體之一列不同之一列進行一讀出操作期間回應於一預充電啟用信號而輸出該第一轉移控制信號，在對其中包含該轉移電晶體之該列進行一讀出操作期間回應於一樣本啟用信號而輸出該第二轉移控制信號，且在該像素電路之一閒置狀態期間輸出該第三轉移控制信號以部分地接通該轉移電晶體。

Description

使用幀內多位元曝光控制之清晰高動態範圍影像感測器讀出結構

本發明大體而言係關於影像感測器，且更具體而言，本發明係針對高動態範圍影像感測器。

一影像擷取裝置包含一影像感測器及一成像透鏡。成像透鏡將光聚焦至影像感測器上以形成一影像，且影像感測器將光轉換成電信號。將電信號自影像擷取裝置輸出至一主機電子系統之其他組件。舉例而言，電子系統可係一行動電話、一電腦、一數位相機或一醫療裝置。隨著像素電路變得較小，對用以在自低光條件至亮光條件變化之照明條件之一大範圍內執行之影像感測器之需求變得愈來愈難以達成。此效能能力通常稱作具有高動態範圍成像(HDRI或另一選擇係僅HDR)。高動態範圍成像係用於若干項應用(例如汽車及機器視覺)之一極期望特徵。在習用影像擷取裝置中，像素電路需要多次連續曝光使得影像感測器曝露於低光位準及高光位準兩者下以達成HDR。傳統互補金屬氧化物半導體(CMOS)影像感測器由於有限井容量及固定曝光時間而遭受低動態範圍。傳統CMOS影像感測器所面臨之另一挑戰係模糊，當一光電二極體中所產生之影像電荷量超過像素電路之儲存容量且溢出至鄰近像素電路中時，會發生該模糊。

在以下說明中，陳述眾多特定細節以便提供對本發明之一透徹理解。然而，熟習此項技術者將明瞭，不需要採用特定細節來實踐本發明。在其他例項中，未詳細闡述眾所周知之材料或方法以避免使本發明模糊。貫穿本說明書對「一項實施例」、「一實施例」、「一項實例」或「一實例」之提及意指結合該實施例或實例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實施例中。因此，貫穿本說明書之各個位置中之片語「在一項實施例中」、「在一實施例中」、「一項實例」或「一實例」之出現未必全部係指同一實施例或實例。此外，在一或多個實施例或實例中，可以任何適合組合及/或子組合之形式來組合特定特徵、結構或特性。特定特徵、結構或特性可包含於一積體電路、一電子電路、一組合邏輯電路或提供所闡述之功能性之其他適合組件中。另外，應瞭解，隨本文提供之圖係出於向熟習此項技術者闡釋之目的且圖式未必按比例繪製。如將論述，根據本發明之教示之實例闡述供在一高動態範圍(HDR)影像感測器中使用之一清晰影像感測器像素電路，該高動態範圍影像感測器包含用於控制曝光且自每一像素電路讀出HDR影像資料之控制電路。如將展示，提供一高度可程式化且高效之曝光控制與讀出結構，此利用像素混合接合技術來改良動態範圍效能。在實例中，一設定-重設鎖存器包含於像素電路中以控制與預充電電路及樣本電路並聯耦合之一開關來抑制模糊。在各種實例中，像素陣列安置於與周邊電路分離之一晶圓中，且用像素級接合將兩個晶圓接合於一起。在像素電路或像素電路區塊正下方存在一記憶體，該記憶體用以儲存每一像素電路或每一像素電路區塊之曝光資訊。在各種實例中，對跨越像素陣列之每一個別像素電路之幀內可程式化曝光控制係以多位元解析度而提供，此跨越像素陣列達成每一像素電路之最佳操作。與已知HDR成像解決方案相比，根據本發明之教示之實例可達成對每一個別像素電路之個別幀內曝光控制，此跨越像素陣列導致經改良電荷積分。根據本發明之教示之此曝光控制與讀出技術能抑制模糊且消除在讀出期間對像素電路列進行多幀組合或減少取樣之需要，根據本發明之教示，此會導致高幀速率及高空間解析度。為圖解說明，圖 1係根據本發明之教示之具有一實例性單個清晰影像感測系統100之積體電路晶粒之堆疊式半導體裝置晶圓102及104之一項實例之一分解圖。在各種實例中，半導體裝置晶圓102及104可包含矽或其他適合半導體材料。在所圖解說明之實例中，裝置晶圓102係包含一像素陣列106之一頂部感測器晶片，像素陣列106具有安置於一第一半導體層112中之一像素電路110A、110B、110C等。根據本發明之教示，裝置晶圓102與裝置晶圓104堆疊起來，裝置晶圓104包含對應支援電路108，支援電路108安置於一第二半導體層114中且透過像素級混合接合而耦合至像素陣列106以支援光子偵測陣列106之操作。如下文將更詳細地論述，根據本發明之教示，在某些實例中，第一半導體層112中之像素電路110包含透過轉移電晶體耦合至浮動擴散部之光電二極體，包含於第二半導體層114中之對應支援電路108包含選擇電路，該選擇電路經耦合以：在對不包含轉移電晶體之不同列進行讀出操作期間，回應於預充電啟用信號而輸出在預充電週期期間耦合至轉移電晶體之第一轉移控制信號；在對包含轉移電晶體之相同列進行讀出操作期間，回應於一樣本啟用信號而在樣本週期將第二轉移控制信號輸出至轉移電晶體；且在閒置週期期間輸出第三轉移控制信號以抑制模糊。在各種實例中，包含於支援電路108中之選擇電路可包含一曝光記憶體，使得每一個別像素可具有儲存於該曝光記憶體中之一多位元( 例如，4位元)曝光值。此曝光記憶體可透過像素級混合接合互連至安置於第一半導體層中之像素電路。曝光記憶體可實施為一靜態隨機存取記憶體或其他適合類型之記憶體。另外，在各種實例中，曝光記憶體亦可在一像素電路區塊(例如，8x8像素電路區塊)當中共用。應注意，出於闡釋目的，圖 1中所展示之實例性影像感測系統100圖解說明為具有兩個堆疊式半導體裝置晶圓102及104。在其他實例中，應瞭解，根據本發明之教示，影像感測系統100可包含用於額外功能、特徵及經改良效能之兩個以上堆疊式半導體裝置晶圓。圖 2係根據本發明之教示之展示一像素電路210之一部分電路之一實例之一電路圖，像素電路210包含使用幀內多位元曝光之一清晰高動態範圍讀出結構、耦合至一選擇電路232。應注意，像素電路210可係圖 1之像素陣列106之像素電路110A、110B、110C中之一者之一實例，且下文所提及之類似命名及編號之元件類似於如上文所闡述而耦合及發揮作用。如所繪示之實例中所展示，像素電路210安置於一第一半導體層212中。像素電路210包含安置於一第一半導體層212中、經調適以回應於入射光而累積影像電荷之一光電二極體216。安置於第一半導體層212中之一轉移電晶體218耦合於安置於第一半導體層212中之光電二極體216與一浮動擴散部220之間以將光電二極體216中所累積之影像電荷選擇性地轉移至浮動擴散部220。繼續所圖解說明之實例，一重設電晶體222安置於第一半導體層212中且耦合至浮動擴散部220以回應於一重設RST信號而選擇性地重設浮動擴散部220。在實例中，重設電晶體耦合於一經重設浮動擴散部RFD電壓與浮動擴散部220之間。一放大器電晶體224安置於第一半導體層212中且包含耦合至浮動擴散部220之一放大器閘極端子。在實例中，放大器電晶體224係一源極隨耦器耦合電晶體，且具有耦合至一AVDD電壓之一汲極端子及經耦合以提供放大器電晶體224之經放大輸出之一源極端子。一列選擇電晶體226安置於第一半導體層212中且耦合於一位元線228與放大器電晶體224之間。在操作中，列選擇電晶體226經耦合以回應於一列選擇信號RS而輸出像素電路210之影像資料。根據本發明之教示，一選擇電路232安置於一第二半導體層214中，且透過第一半導體層212與第二半導體層214之間的一像素級混合接合230而耦合至轉移電晶體218之一控制端子，以在一第一轉移控制信號PTX 242、一第二轉移控制信號STX 244及一第三轉移控制信號之間進行選擇以控制轉移電晶體218。如下文將更詳細地論述，根據本發明之教示，選擇電路232可係耦合至一像素陣列之對應像素電路210之複數個選擇電路中之一者。在圖 2中所繪示之實例中，選擇電路232經耦合以在對與其中包含轉移電晶體218之像素陣列之一列不同之一列進行一讀出操作期間回應於一預充電啟用信號paddr_en 238而輸出第一轉移控制信號PTX 242。選擇電路232經耦合以在對其中包含轉移電晶體218之像素陣列之同一列中之一像素電路進行一讀出操作期間回應於一樣本啟用信號saddr_en 240而輸出第二轉移控制信號STX 244。根據本發明之教示，選擇電路232亦經耦合以在像素電路210之一閒置狀態期間輸出第三轉移控制信號Vbloom 269以部分地接通轉移電晶體218。因此，第一轉移控制信號PTX 242可用於獨立地給像素電路210預充電以控制像素電路210之曝光，同時像素陣列中之一不同列正在被讀出第二轉移控制信號STX 244。此外，根據本發明之教示，轉移電晶體可在一閒置狀態期間被部分地接通以抑制模糊。因此，根據本發明之教示，實現對每一個別像素電路210之個別幀內曝光控制及受抑制之模糊，此跨越整個像素陣列導致經改良電荷積分以提供高動態範圍影像感測。如圖 2中所繪示之實例中所展示，選擇電路232包含：一第一開關S1 234，其經耦合以在一預充電操作或狀態期間回應於預充電啟用信號paddr_en 238而產生第一轉移控制信號PTX 242；及一第二開關S2 236，其經耦合以在一取樣操作或狀態期間回應於樣本啟用信號saddr_en 240而產生第二轉移控制信號STX 244。一多工器電路248經耦合以回應於對複數個預充電列信號(圖2中圖解說明為paddr0_en 250A、paddr1_en 250B、…、paddrN_en 250N)中之一者之一選擇而產生預充電啟用信號paddr_en 238，該選擇係回應於儲存於一曝光記憶體EXPMEM 252中之一曝光值信號253而做出。在一項實例中，由儲存於曝光記憶體EXPMEM 252中之曝光值信號253表示之曝光值係自一自動曝光控制(AEC)電路254接收之一多位元(例如，4位元)值。如下文將更詳細地論述，在一項實例中，儲存於曝光記憶體EXPMEM 252中之曝光值用於調整由像素電路210產生之影像資料之曝光。在另一實例中，儲存於曝光記憶體EXPMEM 252中之曝光值可由一像素區塊共用以調整由包含像素電路210之一像素陣列中之像素區塊(例如，鄰近像素之一8x8區塊)產生之影像資料之曝光。圖 2中所繪示之實例亦圖解說明一第三開關S3 267，其經耦合以在像素電路210之一閒置狀態期間回應於設定-重設鎖存器262之一輸出而產生第三轉移控制信號Vbloom 269以部分地接通轉移電晶體218來抑制模糊。在所繪示之實例中，第三轉移控制信號Vbloom 269係一防模糊轉移控制信號，且因此第三轉移控制信號Vbloom 269之電壓之量值小於第一轉移控制信號PTX 242及第二轉移控制信號STX 244之量值，以便在第一轉移控制信號PTX 242及第二轉移控制信號STX 244之預充電操作及取樣操作期間僅部分地接通轉移電晶體218而非完全接通轉移電晶體218。在圖 2中所繪示之實例中，鎖存器262包含如所展示之交叉耦合NAND閘極263及265。在實例中，鎖存器262之設定輸入SB 259經耦合以接收一NAND閘極255之輸出，且鎖存器262之重設輸入RB 261經耦合以接收NAND閘極257之輸出。NAND閘極255經耦合以接收樣本啟用信號saddr_en 240及一第一時脈信號TXSL 253。NAND閘極257經耦合以接收預充電啟用信號paddr_en 238及一第二時脈信號TXPL 251。在實例中，第一時脈信號TXSL 253及第二時脈信號TXPL 251係用以鎖定鎖存器262之週期性信號。因此，鎖存器262經耦合以回應於樣本啟用信號saddr_en 240及一第一時脈信號TXSL 253而被設定，且回應於預充電啟用信號paddr_en 238及一第二時脈信號TXPL 251而被重設。在其中利用一滾動快門讀出像素陣列，且一次可僅給一像素陣列中之11個可能列預充電( 亦即，對於paddr0_en 250A、paddr1_en 250B、…、paddrN_en 250N，N=10)且一次讀出一列的一實例中，在任何一時間一最大負荷可僅為：僅可將像素陣列中之12個可能列載入第一轉移控制信號PTX 242、第二轉移控制信號STX 244上。換言之，在N=10之實例中，對於正在由滾動快門讀出之每一列，一次僅可對像素陣列中之其他11個經啟用列進行預充電。由於此時正在被讀出之具體列而忽略像素陣列中之所有其他列。因此，當然應瞭解，在任何時候第一轉移控制信號PTX 242及第二轉移控制信號STX 244上僅12個列之此最大負荷顯著地小於其中整個像素陣列之每一列可在任何時候由第一轉移控制信號PTX 242及第二轉移控制信號STX 244驅動之一實例。換言之，第一轉移控制信號PTX 242係基於預充電地址而產生，因此每次僅N+1個列接收第一轉移控制信號PTX 242。因此，驅動第一轉移控制信號PTX 242及第二轉移控制信號STX 244之一源之總負荷僅為N+2個列，而非具有大約2 ^N個列之一整個像素陣列。因此，應瞭解，包含像素電路210之一次可被預充電且因此接收第一轉移控制信號PTX 242之一像素陣列之列之總數目等於可由曝光記憶體EXPMEM儲存之不同可能曝光值之一總數目，此係比其中像素陣列中之所有列同時被驅動之一實例顯著小之一負荷要求。圖 3係圖解說明根據本發明之教示之包含像素電路之一像素陣列306之一實例性成像系統300之一方塊圖，該像素電路具有使用幀內多位元曝光之一清晰高動態範圍讀出結構。在所圖解說明之實例中，應瞭解，包含於圖 3之像素陣列306中之像素電路中之每一者可係圖 1之像素陣列106之像素電路110A、110B、110C或圖 2之像素電路210之實例，且下文所提及之類似命名及編號之元件類似於如上文所闡述而耦合及發揮作用。如圖 3中所繪示之實例中所展示，根據本發明之教示，控制電路356耦合至像素陣列306以控制像素陣列306之操作，包含針對一單個幀獨立地控制像素陣列306中之像素電路中之每一者之一曝光時間。在實例中，讀出電路358耦合至像素陣列306以自像素陣列306之複數個像素電路讀出影像資料。在一項實例中，由讀出電路358讀出之影像資料被傳送至功能邏輯360。在所繪示之實例中，像素陣列306之像素電路安置於一第一半導體層312中，且控制電路356、讀出電路358及功能邏輯360安置於第二半導體層314中。在實例中，第一半導體層312及第二半導體層314以一堆疊式晶片方案堆疊且耦合於一起。在一項實例中，選擇電路332透過像素級混合接合( 例如，參見圖 2中之像素級混合接合230)耦合至像素陣列306之每一像素電路。在一項實例中，讀出電路358可包含放大電路、類比轉數位(ADC)轉換電路或其他電路。功能邏輯360可僅儲存影像資料或甚至藉由應用影像後效應(例如，剪裁、旋轉、移除紅眼、調整亮度、調整對比度或其他)來操縱該影像資料。像素陣列306可實施為一前側照明影像感測器或一後側照明影像感測器。如所圖解說明，每一像素電路被配置成像素陣列306中之若干列及若干行以獲取一人、地方或物件之影像資料，然後可使用該影像資料來再現人、地方或物件之一影像。如所繪示之實例中所展示，控制電路356包含耦合至選擇電路332之一數位自動曝光控制(AEC) 354。在一項實例中，應瞭解，AEC 354亦可包含用以提供樣本位址啟用信號及預充電位址啟用信號( 例如，saddr_en及paddr(0-N)_en)之列解碼器元件。如可在圖 3中所圖解說明之選擇電路332A之詳細版本瞭解，選擇電路332可係圖 2中所圖解說明之選擇電路232之實例。因此，下文所提及之類似命名及編號之元件類似於如上文所闡述而耦合及發揮作用。在所繪示之實例中，AEC 354經耦合以產生曝光值，所產生之曝光值儲存於選擇電路310之曝光記憶體EXPMEM中。另外，AEC 354亦經耦合以產生樣本位址啟用信號( 例如，saddr_en)以及預充電位址啟用信號( 例如，paddr(0-N)_en)，上述兩個信號經耦合以由選擇電路332接收。在一項實例中，根據本發明之教示，AEC 354經耦合以自讀出電路358讀取影像資料以基於來自一先前幀之像素電路之影像資料值而判定一後續幀中的可受益於預充電之像素陣列306中之任何個別像素電路及因此額外曝光時間以提供HDR成像。如此，根據本發明之教示，AEC 354經耦合以給選擇電路332中之曝光記憶體EXPMEM提供對應曝光值並且提供對應樣本位址啟用信號saddr_en及預充電位址啟用信號paddr(0-N)_en。如所提及，根據本發明之教示，控制電路356亦包含耦合至AEC 354之對應列解碼器電路以控制每一像素電路之選擇電路中之開關S1、S2及S3以向包含於像素陣列306之像素電路之列中之轉移電晶體提供第一轉移控制信號PTX、第二轉移控制信號STX及第三轉移控制信號Vbloom。在一滾動快門設計操作實例中，假設正在讀出像素陣列306之列i。當列i之像素電路中之轉移電晶體在讀出列i時之之一取樣或讀出操作期間被啟動時，該等轉移電晶體經耦合以接收STX轉移控制信號。在所繪示之實例中，列i+2 ^(0-N)*M _exp可經耦合以在一預充電操作或狀態期間被預充電，其中N係大於或等於零之一整數，且M _exp係一曝光因子。因此，根據本發明之教示，舉例而言假設N=10且曝光因子M _exp=1，可被預充電且接收PTX轉移控制信號以給高動態範圍成像提供額外曝光時間的像素陣列306之N+1個或11個其他列係：列i+2 ⁰*M _exp、列i+2 ¹*M _exp、列i+2 ²*M _exp、…、列i+2 ⁹*M _exp及列i+2 ¹⁰*M _exp。換言之，若像素陣列306中正在被取樣或讀出之列係列i，則在N=10且曝光因子M _exp=1之情況下當列i正在被讀出時，像素陣列306中可被預充電之其他列係列i+1、i+2、i+4、…、i+512及i+1024。像素陣列306之其他列在此時既不被讀出亦不被預充電。替代地，像素陣列306中不被讀出(亦即，取樣)或預充電之其他列可處於一曝光狀態(亦即，積分狀態)或一閒置狀態中。在所繪示之實例中，根據本發明之教示應瞭解，像素陣列306之列之轉移電晶體不處於樣本/讀出狀態中，預充電狀態或曝光/積分狀態可由選擇電路332藉助第三轉移控制信號Vbloom來部分地接通以在閒置狀態期間部分地接通轉移電晶體來抑制模糊。圖 4係圖解說明根據本發明之教示之閒置狀態、預充電狀態、曝光狀態、樣本狀態與一清晰成像系統之一實例性像素電路中之相關聯實例性信號之關係之一時序圖，該清晰成像系統包含具有使用幀內多位元曝光之一高動態範圍讀出結構之像素電路之一像素陣列。在所圖解說明之實例中，應瞭解，圖 4中所圖解說明之信號中之每一者可係圖 2之像素電路210及選擇電路232中所闡述之信號之實例，且具有類似名稱及編號之元件被耦合且功能類似於上文之闡述。如所展示，在時間T1之前且在時間T4之後，像素電路係一閒置狀態。根據本發明之教示，在像素電路之閒置狀態期間，將Vbloom 469施加至TX信號446，此導致轉移電晶體被部分地接通以在閒置狀態期間抑制模糊。如可在圖 4中所瞭解，TX信號446在閒置狀態期間之電壓之量值小於TX信號446在時間T1與時間T2之間的預充電狀態期間之電壓之量值以及在時間T3與時間T4之間的樣本狀態期間之TX信號446之電壓之量值。根據本發明之教示，在閒置狀態期間(在時間T1之前及在時間T4之後)，鎖存器之設定輸入SB及重設輸入RB兩者均等於1，此致使鎖存器將開關S3 467保持或鎖存為接通以將Vbloom 469供應至TX 446以抑制模糊。在時間T1處，啟動預充電啟用信號paddr_en 438，此致使S1開關被接通。第一時脈信號TXSL 453及第二時脈信號TXPL 451之脈衝對鎖存器進行重設，此致使開關S3 467被關斷，此在像素電路處於時間T1與時間T2之間的預充電狀態期間致使TX信號446上之電壓被脈衝調節至第一轉移控制信號PTX之更高量值電壓。在時間T2處，將預充電啟用信號paddr_en 438撤銷啟動，開關S1被關斷，且第一時脈信號TXSL 453及第二時脈信號TXPL 451被脈衝調節，此致使鎖存器之設定輸入SB及重設輸入RB兩者均等於1，此致使鎖存器將開關S3 467保持為關斷，此在像素電路處於時間T2與T3之間的曝光狀態期間將TX 446保持為低。在時間T3處，啟動樣本啟用信號saddr_en 440，從而致使S2回應於樣本啟用信號saddr_en 440而被接通，此在像素電路處於時間T3與T4之間的樣本狀態期間致使TX信號446被脈衝調節至第二轉移控制信號STX之更高量值電壓。在時間T4處，將樣本啟用信號saddr_en 440撤銷啟動，此致使開關S2被關斷。根據本發明之教示，第一時脈信號TXSL 453及第二時脈信號TXPL 451之脈衝對鎖存器進行設定，從而致使開關S3 467被接通，此致使Vbloom 469被施加至TX信號446上之電壓上以部分地接通轉移電晶體以在閒置狀態期間抑制模糊。包含發明摘要中所闡述內容之本發明之所圖解說明實例之以上說明並非意欲係窮盡性或限制於所揭示之精確形式。雖然出於說明性目的而在本文中闡述本發明之特定實施例及實例，但可在不背離本發明之較寬廣精神及範疇之情況下做出各種等效修改。可根據以上詳細說明對本發明之實例做出此等修改。隨附申請專利範圍中所使用之術語不應理解為將本發明限制於說明書及申請專利範圍中所揭示之特定實施例。相反，範疇將完全由以下申請專利範圍來判定，該申請專利範圍將根據所創建之請求項解釋原則來加以理解。因此，應將本說明書及各圖視為說明性而非限制性。

<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 100 </td><td> 影像感測系統/清晰影像感測系統 </td></tr><tr><td> 102 </td><td> 堆疊式半導體裝置晶圓/半導體裝置晶圓/裝置晶圓 </td></tr><tr><td> 104 </td><td> 堆疊式半導體裝置晶圓/半導體裝置晶圓/裝置晶圓 </td></tr><tr><td> 106 </td><td> 像素陣列/光子偵測陣列 </td></tr><tr><td> 108 </td><td> 支援電路 </td></tr><tr><td> 110A </td><td> 像素電路 </td></tr><tr><td> 110B </td><td> 像素電路 </td></tr><tr><td> 110C </td><td> 像素電路 </td></tr><tr><td> 112 </td><td> 第一半導體層 </td></tr><tr><td> 114 </td><td> 第二半導體層 </td></tr><tr><td> 210 </td><td> 像素電路 </td></tr><tr><td> 212 </td><td> 第一半導體層 </td></tr><tr><td> 214 </td><td> 第二半導體層 </td></tr><tr><td> 216 </td><td> 光電二極體 </td></tr><tr><td> 218 </td><td> 轉移電晶體 </td></tr><tr><td> 220 </td><td> 浮動擴散部 </td></tr><tr><td> 222 </td><td> 重設電晶體 </td></tr><tr><td> 224 </td><td> 放大器電晶體 </td></tr><tr><td> 226 </td><td> 列選擇電晶體 </td></tr><tr><td> 228 </td><td> 位元線 </td></tr><tr><td> 230 </td><td> 像素級混合接合 </td></tr><tr><td> 232 </td><td> 選擇電路 </td></tr><tr><td> 234 </td><td> 第一開關 </td></tr><tr><td> 236 </td><td> 第二開關 </td></tr><tr><td> 238 </td><td> 預充電啟用信號 </td></tr><tr><td> 240 </td><td> 樣本啟用信號 </td></tr><tr><td> 242 </td><td> 第一轉移控制信號 </td></tr><tr><td> 244 </td><td> 第二轉移控制信號 </td></tr><tr><td> 248 </td><td> 多工器電路 </td></tr><tr><td> 250A </td><td> 預充電列信號 </td></tr><tr><td> 250B </td><td> 預充電列信號 </td></tr><tr><td> 250N </td><td> 預充電列信號 </td></tr><tr><td> 251 </td><td> 第二時脈信號 </td></tr><tr><td> 252 </td><td> 曝光記憶體 </td></tr><tr><td> 253 </td><td> 曝光值信號/第一時脈信號 </td></tr><tr><td> 254 </td><td> 自動曝光控制電路 </td></tr><tr><td> 255 </td><td> NAND閘極 </td></tr><tr><td> 257 </td><td> NAND閘極 </td></tr><tr><td> 259 </td><td> 設定輸入 </td></tr><tr><td> 261 </td><td> 重設輸入 </td></tr><tr><td> 262 </td><td> 鎖存器 </td></tr><tr><td> 263 </td><td> NAND閘極 </td></tr><tr><td> 265 </td><td> NAND閘極 </td></tr><tr><td> 267 </td><td> 第三開關 </td></tr><tr><td> 269 </td><td> 第三轉移控制信號 </td></tr><tr><td> 300 </td><td> 成像系統 </td></tr><tr><td> 306 </td><td> 像素陣列 </td></tr><tr><td> 312 </td><td> 第一半導體層 </td></tr><tr><td> 314 </td><td> 第二半導體層 </td></tr><tr><td> 332 </td><td> 選擇電路 </td></tr><tr><td> 332A </td><td> 選擇電路 </td></tr><tr><td> 354 </td><td> 數位自動曝光控制/自動曝光控制 </td></tr><tr><td> 356 </td><td> 控制電路 </td></tr><tr><td> 358 </td><td> 讀出電路 </td></tr><tr><td> 360 </td><td> 功能邏輯 </td></tr><tr><td> 438 </td><td> 預充電啟用信號 </td></tr><tr><td> 440 </td><td> 樣本啟用信號 </td></tr><tr><td> 446 </td><td> TX信號 </td></tr><tr><td> 451 </td><td> 第二時脈信號 </td></tr><tr><td> 453 </td><td> 第一時脈信號 </td></tr><tr><td> 467 </td><td> 開關 </td></tr><tr><td> 469 </td><td> 第三轉移控制信號 </td></tr><tr><td> AVDD </td><td> 電壓 </td></tr><tr><td> EXPMEM </td><td> 曝光記憶體 </td></tr><tr><td> paddr_en </td><td> 預充電啟用信號 </td></tr><tr><td> paddr0_en </td><td> 預充電列信號 </td></tr><tr><td> paddr1_en </td><td> 預充電列信號 </td></tr><tr><td> paddrN_en </td><td> 預充電列信號 </td></tr><tr><td> paddr(0-N)_en </td><td> 預充電位址啟用信號 </td></tr><tr><td> PTX </td><td> 第一轉移控制信號/轉移控制信號 </td></tr><tr><td> RB </td><td> 重設輸入 </td></tr><tr><td> RFD </td><td> 經重設浮動擴散部 </td></tr><tr><td> RST </td><td> 重設信號 </td></tr><tr><td> RS </td><td> 列選擇信號 </td></tr><tr><td> saddr_en </td><td> 樣本啟用信號/樣本位址啟用信號 </td></tr><tr><td> S1 </td><td> 第一開關/開關 </td></tr><tr><td> S2 </td><td> 第二開關/開關 </td></tr><tr><td> S3 </td><td> 第三開關/開關 </td></tr><tr><td> SB </td><td> 設定輸入 </td></tr><tr><td> STX </td><td> 第二轉移控制信號/轉移控制信號 </td></tr><tr><td> T1 </td><td> 時間 </td></tr><tr><td> T2 </td><td> 時間 </td></tr><tr><td> T3 </td><td> 時間 </td></tr><tr><td> T4 </td><td> 時間 </td></tr><tr><td> TX </td><td> 轉移控制信號 </td></tr><tr><td> TXPL </td><td> 第二時脈信號 </td></tr><tr><td> TXSL </td><td> 第一時脈信號 </td></tr><tr><td> Vbloom </td><td> 第三轉移控制信號 </td></tr></TBODY></TABLE>

參考以下各圖闡述本發明之非限制性及非窮盡性實施例，其中貫穿各種視圖之相似元件符號係指相似部件，除非另有規定。圖 1係根據本發明之教示之具有一實例性清晰成像系統之積體電路晶粒之堆疊式半導體裝置晶圓之一項實例之一分解圖，該實例性清晰成像系統具有使用幀內多位元曝光控制之一高動態範圍影像感測器讀出結構。圖 2係展示根據本發明之教示之一像素電路之一部分電路之一實例之一電路圖，該像素電路包含使用幀內多位元曝光之一清晰高動態範圍讀出結構。圖 3係圖解說明根據本發明之教示之包含像素電路之一像素陣列之一實例性清晰成像系統之一方塊圖，該等像素電路具有使用幀內多位元曝光之一高動態範圍讀出結構。圖 4係圖解說明根據本發明之教示之閒置狀態、預充電狀態、曝光狀態、樣本狀態與一清晰成像系統之一實例性像素電路中之相關聯實例性信號之關係之一時序圖，該清晰成像系統包含具有使用幀內多位元曝光之一高動態範圍讀出結構之像素電路之一像素陣列。貫穿圖式之數個視圖，對應參考符號指示對應組件。熟習此項技術者將瞭解，各圖中之元件係為簡單及清晰起見而圖解說明之且未必按比例繪製。舉例而言，為了有助於改良對本發明之各項實施例之理解，各圖中之元件中之某些元件之尺寸可能相對於其他元件放大。並且，通常未繪示在商業上可行之一實施例中有用或必需之常見而眾所周知之元件以便促進對本發明之此等各項實施例之一較不受阻擋之觀察。

Claims

一種像素電路，其包括：一光電二極體，其經調適以回應於入射光而累積影像電荷；一轉移電晶體，其耦合於安置於第一半導體層中之該光電二極體與一浮動擴散部之間，以將該光電二極體中所累積之該影像電荷選擇性地轉移至該浮動擴散部；及一選擇電路，其耦合至該轉移電晶體之一控制端子，以選擇一第一轉移控制信號、一第二轉移控制信號或一第三轉移控制信號中之一者以控制該轉移電晶體，其中該選擇電路經耦合以輸出該第一轉移控制信號以回應於在對與其中包含該轉移電晶體之一列不同之一列進行一讀出操作期間之一預充電啟用信號(precharge enable signal)，其中該選擇電路經耦合以輸出該第二轉移控制信號以回應於在對其中包含該轉移電晶體之該列進行一讀出操作期間之一樣本(sample)啟用信號，且其中該選擇電路經耦合以輸出該第三轉移控制信號以在該像素電路之一閒置(idle)狀態期間部分地接通(turn on)該轉移電晶體。
如請求項1之像素電路，其中該選擇電路包含：一第一開關，其經耦合以回應於該預充電啟用信號而產生該第一轉移控制信號；一第二開關，其經耦合以回應於該樣本啟用信號而產生該第二轉移控制信號；一多工器電路，其經耦合以回應於對複數個預充電列信號中之一者之一選擇而產生該預充電啟用信號，該選擇係回應於一曝光值信號而做出；一曝光記憶體，其經耦合以儲存該曝光值信號；一鎖存器，其經耦合以回應於該樣本啟用信號及一第一時脈信號而被設定，其中該鎖存器經耦合以回應於該預充電啟用信號及一第二時脈信號而被重設；及一第三開關，其經耦合以回應於該鎖存器之一輸出而產生該第三轉移控制信號。
如請求項1之像素電路，其中該像素電路係包含於一像素陣列中之配置成複數個列及複數個行之複數個像素電路中之一者。
如請求項1之像素電路，其中像素陣列中一次可接收該第一轉移控制信號之列之一總數目等於可由曝光記憶體儲存之不同可能曝光值之一總數目。
如請求項4之像素電路，其進一步包括經耦合以產生由該曝光記憶體儲存之該等不同可能曝光值之一自動曝光控制電路。
如請求項1之像素電路，其中該第一控制信號係一預充電轉移控制信號，其中第二控制信號係一樣本轉移控制信號，且其中該第三控制信號係一防模糊轉移控制信號。
如請求項6之像素電路，其中該防模糊轉移控制信號之一量值小於該預充電轉移控制信號或該樣本轉移控制信號之一量值。
如請求項1之像素電路，其中該像素電路經調適以在一預充電狀態、一曝光狀態、一讀出狀態或該閒置狀態中之一者中操作。
如請求項1之像素電路，其中該光電二極體、該轉移電晶體及該浮動擴散部安置於一第一半導體層中，且其中該選擇電路安置於一第二半導體層中且透過該第一半導體層與該第二半導體層之間的一混合接合而耦合至該轉移電晶體之該控制端子。
如請求項9之像素電路，其進一步包括：一重設電晶體，其安置於該第一半導體層中且耦合至該浮動擴散部以選擇性地對該浮動擴散部進行重設；一放大器電晶體，其安置於該第一半導體層中且具有耦合至該浮動擴散部之一放大器閘極；及一列選擇電晶體，其安置於該第一半導體層中、耦合於一位元線與該放大器電晶體之間。
如請求項9之像素電路，其中該第一半導體層與該第二半導體層係以一堆疊式晶片方案而被堆疊且耦合於一起。
一種成像系統，其包括：一像素陣列，其具有配置成複數個列及複數個行之複數個像素電路，其中該等像素電路中之每一者包含：一光電二極體，其經調適以回應於入射光而累積影像電荷；一轉移電晶體，其耦合於該光電二極體與一浮動擴散部之間，以將該光電二極體中所累積之該影像電荷選擇性地轉移至該浮動擴散部；一選擇電路，其耦合至該轉移電晶體之一控制端子以選擇一第一轉移控制信號、一第二轉移控制信號或一第三轉移控制信號中之一者以控制該轉移電晶體，其中該選擇電路經耦合以輸出該第一轉移控制信號以回應於在對與其中包含該轉移電晶體之一列不同之一列進行一讀出操作期間之一預充電啟用信號，其中該選擇電路經耦合以輸出該第二轉移控制信號以回應於在對其中包含該轉移電晶體之該列進行一讀出操作期間回應於一樣本啟用信號，且其中該選擇電路經耦合以輸出該第三轉移控制信號以在包含該光電二極體之該像素電路之一閒置狀態期間部分地接通該轉移電晶體；控制電路，其耦合至該像素陣列以控制該像素陣列之操作，其中該選擇電路包含於該控制電路中；及讀出電路，其安置於該第二半導體層中且耦合至該像素陣列以自該複數個像素電路讀出影像資料。
如請求項12之成像系統，其進一步包括功能邏輯，該功能邏輯耦合至該讀出電路以儲存自該複數個像素電路讀出之該影像資料。
如請求項12之成像系統，其中該選擇電路包含：一第一開關，其經耦合以回應於該預充電啟用信號而產生該第一轉移控制信號；一第二開關，其經耦合以回應於該樣本啟用信號而產生該第二轉移控制信號；一多工器電路，其經耦合以回應於對複數個預充電列信號中之一者之一選擇而產生該預充電啟用信號，該選擇係回應於一曝光值信號而做出；一曝光記憶體，其經耦合以儲存該曝光值信號；一鎖存器，其經耦合以回應於該樣本啟用信號及一第一時脈信號而被設定，其中該鎖存器經耦合以回應於該預充電啟用信號及一第二時脈信號而被重設；及一第三開關，其經耦合以回應於該鎖存器之一輸出而產生該第三轉移控制信號。
如請求項12之成像系統，其中該像素陣列中一次可接收該第一轉移控制信號之列之一總數目等於可由該曝光記憶體儲存之不同可能曝光值之一總數目。
如請求項15之成像系統，其中該控制電路進一步包括經耦合以產生由該曝光記憶體儲存之該等不同可能曝光值之一自動曝光控制電路。
如請求項12之成像系統，其中該第一控制信號係一預充電轉移控制信號，其中第二控制信號係一樣本轉移控制信號，且其中該第三控制信號係一防模糊轉移控制信號。
如請求項17之成像系統，其中該防模糊轉移控制信號之一量值小於該預充電轉移控制信號或該樣本轉移控制信號之一量值。
如請求項12之成像系統，其中每一像素電路經調適以在一預充電狀態、一曝光狀態、一讀出狀態或該閒置狀態中之一者中操作。
如請求項12之成像系統，其中該光電二極體、該轉移電晶體及該浮動擴散部安置於一第一半導體層中，且其中該選擇電路安置於一第二半導體層中且透過該第一半導體層與該第二半導體層之間的一混合接合而耦合至該轉移電晶體之該控制端子。
如請求項20之成像系統，其中該等像素電路中之每一者進一步包含：一重設電晶體，其安置於該第一半導體層中且耦合至該浮動擴散部以選擇性地對該浮動擴散部進行重設；一放大器電晶體，其安置於該第一半導體層中且具有耦合至該浮動擴散部之一放大器閘極；及一列選擇電晶體，其安置於該第一半導體層中、耦合於一位元線與該放大器電晶體之間。
如請求項20之成像系統，其中該第一半導體層與該第二半導體層係以一堆疊式晶片方案而被堆疊且耦合於一起。