TWI644304B - 顯示裝置的驅動電路及具備該驅動電路的顯示裝置 - Google Patents

顯示裝置的驅動電路及具備該驅動電路的顯示裝置 Download PDF

Info

Publication number
TWI644304B
TWI644304B TW101144214A TW101144214A TWI644304B TW I644304 B TWI644304 B TW I644304B TW 101144214 A TW101144214 A TW 101144214A TW 101144214 A TW101144214 A TW 101144214A TW I644304 B TWI644304 B TW I644304B
Authority
TW
Taiwan
Prior art keywords
transistor
electrode
circuit
lookup table
semiconductor layer
Prior art date
Application number
TW101144214A
Other languages
English (en)
Other versions
TW201329948A (zh
Inventor
長塚修平
熱海知昭
小山潤
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201329948A publication Critical patent/TW201329948A/zh
Application granted granted Critical
Publication of TWI644304B publication Critical patent/TWI644304B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dram (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

本發明提供一種顯示裝置的驅動電路，在顯示裝置中，即使根據外部環境的變化頻繁重構查找表而將其保持在儲存電路中，也可以在回掃期間內對儲存電路進行查找表的寫入，並且即使電源電壓的供應停止也可以保持查找表的資料。作為儲存電路，使用具有在半導體層中包含氧化物半導體的電晶體的儲存電路，該儲存電路設置在顯示裝置的驅動電路中並儲存用來根據外部環境的變化進行影像信號的校正的查找表。

Description

顯示裝置的驅動電路及具備該驅動電路的顯示裝置
本發明係關於一種顯示裝置的驅動電路。或者，本發明係關於一種具備該驅動電路的顯示裝置。
近年來隨著技術革新，液晶電視等顯示裝置的商品化有進展。今後被要求具有更高附加價值的產品，而對其展開研究開發。
作為顯示裝置被要求的附加價值，可以舉出顯示裝置的高影像品質化。在專利文獻1中公開了為了實現顯示裝置的高影像品質化而動態控制所輸入的影像信號的校正的結構作為一個例子。
[專利文獻1]日本專利申請公開第2006-113311號公報
藉由動態控制所輸入的影像信號的校正來根據外部環境的變化對影像信號進行校正，從而可以實現具有更高的影像品質的顯示裝置。為了動態控制所輸入的影像信號的校正，需要根據外部環境的變化製作用來轉換影像信號的查找表，而將其儲存在儲存電路中。參照預先儲存在儲存電路中的查找表來可以根據外部環境的變化對影像信號進行校正。
作為儲存用來轉換影像信號的查找表的儲存電路的記憶元件，較佳地使用即使電源電壓的供應停止也可以保持 儲存資料的非揮發性記憶體。由於藉由使用非揮發性記憶體，即使電源電壓的供應停止也可以保持儲存在儲存電路中的查找表的內容，所以可以降低耗電量。另外，即使不進行查找表的更新，例如當在相同的條件下長期進行顯示的情況時，也可以保持儲存在儲存電路中的查找表的內容而不進行電源電壓的供應，因此可以降低耗電量。
另一方面，在外部環境頻繁變化，每次製作查找表，而將其儲存在儲存電路中的情況下，需要邊進行顯示邊製作查找表而將其儲存在儲存電路中。在此情況下，需要在與參照查找表對影像信號進行校正的期間不同的回掃期間等其他期間，製作查找表而將其儲存在儲存電路中。這是因為如下緣故：當邊進行顯示邊進行查找表的更新時，不進行正常的影像信號的校正，這成為顯示故障的原因。
然而，由於在FlashEEPROM(快閃記憶體)等非揮發性記憶體中重寫期間需要幾m秒，所以在高清晰化的顯示裝置中在回掃期間製作查找表而將其儲存在儲存電路中的時間不足。此外，由於在快閃記憶體中當重寫資料時需要高電壓，所以附加升壓電路等其他電路，從而電路規模的增大成為問題。
於是，本發明的一個方式的目的之一是提供一種具備儲存電路的顯示裝置的驅動電路，在該儲存電路中，即使根據外部環境的變化頻繁重構查找表而將其保持在儲存電 路中，也可以在回掃期間內對儲存電路進行查找表的寫入，並且即使電源電壓的供應停止也可以保持查找表的資料。
在本發明的一個方式中，作為儲存電路的記憶元件，使用在通道形成區中包含氧化物半導體的電晶體，該儲存電路設置在顯示裝置的驅動電路中並儲存用來根據外部環境的變化進行影像信號的校正的查找表。儲存電路包括第一電晶體、第二電晶體及電容元件，第一電晶體的閘極電極與第二電晶體的一方的電極連接，第二電晶體的通道形成區包含氧化物半導體，電容元件的一方的電極設置在第二電晶體的一方的電極上。
本發明的一個方式是一種顯示裝置的驅動電路，包括：儲存用來進行影像信號的校正的查找表的儲存電路。儲存電路所具有的記憶元件，包括：第一電晶體；第二電晶體；以及電容元件。第一電晶體的閘極電極與第二電晶體的一方的電極連接。第二電晶體的半導體層包含氧化物半導體。電容元件的一方的電極設置在第二電晶體的一方的電極上。
本發明的一個方式是一種顯示裝置的驅動電路，包括：儲存用來進行影像信號的校正的查找表的儲存電路。儲存電路所具有的記憶元件，包括：第一電晶體；第二電晶體；以及電容元件。第一電晶體包括第一半導體層、設置在第一半導體層上的第一閘極絕緣層、重疊於第一半導體層的一部分且設置在第一閘極絕緣層上的第一閘極電極、 接觸於第一半導體層的一方的電極以及接觸於第一半導體層的另一方的電極。第二電晶體包括第二半導體層、接觸於第二半導體層的一方的電極、接觸於第二半導體層的另一方的電極、設置在第二半導體層上的第二閘極絕緣層以及重疊於第二半導體層的一部分且設置在第二閘極絕緣層上的第二閘極電極。電容元件包括第二電晶體的一方的電極、第二閘極絕緣層以及設置在第二閘極絕緣層上的電容元件電極。第二半導體層包含氧化物半導體。第一閘極電極與接觸於第二半導體層的一方的電極直接連接。
本發明的一個方式是一種顯示裝置的驅動電路，包括：儲存電路；記憶體控制電路；以及影像信號輸出電路。儲存電路根據檢測出外部環境的變化的感測器電路的信號而在顯示控制電路中製作用來進行影像信號的校正的查找表，而儲存該查找表。記憶體控制電路用來將製作在顯示控制電路中的查找表寫入到儲存電路中。影像信號輸出電路用來將根據查找表被校正的影像信號輸出到顯示面板。儲存電路所具有的記憶元件包括：第一電晶體；第二電晶體；以及電容元件。第一電晶體的閘極電極與第二電晶體的一方的電極連接。第二電晶體的半導體層包含氧化物半導體。電容元件的一方的電極設置在第二電晶體的一方的電極上。
本發明的一個方式是一種顯示裝置的驅動電路，包括：儲存電路；記憶體控制電路；以及影像信號輸出電路。儲存電路根據檢測出外部環境的變化的感測器電路的信號 而在顯示控制電路中製作用來進行影像信號的校正的查找表，而儲存該查找表。記憶體控制電路用來將製作在顯示控制電路中的查找表寫入到儲存電路中。影像信號輸出電路用來將根據查找表被校正的影像信號輸出到顯示面板。儲存電路所具有的記憶元件，包括：第一電晶體；第二電晶體；以及電容元件。第一電晶體包括第一半導體層、設置在第一半導體層上的第一閘極絕緣層、重疊於第一半導體層的一部分且設置在第一閘極絕緣層上的第一閘極電極、接觸於第一半導體層的一方的電極以及接觸於第一半導體層的另一方的電極。第二電晶體包括第二半導體層、接觸於第二半導體層的一方的電極、接觸於第二半導體層的另一方的電極、設置在第二半導體層上的第二閘極絕緣層以及重疊於第二半導體層的一部分且設置在第二閘極絕緣層上的第二閘極電極。電容元件包括第二電晶體的一方的電極、第二閘極絕緣層以及設置在第二閘極絕緣層上的電容元件電極。第二半導體層包含氧化物半導體。第一閘極電極與接觸於第二半導體層的一方的電極直接連接。
在本發明的一個方式中，感測器電路較佳為光感測器電路、溫度感測器電路、角度感測器電路及/或計時器電路。
在本發明的一個方式中，第一半導體層較佳地包含單晶矽。
根據本發明的一個方式可以提供一種具備儲存電路的顯示裝置的驅動電路，在該儲存電路中，即使根據外部環 境的變化頻繁重構查找表而將其保持在儲存電路中，也可以在回掃期間內對儲存電路進行查找表的寫入，並且即使電源電壓的供應停止也可以保持查找表的資料。
下面，參照圖式對本發明的實施方式進行說明。但是，本發明的結構可以以多個不同形式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在本實施方式所記載的內容中。另外，在以下說明的本發明的結構中，表示相同部分的元件符號在不同的圖式中共同使用。
另外，有時為了明確起見而誇大表示各實施方式的圖式等所示的各結構的尺寸、層的厚度、信號波形或區域。因此，本發明不一定侷限於圖式中所示的尺度。
注意，在本說明書中使用的第一、第二、第三至第N(N為自然數)的序數詞是為了避免結構要素的混淆而附記的，而不是用於在數目方面上進行限制。
注意，由於電晶體的結構，難以定義源極和汲極。因此，以下，將成為源極電極和汲極電極中的一方的接觸於半導體層的電極稱為“電晶體的一方的電極”，而將源極電極和汲極電極中的另一方的接觸於半導體層的電極稱為“電晶體的另一方的電極”。
實施方式1
圖1A示出包括顯示裝置的驅動電路的顯示裝置的塊圖。圖1A所示的顯示裝置100包括驅動電路101、顯示面板102、感測器電路103及顯示控制電路104。驅動電路101包括記憶體控制電路105、儲存電路106及影像信號輸出電路107。影像信號輸出電路107包括第一鎖存電路108、第二鎖存電路109及數位類比轉換電路(D/A轉換電路110)。
在顯示面板102中根據影像信號的輸入進行顯示。在顯示面板102中設置有多個像素，在每個像素中具有顯示元件。作為顯示元件，可以使用液晶元件、EL(Electroluminescence：電致發光)元件。當作為顯示元件使用液晶元件時，顯示面板102為液晶顯示面板。當作為顯示元件使用EL元件時，顯示面板102為EL顯示面板。
感測器電路103是用來檢測出外部環境的變化的電路。作為感測器電路103的一個例子，可以使用檢測出外部光的照度的光感測器電路。另外，當採用液晶顯示裝置時，光感測器電路除了檢測出外部光的照度以外還可以用作檢測出背光的亮度的感測器。此外，除了光感測器電路以外，還可以單獨使用溫度感測器電路、角度感測器電路、計時器電路等的感測器或並用它們。
顯示控制電路104是製作用來動態控制輸入的影像信號的校正的查找表的電路。在此，動態控制是指根據外部環境的變化更新查找表的情況。此外，顯示控制電路104 是將從外部供應的影像信號轉換為適合於校正的格式而將其輸出到儲存電路106的電路。
顯示控制電路104藉由使用變換包括伽馬值的輸入輸出特性的算式進行計算來可以製作根據外部環境的變化的查找表。例如，當將m位元的影像信號轉換為n位元的影像信號時，可以以算式(1)表示被輸入的影像信號與被輸出的影像信號之間的關係式。
在算式1中，OUT為被輸出的影像信號的灰階值，IN為被輸入的影像信號的灰階值，γ為伽馬值，m為被輸入的影像信號的位元數，n為被輸出的影像信號的位元數，α及β(αβ)為用來調整被輸出的影像信號的灰階值的變數。
明確而言，使用算式(1)說明根據外部環境的變化製作查找表的例子。在此，考慮到外部環境為照射到顯示面板上的外部光的照度的情況。圖2示出在被輸入的影像信號為8位元且被輸出的影像信號為8位元的情況下，在不同外部環境下使用算式(1)獲得的被輸入的影像信號的灰階值對被輸出的影像信號的灰階值的圖表。
圖2示出表示轉換之前的被輸入輸出的影像信號的對應的直線200，在γ為2.0，α為0，β為0的情況下表示被輸入輸出的影像信號的對應的虛線曲線201，在γ為2.0，α為55，β為0的情況下表示被輸入輸出的影像信號的對 應的點劃線曲線202，在γ為2.0，α為55，β為55的情況下表示被輸入輸出的影像信號的對應的雙點劃線曲線203。
在照度低，即在較暗的外部環境下，製作查找表以進行成為點劃線曲線202的影像信號的轉換。由於在較暗的環境下太亮的灰階級的影像信號轉換為亮度被抑制的灰階級的影像信號，所以可以提高根據上述那樣製作的查找表對影像信號進行校正而顯示的影像的可見度。
在照度高，即在較亮的外部環境下，製作查找表以進行成為雙點劃線曲線203的影像信號的轉換。由於在較亮的環境下灰階級小的影像信號轉換為亮度提高的灰階級的影像信號，所以可以提高根據上述那樣製作的查找表對影像信號進行校正而顯示的影像的可見度。
其結果是，明確而言，外部光的照度無論增加還是減少，顯示控制電路104都可以以根據照度變化改變可以提高可見度的伽馬特性的方式進行計算而輸出查找表。
記憶體控制電路105是將在顯示控制電路104中製作的查找表的資料與寫入到儲存電路106時所需要的信號一起輸出到儲存電路106的電路。明確而言，記憶體控制電路105在儲存電路106中製作用來儲存或擦除查找表的資料的位址等而輸出。
儲存電路106是用來儲存藉由記憶體控制電路105儲存的查找表的資料的電路。此外，儲存電路106是用來根據儲存的查找表對從顯示控制電路104輸出的影像信號進行校正的電路。
圖1B示出構成儲存電路106的記憶元件的電路結構。該記憶元件由第一電晶體111、使用氧化物半導體的第二電晶體112及電容元件113構成。此外，第二電晶體112的半導體層包含氧化物半導體。在圖1B中，為了表示使用氧化物半導體，在第二電晶體112附近附上“OS”的符號。
在此，詳細說明用於第二電晶體112的半導體層的氧化物半導體。
用於電晶體的半導體層中的通道形成區的氧化物半導體較佳的是至少包含銦(In)或鋅(Zn)。尤其是較佳地包含In及Zn。此外，除了上述元素以外，較佳的是還包含使氧堅固地結合的穩定劑(stabilizer)。作為穩定劑，包含鎵(Ga)、錫(Sn)、鋯(Zr)、鉿(Hf)和鋁(Al)中的至少一種即可。
另外，作為其他穩定劑，也可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，可以使用In-Sn-Ga-Zn類氧化物、In-Ga-Zn類氧化物、In-Sn-Zn類氧化物、In-Zr-Zn類氧化物、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn 類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物、In類氧化物、Sn類氧化物、Zn類氧化物等。
另外，在此，例如，“In-Ga-Zn類氧化物”是指以In、Ga及Zn為主要成分的氧化物，對In、Ga及Zn的比率沒有限制。
另外，可以作為氧化物半導體使用以InMO3(ZnO)m(m>0)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。另外，作為氧化物半導體，也可以使用以In2SnO5(ZnO)n(n>0)表示的材料。
例如，可以使用In：Ga：Zn=3：1：2、In：Ga：Zn=1：1：1或In：Ga：Zn=2：2：1的原子數比的In-Ga-Zn類氧化物或該組成的近旁的氧化物。或者，使用In：Sn：Zn=1：1：1、In：Sn：Zn=2：1：3或In：Sn：Zn=2：1：5的原子數比的In-Sn-Zn類氧化物或該組成的近旁的氧化物即可。
另外，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成在原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成的近旁是指a、b、c滿足算式(2)的情況。
r例如可以為0.05。其他氧化物也是同樣的。
但是，不侷限於上述材料，根據所需要的半導體特性(場效應遷移率、臨界電壓等)可以使用適當的組成的氧化物半導體。另外，較佳地採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離以及密度等，以得到所需要的半導體特性。
在將氧化物半導體用於半導體層中的通道形成區的電晶體中，藉由使氧化物半導體高度純化，可以充分降低截止電流(這裏是指，當在截止狀態下例如以源極電位為基準的源極電位與閘極電位之間的電位差為臨界電壓以下時的汲極電流)。例如，藉由加熱成膜不使氧化物半導體中包含氫及羥基或者藉由在成膜後的加熱從膜中去除該氫及羥基，以能夠進行高度純化。藉由高度純化，在將In-Ga-Zn類氧化物用於通道形成區的電晶體中，當通道長度為10μm，半導體膜的膜厚度為30nm，並且汲極電壓為1V至10V左右時，可以將截止電流降低到1×10-13A以下。並且將每通道寬度的截止電流(截止電流除以電晶體的通道寬度的值)降低到1×10-23A/μm(10yA/μm)至1×10-22A/μm(100yA/μm)左右。
另外，為了使氧化物半導體高度純化而檢測出極小的截止電流，藉由製造尺寸較大的電晶體檢測出其截止電流，可以估計實際上流過的截止電流。圖3示出當作為尺寸較大的電晶體採用通道寬度W為1m(1000000μm)且通 道長度L為3μm的電晶體時，以阿累尼烏斯表示對將溫度變化為150℃、125℃、85℃、27℃時的每通道寬度W1μm的截止電流的圖。從圖3可知截止電流極小，可以估計在27℃下截止電流為3×10-26A/μm。注意，在升溫的條件下測量截止電流是因為在室溫下電流極小，所以測量截止電流值變得困難的緣故。
另外，所形成的氧化物半導體膜為單晶、多晶(polycrystal)或非晶等狀態。
較佳的是氧化物半導體膜是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。此外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或 六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載“平行”時，也包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比率高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)有時朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部藉由進行成膜或進行成膜後的加熱處理等的晶化處理來形成。
在使用CAAC-OS膜的電晶體中，因照射可見光或紫外光而產生的電特性變動小。
以上說明是用於第二電晶體112的半導體層的氧化物半導體的說明。
在圖1B中，第一佈線(1st Line)與第一電晶體111的一方的電極連接。第二佈線(2nd Line)與第一電晶體111的另一方的電極連接。第三佈線(3rd Line)與第二電晶體112的一方的電極連接。第四佈線(4th Line)與第二電晶體112的閘極電極連接。第一電晶體111的閘極電極與第二電晶體112的一方的電極直接連接，其形成為電容元件113的一方的電極。第五佈線(5th Line)與電容元件113的另一方的電極連接。
在圖1B所示的記憶元件中，藉由有效地利用可以保持第一電晶體111的閘極電極的電位的特徵，能夠如以下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將第四佈線的電位設定為使第二電晶體112成為導通狀態的電位，而使第二電晶體112成為導通狀態。由此，第三佈線的電位施加到第一電晶體111的閘極電極和電容元件113的一方的電極。也就是說，對第一電晶體111的閘極電極施加指定的電荷(寫入)。另外，當寫入時較佳的是使第四佈線的電位與讀出時的電位相同的電位。
另外，在此，施加賦予兩種不同電位電平的電荷(以下，稱為data‘1’電荷、data‘0’電荷)中的任一種。然後，藉由將第四佈線的電位設定為使第二電晶體112成為截止狀態的電位。藉由使第二電晶體112成為截止狀態，保持對第一電晶體111的閘極電極施加的電荷(保持)。
因為藉由使用高度純化了的半導體層，第二電晶體112的截止電流極小，所以長時間地保持第一電晶體111的閘極電極的電荷。
接著，對資料的讀出進行說明。當在對第一佈線施加有指定的電位(恆電位)的狀態下對第五佈線施加適當的電位(讀出電位)時，根據保持在第一電晶體111的閘極電極中的電荷量，第二佈線具有不同的電位。這是因為一般當第一電晶體111為n通道型時，對第一電晶體111的閘極電極施加有data‘1’電荷時的外觀上的閾值Vth_H低於對第一電晶體111的閘極電極施加有data‘0’電荷時的外觀上的閾值Vth_L的緣故。在此，外觀上的臨界電壓是指為了使第一電晶體111成為“導通狀態”所需要的第五佈線的電位。從而，藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0，可以辨別施加到第一電晶體111的閘極電極的電荷。例如，當寫入時，在對第一電晶體111的閘極電極施加有data‘1’電荷的情況下，如果第五佈線的電位成為V0(>Vth_H)，則第一電晶體111成為“導通狀態”。在對第一電晶體111的閘極電極施加有data‘0’電荷的情況下，即使第五佈線的電位成為V0(<Vth_L)，第一電晶體111仍然處於“截止狀態”。因此，藉由測量第二佈線的電位可以讀出所保持有的資料。
圖4示出對第一電晶體111的閘極電極施加data‘0’電荷、data‘1’電荷時的第五佈線的電位Vc為橫軸，第一電晶體111的汲極電流Id為縱軸的圖表。如圖4所 示，藉由將第五佈線的電位Vc設定為-1.5V左右，可以根據Id的大小檢測出保持在第一電晶體111的閘極電極中的電荷。
另外，當將圖1B所示的記憶元件配置為陣列狀時，需要僅讀出所需要的記憶元件的資料。在此情況下，當不讀出資料時，可以對第五佈線施加不管閘極電極的狀態如何都使第一電晶體111成為“截止狀態”的電位，即小於Vth_H的電位。或者，可以對第五佈線施加不管閘極電極的狀態如何都使第一電晶體111成為“導通狀態”的電位，即大於Vth_L的電位。
在圖1B所示的記憶元件中，藉由使用將氧化物半導體用於通道形成區的截止電流極小的電晶體，可以極長期地保持資料。
另外，在圖1B所示的記憶元件中，在寫入資料時不需要高電壓，從而也沒有元件劣化的問題。例如，不像習知的非揮發性記憶體的情況那樣，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不會發生閘極絕緣層的劣化等的問題。也就是說，在圖1B所示的記憶元件中，對於能夠重寫的次數沒有限制，該限制是習知的非揮發性記憶體所具有的問題，從而顯著提高可靠性。再者，根據電晶體的導通狀態或截止狀態而進行資料的寫入，而可以容易實現高速工作。
圖5是橫軸表示記憶體的重寫次數，縱軸表示保持在第一電晶體111的閘極電極中的電荷為data‘1’電荷、 data‘0’電荷時的第一電晶體111的臨界電壓Vth的變化的圖表。如圖5所示，不管能夠重寫的次數如何，藉由保持data‘1’電荷、data‘0’電荷，第一電晶體111的臨界電壓Vth幾乎都沒有變化。就是說，在圖1B所示的記憶元件中，可以確認到對能夠重寫的次數沒有限制，這限制是習知的非揮發性記憶體所具有的問題，所以可以顯著提高可靠性。
另外，關於對儲存電路106的查找表的更新，為了實現顯示裝置的高影像品質化，當外部環境頻繁變化時，較佳的是每次製作查找表而將其儲存在儲存電路106中。因此，需要在與參照查找表對影像信號進行校正的期間不同的期間製作查找表。明確而言，如上所述，需要在回掃期間製作查找表而將其儲存在儲存電路106中。
這是因為如下緣故：當邊進行顯示邊進行查找表的更新時，不進行正常的影像信號的校正，這成為顯示故障的原因。在此，為了說明，圖6示出作為顯示面板使用全高清顯示器(1920列×1080行)時的各垂直掃描線(GOUT_1至GOUT_1080)的工作例。各垂直掃描線以起始脈衝GSP為基準且與時脈脈衝GCK及反相時脈脈衝GCKB同步地依次選擇GOUT_1至GOUT_1080。在上述例子中，將從選擇GOUT_1080之後到再次選擇GOUT_1的垂直掃描期間501設定為時脈脈衝GCK的週期的一半。
例如，當圖框頻率為60frame/秒時，垂直掃描期間501為16μ秒左右，而需要在該期間進行儲存在儲存電路 106中的查找表的資料的重寫。由於快閃記憶體當重寫資料時必須要進行擦除工作，所以當重寫工作時需要的時間為幾m秒。最近由於有很多圖框頻率高的顯示面板，所以進行儲存在儲存電路106中的查找表的重寫的時間更短。
另外，當考慮到外部環境頻繁變化時，每次也要重寫查找表。因此，從上述觀點可知，作為實現上述功能的電路不適於對於重寫的耐受性低的快閃記憶體。
另一方面，由於圖1B所示的記憶元件與快閃記憶體不同，不需要擦除工作，重寫速度快，即1μ秒以下，所以足以在垂直掃描期間501重寫查找表的資料。此外，在圖1B所示的記憶元件中，由於當重寫時需要的電壓低，所以不需要設置升壓電路等，從而可以實現抑制耗電量的儲存電路106。
接著，參照塊圖說明儲存電路106內的電路結構。
圖7所示的儲存電路106包括記憶體塊701_1至記憶體塊701_2m及多工器電路700。
另外，圖7示出如下情況，即從顯示控制電路104輸入的被校正之前的影像信號為m位元的影像信號，而藉由根據查找表進行校正來將m位元的影像信號轉換為n位元的影像信號。
使用記憶體控制電路105在2m個記憶體塊701_1至記憶體塊701_2m中儲存n位元的查找表的資料。根據從顯示控制電路104輸出的m位元的影像信號而多工器電 路700選自2m個記憶體塊701_1至記憶體塊701_2m中的任一個，被校正的n位元的影像信號輸出到影像信號輸出電路107。
接著，在圖8中說明2m個記憶體塊701_1至記憶體塊701_2m。在圖8中示出2m個記憶體塊701_1至記憶體塊701_2m中的記憶體塊701_1。
在圖8所示的塊圖中，與圖7同樣，藉由使用記憶體控制電路105在記憶體塊701_1中儲存n位元的查找表的資料。當使用多工器電路700選擇儲存在記憶體塊701_1中的n位元的查找表的資料時，被校正的n位元的影像信號輸出到影像信號輸出電路107。
記憶體塊701_1包括記憶單元陣列驅動電路801及記憶單元陣列802。記憶單元陣列驅動電路801包括解碼器803、頁緩衝器804及讀出電路805。
當將n位元的查找表的資料儲存在記憶體塊701_1中時，暫時保持在頁緩衝器804中，藉由解碼器803的控制，將該資料儲存在記憶單元陣列802中。當讀出儲存在記憶單元陣列802中的n位元的查找表的資料時，藉由讀出電路805輸出到多工器電路700。
圖9A示出在行方向上具備n個圖1B所示的記憶元件的圖8的記憶單元陣列802的具體電路結構。儲存1位元的資料的記憶元件810包括第一電晶體811、第二電晶體812及電容元件813。
在圖9A所示的記憶單元陣列802中，設置有n個輸 入資料線Din_1至Din_n、n個輸出資料線Dout_1至Dout_n、寫入字線WL、讀出字線RL等各種佈線，來自記憶單元陣列驅動電路801或記憶體控制電路105的信號或電源電位藉由這些佈線供應到各記憶元件810。
以與輸入資料線Din_1、輸出資料線Dout_1、寫入字線WL、讀出字線RL連接的記憶元件810為例子說明上述佈線與記憶單元陣列802內的電路元件的連接結構。第二電晶體812的閘極電極與寫入字線WL連接。第二電晶體812的一方的電極與輸入資料線Din_1連接，另一方的電極與第一電晶體811的閘極電極連接。此外，第一電晶體811的閘極電極與電容元件813的一方的電極連接。此外，電容元件813的另一方的電極與讀出字線RL連接。第一電晶體811的一方的電極與輸出資料線Dout_1連接，另一方的電極與施加有接地電位等的固定電位的電源線814連接。
接著，參照圖9B說明具有圖9A所示的記憶單元陣列802的記憶體塊701_1的工作。圖9B是示出輸入到各佈線的信號的電位的時間變化的時序圖，第一電晶體811及第二電晶體812為n通道型，且處理2值的資料。
首先，說明寫入資料時的記憶體塊701_1的工作。當寫入時，首先對輸入資料線Din_1至Din_n輸入包括作為資訊的資料的信號。在圖9B中，對輸入資料線Din_1及輸入資料線Din_n輸入具有高位準電位的信號，而對輸入資料線Din_2輸入具有低位準電位的信號。當然輸入到輸 入資料線Din_1至Din_n的信號的電位電平根據資料的內容不同。
當寫入時，對寫入字線WL輸入具有脈衝的信號，然後該脈衝的電位，明確而言高位準電位輸入到第二電晶體812的閘極電極。其閘極電極與寫入字線WL連接的第二電晶體812都成為導通狀態。另一方面，對讀出字線RL輸入與讀出時相同的圖1B所說明的Vth_H和Vth_L之間的電位V0。藉由當寫入時控制讀出字線RL的電位，當讀出時可以防止因藉由電容元件813的電容耦合導致的第一電晶體811的閘極電極的電位的上升。另外，當寫入及讀出時，也可以使讀出字線RL的電位設定為低位準。
輸入到輸入資料線Din_1至Din_n的電位藉由處於導通狀態的第二電晶體812輸入到第一電晶體811的閘極電極。明確而言，由於對輸入資料線Din_1及輸入資料線Din_n輸入具有高位準電位的信號，所以在連接於輸入資料線Din_1的記憶元件810及連接於輸入資料線Din_n的記憶元件810中，第一電晶體811的閘極電極的電位處於高位準。換言之，在該記憶元件810中，第一電晶體811根據圖4中的data‘1’工作。另一方面，由於對輸入資料線Din_2輸入具有低位準電位的信號，所以在連接於輸入資料線Din_2的記憶元件810中，第一電晶體811的閘極電極的電位處於低位準。換言之，在該記憶元件810中，第一電晶體811根據圖4中的data‘0’工作。
在對寫入字線WL輸入具有脈衝的信號之後，其閘極 電極與寫入字線WL連接的第二電晶體812都成為截止狀態。
接著，說明保持資料時的記憶體塊701_1的工作。在保持時，對寫入字線WL施加有第二電晶體812成為截止狀態的電平的電位，明確而言低位準電位。由於第二電晶體812如上所述截止電流顯著低，所以第一電晶體811的閘極電極的電位保持寫入時設定的電平。另外，對讀出字線RL施加有低位準電位。
在圖9B的時序圖中為了說明保持資料的工作而設置保持期間。但是，在實際上的記憶體的工作中也可以不設置保持期間。
接著，說明讀出資料時的記憶體塊701_1的工作。當讀出時，對寫入字線WL與保持時同樣地施加有第二電晶體812成為截止狀態的電平電位，明確而言低位準電位。此外，當讀出時，對讀出字線RL輸入圖1B說明的Vth_H和Vth_L之間的電位V0。明確而言，首先，對讀出字線RL輸入電位V0，由電容元件813的電容耦合而第一電晶體811的閘極電極的電位上升，圖1B說明的高於Vth_H且低於Vth_L的電位或高於Vth_L的電位施加到第一電晶體811的閘極電極。在第一電晶體811中，對閘極電極施加有圖1B說明的高於Vth_H且低於Vth_L的電位或高於Vth_L的電位，第一電晶體811的汲極電流或源極電極與汲極電極之間的電阻值確定。
然後，藉由輸出資料線Dout_1至Dout_n向記憶單元 陣列驅動電路801提供包括第一電晶體811的汲極電流或源極電極與汲極電極之間的電阻值的電位作為資訊，即第一電晶體811所具有的連接於輸出資料線Dout_1至Dout_n的電極的電位。
另外，提供給輸出資料線Dout_1至Dout_n的電位的電平根據寫入到記憶元件810的資料來確定。因此，從理想的角度，當在多個記憶元件810中儲存相同值的資料時，提供給連接於該記憶元件810的所有輸出資料線Dout_1至Dout_n的電位是相同的電平。但是，實際上，有時，第一電晶體811或第二電晶體812的特性在記憶元件之間有偏差。在這種情況下，即使所有要讀出的資料具有相同的值，提供給輸出資料線的電位也會有偏差，使得電位的值寬闊地分佈。這使電位有一個分佈範圍。因此，較佳地設置即使在提供給輸出資料線Dout_1至Dout_n的電位發生偏差的情況下也能夠形成包括從上述電位讀出的資料作為資訊且根據所希望的規格而振幅、波形被處理的信號的讀出電路805。
圖10示出讀出電路805的一個例子的電路圖。圖10所示的讀出電路805包括：電晶體260，該電晶體260用作切換元件，用來控制從記憶單元陣列802讀出的輸出資料線Dout_1至Dout_n的電位輸入到讀出電路805；以及用作電阻器的電晶體261。另外，圖10所示的讀出電路805還具有運算放大器262。
明確而言，電晶體261的閘極電極分別與汲極電極連 接，並且閘極電極及汲極電極施加有高位準的電源電位Vdd。另外，電晶體261的源極電極與運算放大器262的非反相輸入端子(+)連接。因此，電晶體261用作連接在施加有電源電位Vdd的節點和運算放大器262的非反相輸入端子(+)之間的電阻器。另外，雖然在圖10中將連接有閘極電極和汲極電極的電晶體用作電阻器，但是本發明不侷限於該結構，可以使用任何用作電阻器的元件。
另外，用作切換元件的電晶體260的閘極電極分別與資料線連接。並且，根據資料線的信號Sig控制對電晶體260所具有的源極電極的輸出資料線Dout_1至Dout_n的電位的供應。
當連接到資料線的電晶體260成為導通狀態時，利用電晶體260和電晶體261對輸出資料線Dout_1至Dout_n的電位和電源電位Vdd進行電阻分割來得到的電位被施加到運算放大器262的非反輸入端子(+)。並且，因為電源電位Vdd的電平被固定，所以藉由電阻分割得到的電位的電平反映輸出資料線Dout_1至Dout_n的電位的電平，即被讀出的資料的數位值。
另一方面，參考電位Vref被供應到運算放大器262的反相輸入端子(-)。可以根據施加到非反相輸入端子(+)的電位相對於參考電位Vref高或低來改變輸出端子的電位Vout的電平。由此，可以獲得間接包括資料的信號。
如上所述，根據本發明的一個方式可以提供一種顯示 裝置的驅動電路，在該驅動電路中，即使根據外部環境的變化頻繁重構查找表而將其保持在儲存電路中，也可以在回掃期間內對儲存電路進行查找表的寫入，並且即使電源電壓的供應停止也可以保持查找表的資料。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式2
在本實施方式中，參照圖11A至圖15B對根據所公開的發明的一個方式的顯示裝置的驅動電路所具有的記憶元件的結構及其製造方法進行說明。
〈記憶元件的剖面結構及平面圖〉
圖11A和圖11B是顯示裝置的驅動電路所具有的記憶元件的結構的一個例子。圖11A示出顯示裝置的驅動電路所具有的記憶元件的剖面，圖11B示出顯示裝置的驅動電路所具有的記憶元件的平面。在圖11A中，A1-A2垂直於電晶體的通道長度方向的剖面圖，而B1-B2平行於電晶體的通道長度方向的剖面圖。在圖11A和圖11B所示的記憶元件中，下部具有將單晶矽用於半導體層的第一電晶體111，而上部具有將氧化物半導體用於半導體層的第二電晶體112。
第一電晶體111包括：設置在包含單晶矽的基板400中的通道形成區416；夾著通道形成區416地設置的雜質 區420(也記載為源極區或汲極區)；接觸於雜質區420的金屬間化合物區424；設置在通道形成區416上的閘極絕緣層408；以及設置在閘極絕緣層408上的閘極電極410。
第一電晶體111的金屬間化合物區424的一部分與電極426連接。在此，電極426用作第一電晶體111的一方的電極。另外，在基板400上以圍繞第一電晶體111的方式設置有元件隔離絕緣層406，並且以接觸於第一電晶體111的方式設置有絕緣層428。
第二電晶體112包括：設置在絕緣層428等上的氧化物半導體層444；與氧化物半導體層444連接的一方的電極442a及另一方的電極442b；覆蓋氧化物半導體層444、電極442a及電極442b的閘極絕緣層446；以及在閘極絕緣層446上以重疊於氧化物半導體層444的方式設置的閘極電極448a。
在此，作為用於第二電晶體112的氧化物半導體層444如實施方式1所說明那樣，較佳地使用充分地去除了氫等雜質且藉由供應充分的氧被高度純化的氧化物半導體層。例如，將氧化物半導體層444的氫濃度設定為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下。另外，上述氧化物半導體層444中的氫濃度是藉由使用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)而測量的。
電容元件113包括電極442a、閘極絕緣層446及導 電層448b。換言之，將電極442a用作電容元件113的一方的電極，將導電層448b用作電容元件113的另一方的電極。
在第二電晶體112及電容元件113上設置有絕緣層450及絕緣層452。並且，在形成在閘極絕緣層446、絕緣層450、絕緣層452等中的開口中設置有電極454，在絕緣層452上形成有連接於電極454的佈線456。
另外，在圖11A和圖11B中，使金屬間化合物區424和電極442b連接的電極426與使電極442b和佈線456連接的電極454彼此重疊而配置。也就是說，用作第一電晶體111的源極電極或汲極電極的電極426和第二電晶體112的電極442b接觸的區域與第二電晶體112的電極442b和電極454接觸的區域重疊。藉由採用這種平面佈局，可以抑制起因於接觸區的元件面積的增大。換言之，可以提高記憶元件的集體度。
另外，在圖11A和圖11B中，第一電晶體111與第二電晶體112以至少其一部分彼此重疊的方式設置。另外，第二電晶體112、電容元件113以重疊於第一電晶體111的方式設置。例如，電容元件113的導電層448b與第一電晶體111的閘極電極410以至少其一部分彼此重疊的方式設置。藉由採用這種平面佈局，可以實現高集體化。
〈顯示裝置的驅動電路所具有的記憶元件的製造方法〉
接著，說明上述顯示裝置的驅動電路所具有的記憶元件的製造方法的一個例子。以下，首先參照圖12A至圖12D及圖13A至圖13D說明下部的第一電晶體111的製造方法，然後，參照圖14A至圖14D及圖15A和圖15B說明上部的第二電晶體112及電容元件113的製造方法。
〈下部的電晶體的製造方法〉
參照圖12A至圖12D及圖13A至圖13D說明下部的第一電晶體111的製造方法。
首先，準備包含半導體材料的基板400。作為包含半導體材料的基板，可以使用以矽或碳化矽等為材料的單晶半導體基板、多晶半導體基板、以矽鍺等為材料的化合物半導體基板或SOI基板等。在此，示出作為包含單晶半導體材料的基板400使用單晶矽基板時的一個例子。
作為包含半導體材料的基板400，較佳地使用以矽等為材料的單晶半導體基板，因為這樣可以使記憶元件的讀出工作高速化。
在基板400上形成保護層402，該保護層402成為用來形成元件隔離絕緣層的掩模(參照圖12A)。作為保護層402，例如可以使用以氧化矽、氮化矽、氧氮化矽等為材料的絕緣層。
接著，將上述保護層402用作掩模進行蝕刻來去除不被保護層402覆蓋的區域(露出的區域)的基板400的一部分。由此，形成與其他半導體區分離的半導體區404( 參照圖12B)。
接著，以覆蓋半導體區404的方式形成絕緣層，並選擇性地去除與半導體區404重疊的區域的絕緣層，從而形成元件隔離絕緣層406(參照圖12C)。該絕緣層使用氧化矽、氮化矽、氧氮化矽等形成。作為絕緣層的去除方法，有CMP(化學機械拋光)等的拋光處理或蝕刻處理等，而可以使用其中任何方法。另外，在形成半導體區404之後或在形成元件隔離絕緣層406之後，去除上述保護層402。
接著，在半導體區404的表面上形成絕緣層，並在該絕緣層上形成包含導電材料的層。
絕緣層是在後面成為閘極絕緣層的層，例如可以藉由半導體區404表面的熱處理(熱氧化處理或熱氮化處理等)形成。也可以使用高密度電漿處理代替熱處理。例如，可以使用He、Ar、Kr、Xe等稀有氣體、氧、氧化氮、氨、氮、氫等中的任何混合氣體進行高密度電漿處理。當然，也可以使用CVD法或濺射法等形成絕緣層。該絕緣層較佳地採用包含氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的鋁酸鉿(HfAlxOy(x>0、y>0))等的單層結構或疊層結構。另外，例如可以將絕緣層的厚度設定為1nm以上且100nm以下，較佳為10nm以上且50nm以下。
包含導電材料的層可以使用鋁、銅、鈦、鉭、鎢等的 金屬材料來形成。另外，也可以藉由使用如多晶矽等的半導體材料形成包含導電材料的層。對其形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法或旋塗法等各種成膜方法。此外，在本實施方式中，說明當使用金屬材料形成包含導電材料的層時的一個例子。
然後，藉由對絕緣層及包含導電材料的層選擇性地進行蝕刻來形成閘極絕緣層408及閘極電極410(參照圖12C)。
接著，對半導體區404添加磷(P)或砷(As)等形成通道形成區416及雜質區420(參照圖12D)。在此，為了形成n型電晶體添加了磷或砷，但是當形成p型電晶體時，添加硼(B)或鋁(Al)等的雜質元素即可。
另外，也可以在閘極電極410的周圍形成側壁絕緣層來形成以不同濃度添加了雜質元素的雜質區。
接著，以覆蓋閘極電極410、雜質區420等的方式形成金屬層422(參照圖13A)。該金屬層422可以使用真空蒸鍍法、濺射法或旋塗法等的各種成膜方法形成。較佳地使用如下金屬材料形成金屬層422，該金屬材料是：藉由與構成半導體區404的半導體材料起反應來成為低電阻的金屬化合物的金屬材料。作為上述金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉑等。
接著，進行熱處理，使上述金屬層422與半導體材料起反應。由此，形成接觸於雜質區420的金屬間化合物區424(參照圖13A)。另外，當使用多晶矽等作為閘極電 極410時，在閘極電極410的與金屬層422接觸的部分中也形成金屬間化合物區。
作為上述熱處理，例如可以使用利用閃光燈的照射的熱處理。當然，也可以使用其他熱處理方法，但是為了提高形成金屬間化合物時的化學反應的控制性，較佳地使用可以在極短的時間內進行熱處理的方法。另外，上述金屬間化合物區是藉由金屬材料與半導體材料之間的反應形成的金屬間化合物區並具有足夠高的導電性。藉由形成該金屬間化合物區，可以充分降低電阻，並可以提高元件特性。另外，在形成金屬間化合物區424之後，去除金屬層422。
接著，在與金屬間化合物區424的一部分接觸的區域中形成電極426(參照圖13B)。例如，電極426可以藉由在形成包含導電材料的層之後對該層選擇性地進行蝕刻來形成。包含導電材料的層可以使用鋁、銅、鈦、鉭、鎢等的金屬材料來形成。另外，也可以藉由使用如多晶矽等的半導體材料形成包含導電材料的層。對其形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法或旋塗法等各種成膜方法。
接著，以覆蓋藉由上述製程形成的各結構的方式形成絕緣層428(參照圖13C)。可以使用含有氧化矽、氧氮化矽、氮化矽、氧化鋁等的無機絕緣材料的材料形成絕緣層428。
藉由上述步驟形成使用含有半導體材料的基板400的 第一電晶體111(參照圖13C)。這種第一電晶體111具有能夠進行高速工作的特徵。因此，藉由使用該電晶體作為讀出電晶體，可以高速進行資訊的讀出。
然後，作為形成第二電晶體112及電容元件113之前的處理，對絕緣層428進行CMP處理，以使閘極電極410及電極426的頂面露出(參照圖13D)。作為使閘極電極410及電極426的頂面露出的處理，除了CMP處理之外也可以使用蝕刻處理等，但是為了提高第二電晶體112的特性，較佳的是使絕緣層428的表面盡可能地平坦。
〈上部的電晶體的製造方法〉
接著，參照圖14A至圖14D及圖15A和圖15B說明上部的第二電晶體112及電容元件113的製造方法。
首先，在閘極電極410、電極426、絕緣層428等上形成氧化物半導體層，並加工該氧化物半導體層來形成氧化物半導體層444(參照圖14A)。
作為所使用氧化物半導體，可以使用上述實施方式1所述的材料。
在本實施方式中，藉由使用In-Ga-Zn類氧化物半導體成膜用靶材的濺射法，形成氧化物半導體層。作為在利用濺射法形成氧化物半導體層時使用的靶材，例如使用其組成為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的金屬氧化物靶材，形成In-Ga-Zn-O層。
作為成膜氛圍，採用稀有氣體(典型的為氬)氛圍下、氧氛圍下或稀有氣體與氧的混合氛圍下等即可。另外，為了防止氫、水、羥基、氫化物等混入到氧化物半導體層中，較佳地採用充分地去除了氫、水、羥基、氫化物等雜質的高純度氣體的氛圍。
例如，可以採用如下方法形成氧化物半導體層。
首先，在被保持為減壓狀態的沉積室內保持基板，並對基板進行加熱以使基板溫度超過100℃且600℃以下，較佳的是超過300℃且500℃以下。
藉由邊加熱基板邊進行成膜，可以降低包含在所形成的氧化物半導體層中的氫、水分、氫化物或羥基等雜質的濃度。另外，可以減輕濺射所導致的損傷。而且，邊去除殘留在沉積室內的水分邊引入去除了氫及水分的濺射氣體並使用上述靶材，來形成氧化物半導體層。
較佳地使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵來去除殘留在沉積室內的水分。另外，作為排氣裝置，也可以使用配備有冷阱的渦輪分子泵。由於利用低溫泵進行了排氣的沉積室中，如氫原子、水(H2O)等的包含氫原子的化合物(較佳的是還包括包含碳原子的化合物)等被排出，由此可以降低利用該沉積室形成的氧化物半導體層中含有的雜質濃度。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)功率為0.5kW；作為濺射氣體採用氧(氧流量比率為 100%)。另外，當使用脈衝直流電源時，可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且厚度分佈也變均勻，所以是較佳的。
然後，也可以對氧化物半導體層444進行熱處理(第一熱處理)。藉由進行該第一加熱處理，可以去除氧化物半導體層中的過剩的氫(包含水和羥基)(脫水化或脫氫化)，並降低氧化物半導體層中的雜質濃度。
在如下條件下進行第一加熱處理：在減壓氛圍下、在氮或稀有氣體等的惰性氣體氛圍下、在氧氣體氛圍下或在超乾燥空氣(使用CRDS(光腔衰蕩光譜法)方式的露點計進行測量時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)氛圍下；以250℃以上且750℃以下或400℃以上且低於基板的應變點的溫度。
作為熱處理，例如，可以將被處理物放入使用電阻發熱體等的電爐中，並在氮氛圍下以450℃加熱1小時。在該期間，不使氧化物半導體層444接觸大氣，以避免水或氫的混入。
具有藉由熱處理氫濃度充分被降低的高度純化的氧化物半導體的電晶體的電特性諸如臨界電壓、導通電流等幾乎不呈現溫度依賴性。此外，由於光劣化引起的電晶體特性的變動也少，所以可以實現具有極優特性的電晶體。
接著，在氧化物半導體層444等上形成用來形成源極電極及汲極電極(包括使用與該源極電極及汲極電極相同 的層形成的佈線)的導電層，加工該導電層來形成電極442a、電極442b(參照圖14B)。
可以利用PVD法或CVD法形成導電層。另外，作為導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬和鎢中的元素或以上述元素為成分的合金等。還可以使用選自錳、鎂、鋯、鈹、釹、鈧中的一種或多種材料。
接著，以覆蓋電極442a、電極442b且與氧化物半導體層444的一部分接觸的方式形成閘極絕緣層446(參照圖14C)。
閘極絕緣層446可以利用CVD法或濺射法等形成。此外，閘極絕緣層446使用含有氧化矽、氮化矽、氧氮化矽等的材料形成。此外，閘極絕緣層446也可以使用包含第13族元素及氧的材料形成。作為包含第13族元素及氧的材料，例如可以使用氧化鎵、氧化鋁、氧化鋁鎵等。再者，閘極絕緣層446也可以包含氧化鉭、氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的鋁酸鉿(HfAlxOy(x>0、y>0))等。閘極絕緣層446既可以採用單層結構又可以採用組合上述材料的疊層結構。此外，雖然對閘極絕緣層446的厚度沒有特別的限制，但是當使記憶元件微型化時，較佳的是將閘極絕緣層446形成為較薄，以確保電晶體的工作。例如，當使用氧化矽時，可以將閘極絕緣層446形成為1nm以上且100nm以下，較佳為10nm以上且50nm以下。
較佳地使用不使氫、水等雜質混入的方法形成閘極絕緣層446。這是因為當閘極絕緣層446包含氫、水等雜質時，有如下憂慮的緣故：因氫、水等雜質侵入到氧化物半導體層中或該氫、水等雜質抽出氧化物半導體層中的氧而使氧化物半導體層的背通道低電阻化(n型化)，因此形成寄生通道。因此，閘極絕緣層446較佳的是以儘量不包含氫、水等雜質的方式形成。例如，較佳的是藉由濺射法形成閘極絕緣層446。作為當形成閘極絕緣層446時使用的濺射氣體，較佳地使用去除了氫、水等雜質的高純度氣體。
另外，閘極絕緣層446較佳地包含多於化學計量組成的氧。例如，當作為閘極絕緣層446使用氧化鎵時，化學計量組成可以表示為Ga2O3+α(0<α<1)。另外，當作為閘極絕緣層446使用氧化鋁時，化學計量組成可以表示為Al2O3+α(0<α<1)。再者，當作為閘極絕緣層446使用氧化鎵鋁時，化學計量組成可以表示為GaxAl2-xO3+α(0<x<2、0<α<1)。
另外，也可以在形成氧化物半導體層之後、形成氧化物半導體層444之後或形成閘極絕緣層446之後進行氧摻雜處理。上述“氧摻雜”是指將氧(至少包含氧自由基、氧原子、氧離子中的任一種)添加到塊體中的處理。注意，“塊體”這一用語是為了表明不僅將氧添加到薄膜的表面還將氧添加到薄膜的內部。另外，“氧摻雜”包括將電漿化的氧添加到塊體中的“氧電漿摻雜”。藉由進行氧摻 雜處理，可以使包含在氧化物半導體層或閘極絕緣層中的氧多於化學計量組成的氧量。
氧摻雜處理較佳的是藉由利用ICP(Inductively Coupled Plasma：電感耦合電漿)方式，使用由微波(例如，頻率為2.45GHz)激發的氧電漿來進行。
較佳的是在形成閘極絕緣層446之後，在惰性氣體氛圍下或在氧氛圍下進行第二熱處理。熱處理的溫度為200℃以上且450℃以下，較佳為250℃以上且350℃以下。例如，可以在氮氛圍下以250℃進行1個小時的熱處理。藉由進行第二熱處理，可以降低電晶體的電特性的偏差。另外，當閘極絕緣層446包含氧時，也可以對氧化物半導體層444供應氧，而補償該氧化物半導體層444的氧缺陷，從而形成i型(本質)半導體或無限趨近於i型的氧化物半導體層。
另外，在本實施方式中，雖然在形成閘極絕緣層446之後進行第二熱處理，但是第二熱處理的時序不侷限於此。例如，也可以在形成閘極電極之後進行第二熱處理。另外，既可以在第一熱處理之後連續進行第二熱處理，又可以使第一熱處理還具有第二熱處理的作用，或使第二熱處理還具有第一熱處理的作用。
如上所述，藉由採用第一熱處理和第二熱處理中的至少一方，可以以氧化物半導體層444儘量不包含該含有氫原子的物質的方式使其高度純化。
接著，形成用來形成閘極電極(包括使用與該閘極電 極相同的層形成的佈線)的導電層，加工該導電層來形成閘極電極448a及導電層448b(參照圖14D)。
作為閘極電極448a及導電層448b，可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以該金屬材料為主要成分的合金材料來形成。另外，閘極電極448a及導電層448b可以採用單層結構或疊層結構。
接著，在閘極絕緣層446、閘極電極448a及導電層448b上形成絕緣層450及絕緣層452(參照圖15A)。絕緣層450及絕緣層452可以利用PVD法或CVD法等形成。另外，還可以使用含有氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鎵、氧化鋁、氧化鎵鋁等的無機絕緣材料的材料來形成。
接著，在閘極絕緣層446、絕緣層450以及絕緣層452中形成到達電極442b的開口453。然後，在開口453中形成與電極442b接觸的電極454，並且在絕緣層452上形成與電極454接觸的佈線456(參照圖15B)。另外，藉由使用掩模等選擇性地進行蝕刻來形成該開口453。
例如，可以藉由在包括開口453的區域中使用PVD法或CVD法等形成導電層，然後使用蝕刻處理或CMP處理等的方法去除上述導電層的一部分，來形成電極454。明確而言，可以使用如下方法：例如，在包括開口453的區域中使用PVD法形成薄的鈦膜，並且使用CVD法形成薄的氮化鈦膜，然後將鎢膜形成為嵌入開口453中。
佈線456藉由如下步驟形成：在藉由利用濺射法等的 PVD法或電漿CVD法等的CVD法形成導電層之後，對該導電層進行構圖。另外，作為導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬和鎢中的元素或以上述元素為成分的合金等。還可以使用選自錳、鎂、鋯、鈹、釹、鈧中的一種或多種材料。詳細內容與電極442a、電極442b等同樣。
藉由上述步驟，完成包括第一電晶體111、第二電晶體112及電容元件113的記憶元件(參照圖15B)。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式3
在本實施方式中，參照圖16A至圖16F說明將上述實施方式所說明的顯示裝置的驅動電路用於電子裝置的情況。在本實施方式中，對將上述顯示裝置的驅動電路用於如下電子裝置的情況進行說明，即：電腦；行動電話機(也稱為行動電話、行動電話裝置)；可攜式資訊終端(包括可攜式遊戲機、音頻再現裝置等)；數位相機、數位攝像機等的影像拍攝裝置；電子紙；以及電視機(也稱為電視機或電視接收機)等。
圖16A示出膝上型個人電腦，該膝上型個人電腦包括外殼701、外殼702、顯示部703、鍵盤704等。在外殼701和外殼702中的至少一個中設置有上述實施方式所示的顯示裝置的驅動電路。因此，可以實現具備顯示裝置 的驅動電路的膝上型個人電腦，其中當實現顯示裝置的高影像品質化時，即使根據外部環境的變化頻繁重構查找表而將其保持在儲存電路中，也可以高速地進行查找表的寫入，並且即使電源電壓的供應停止也可以保持查找表的資料。
圖16B示出可攜式資訊終端(PDA)，主體711包括顯示部713、外部介面715以及操作按鈕714等。另外，還包括用來操作可攜式資訊終端的觸控筆712等。在主體711中設置有上述實施方式所示的顯示裝置的驅動電路。因此，可以實現具備顯示裝置的驅動電路的可攜式資訊終端，其中當實現顯示裝置的高影像品質化時，即使根據外部環境的變化頻繁重構查找表而將其保持在儲存電路中，也可以高速地進行查找表的寫入，並且即使電源電壓的供應停止也可以保持查找表的資料。
圖16C示出安裝有電子紙的電子書閱讀器720，該電子書閱讀器720包括外殼721和外殼723的兩個外殼。外殼721和外殼723分別設置有顯示部725和顯示部727。外殼721和外殼723由軸部737連接，且可以以該軸部737為軸進行開閉動作。另外，外殼721包括電源731、操作鍵733和揚聲器735等。在外殼721和外殼723中的至少一個中設置有上述實施方式所示的顯示裝置的驅動電路。因此，可以實現具備顯示裝置的驅動電路的電子書閱讀器，其中當實現顯示裝置的高影像品質化時，即使根據外部環境的變化頻繁重構查找表而將其保持在儲存電路中 ，也可以高速地進行查找表的寫入，並且即使電源電壓的供應停止也可以保持查找表的資料。
圖16D示出行動電話機，該行動電話機包括外殼740和外殼741的兩個外殼。再者，外殼740和外殼741滑動而可以從如圖16D所示那樣的展開狀態變成重疊狀態，所以可以實現適於攜帶的小型化。另外，外殼741包括顯示面板742、揚聲器743、麥克風744、操作鍵745、指向裝置746、拍攝裝置用透鏡747以及外部連接端子748等。此外，外殼740包括進行行動電話機的充電的太陽能電池單元749和外部記憶體插槽750等。另外，天線被內置在外殼741中。在外殼740和外殼741中的至少一個中設置有上述實施方式所示的顯示裝置的驅動電路。因此，可以實現具備顯示裝置的驅動電路的行動電話機，其中當實現顯示裝置的高影像品質化時，即使根據外部環境的變化頻繁重構查找表而將其保持在儲存電路中，也可以高速地進行查找表的寫入，並且即使電源電壓的供應停止也可以保持查找表的資料。
圖16E示出數位相機，該數位相機包括主體761、顯示部767、取景器763、操作開關764、顯示部765以及電池766等。在主體761中設置有上述實施方式所示的顯示裝置的驅動電路。因此，可以實現具備顯示裝置的驅動電路的數位相機，其中當實現顯示裝置的高影像品質化時，即使根據外部環境的變化頻繁重構查找表而將其保持在儲存電路中，也可以高速地進行查找表的寫入，並且即使 電源電壓的供應停止也可以保持查找表的資料。
圖16F示出電視機770，該電視機770包括外殼771、顯示部773以及支架775等。可以藉由利用外殼771具有的開關和遙控器780來進行電視機770的操作。在外殼771及遙控器780中設置有上述實施方式所示的顯示裝置的驅動電路。因此，可以實現具備顯示裝置的驅動電路的電視機，其中當實現顯示裝置的高影像品質化時，即使根據外部環境的變化頻繁重構查找表而將其保持在儲存電路中，也可以高速地進行查找表的寫入，並且即使電源電壓的供應停止也可以保持查找表的資料。
如上所述，本實施方式所示的電子裝置安裝有根據上述實施方式的顯示裝置的驅動電路。因此，可以實現具備顯示裝置的驅動電路的電子裝置，其中當實現顯示裝置的高影像品質化時，即使根據外部環境的變化頻繁重構查找表而將其保持在儲存電路中，也可以高速地進行查找表的寫入，並且即使電源電壓的供應停止也可以保持查找表的資料。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
Din_n‧‧‧輸入資料線
Dout_n‧‧‧輸出資料線
WL‧‧‧寫入字線
RL‧‧‧讀出字線
Dout_1‧‧‧輸出資料線
Din_1‧‧‧輸入資料線
Din_2‧‧‧輸入資料線
100‧‧‧顯示裝置
101‧‧‧驅動電路
102‧‧‧顯示面板
103‧‧‧感測器電路
104‧‧‧顯示控制電路
105‧‧‧記憶體控制電路
106‧‧‧儲存電路
107‧‧‧影像信號輸出電路
108‧‧‧鎖存電路
109‧‧‧鎖存電路
110‧‧‧D/A轉換電路
111‧‧‧第一電晶體
112‧‧‧第二電晶體
113‧‧‧電容元件
200‧‧‧直線
201‧‧‧虛線曲線
202‧‧‧點劃線曲線
203‧‧‧雙點劃線曲線
260‧‧‧電晶體
261‧‧‧電晶體
262‧‧‧運算放大器
400‧‧‧基板
402‧‧‧保護層
404‧‧‧半導體區
406‧‧‧元件隔離絕緣層
408‧‧‧閘極絕緣層
410‧‧‧閘極電極
416‧‧‧通道形成區
420‧‧‧雜質區
422‧‧‧金屬層
424‧‧‧金屬間化合物區
426‧‧‧電極
428‧‧‧絕緣層
442a‧‧‧電極
442b‧‧‧電極
444‧‧‧氧化物半導體層
446‧‧‧閘極絕緣層
448a‧‧‧閘極電極
448b‧‧‧導電層
450‧‧‧絕緣層
452‧‧‧絕緣層
453‧‧‧開口
454‧‧‧電極
456‧‧‧佈線
501‧‧‧垂直回掃期間
701‧‧‧外殼
701_1‧‧‧記憶體塊
700‧‧‧多工器電路
702‧‧‧外殼
703‧‧‧顯示部
704‧‧‧鍵盤
711‧‧‧主體
712‧‧‧觸控筆
713‧‧‧顯示部
714‧‧‧操作按鈕
715‧‧‧外部介面
720‧‧‧電子書閱讀器
721‧‧‧外殼
723‧‧‧外殼
725‧‧‧顯示部
727‧‧‧顯示部
731‧‧‧電源
733‧‧‧操作鍵
735‧‧‧揚聲器
737‧‧‧軸部
740‧‧‧外殼
741‧‧‧外殼
742‧‧‧顯示面板
743‧‧‧揚聲器
744‧‧‧麥克風
745‧‧‧操作鍵
746‧‧‧指向裝置
747‧‧‧拍攝裝置用透鏡
748‧‧‧外部連接端子
749‧‧‧太陽能電池單元
750‧‧‧外部記憶體插槽
761‧‧‧主體
763‧‧‧取景器
764‧‧‧操作開關
765‧‧‧顯示部
766‧‧‧電池
767‧‧‧顯示部
770‧‧‧電視機
771‧‧‧外殼
773‧‧‧顯示部
775‧‧‧支架
780‧‧‧遙控器
801‧‧‧記憶單元陣列驅動電路
802‧‧‧記憶單元陣列
803‧‧‧解碼器
804‧‧‧頁緩衝器
805‧‧‧電路
810‧‧‧記憶元件
811‧‧‧第一電晶體
812‧‧‧第二電晶體
813‧‧‧電容元件
814‧‧‧電源線
在圖式中：圖1A和圖1B是說明實施方式1的圖；圖2是說明實施方式1的圖； 圖3是說明實施方式1的圖；圖4是說明實施方式1的圖；圖5是說明實施方式1的圖；圖6是說明實施方式1的圖；圖7是說明實施方式1的圖；圖8是說明實施方式1的圖；圖9A和圖9B是說明實施方式1的圖；圖10是說明實施方式1的圖；圖11A和圖11B是說明實施方式2的圖；圖12A至圖12D是說明實施方式2的圖；圖13A至圖13D是說明實施方式2的圖；圖14A至圖14D是說明實施方式2的圖；圖15A和圖15B是說明實施方式2的圖；圖16A至圖16F是說明實施方式3的圖。

Claims (11)

  1. 一種顯示裝置，包括：顯示面板；以及包括儲存電路的驅動電路，其中，該驅動電路製作用來進行影像信號的校正的查找表並且在第一圖框期間後及在第二圖框期間前於回掃期間內以1μ秒以下的時間將該查找表寫入到該儲存電路，該儲存電路包括記憶元件，該記憶元件包括第一電晶體、第二電晶體及電容元件，該第一電晶體的閘極電極與該第二電晶體的一方的電極連接，該第二電晶體的半導體層包含氧化物半導體，該電容元件的一方的電極與該第二電晶體的該一方的電極及該第一電晶體的該閘極電極連接，並且該第一電晶體的一方的電極與該第二電晶體的另一方的電極連接。
  2. 根據申請專利範圍第1項之顯示裝置，其中以與該第一電晶體重疊的方式設置該第二電晶體及該電容元件。
  3. 一種顯示裝置，包括：顯示面板；以及包括儲存電路的驅動電路，其中，該驅動電路製作用來進行影像信號的校正的查找表並且在第一圖框期間後及在第二圖框期間前於回掃期間內以1μ秒以下的時間將該查找表寫入到該儲存電路， 該儲存電路包括記憶元件，該記憶元件包括第一電晶體、第二電晶體及電容元件，該第一電晶體包括第一半導體層、設置在該第一半導體層上的第一閘極絕緣層及設置在該第一閘極絕緣層上的第一閘極電極，該第二電晶體包括第二半導體層、與該第二半導體層接觸的第一電極、與該第二半導體層接觸的第二電極、設置在該第二半導體層上的第二閘極絕緣層及設置在該第二閘極絕緣層上的第二閘極電極，該電容元件包括該第二電晶體的該第一電極、該第二閘極絕緣層及設置在該第二閘極絕緣層上的電容元件電極，該第二半導體層包含氧化物半導體，該第一閘極電極與該第二電晶體的該第一電極彼此直接連接，並且該第一電晶體的第一電極與該第二電晶體的該第二電極連接。
  4. 根據申請專利範圍第1或3項之顯示裝置，其中，該顯示面板基於根據該儲存於該儲存電路之查找表而被校正的該影像信號來顯示影像。
  5. 一種顯示裝置，包括：顯示面板；以及包括感測器電路、顯示控制電路、儲存電路、記憶體控制電路及影像信號輸出電路的驅動電路， 其中，該感測器電路檢測出外部環境的變化，該顯示控制電路根據來自該感測器電路的信號而製作用來進行影像信號的校正的查找表，該儲存電路包括記憶元件，該記憶元件包括第一電晶體、第二電晶體及電容元件，該儲存電路儲存製作在該顯示控制電路中的該查找表，該記憶體控制電路在第一圖框期間後及在第二圖框期間前於回掃期間內以1μ秒以下的時間將該查找表寫入到該儲存電路，該影像信號輸出電路將根據該查找表被校正的該影像信號輸出到該顯示面板，該第一電晶體的閘極電極與該第二電晶體的一方的電極連接，該第二電晶體的半導體層包含氧化物半導體，該電容元件包括該第二電晶體的該一方的電極及設置在該第二電晶體的該一方的電極上的電容元件電極，並且該第一電晶體的一方的電極與該第二電晶體的另一方的電極連接。
  6. 根據申請專利範圍第1或5項之顯示裝置，其中該第一電晶體的半導體層包含單晶矽。
  7. 一種顯示裝置，包括：顯示面板；以及 包括感測器電路、顯示控制電路、儲存電路、記憶體控制電路及影像信號輸出電路的驅動電路，其中，該感測器電路檢測出外部環境的變化，該顯示控制電路根據來自該感測器電路的信號而製作用來進行影像信號的校正的查找表，該儲存電路包括記憶元件，該記憶元件包括第一電晶體、第二電晶體及電容元件，該儲存電路儲存製作在該顯示控制電路中的該查找表，該記憶體控制電路在第一圖框期間後及在第二圖框期間前於回掃期間內以1μ秒以下的時間將該查找表寫入到該儲存電路，該影像信號輸出電路將根據該查找表被校正的該影像信號輸出到該顯示面板，該第一電晶體包括第一半導體層、設置在該第一半導體層上的第一閘極絕緣層及設置在該第一閘極絕緣層上的第一閘極電極，該第二電晶體包括第二半導體層、與該第二半導體層接觸的第一電極、與該第二半導體層接觸的第二電極、設置在該第二半導體層上的第二閘極絕緣層及設置在該第二閘極絕緣層上的第二閘極電極，該電容元件包括該第二電晶體的該第一電極、該第二閘極絕緣層及設置在該第二閘極絕緣層上的電容元件電極， 該第二半導體層包含氧化物半導體，該第一閘極電極與該第二電晶體的該第一電極彼此直接連接，並且該第一電晶體的第一電極與該第二電晶體的該第二電極連接。
  8. 根據申請專利範圍第5或7項之顯示裝置，其中，該顯示面板基於根據該查找表被校正的該影像信號來顯示影像。
  9. 根據申請專利範圍第5或7項之顯示裝置，其中該感測器電路為光感測器電路、溫度感測器電路、角度感測器電路及/或計時器電路。
  10. 根據申請專利範圍第3或7項之顯示裝置，其中該第一半導體層包含單晶矽。
  11. 一種電子裝置，包括：設置有顯示部的外殼；以及根據申請專利範圍第1、3、5及7項中之任一項之顯示裝置，其中，該顯示裝置的該驅動電路設置在該外殼中，並且其中，該電子裝置係從由電腦、行動電話機、可攜式資訊終端、影像拍攝裝置、電子紙以及電視機所組成的集合中所選出。
TW101144214A 2011-11-30 2012-11-26 顯示裝置的驅動電路及具備該驅動電路的顯示裝置 TWI644304B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-262571 2011-11-30
JP2011262571 2011-11-30

Publications (2)

Publication Number Publication Date
TW201329948A TW201329948A (zh) 2013-07-16
TWI644304B true TWI644304B (zh) 2018-12-11

Family

ID=48466360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144214A TWI644304B (zh) 2011-11-30 2012-11-26 顯示裝置的驅動電路及具備該驅動電路的顯示裝置

Country Status (4)

Country Link
US (1) US20130135185A1 (zh)
JP (2) JP6081162B2 (zh)
KR (1) KR20130061071A (zh)
TW (1) TWI644304B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102138369B1 (ko) * 2013-10-10 2020-07-28 삼성전자주식회사 디스플레이 구동 회로, 디스플레이 장치 및 이를 포함하는 휴대용 단말기
US20160180821A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Distributed memory panel
US10585506B2 (en) 2015-07-30 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device with high visibility regardless of illuminance of external light
US10431164B2 (en) 2016-06-16 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10559499B2 (en) * 2016-07-29 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display system, and electronic device
US11037622B2 (en) 2017-11-24 2021-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and dynamic logic circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725545A (en) * 2005-12-30 2007-07-01 Mediatek Inc An apparatus and method for adjusting display-related setting of an electronic device
US20080084432A1 (en) * 2006-10-09 2008-04-10 Samsung Electronics Co., Ltd. Liquid crystal display and method of driving the same
TW200844953A (en) * 2007-02-23 2008-11-16 Samsung Sdi Co Ltd Organic light emitting display, controller therefor and associated methods
US20100090996A1 (en) * 2008-10-15 2010-04-15 Au Optronics Corporation Lcd display with photo sensor touch function
US20110128263A1 (en) * 2008-07-28 2011-06-02 Masatoshi Abe Gray scale display device
US20110176348A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007139842A (ja) * 2005-11-15 2007-06-07 Nec Electronics Corp 表示装置、データドライバｉｃ、及びタイミングコントローラ
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8373649B2 (en) * 2008-04-11 2013-02-12 Seiko Epson Corporation Time-overlapping partial-panel updating of a bistable electro-optic display
JP5293367B2 (ja) * 2009-04-17 2013-09-18 セイコーエプソン株式会社 自発光表示装置および電子機器
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011052488A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011151769A (ja) * 2009-12-22 2011-08-04 Alpine Electronics Inc データ通信システム及びデータ通信方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725545A (en) * 2005-12-30 2007-07-01 Mediatek Inc An apparatus and method for adjusting display-related setting of an electronic device
US20080084432A1 (en) * 2006-10-09 2008-04-10 Samsung Electronics Co., Ltd. Liquid crystal display and method of driving the same
TW200844953A (en) * 2007-02-23 2008-11-16 Samsung Sdi Co Ltd Organic light emitting display, controller therefor and associated methods
US20110128263A1 (en) * 2008-07-28 2011-06-02 Masatoshi Abe Gray scale display device
US20100090996A1 (en) * 2008-10-15 2010-04-15 Au Optronics Corporation Lcd display with photo sensor touch function
CN101634764B (zh) * 2008-10-15 2011-06-08 友达光电股份有限公司 一液晶显示器及其驱动方法以及驱动显示装置的方法
US20110176348A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20130061071A (ko) 2013-06-10
US20130135185A1 (en) 2013-05-30
JP2017116943A (ja) 2017-06-29
JP2013137530A (ja) 2013-07-11
JP6081162B2 (ja) 2017-02-15
TW201329948A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
US20220115411A1 (en) Semiconductor device
JP6962973B2 (ja) 半導体装置
JP6898495B2 (ja) 半導体装置
JP7514980B2 (ja) 半導体装置
JP2021092789A (ja) 表示装置
JP5736152B2 (ja) 半導体装置
US8421081B2 (en) Memory device, memory module and electronic device
TWI538886B (zh) 氧化物半導體膜及半導體裝置
TWI644304B (zh) 顯示裝置的驅動電路及具備該驅動電路的顯示裝置
TWI590385B (zh) 記憶體裝置及半導體裝置
JP6097793B2 (ja) 半導体装置
JP6192989B2 (ja) 発光装置
JP6022880B2 (ja) 半導体装置及び半導体装置の作製方法
JP2013211544A (ja) 半導体装置及び半導体装置の作製方法、並びに酸化膜の作製方法
CN102694006A (zh) 半导体装置及制造半导体装置的方法
JP5886491B2 (ja) 半導体装置の作製方法
US8674351B2 (en) Semiconductor device and semiconductor memory device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees