TWI643175B

TWI643175B - 微發光二極體顯示面板和驅動方法

Info

Publication number: TWI643175B
Application number: TW107107485A
Authority: TW
Inventors: 洪嘉澤; 鄭貿薰
Original assignee: 友達光電股份有限公司
Priority date: 2018-03-06
Filing date: 2018-03-06
Publication date: 2018-12-01
Also published as: CN108320700A; TW201939470A; CN108320700B

Abstract

微發光二極體顯示面板包含多個畫素電路、第一資料線和第二資料線。多個畫素電路排列成多行的一矩陣形狀。第一資料線耦接於多個畫素電路中的第一行畫素電路，用於輸出第一資料電壓至第一行畫素電路。第二資料線耦接於多個畫素電路中的第二行畫素電路，用於輸出第二資料電壓至第二行畫素電路。當多個畫素電路共同發光時，第一資料電壓於預設時段中具有固定的電壓準位，第二資料電壓具有非固定的電壓準位。

Description

微發光二極體顯示面板和驅動方法

本揭示文件有關一種微發光二極體顯示面板，尤指一種能避免色偏的微發光二極體顯示面板。

相較於液晶顯示器，微發光二極體(micro LED)顯示器具有低功率消耗、高色彩飽和度和高反應速度等優點，使得微發光二極體顯示器被視為下一代主流顯示器產品的熱門技術之一。傳統的微發光二極體顯示器藉由調整提供給畫素電路的電流，來控制畫素電路中的微發光二極體產生的光線的亮度。然而，受限於目前的製程技術，綠色微發光二極體產生的光線的波長，會反比於流經綠色微發光二極體的電流。因此，當傳統的微發光二極體顯示器中的綠色畫素電路欲顯示不同灰階亮度時，會面臨綠色色偏(color shift)的問題。

有鑑於此，如何提供能避免色偏的微發光二極體顯示面板和驅動方法，實為業界有待解決的問題。

微發光二極體顯示面板包含多個畫素電路、第一資料線和第二資料線。多個畫素電路排列成多行的一矩陣形狀。第一資料線耦接於該多個畫素電路中的一第一行畫素電路，用於輸出一第一資料電壓至該第一行畫素電路。第二資料線耦接於該多個畫素電路中的一第二行畫素電路，用於輸出一第二資料電壓至該第二行畫素電路。其中，當該多個畫素電路共同發光時，該第一資料電壓於一預設時段中具有固定的電壓準位，該第二資料電壓具有非固定的電壓準位。

一種驅動方法包含以下流程：提供一微發光二極體顯示面板，該微發光二極體顯示面板包含多個畫素電路，排列成多行的一矩陣形狀；分別提供一第一資料電壓和一第二資料電壓至該矩陣形狀中的一第一行畫素電路和一第二行畫素電路；其中，當該多個畫素電路共同發光時，該第一資料電壓於一預設時段中具有固定的電壓準位，該第二資料電壓具有非固定的電壓準位。

上述的微發光二極體顯示面板和驅動方法，可使綠色的畫素電路產生的光線具有相同的波長，進而避免色偏問題。

100‧‧‧微發光二極體顯示面板

110‧‧‧畫素電路

120‧‧‧源極驅動電路

122-1~122-n‧‧‧源極信號線

130‧‧‧閘極驅動電路

132-1~132-n‧‧‧閘極信號線

140-1~140-n‧‧‧行

Vdata-1~Vdata-n‧‧‧資料電壓

EM1~EM5‧‧‧第一時段~第五時段

111‧‧‧驅動電晶體

112‧‧‧第一開關

113‧‧‧第二開關

114‧‧‧第三開關

115‧‧‧微發光二極體

116‧‧‧電容

Idri‧‧‧驅動電流

Ng‧‧‧第一節點

Nd‧‧‧第二節點

OVDD‧‧‧系統高電壓

OVSS‧‧‧系統低電壓

SEL1‧‧‧第一控制信號

SEL2‧‧‧第二控制信號

EM‧‧‧發光控制信號

Vref‧‧‧參考電壓

Vg‧‧‧第一節點電壓

Vgr1~Vgr4‧‧‧第一灰階電壓~第四灰階電壓

Vd1~Vd3‧‧‧第一預設電壓~第三預設電壓

Vth‧‧‧臨界電壓

△V2‧‧‧第四灰階電壓和第三預設電壓的差值

△V1‧‧‧第三灰階電壓和第三預設電壓的差值

S602~S610‧‧‧流程

為讓揭示文件之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：

第1圖為根據本揭示文件一實施例的微發光二極體顯示面板簡化後的功能方塊圖。

第2圖為根據第1圖的微發光二極體顯示面板的一運作實施例簡化後的時序變化圖。

第3圖為依據第1圖中的畫素電路的一實施例簡化後的電路示意圖。

第4a圖和第4b圖為依據第3圖的畫素電路的一運作實施例簡化後的時序變化圖。

第5圖為依據第3圖的畫素電路的另一運作實施例簡化後的時序變化圖。

第6圖為依據本揭示文件的一實施例的驅動方法簡化後的流程圖。

以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。

第1圖為根據本揭示文件一實施例的微發光二極體顯示面板100簡化後的功能方塊圖。微發光二極體顯示面板100包含多個畫素電路110、一源極驅動電路120、一閘極驅動電路130、多個源極信號線122-1~122-n和多個閘極信號線132-1~132-n。多個畫素電路110排列成一陣列形狀，且該陣列形狀具有多行140-1~140-n。為使圖面簡潔而易於說明，微發光二極體顯示面板100中的其他元件與連接關係並未繪示於第1圖中。

本案說明書和圖式中使用的元件和信號編號中的索引1~n，只是為了方便指稱個別的元件和信號，並非有意將前述元件和信號的數量侷限在特定數目，且n為一正整數。在本案說明書和圖式中，若使用某一元件或信號編號時沒有指明該元件或信號編號的索引，則代表該元件或信號編號是指稱所屬元件或信號群組中不特定的任一元件或信號。例如，元件編號122-1指稱的對象是源極信號線122-1，而元件編號122指稱的對象則是源極信號線122-1~122-n中不特定的任意源極信號線122。又例如，信號編號Vdata-1指稱的對象是資料電壓Vdata-1，而信號編號Vdata指稱的對象則是資料電壓Vdata-1~Vdata-n中不特定的任意資料電壓Vdata。

源極驅動電路120用於分別提供資料電壓Vdata-1~Vdata-n至源極資料線122-1~122-n。源極資料線122-1~122-n分別耦接於行140-1~140-n中的畫素電路110，且用於將資料電壓Vdata-1~Vdata-n分別傳送至行140-1~140-n中的畫素電路110。閘極驅動電路130用於利用閘極信號線132a~132n控制多個畫素電路110依序接收資料電壓Vdata。

請注意，第1圖的畫素電路110耦接的閘極信號線132的數目僅為一示範性實施例。在某些實施例中，畫素電路110耦接於多個(例如，3個)閘極信號線。

為了敘述上的簡潔，以下將以行140-1~140-3的畫素電路110說明微發光二極體顯示面板100的運作方式。行140-1的畫素電路110為藍色畫素電路，行140-2的畫素電路110為紅色畫素電路，行140-3的畫素電路110為綠色畫素電路。然而，微發光二極體顯示面板100的畫素排列方式並不以本實施例為限。

第2圖為根據第1圖的微發光二極體顯示面板100的一運作實施例簡化後的時序變化圖。請同時參照第1圖和第2圖，微發光二極體顯示面板100的一個運作週期包含寫入階段和發光階段。於寫入階段中，所有的畫素電路110不會發光，並依序接收資料電壓Vdata，直到進入發光階段時，所有的畫素電路110共同接收資料電壓Vdata並共同發光。

例如，於寫入階段中，行140-1~140-3中耦接於閘極信號線132-1的畫素電路110分別接收資料電壓Vdata-1~Vdata-3。接著，行140-1~140-3中耦接於閘極信號線132-2的畫素電路110分別接收資料電壓Vdata-1~Vdata-3，其餘依此類推，直到所有畫素電路110都接收了對應的資料電壓Vdata。

接著，於發光階段中，資料電壓Vdata-1和資料電壓Vdata-2會於第一時段EM1中維持於固定電壓準位，以使行140-1和140-2的畫素電路110各自依據於寫入階段接收到的資料電壓Vdata-1或Vdata-2，於第一時段EM1中產生特定亮度。

換言之，於發光階段中，資料電壓Vdata-1和Vdata-2的波形近似於方波。而行140-1和140-2的畫素電路110(亦即，藍色和紅色的畫素電路110)具有可變發光亮度和固定發光時間(例如，第一時段EM1)。其中，前述的可變發光亮度代表行140-1和140-2的畫素電路110於發光階段中具有可變大小的驅動電流。

另一方面，於發光階段中，行140-3的每個畫素電路110(亦即，綠色的畫素電路110)具有固定發光亮度，以使行140-3的每個畫素電路110產生的光線的波長能趨近一致，以避免色偏。並且，資料電壓Vdata-3的波形為先遞減再遞增之三角波，以使行140-3的每個畫素電路110具有可變的發光時間。其中，前述的固定發光亮度代表行140-3的畫素電路110於發光階段中具有固定大小的驅動電流。

詳細而言，微發光二極體顯示面板100藉由調整行140-3的畫素電路110於寫入階段接收到的資料電壓Vdata-3，來決定前述可變發光時間的長短。如此一來，藉由固定發光亮度和可變發光時間的互相搭配，便可以使人眼感受到不同的等效亮度，且可同時避免綠色畫素電路發生色偏問題。

例如，行140-3中位於某一列的畫素電路110於第一時段T1接收到較大的資料電壓Vdata-3，所以會在較長的第二時段EM2中產生固定發光亮度，進而令使用者感受到較高的等效亮度。

又例如，行140-3中位於另一列的畫素電路110於第二時段T2接收到的較小的資料電壓Vdata-3，所以會在較短的第三時段EM3中產生固定發光亮度，進而令使用者感受到較低的等效亮度。

以下將搭配第3圖至第5圖進一步說明微發光二極體顯示面板100的運作方式。第3圖為依據第1圖中的畫素電路110的一實施例簡化後的電路示意圖。如第3圖所示，畫素電路110包含驅動電晶體111、第一開關112、第二開關113、第三開關114、微發光二極體115和電容116。

實作上，驅動電晶體111、第一開關112、第二開關113和第三開關114可用各種合適的P型電晶體來實現。例如，P型的低溫多晶矽薄膜電晶體(low temperature poly-silicon thin-film transistor)。

驅動電晶體111包含第一端、第二端和控制端，其中第一端用於接收系統高電壓OVDD，控制端耦接於第一節點Ng，第二端耦接於第二節點Nd。驅動電晶體111並用於提供用於點亮微發光二極體115的驅動電流Idri。第一開關112包含第一端、第二端和控制端，其中第一端耦接於第一節點Ng，第二端耦接於第二節點Nd，且控制端用於接收第一控制信號SEL1。第二開關113包含第一端、第二端和控制端，其中第一端耦接於第二節點Nd，第二端用於接收參考電壓Vref，且控制端用於接收第二控制信號SEL2。第三開關114包含第一端、第二端和控制端，其中第一端耦接於第二節點Nd，第二端耦接於微發光二極體115的陽極端，且控制端用於接收發光控制信號EM。微發光二極體115的陰極端用於接收系統低電壓OVSS。電容116包含第一端和第二端，其中第一端耦接於資料線 122a~122n的其中之一，第二端則耦接於第一節點Ng。

第4a圖和第4b圖為依據第3圖的畫素電路110的一運作實施例簡化後的時序變化圖。在第4a圖和第4b圖的實施例中，電容116的第一端耦接於資料線122-3，以接收資料電壓Vdata-3。如第4a圖所示，當畫素電路110於寫入階段中接收資料電壓Vdata-3時，畫素電路110的運作進一步包含了重置階段和補償階段。

請同時參照第3圖、第4a圖和第4b圖，於微發光二極體顯示面板100的第一運作週期的寫入階段中，當畫素電路110處於重置階段時，第一控制信號SEL1和第二控制信號SEL2處於低電壓準位，而發光控制信號EM處於高電壓準位。因此，第一開關112和第二開關113處於導通狀態，而第三開關114處於關斷狀態。

此時，參考電壓Vref會經由第一開關112和第二開關113傳遞至第一節點Ng，使得第一節點Ng(亦即，驅動電晶體111的閘極端)的電壓Vg被重置為近似於參考電壓Vref。其中，參考電壓Vref小於系統高電壓OVDD。

接著，當畫素電路110處於補償階段時，第一控制信號SEL1處於低電壓準位，而第二控制信號SEL2和發光控制信號EM處於高電壓準位。因此，第一開關112處於導通狀態，而第二開關113和第三開關114處於關斷狀態。

此時，系統高電壓OVDD會經由驅動電晶體111和第一開關112傳遞至第一節點Ng。因此，第一節點Ng的電壓Vg會逐漸升高，直到第一節點Ng的電壓Vg近似於系統高電壓OVDD和驅動電晶體111的臨界電壓Vth(threshold voltage)的絕對值的差值為止。亦即，在補償階段結束時，第一節點Ng的電壓Vg可以用以下的《公式1》表示：Vg=OVDD-|Vth| 《公式1》

另外，於畫素電路110的寫入階段和補償階段中，資料電壓Vdata-3皆維持於第一灰階電壓Vgr1。因此，於補償階段結束時，電容116的第一端和第二端會具有預定電壓差值。

在畫素電路110結束補償階段後，第一控制信號SEL1、第二控制信號SEL2和發光控制信號EM皆處於高電壓準位。因此，畫素電路110的第一開關112、第二開關113和第三開關114皆處於關斷狀態，且第一節點Ng會處於浮接(floating)狀態。

在此情況下，即使微發光二極體顯示面板100進行其他畫素電路的資料電壓寫入運作，而需要改變資料電壓Vdata-3的電壓準位，電容116的第一端和第二端仍會具有前述的預定電壓差值。

於微發光二極體顯示面板100的第一運作週期的發光階段中，第一控制信號SEL1和第二控制信號SEL2處於高電壓準位，而發光控制信號EM處於低電壓準位。因此，第一開關112和第二開關113處於關斷狀態，而第三開關114處於導通狀態。

資料電壓Vdata-3會先上升至第一預設電壓 Vd1，再自第一預設電壓Vd1逐漸下降。當資料電壓Vdata-3下降至等於第二預設電壓Vd2時，資料電壓Vdata-3會逐漸上升直到資料電壓Vdata-3再度等於第一預設電壓Vd1。

在本實施例中，資料電壓Vdata-3於寫入階段中的電壓準位，介於第一預設電壓Vd1和第二預設電壓Vd2之間。

由於第一節點Ng於發光階段中處於浮接狀態，所以第一節點Ng的電壓Vg的變化量，會正相關於資料電壓Vdata-3的變化量。亦即，於發光階段開始時，第一節點Ng的電壓Vg會因為電容116的電容耦合效應而被抬升至較高電壓準位。因此，當資料電壓Vdata-3自第一預設電壓Vd1下降時，驅動電晶體111會因為第一節點Ng的電壓Vg處於較高電壓準位而先處於關斷狀態。

接著，當資料電壓Vdata-3下降至第一灰階電壓Vgr1時，由於電容116的第一端和的二端仍具有前述的預定電壓差值，第一節點Ng的電壓Vg會等於上述《公式1》所示的電壓準位，使得驅動電晶體111自關斷狀態切換至導通狀態。

相似地，當資料電壓Vdata-3自第二預設電壓Vd2上升至第一灰階電壓Vgr1時，由於電容116的第一端和的二端具有前述的預定電壓差值，第一節點Ng的電壓Vg會等於上述《公式1》所示的電壓準位，使得驅動電晶體111自導通狀態切換至關斷狀態。

換言之，於發光階段中，驅動電晶體111會於第4b圖中的第四時段EM4中提供驅動電流Idri至微發光二極體115，以於第四時段EM4中點亮微發光二極體115。

值得一提的是，於第四時段EM4中，驅動電晶體111是運作於線性區(linear region)。因此，系統高電壓OVDD會完整傳遞至微發光二極體115的陽極端，進而使微發光二極體115依據系統高電壓OVDD和系統低電壓OVSS的差值決定驅動電流Idri的大小。

並且，如上述《公式1》所示，畫素電路110能夠依據驅動電晶體111的臨界電壓Vth調整第一節點Ng的電壓Vg。因此，即使驅動電晶體111的臨界電壓Vth因製程因素產生變異，畫素電路110仍可於發光階段維持相同的導通程度，進而確保系統高電壓OVDD完整傳遞至微發光二極體115。

接著，微發光二極體顯示器100進入第二運作週期。畫素電路110於第二運作週期的寫入階段的運作，相似於畫素電路110於第一運作週期的寫入階段的運作，為簡潔起見，在此不重複贅述。

畫素電路110於第二運作週期的重置階段和補償階段中接收到的資料電壓Vdata-3等於第二灰階電壓Vgr2，且第二灰階電壓Vgr2高於第一灰階電壓Vgr1，使得第一預設電壓Vd1和第二灰階電壓Vgr2的差值，小於第一預設電壓Vd1和第一灰階電壓Vgr1的差值。

因此，相較於第一運作週期，當資料電壓 Vdata-3中自第一預設電壓Vd1下降時，第一節點Ng的電壓Vg會較早等於上述《公式1》所示的電壓準位，而使驅動電晶體111較早導通。

另外，同樣相較於第一運作週期，當資料電壓Vdata-3於第二運作週期中自第二預設電壓Vd2上升時，第一節點Ng的電壓Vg會較晚等於上述《公式1》所示的電壓準位，而使驅動電晶體111較晚關閉。

換言之，於第二運作週期的發光階段中，驅動電晶體111會於第4b圖中的第五時段EM5中持續導通，且第五時段EM5的時間長度大於第四時段EM4的時間長度。並且，於第五時段EM5中，系統高電壓OVDD會傳遞至微發光二極體115的陽極端，使微發光二極體115依據系統高電壓OVDD和系統低電壓OVSS的差值決定的驅動電流Idri的大小。

需要特別說明的是，系統高電壓OVDD和系統低電壓OVSS皆為固定電壓。因此，於第四時段EM4和第五時段EM5中，畫素電路110具有固定大小的驅動電流Idri(亦即，驅動電流Idri具有相同的一固定峰值)，進而使微發光二極體115具有相同的發光亮度。

由上述可知，於寫入階段中，資料電壓Vdata-3的波型近似於方波，而於發光階段中，資料電壓Vdata-3的波型近似於先下降再上升的三角波，且畫素電路110具有固定發光亮度和可變發光時間(例如，第四時段EM4或第五時段EM5)。

另外，畫素電路110的可變發光時間正相關於畫素電路110於重置階段和補償階段接收到的資料電壓Vdata-3(例如，第一灰階電壓Vgr1或第二灰階電壓Vgr2)。亦即，驅動電流Idri的波形寬度正相關於畫素電路110於重置階段和補償階段接收到的資料電壓Vdata-3。

第5圖為依據第3圖的畫素電路110的另一運作實施例簡化後的時序變化圖。在第5圖的實施例中，電容116的第一端耦接於資料線122-1或122-2，以接收資料電壓Vdata-1或Vdata-2。

在本實施例中，畫素電路110的運作方式相似於第4圖的實施例的運作方式，差異在於資料電壓Vdata-1和Vdata-2於發光階段中維持於第三預設電壓Vd3，使驅動電晶體111於發光階段中皆維持於導通狀態，其中驅動電晶體111於發光階段中運作於飽和區(saturation region)。

具體而言，於第三運作週期中，畫素電路110於重置階段和補償階段接收到第三灰階電壓Vgr3。因此，於發光階段中，第一節點Ng的電壓Vg可由以下的《公式2》表示：Vg=OVDD-|Vth|+(Vd3-Vgr3) =OVDD-|Vth|-△V1 《公式2》

而畫素電路110於第三運作週期的發光階段中的驅動電流Idri則可由下列的《公式3》表示：

在《公式3》中，k表示驅動電晶體110的載子遷移率(carrier mobility)、閘極氧化層的單位電容大小以及閘極寬長比三者的乘積。

相似地，於第四運作週期中，畫素電路110於重置階段和補償階段接收到第四灰階電壓Vgr4。因此，於發光階段中，第一節點Ng的電壓Vg可由以下的《公式4》表示：Vg=OVDD-|Vth|+(Vd3-Vgr4) =OVDD-|Vth|-△V2 《公式4》

另外，畫素電路110於第四運作週期的發光階段中的驅動電流Idri則可以由下列的《公式5》表示：

值得注意的是，由於第四灰階電壓Vgr4大於第三灰階電壓Vgr3，使得第四灰階電壓Vgr4和第三預設電壓Vd3的差值△V2，大於第三灰階電壓Vgr3和第三預設電壓Vd3的差值△V1。因此，第四週期中的驅動電流Idri大於第三驅動週期中的驅動電流Idri。

由上述可知，在第5圖的實施例中，驅動電流Idri正相關於畫素電路110於重置階段和補償階段接收到的資料電壓Vdata-1或Vdata-2(例如，第三灰階電壓Vgr3或第四灰階電壓Vgr4)。亦即，畫素電路110具有可變的驅動電流Idri，因而使得畫素電路110具有可變發光亮度。並且，由於驅動電晶體111於發光階段維持於導通狀態，畫素電路110具有固定發光時間。另外，資料電壓Vdata-1和Vdata-2於發光階段中的波形近似於方波。

在某些實施例中，畫素電路110的第一開關112、第二開關113和第三開關114是由N型電晶體來實現，並可使用和第4a圖至第5圖的實施例中的第一控制信號SEL1、第二控制信號SEL2和發光信號EM反向的信號來控制畫素電路110。

例如，在第一開關112、第二開關113和第三開關114是由N型電晶體來實現的情況下，於重置階段中，第一控制信號SEL1和第二控制信號SEL2處於高電壓準位，而發光控制信號EM處於低電壓準位，其餘依此類推。

第6圖為依據本揭示文件的一實施例的驅動方法600簡化後的流程圖。驅動方法600適用於上述的微發光二極體顯示面板100。

於流程S602，提供前述的微發光二極體顯示面板100。

於流程S604，於微發光二極體顯示面板100的寫入階段中(亦即，所有畫素電路110皆不發光時)，分別提供波形大致為方波的資料電壓Vdata-1和Vdata-2至行140-1和140-2的畫素電路110。其中，行140-1的畫素電路110會依序接收資料電壓Vdata-1，行140-2的畫素電路110也會依序接收資料電壓Vdata-2。

於流程S606，同樣於微發光二極體顯示面板100的寫入階段中，提供波形大致為方波的資料電壓Vdata-3至行140-3的畫素電路110。其中，行140-3的畫素電路110會依序接收資料電壓Vdata-3。

於流程S608，於微發光二極體顯示面板100的發光階段中(亦即，所有畫素電路110共同發光時)，分別提供波形大致為方波且會於一預定時段中維持於固定電壓準位的資料電壓Vdata-1和Vdata-2至行140-1和140-2的畫素電路110。並且，令行140-1的每個畫素電路110共同接收資料電壓Vdata-1，令行140-2的每個畫素電路110共同接收資料電壓Vdata-2。

如此一來，於發光階段中，行140-1和140-2的畫素電路110會具有可變發光亮度和固定發光時間，其中行140-1和140-2的畫素電路110各自的可變發光亮度，正相關於行140-1和140-2的畫素電路110各自於寫入階段中接收到的資料電壓Vdata-1或Vdata-2的大小。

於流程S610，同樣於微發光二極體顯示面板100的發光階段中，提供波形大致為三角波且具有非固定電壓準位的資料電壓Vdata-3至行140-3的畫素電路110，並令行140-3的每個畫素電路110共同接收資料電壓Vdata-3。如此一來，於發光階段中，行140-3的每個畫素電路110會具有可變發光時間，且行140-3的每個畫素電路110於可變發光時間中皆具有固定發光亮度。另外，行140-3的畫素電路110各自的可變發光時間，正相關於行140-3的畫素電路110各自於寫入階段中接收到的資料電壓Vdata-3的大小。

由上述可知，微發光二極體顯示面板100和驅動方法600無需使用特製的畫素電路，即可使綠色的畫素電路110產生不同的灰階亮度並避免色偏。因此，微發光二極體顯示面板100和驅動方法600還具有簡化設計的優勢。

在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

以上僅為本發明的較佳實施例，凡依本發明請求項所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。

Claims

一種微發光二極體(micro LED)顯示面板，包含：多個畫素電路，排列成多行的一矩陣形狀；一第一資料線，耦接於該多個畫素電路中的一第一行畫素電路，用於輸出一第一資料電壓至該第一行畫素電路；以及一第二資料線，耦接於該多個畫素電路中的一第二行畫素電路，用於輸出一第二資料電壓至該第二行畫素電路；其中，當該多個畫素電路共同發光時，該第一資料電壓於一預設時段中具有固定的電壓準位，該第二資料電壓的波形為三角波。
如請求項1的顯示面板，其中，當該多個畫素電路共同發光時，該第一資料電壓的波形為方波。
如請求項2的顯示面板，其中，該第二行畫素電路皆為綠色畫素電路。
如請求項1的顯示面板，其中，當該多個畫素電路不發光時，該第一行畫素電路中的每個畫素電路依序自該第一資料線接收該第一資料電壓，該第二行畫素電路中的每個畫素電路依序自該第二資料線接收該第二資料電壓，當該多個畫素電路共同發光時，該第一行畫素電路中的每個畫素電路共同接收該第一資料電壓，該第二行畫素電路中的每個畫素電路共同接收該第二資料電壓。
如請求項4的顯示面板，其中，當該多個畫素電路共同發光時，該第二行畫素電路中的每個畫素電路具有一可變發光時間，且該可變發光時間正相關於該第二行畫素電路中的每個畫素電路於該多個畫素電路不發光時接收到的該第二資料電壓的大小。
如請求項5的顯示面板，其中，該第二行畫素電路的每個畫素電路於該可變發光時間具有一固定驅動電流。
如請求項4的顯示面板，其中，當該多個畫素電路共同發光時，該第一行畫素電路中的每個畫素電路於具有一固定發光時間及一可變驅動電流，且該可變驅動電流正相關於該第一行畫素電路中的每個畫素電路於該多個畫素電路不發光時接收到的該第一資料電壓的大小。
如請求項1的顯示面板，其中，每個畫素電路包含：一驅動電晶體，用於產生一驅動電流，其中該驅動電晶體的一第一端用於接收一系統高電壓；一第一開關，該第一開關的一第一端耦接於該驅動電晶體的一控制端，該第一開關的一第二端耦接於該驅動電晶體的一第二端，該第一開關的一控制端用於接收一第一控制信號；一第二開關，該第二開關的一第一端耦接於該驅動電晶體的該第二端，該第二開關的一第二端用於接收一參考電壓，該第二開關的一控制端用於接收一第二控制信號；一第三開關，該第三開關的一第一端耦接於該驅動電晶體的該第二端，該第三開關的一控制端耦接於一發光控制信號；一微發光二極體，該微發光二極體的一陽極端耦接於該第三開關的一第二端，並用於接收該驅動電流，該微發光二極體的一陰極端用於接收一系統低電壓；以及一電容，該電容的一第一端耦接於該第一資料線或該第二資料線，該電容的一第二端耦接於該驅動電晶體的該控制端。
如請求項8的顯示面板，其中，若該電容的該第一端耦接於該第二資料線，當該發光控制信號處於一低電壓準位時，該驅動電流具有一固定峰值。
如請求項8的顯示面板，其中，若該電容的該第一端耦接於該第二資料線，當該發光控制信號處於一低電壓準位時，該驅動電流的波形的寬度正相關於該電容的該第一端於該第一控制信號處於一低電壓準位時接收到的該第二資料電壓的大小。
一種驅動方法，包含：提供一微發光二極體顯示面板，該微發光二極體顯示面板包含多個畫素電路，排列成多行的一矩陣形狀；以及分別提供一第一資料電壓和一第二資料電壓至該矩陣形狀中的一第一行畫素電路和一第二行畫素電路；其中，當該多個畫素電路共同發光時，該第一資料電壓於一預設時段中具有固定的電壓準位，該第二資料電壓的波形為三角波。
如第11項的驅動方法，其中，當該多個畫素電路共同發光時，該第一資料電壓的波形為方波。
如第12項的驅動方法，其中，分別提供一第一資料電壓和一第二資料電壓至該矩陣形狀中的一第一行畫素電路和一第二行畫素電路的流程包含：當該多個畫素電路不發光時，提供波形大致為方波的該第一資料電壓至該第一行畫素電路，提供波形大致為方波的該第二資料電壓至該第二行畫素電路；當該多個畫素電路共同發光時，提供波形為方波的該第一資料電壓至該第一行畫素電路，提供波形為三角波的該第二資料電壓至該第二行畫素電路。
如第13項的驅動方法，其中，當該多個畫素電路不發光時，該第一行畫素電路中的每個畫素電路依序接收該第一資料電壓，該第二行畫素中的每個畫素電路依序接收該第二資料電壓，當該多個畫素電路共同發光時，該第一行畫素中的每個畫素電路共同接收該第一資料電壓，該第二行畫素中的每個畫素電路共同接收該第二資料電壓。
如請求項13的驅動方法，其中，當該多個畫素電路共同發光時，該第二行畫素電路中的每個畫素電路具有一可變發光時間，且該可變發光時間正相關於該第二行畫素電路中的每個畫素電路於該多個畫素電路不發光時接收到的該第二資料電壓的大小。
如請求項15的驅動方法，其中，該第二行畫素電路的每個畫素電路於該可變發光時間皆具有一固定驅動電流。
如請求項13的驅動方法，其中，當該多個畫素電路共同發光時，該第一行畫素電路中的每個畫素電路具有一固定發光時間及一可變驅動電流，且該可變驅動電流正相關於該第一行畫素電路中的每個畫素電路於該多個畫素電路不發光時接收到的該第一資料電壓的大小。