TWI641089B - 電路封裝體（二） - Google Patents
電路封裝體（二） Download PDFInfo
- Publication number
- TWI641089B TWI641089B TW105102356A TW105102356A TWI641089B TW I641089 B TWI641089 B TW I641089B TW 105102356 A TW105102356 A TW 105102356A TW 105102356 A TW105102356 A TW 105102356A TW I641089 B TWI641089 B TW I641089B
- Authority
- TW
- Taiwan
- Prior art keywords
- compound
- epoxy molding
- package
- molding compound
- circuit
- Prior art date
Links
- 229920006336 epoxy molding compound Polymers 0.000 claims abstract description 162
- 150000001875 compounds Chemical class 0.000 claims abstract description 57
- 239000000203 mixture Substances 0.000 claims abstract description 20
- 239000012530 fluid Substances 0.000 claims description 47
- 239000000945 filler Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 21
- 238000000748 compression moulding Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 238000003491 array Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000004593 Epoxy Substances 0.000 abstract description 5
- 238000000465 moulding Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- IHCHOVVAJBADAH-UHFFFAOYSA-N n-[2-hydroxy-4-(1h-pyrazol-4-yl)phenyl]-6-methoxy-3,4-dihydro-2h-chromene-3-carboxamide Chemical compound C1C2=CC(OC)=CC=C2OCC1C(=O)NC(C(=C1)O)=CC=C1C=1C=NNC=1 IHCHOVVAJBADAH-UHFFFAOYSA-N 0.000 description 7
- 238000005452 bending Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010146 3D printing Methods 0.000 description 2
- 241000234282 Allium Species 0.000 description 2
- 235000002732 Allium cepa var. cepa Nutrition 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000206 moulding compound Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013060 biological fluid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000000976 ink Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004448 titration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
Abstract
一種電路封裝體平板，其包含一環氧模製化合物之封裝件及在該封裝件中之一電路裝置，其中該封裝件包含至少一混合層，而該至少一混合層具有一第一環氧模製化合物及一不同組成之一第二環氧模製化合物。
Description
本發明係有關於電路封裝體。
如積體電路等電路經常被封裝在一環氧模製化合物封裝件中以便支持及保護該電路。依據所使用之製造方法，可能難以控制封裝電路之尺寸、形狀或某些性質。
依據本發明之一實施例，係特地提出一種電路封裝體平板，包含：一前面與背面；一環氧模製化合物之封裝件；及在該封裝件中的一電路裝置，其中該封裝件包含平行於該前面之至少一混合層，而該至少一混合層具有一第一環氧模製化合物及與其相鄰之一不同組成的一第二環氧模製化合物。
1,101,201,301,401,501‧‧‧電路封裝體
3,103,203,303,403,503,903‧‧‧電路裝置
5,105,205,505,705‧‧‧封裝件
7‧‧‧(第一)化合物/環氧模製化合物
9‧‧‧(第二)化合物/環氧模製化合物
100~130,200~230‧‧‧方塊
107‧‧‧(第一)環氧模製化合物/第一化合物
109‧‧‧(第二)環氧模製化合物/第一化合物
207‧‧‧第一(主體)環氧模製化合物/環氧模製化合物/
209‧‧‧(第二)環氧模製化合物
303A‧‧‧(電路裝置)陣列
403A‧‧‧電路裝置陣列
407‧‧‧第一環氧模製化合物
407A,907A‧‧‧島
409‧‧‧第二環氧模製化合物
507‧‧‧(第一)環氧模製化合物/環氧模製化合物蓋體
508A,508B‧‧‧環氧模製化合
物(蓋體)
509‧‧‧(第二)環氧模製化合物/(環氧模製化合物)蓋體
701‧‧‧(流體電路)封裝體
703‧‧‧(流體)電路裝置
703A‧‧‧(流體電路裝置)陣列
707‧‧‧(第一)環氧模製化合物
709‧‧‧(第二)環氧模製化合物
719‧‧‧流體通道
721‧‧‧(噴嘴)陣列
723‧‧‧流體孔
B‧‧‧背面
BP‧‧‧背部
D‧‧‧方向
F‧‧‧前面
HL,HB‧‧‧混合層
L‧‧‧長度
R‧‧‧排
T‧‧‧厚度
W‧‧‧寬度
X-Y‧‧‧平面
Z‧‧‧Z方向
為方便說明，以下將參照附圖說明依據本發明構成之某些例子，其中：圖1以一橫截面側視圖顯示一電路封裝體例的示意圖。
圖2以一橫截面側視圖顯示另一電路封裝體例的
示意圖。
圖3以一俯視圖顯示再一電路封裝體例的示意圖。
圖4以一橫截面側視圖顯示一電路封裝體例的示意圖。
圖5以一橫截面側視圖顯示另一電路封裝體例的示意圖。
圖6以一俯視圖顯示再一電路封裝體例的示意圖。
圖7以一橫截面側視圖顯示又一電路封裝體例的示意圖。
圖8以一橫截面側視圖顯示一流體電路封裝體例的示意圖。
圖9以一俯視圖顯示另一流體電路封裝體例的示意圖。
圖10顯示壓縮模製之一方法例的流程圖。
圖11顯示壓縮模製之另一方法例的流程圖。
圖12A顯示在壓縮模製前，一電路裝置及多數環氧模製化合物之例子。
圖12B顯示在壓縮模製圖12A之電路裝置及化合物後，一電路封裝體之例子。
在以下詳細說明中，請參照附圖。在說明及圖式中之例子應被視為說明用而不是想要限定於所述之特定例
子或元件。透過不同元件之修改、組合或變化，可由以下說明及圖式衍生出多數例子。
圖1顯示一平板形電路封裝體1之一橫截面的圖。該電路封裝體1具有一平板形狀使得它在一背面B與前面F之間具有比其寬度W或長度小很多之一厚度T。例如，該厚度T可為其寬度W及/或長度(在圖中，該長度延伸進入該頁面中)之至少五倍，或至少十倍。在圖中，該厚度沿一Z方向延伸而該長度及寬度W平行於一X-Y平面延伸。
電路封裝體1可為一較大裝置之一組件或一中間產物。電路封裝體1包括封裝在一混合環氧模製化合物的封裝件5中之一電路裝置3。該封裝件5包括各具有不同組成之至少二環氧模製化合物7、9。例如，各化合物7、9之一填料密度或填料直徑可不同。該電路裝置3係設置成靠近與一背面B相對的該電路封裝體1之一前面F。
封裝件5包括至少一混合層HL，且該至少一混合層HL包括二環氧模製化合物7、9。該混合層HL平行於該電路封裝體1之前面F延伸。在所示例子中該封裝件由該混合層HB構成，但在其他例子中該混合層HB可設置在可由一單一環氧模製化合物構成之其他層之間。
不同組成之環氧模製化合物7、9例在一單一平面X-Y中圖案化。例如，其中一化合物7係一主體化合物(即形成該封裝件之總體積的主體)，而另一化合物9可相對於該主體化合物圖案化以控制與該電路封裝體1之製造或使用相關的某些性質。
在一例子中，該圖案化之第二化合物9具有與相同混合層HL之第一化合物7不同的一熱膨脹係數(CTE)，以控制該平板由於相對該電路裝置3之較低CTE的該主體環氧模製化合物之一較高CTE而產生的翹曲。例如，該電路裝置3可包含大致具有比主體環氧模製化合物低之CTE的某些導電及/或半導體材料。CTE之差異會在冷卻時在該封裝體中產生變形。為抵消如翹曲之變形，可改變該CTE。該CTE可藉由改變在該化合物中之填料重量百分比來改變，而該填料重量百分比亦稱為填料密度。
在其他例子中，其中一化合物具有一不同平均填料直徑、填料長度或如填料之添加組件或其他組件的不同重量及/或體積百分比。例如，一填料直徑可影響雷射燒蝕或切割之平板部份的某些表面特性。藉由在該第一化合物中圖案化該第二化合物(反之亦然)，在製造或使用該電路封裝體1時可控制該電路封裝體1之某些性質。
圖2顯示一電路封裝體101之一例，且該電路封裝體101包括封裝在一封裝件105中之一電路裝置103。該封裝件105包括一第一組成之一第一環氧模製化合物107及一第二組成之一第二環氧模製化合物109。封裝件105包括一第一層之單一第一環氧模製化合物107。封裝件105包括在該第一層上方之一混合層HL，且該混合層HL在一單一平面X-Y中包括第一環氧模製化合物107與第二環氧模製化合物109。該混合層HL靠近一前面F延伸。在所示例子中，該混合層HL形成該前面F。
在所示例子中，電路裝置103在第一化合物107中延伸。第一化合物107在該電路裝置103之側邊及背面包圍電路裝置103。第二化合物109將第一化合物107包圍在混合層HL內。第二環氧化合物109沿該等側邊延伸且延伸在第一化合物107上方。因此，第二環氧模製化合物109、第一環氧模製化合物107、及電路裝置103相鄰地設置。第一化合物107可為封裝件105之一主體化合物且可延伸在第二化合物109下方及混合層HL下方。第一化合物107可形成電路封裝體101之背面B。
該電路封裝體可透過壓縮模製製成。壓縮模製包括加熱設置在一模中之一環氧模製化合物、沈積電路裝置及壓縮化合物及電路裝置之總成、及冷卻電路封裝體101。電路裝置103之熱膨脹與第一環氧模製化合物107之熱膨脹不同。因此，若電路裝置103只被封裝在第一或第二環氧模製化合物之一封裝件中，則在冷卻時會產生翹曲。例如，背面B會彎曲成一凹形。
在一例子中，第二環氧模製化合物109具有比第一環氧模製化合物107高之一CTE。在另一例子中，第二環氧模製化合物109具有比第一環氧模製化合物107低之一填料重量百分比以獲得較高CTE。包括該等第一與第二環氧模製化合物之一混合層HL沈積成與電路裝置103相鄰以增加全混合層HL之一總CTE。這可補償與背面B之CTE差及控制總平板翹曲。例如，第二環氧模製化合物109以一策略量(例如厚度、表面)及位置設置在混合層HL中且靠近
前面F。
藉由設置一第二環氧模製化合物109層環繞第一環氧模製化合物107且靠近電路裝置103，在冷卻時混合層HL之一總熱膨脹可與靠近背面B之熱膨脹類似或呈相反的形狀。第二環氧模製化合物109可環繞電路裝置103且環繞第一環氧模製化合物107圖案化以控制電路封裝體1之彎曲或翹曲。藉由利用本發明之某些封裝體例對平板彎曲獲得一較佳控制，可解除某些設計限制，例如電路裝置厚度(相對於長度及寬度)、在一封裝件中之電路裝置數目、封裝厚度、模溫度設定、如一電重分佈層(RDL)製程等在一壓縮模製下游之基板處理、冷卻時之封裝夾持等。
圖3以在前面F及混合層HL上之俯視圖顯示圖2之例子。如圖所示，在混合層HL中，第一環氧模製化合物107包圍電路裝置103且第二環氧模製化合物109包圍第一環氧模製化合物107。
圖4顯示一電路封裝體201之一橫截面側視圖的另一例子。該電路封裝體201包括一封裝件205及封裝在該封裝件205中之一電路裝置203。該封裝件205包括不同組成之二環氧模製化合物207、209。例如，該封裝件205包括一第一主體環氧模製化合物207及在第一環氧模製化合物207中圖案化之不同組成的一第二環氧模製化合物209。在該例子中，電路裝置203設置在第二環氧模製化合物中。一混合層HL包括電路裝置203、包圍電路裝置203之第二環氧模製化合物209、及包圍第二環氧模製化合物
209之第一環氧模製化合物207。因此，第一環氧模製化合物、第二環氧模製化合物及電路裝置相鄰地設置。在一例子中，第二環氧模製化合物209具有比第一環氧模製化合物207低之填料重量百分比及比第一環氧模製化合物207高之CTE。第一環氧模製化合物207包圍第二環氧模製化合物209且在第二環氧模製化合物209下方延伸。例如，第一環氧模製化合物207形成電路封裝體201之一背面。電路封裝體201之一俯視圖可類似於圖3，但差別在於第二環氧模製化合物209直接包圍電路裝置203且第一環氧模製化合物207直接包圍第二環氧模製化合物209。類似於圖2，電路封裝體201之一背部由該第一主體環氧模製化合物207形成。
圖5顯示類似於圖2之例的一電路封裝體301，其具有沈積在該第一環氧模製化合物307中之一電路裝置陣列303A。該陣列303A包括至少一排及/或行之電路裝置303。不同組成之不同環氧模製化合物307、309之一混合層HL設置在形成背面B的一第一環氧模製化合物307之一背層上。該混合層HL形成前面F。在混合層HL中，具有與第一主體環氧模製化合物307不同組成之第二環氧模製化合物309包圍第一環氧模製化合物307。
圖6以在一電路封裝體401之前面上之俯視圖顯示包括一電路裝置陣列403A之該封裝體401的另一例子。在這例子中，一混合層可形成該前面。該混合層包括電路裝置403。該混合層包括在一第二環氧模製化合物409內之
一第一環氧模製化合物407的一圖案，且第二環氧模製化合物409具有與第一環氧模製化合物407不同之一組成。例如，該圖案包括第一環氧模製化合物407之二個島407A。第二環氧模製化合物409包圍各島407A。島407A各連接形成電路封裝體407之背部(未圖示)的一第一環氧模製化合物407之厚層。一第二環氧模製化合物409之薄層可環繞島407A圖案化而形成該混合層。在不同例子中，第一環氧模製化合物407及/或第二環氧模製化合物409之不同圖案可設置在該混合層中。例如，可形成比較複雜圖案。在一例子中，第二環氧模製化合物409具有比第一環氧模製化合物407低之一CTE，例如，以便補償平板彎曲。
圖7以橫截面側視圖顯示一電路封裝體501之一例，而該電路封裝體501具有一填料密度之梯度。例如，電路封裝體501包括一電路裝置503及不同組成之不同環氧模製化合物507、509的一封裝件505。封裝件505包括一第一環氧模製化合物507，且第一環氧模製化合物507形成具有一背面B之一背部BP。該封裝件505包括一第二環氧模製化合物509，且第二環氧模製化合物509形成具有一前面F之部份，而電路裝置503沈積在該第二環氧模製化合物509中。靠近前面F，第一環氧模製化合物507延伸成與第二環氧模製化合物509相鄰。第二環氧模製化合物509可包圍電路裝置503之側邊及背面。第一環氧化合物507可包圍第二環氧化合物509之側邊及背面。例如，第一環氧模製化合物507具有比第二環氧模製化合物509高之一填料密
度，及比第二環氧模製化合物509低之一CTE。在第一環氧模製化合物507與第二環氧模製化合物509之間，分別設有不同環氧模製化合物之另外蓋體508A、508B，且該等蓋體508A、508B具有不同填料密度。例如，環氧模製化合物蓋體509、508A、508B、507可互相包圍而類似半顆洋蔥之洋蔥外皮。例如，該填料密度隨著各蓋體509、508A、508B沿遠離該電路裝置503之一方向D增加。因此，在環繞電路裝置503之環氧模製化合物的封裝件505中具有一填料密度之梯度。請注意，在一例子中，一填料密度係在該化合物中之一填料重量分百比。在一例子中，該填料密度可影響該環氧模製化合物之CTE。
在未顯示之其他例子中，該填料密度可沿遠離該電路裝置之一方向減少。在再一例子中，該填料密度可，例如，沿遠離電路裝置503之一方向先減少、增加、再減少。在又一例子中，該梯度可為不同填料細度、填料直徑、或其他添加劑量或添加劑重量等中之一者。具有某填料或其他組件或性質的一梯度可在封裝體501中之一所欲方向或位置具有某些性質之一梯度。
圖8以橫截面側視圖顯示一流體電路封裝體701例。該流體電路封裝體701包括不同環氧模製化合物707、709之一封裝件705。該封裝件705包括一第一組成之一第一環氧模製化合物707及一不同組成之一第二環氧模製化合物709。一流體電路裝置陣列703A係設置成靠近一前面F。該陣列703A之各電路裝置703包括多數流體通道719。
該等流體通道719可包括用以分配流體之多數歧管、腔室及噴嘴。該等噴嘴設置在該前面F中。流體電路裝置703更包括多數流體推進組件，例如推進或噴出流體之阻滯器。該等流體通道719可呈一微細狀。例如，各流體電路裝置703包括一噴嘴陣列，該噴嘴陣列具有每英吋至少300個噴嘴(NPI)、至少600NPI、至少900NPI、至少1200NPI或更多之一噴嘴密度，及延伸至該噴嘴陣列之多數通道。封裝件705更包括由封裝件705之一背面B延伸至各電路裝置703之多數流體孔723，以提供流體至電路裝置703之通道719。該等流體孔723可具有，平均而言，比在該等電路裝置703中之流體通道719的平均直徑大的直徑，以傳送足夠量之流體至在電路裝置703中之多數噴嘴或多數噴嘴陣列。
在一例子中，流體孔723係設置成通過第二環氧模製化合物之至少一部份。在所示例子中，第二環氧模製化合物由封裝體701之一背面B至一前面F，藉此流體孔723完全延伸通過第二環氧模製化合物。在其他例子中，第二環氧模製化合物可延伸到電路裝置703之一背面，但未到達前面F。
第二環氧模製化合物707可包括，平均而言，比第一環氧模製化合物709細之填料。平均而言，在第二環氧模製化合物709中之該等填料的直徑比在第一環氧模製化合物中之該等填料的直徑。該等較細填料可容許流體孔723具有較平滑之壁。例如，流體孔723可透過雷射燒蝕製
造且該等較細填料容許在該雷射燒蝕後具有較平滑之壁。
圖9以俯視圖顯示圖8之流體電路封裝體701的一例。流體電路封裝體701可為例如用於二維或三維列印之一媒體寬陣列列印橫條的一高精確數位液體分配模組的一組件。流體電路裝置703可成形為如比較薄之銀，且可包括矽材料。在圖中顯示噴嘴之陣列721通入前面F中(圖8)以噴出流體。在所示例子中，各流體電路裝置703具有至少二噴嘴陣列721。除了比較薄以外，在另一例子中，流體裝置703具有比較小之寬度W及比較長之長度L。例如，長度L對寬度W之一比例可為至少大約25：1或至少50：1。流體電路裝置703可配置成兩排R使得在相對排中之後續噴嘴陣列721重疊以便當由垂直於流體電路裝置703之該長度L之一側方向D觀看時具有連續涵蓋之噴嘴陣列721，如圖9最佳地所示。在一例子中，這容許流體噴射在通過或延伸在流體電路封裝體701下方之一媒體的一全寬上。
在其他流體或非流體應用中，類似平板形封裝件可為該封裝體提供多排及/或多行之多數電路裝置陣列。
圖10顯示壓縮模製一電路封裝體之一例的流程圖。該方法包括將各具有一不同組成之一第一環氧模製化合物及一第二環氧模製化合物沈積在一載體上(方塊100)。在一例子中，該載體係一模穴。在另一例子中，該等二模製化合物設置在一分開之載體上且後來在該模中被冷卻。該方法包括加熱該等環氧模製化合物(方塊110)。該方法包括在該第一環氧模製化合物中提供一電路裝置
(方塊120)。該方法更包括壓縮該等環氧模製化合物使得二環氧模製化合物在相同X-Y平面中垂直於一厚度方向延伸(方塊130)。接著，在該模中冷卻該壓縮之封裝體。例如，該X-Y平面延伸通過一混合層，且該混合層包含二個不同化合物且平行於一前面延伸。因此，在該X-Y內，具有其中一化合物之一圖案。該圖案被選擇成使該電路封裝體之某些目標性質最佳化。
圖11及12A與12B分別顯示壓縮模製一電路封裝體之另一例的流程圖及圖。該方法包括使一第二環氧模製化合物909相對於一第一環氧模製化合物907圖案化，且該等化合物907、909具有不同組成(方塊200)。該等化合物907、909可沈積在一載體上或直接沈積在一模中。例如，該圖案可如點或更複雜圖案之島907A，請參見圖12A。該方法包括加熱該等環氧模製化合物907、909(方法210)、依據所欲性質之種類沈積一電路裝置903在該第一環氧模製化合物或該第二環氧模製化合物中(方塊220)、及壓縮該等化合物使得該電路裝置及化合物在相同X-Y平面中延伸(方塊230)。在圖12B中，電路裝置903已沈積在第一環氧模製化合物907中，並被壓縮及冷卻。
本發明之某些所述封裝件例包括具有不同CTE之多數環氧模製化合物。在一例子中，這說明之環氧模製化合物的CTE可由在環氧模製化合物中之填料重量百分比來決定。例如，CTE與在化合物中之一填料濃度成反比。在一例子中，第一環氧模製化合物具有對應於大約6
ppm/C之一CTE的大約90%之一填料重量百分比。具有該等特性之一工業標準環氧模製化合物例係購自Hitachi Chemical Ltd.®之CEL400ZHF40W。例如，第二環氧模製化合物具有大約87%之一填料重量百分比及大約9ppm/C之一CTE。具有該等特性之一工業標準環氧模製化合物例係CEL400ZHF40W-87。在其他例子中，第一環氧模製化合物中之填料重量百分比可在87與91%之間。例如，第一環氧模製化合物之CTE可在大約6與9ppm/C之間。在另一例子中，第二環氧模製化合物中之填料重量百分比可在82與87%之間。例如，第二環氧模製化合物之CTE可在9與14ppm/C之間。第一與第二環氧模製化合物之不同CTE的一不同例子分別為6ppm/C與13ppm/C。一電路裝置可包含之一矽的一CTE例係大約3ppm/C。
本發明之某些例子說明鄰近該等電路裝置及一主體環氧模製化合物放置具有與該主體環氧模製化合物不同之一組成的另一環氧模製化合物，因此在二化合物之一混合層中提供一「圖案化」效果。該等電路封裝體例之功效可包括減少彎曲、增加設計空間、改善流體性質、改善電氣性質、及/或不必增加組件或製程步驟中之至少一者。
在本發明中說明之各種例子的電路封裝體可為一更大封裝體或裝置之一個次組件，或一最終產物之一中間產物。例如，多數其他層或組件可附接在該背或前面上。因此，當該電路封裝體係為一個次組件時，該背或前
面可能看不到或不明顯。
電路封裝體及製造方法之各種例子可有關於例如用於電腦組件之積體電路封裝。在其他例子中，該等封裝體及方法可包括例如2D或3D列印、數位滴定、其他微流體裝置等之流體應用。在不同例子中，該流體可包括液體、墨水、印刷劑、藥劑流體、生物流體等。
該等電路封裝體例可具有任何方位：應了解的是該說明用語「背」及「前」只是互相相對而已。另外，本發明之片或平板例具有沿一Z方向之一厚度及沿一X-Y平面之一寬度及長度。該封裝體之厚度可相對於該寬度及長度比較薄。在某些例子中，該填料密度隨著該厚度變化。
Claims (14)
- 一種電路封裝體，包含：一前面與一背面；一環氧模製化合物之封裝件；及在該封裝件中的一電路裝置，其中：該封裝件形成該電路封裝體之該前面及該背面且包含平行於該前面之至少一混合層，而該至少一混合層具有一第一環氧模製化合物及與其相鄰之一不同組成的一第二環氧模製化合物。
- 如請求項1之電路封裝體，其包含一電路裝置之陣列。
- 如請求項1之電路封裝體，其中：該電路裝置在該第一化合物中延伸；以及該第二化合物包圍該第一化合物。
- 如請求項1之電路封裝體，其中該第一化合物在該電路裝置下方延伸且位在該第二化合物下方。
- 如請求項4之電路封裝體，其中該第二化合物具有比該第一化合物高之一熱膨脹係數(CTE)。
- 如請求項1之電路封裝體，其中該第一化合物與該第二化合物具有不同的熱膨脹係數(CTE)，且該電路裝置具有比該等化合物低之一CTE。
- 如請求項1之電路封裝體，其中該第二化合物具有比該第一化合物低之一填料重量百分比。
- 如請求項1之電路封裝體，其中該第二化合物具有，平均而言，比該第一化合物細之填料。
- 如請求項1之電路封裝體，其中：該電路裝置係為包含一流體通道陣列之一流體裝置；以及該第二化合物包含用以將流體傳送至該電路裝置之多數流體孔。
- 如請求項9之電路封裝體，其中該等電路裝置各包含多數比較薄之銀，其具有每英吋至少300個噴嘴之多數噴嘴陣列且具有一至少1：25之寬度對長度的比例。
- 一種壓縮模製電路封裝體之方法，包含：將各具有不同組成之一第一環氧模製化合物及一第二環氧模製化合物沈積在一載體上；加熱該等環氧模製化合物；在該第一環氧模製化合物中提供一電路裝置；及壓縮該等環氧模製化合物，使得二環氧模製化合物在一混合層中延伸。
- 如請求項11之方法，其中該第二環氧模製化合物係至少部份地沈積成與該第一環氧模製化合物相鄰。
- 如請求項11之方法，其中沈積步驟包含使該第二化合物相對於該第一化合物圖案化。
- 一種電路封裝體，其包含：一封裝件，其係由多數不同環氧模製化合物形成，且該封裝件形成該電路封裝體之一前面及一背面；及一電路裝置，其係設置在該封裝件中且靠近該前面；該等多數環氧模製化合物包含平行於該前面之至少一混合層，而該至少一混合層具有：一主體環氧模製化合物；及一第二環氧模製化合物，其具有與該主體環氧模製化合物不同之一組成且與該主體環氧模製化合物相鄰。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2015/023049 WO2016159937A1 (en) | 2015-03-27 | 2015-03-27 | Circuit package |
| ??PCT/US15/23049 | 2015-03-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201705394A TW201705394A (zh) | 2017-02-01 |
| TWI641089B true TWI641089B (zh) | 2018-11-11 |
Family
ID=57004533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105102356A TWI641089B (zh) | 2015-03-27 | 2016-01-26 | 電路封裝體（二） |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10319657B2 (zh) |
| EP (1) | EP3275014B1 (zh) |
| CN (1) | CN107210235B (zh) |
| TW (1) | TWI641089B (zh) |
| WO (1) | WO2016159937A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107210234B (zh) * | 2015-03-27 | 2020-10-20 | 惠普发展公司，有限责任合伙企业 | 电路封装 |
| US10551132B2 (en) * | 2017-11-28 | 2020-02-04 | International Business Machines Corporation | Heat removal element with thermal expansion coefficient mismatch |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140091460A1 (en) * | 2011-01-28 | 2014-04-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531382B2 (ja) * | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
| US6962829B2 (en) * | 1996-10-31 | 2005-11-08 | Amkor Technology, Inc. | Method of making near chip size integrated circuit package |
| US6756085B2 (en) * | 2001-09-14 | 2004-06-29 | Axcelis Technologies, Inc. | Ultraviolet curing processes for advanced low-k materials |
| US20030036587A1 (en) | 2002-08-26 | 2003-02-20 | Kozak Kyra M | Rheology-controlled epoxy-based compositons |
| JP2004288834A (ja) * | 2003-03-20 | 2004-10-14 | Fujitsu Ltd | 電子部品の実装方法、実装構造及びパッケージ基板 |
| US7332797B2 (en) * | 2003-06-30 | 2008-02-19 | Intel Corporation | Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold |
| WO2005093829A1 (en) * | 2004-03-16 | 2005-10-06 | Infineon Technologies Ag | Semiconductor package having an interfacial adhesive layer |
| US7170188B2 (en) | 2004-06-30 | 2007-01-30 | Intel Corporation | Package stress management |
| US7285226B2 (en) * | 2004-07-22 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method for fabricating a fluid ejection device |
| JP4871280B2 (ja) * | 2005-08-30 | 2012-02-08 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| US7952108B2 (en) * | 2005-10-18 | 2011-05-31 | Finisar Corporation | Reducing thermal expansion effects in semiconductor packages |
| US7472477B2 (en) | 2006-10-12 | 2009-01-06 | International Business Machines Corporation | Method for manufacturing a socket that compensates for differing coefficients of thermal expansion |
| US7906860B2 (en) | 2007-10-26 | 2011-03-15 | Infineon Technologies Ag | Semiconductor device |
| US8585179B2 (en) * | 2008-03-28 | 2013-11-19 | Eastman Kodak Company | Fluid flow in microfluidic devices |
| JP4732535B2 (ja) | 2009-06-09 | 2011-07-27 | キヤノン株式会社 | 液体吐出記録ヘッドおよびその製造方法 |
| KR101067060B1 (ko) | 2009-06-18 | 2011-09-22 | 삼성전기주식회사 | 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법 |
| US9024341B2 (en) * | 2010-10-27 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Refractive index tuning of wafer level package LEDs |
| KR101767381B1 (ko) | 2010-12-30 | 2017-08-11 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 포함하는 반도체 패키지 |
| JP5802400B2 (ja) | 2011-02-14 | 2015-10-28 | 日東電工株式会社 | 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法 |
| KR101906408B1 (ko) * | 2011-10-04 | 2018-10-11 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| US8610286B2 (en) * | 2011-12-08 | 2013-12-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP |
| US20130337614A1 (en) | 2012-06-14 | 2013-12-19 | Infineon Technologies Ag | Methods for manufacturing a chip package, a method for manufacturing a wafer level package, and a compression apparatus |
| US9768038B2 (en) * | 2013-12-23 | 2017-09-19 | STATS ChipPAC, Pte. Ltd. | Semiconductor device and method of making embedded wafer level chip scale packages |
-
2015
- 2015-03-27 EP EP15887946.0A patent/EP3275014B1/en active Active
- 2015-03-27 WO PCT/US2015/023049 patent/WO2016159937A1/en active Application Filing
- 2015-03-27 US US15/546,846 patent/US10319657B2/en not_active Expired - Fee Related
- 2015-03-27 CN CN201580075024.6A patent/CN107210235B/zh not_active Expired - Fee Related
-
2016
- 2016-01-26 TW TW105102356A patent/TWI641089B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140091460A1 (en) * | 2011-01-28 | 2014-04-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3275014B1 (en) | 2020-12-09 |
| EP3275014A1 (en) | 2018-01-31 |
| TW201705394A (zh) | 2017-02-01 |
| EP3275014A4 (en) | 2018-12-05 |
| CN107210235B (zh) | 2020-04-14 |
| US20180025960A1 (en) | 2018-01-25 |
| US10319657B2 (en) | 2019-06-11 |
| CN107210235A (zh) | 2017-09-26 |
| WO2016159937A1 (en) | 2016-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI641089B (zh) | 電路封裝體（二） | |
| US9607863B1 (en) | Integrated circuit package with vacant cavity | |
| KR20140113280A (ko) | 단차를 형성하는 몰딩재를 갖는 패키지 | |
| KR20150056501A (ko) | 반도체 장치의 제조 방법 | |
| US9362194B2 (en) | Semiconductor chip covered with sealing resin having a filler material | |
| US20170142825A1 (en) | Method of reducing warpage of an orgacnic substrate | |
| TWI553818B (zh) | 電子封裝模組之製造方法以及電子封裝模組結構 | |
| CN110828390B (zh) | 印刷电路板和包括该印刷电路板的半导体封装件 | |
| US11183437B2 (en) | Circuit package | |
| CN107210234B (zh) | 电路封装 | |
| US10438864B2 (en) | Circuit packages comprising epoxy mold compounds and methods of compression molding | |
| TW201919458A (zh) | 電子元件封裝裝置及其封裝方法 | |
| TWI364360B (en) | Transfer mold tooling having 3d runners | |
| WO2016013277A1 (ja) | 電子部品の製造方法 | |
| US9349613B1 (en) | Electronic package with embedded materials in a molded structure to control warpage and stress | |
| WO2020215248A1 (zh) | 集成转接件的第一元件、互联结构及其制备方法 | |
| JP2019507020A (ja) | ヒートシンクを含む流体推進装置 | |
| TW201735198A (zh) | 半導體裝置及其製造方法 | |
| JP2018531507A6 (ja) | 回路パッケージ | |
| CN102224582A (zh) | 用于至少部分封装具有电子元件的封闭扁平载体的装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |