TWI640995B - 記憶胞與記憶體胞陣列及其相關操作方法 - Google Patents

記憶胞與記憶體胞陣列及其相關操作方法 Download PDF

Info

Publication number
TWI640995B
TWI640995B TW106138195A TW106138195A TWI640995B TW I640995 B TWI640995 B TW I640995B TW 106138195 A TW106138195 A TW 106138195A TW 106138195 A TW106138195 A TW 106138195A TW I640995 B TWI640995 B TW I640995B
Authority
TW
Taiwan
Prior art keywords
node
fuse
latch
line
voltage
Prior art date
Application number
TW106138195A
Other languages
English (en)
Other versions
TW201839774A (zh
Inventor
林俊宏
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201839774A publication Critical patent/TW201839774A/zh
Application granted granted Critical
Publication of TWI640995B publication Critical patent/TWI640995B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Abstract

本發明為一種記憶胞，包括：一栓鎖器、二反熔絲元件與二選擇電晶體。栓鎖器連接於第一節點與第二節點，並接收第一電源電壓與第二電源電壓。栓鎖器根據致能線電壓來被致能或者被禁能。第一反熔絲元件連接至第一節點與反熔絲控制線。第二反熔絲元件連接至第二節點與反熔絲控制線。第一選擇電晶體的閘端連接至字元線，第一汲源端連接至第一節點，第二汲源端連接至位元線。第二選擇電晶體的閘端連接至字元線，第一汲源端連接至第二節點，第二汲源端連接至反相位元線。

Description

記憶胞與記憶體胞陣列及其相關操作方法
本發明是有關於一種記憶胞與記憶胞陣列及其相關操作方法，且特別是有關於一種由非揮發性記憶元件(non-volatile memory element)與揮發性記憶元件(volatile memory element)所組成的記憶胞與記憶胞陣列及其相關操作方法。
眾所周知，記憶體可以儲存資料。而記憶體可區分為非揮發性記憶體與揮發性記憶體。
當供應至揮發性記憶體的電源關閉時，揮發性記憶體中儲存的資料會消失。動態隨機存取記憶體(DRAM)與靜態隨機存取記憶體(SRAM)即屬於揮發性記憶體。
再者，非揮發性記憶體於供應的電源關閉時，非揮發性記憶體仍可繼續保存內部的資料而不會消失。快閃記憶體(flash memory)與電阻性隨機存取記憶體(RRAM)即屬於非揮發性記憶體。
一般來說，非揮發性記憶體的存取速度較慢，需要較高的操作電壓。而揮發性記憶體的存取速度快，且具有低操作電壓的優點。
本發明的目的在於提出一種全新架構的記憶胞及其相關的記憶胞陣列。本發明的記憶胞中包括非揮發性記憶元件與揮發性記憶元件，可選擇性地作為非揮發性記憶體來使用，或者作為揮發性記憶體來使用。
本發明為一種記憶胞，包括一栓鎖器，接收一第一電源電壓與一第二電源電壓，該栓鎖器連接於一第一節點與一第二節點，其中該栓鎖器連接至一致能線，並根據該致能線電壓來致能或者禁能該栓鎖器；一第一反熔絲元件，連接至該第一節點與一反熔絲控制線；一第二反熔絲元件，連接至該第二節點與該反熔絲控制線；一第一選擇電晶體，具有一閘端連接至一字元線，一第一汲源端連接至該第一節點，一第二汲源端連接至一位元線；以及一第二選擇電晶體，具有一閘端連接至該字元線，一第一汲源端連接至該第二節點，一第二汲源端連接至一反相位元線。
本發明為一種上述記憶胞的操作方法，包括下列步驟：在一編程動作前，預充電該位元線與該反相位元線，不動作該第一反熔絲元件與該第二反熔絲元件，關閉該第一選擇電晶體與該第二選擇電晶體，與禁能該栓鎖器；在該編程動作的一第一 時間區間，暫時地開啟該第一選擇電晶體與該第二選擇電晶體，用以預充電該栓鎖器的該第一節點與該第二節點；在該編程動作的一第二時間區間，提供一第一電壓至該反熔絲控制線，並開啟該第一選擇電晶體與該第二選擇電晶體；以及在該編程動作的該第二時間區間後，當互補的準位提供至該位元線與該反相位元線時，編程該第一反熔絲元件與該第二反熔絲元件，使得該第一反熔絲元件與該第二反熔絲元件儲存互補的資料。
本發明係為一種上述記憶胞的操作方法，包括下列步驟：在一載入動作前，充電該位元線與該反相位元線至一第一準位，不動作該第一反熔絲元件與該第二反熔絲元件，關閉該第一選擇電晶體與該第二選擇電晶體，不提供該第一電源電壓至該栓鎖器；在該載入動作的一第一時間區間，暫時地開啟該第一選擇電晶體與該第二選擇電晶體，以充電該栓鎖器的該第一節點與該第二節點至該第一準位；在該載入動作的一第二時間區間，提供一第一電壓至該反熔絲控制線；以及，在該載入動作的該第二時間區間後，當該第一電源電壓提供至該栓鎖器使得該栓鎖器致能時，傳送該第一反熔絲元件與該第二反熔絲元件中所儲存互補的資料至該栓鎖器的該第一節點與該第二節點。
本發明係為一種記憶胞陣列，包括：複數個記憶胞排列成該記憶胞陣列，且每一該記憶胞包括：一栓鎖器，接收一第一電源電壓與一第二電源電壓，該栓鎖器連接於一第一節點與一第二節點，其中該栓鎖器具有一致能線，並根據該致能線電壓 來致能或者禁能該栓鎖器；一第一反熔絲元件，具有一反熔絲控制線，並連接至該第一節點；一第二反熔絲元件，連接至該第二節點與該反熔絲控制線；一第一選擇電晶體，具有一閘端連接至一字元線，一第一汲源端連接至該第一節點，一第二汲源端連接至一位元線；以及一第二選擇電晶體，具有一閘端連接至該字元線，一第一汲源端連接至該第二節點，一第二汲源端連接至一反相位元線。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
100、200、300、400‧‧‧記憶胞
110、210、310、410‧‧‧栓鎖器
120、130、220、230、320、330、420、430‧‧‧反熔絲元件
211、213‧‧‧反相器
700‧‧‧記憶胞陣列
800‧‧‧記憶模組
810‧‧‧解碼電路
820‧‧‧控制電路
830‧‧‧陣列結構
830、832、834‧‧‧陣列結構
840‧‧‧Y多工器
850‧‧‧感測放大器與寫入緩衝器
第1圖為本發明記憶胞示意圖。
第2A圖與第2B圖為本發明記憶胞的第一實施例與相關信號示意圖。
第3A圖與第3B圖為本發明記憶胞的第二實施例與相關信號示意圖。
第4A圖與第4B圖為本發明記憶胞的第三實施例與相關信號示意圖。
第5圖為本發明第三實施例記憶胞進行編程動作時的信號控制流程示意圖。
第6圖為本發明第三實施例記憶胞進行載入動作時的信號控制流程示意圖。
第7圖為本發明記憶胞陣列示意圖。
第8圖為本發明的記憶體模組示意圖。
請參照第1圖其所繪示為本發明記憶胞示意圖。記憶胞100中包括：一栓鎖器(latch)110、二反熔絲元件(antifuse element)120、130、與二選擇電晶體(select transistor)Ms1、Ms2。
二個反熔絲元件120與130組成差動的反熔絲元件(differential antifuse element)。亦即，二個反熔絲元件120與130係可被編程(program)為儲存互補的資料。舉例來說，反熔絲元件120儲存資料“1”(視為低電阻的儲存狀態)，反熔絲元件130儲存資料“0”(視為高電阻的儲存狀態)。或者，反熔絲元件120儲存資料“0”，反熔絲元件130儲存資料“1”。其中，資料“1”與“0”代表不同的邏輯準位，而資料“1”與資料“0”僅是用來說明而已，並非用來限定本發明。
反熔絲元件120連接至反熔絲控制線AF與節點a。反熔絲元件130連接至反熔絲控制線AF與節點b。
栓鎖器110連接於節點a與節點b，且栓鎖器110接收電源電壓Vdd與Vss。再者，栓鎖器110連接至一致能線EN，其可根據致能線EN上的電壓來決定栓鎖器110被致能(enable)或者被禁能(disable)。
選擇電晶體Ms1閘極端連接至字元線WL、第一汲源端連接至節點a、第二汲源端連接至位元線BL。選擇電晶體Ms2閘極端連接至字元線WL、第一汲源端連接至節點b、第二汲源端連接至反相位元線BLB。
根據本發明的實施例，記憶胞100中的反熔絲元件120、130結合選擇電晶體Ms1、Ms2即成為非揮發性記憶體。再者，栓鎖器110結合選擇電晶體Ms1、Ms2即成為揮發性記憶體。以下詳細介紹本發明的各種實施例及其動作原理。
請參照第2A圖，其所繪示為本發明記憶胞的第一實施例。相同地，記憶胞200包括：栓鎖器210、反熔絲元件220、230、與選擇電晶體Ms1、Ms2。
栓鎖器210包括反相器(inverter)211、213與電晶體Men。反相器211輸入端連接至節點a，輸出端連接至節點b。反相器213輸入端連接至節點b，輸出端連接至節點a。反相器211、213接收電源電壓Vdd。再者，電晶體Men閘極端連接至致能線EN，第一汲源端連接至節點c，第二汲源端接收電源電壓Vss。
基本上，電晶體Men根據致能線電壓(enable line voltage)的動作與否，選擇性地將電源電壓Vss經由節點c傳遞至反相器211、213。亦即，當電源電壓Vss傳遞至反相器211、213時，栓鎖器210被致能(enable)；當電源電壓Vss未傳遞至反相器211、213時，栓鎖器210被禁能(disable)。
反熔絲元件220包括一反熔絲電晶體(antifuse transistor)Mf1。反熔絲電晶體Mf1閘極端連接至反熔絲控制線AF，第一汲源端連接至節點a。同理，反熔絲元件230包括一反熔絲電晶體Mf2。反熔絲電晶體Mf2閘極端連接至反熔絲控制線AF，第一汲源端連接至節點b。其中，當反熔絲電晶體Mf1、Mf2的兩端承受過大的耐壓值(withstand voltage)時，其閘極氧化層(gate oxide layer)會破裂(rupture)。
請參照第2B圖，其所繪示為本發明第一實施例記憶胞的相關信號示意圖。基本上，電源電壓Vdd可為1.2V，代表高準位“Hi”。電源電壓Vss可為接地電壓，亦即0V，代表低準位“Lo”。當然本發明並未限定電源電壓Vdd與Vss的實際電壓值。
記憶胞200的偏壓運作包括：編程動作(program action)、載入動作(load action)、寫入動作(write action)、載入後的讀取動作(read after load)、寫入後的讀取動作(read after write)。詳細說明如下：於編程動作時，可編程反熔絲元件220與230。此時，致能線EN電壓為低準位“Lo”，以禁能栓鎖器210。字元線WL電壓為高準位，以開啟選擇電晶體Ms1、Ms2。反熔絲控制線AF電壓為第一電壓V1。其中，第一電壓V1大於電源電壓Vdd，例如第一電壓V1為6.0V。
當位元線BL電壓為低準位“Lo”且反相位元線BLB電壓為高準位“Hi”時，代表反熔絲元件220將會被編程為儲存資料“1”，反熔絲元件230將會被編程為儲存資料“0”。
接著，選擇電晶體Ms1、Ms2開啟。此時，反熔絲電晶體Mf1閘極端與第一汲源端之間承受的電壓差(voltage difference)超過一耐壓值，所以反熔絲電晶體Mf1閘極端氧化層(gate oxide)破裂(rupture)，使得反熔絲元件220被編程為低電阻的儲存狀態(亦即儲存資料“1”)。同時，反熔絲電晶體Mf2閘極端與第一汲源端之間承受的電壓差未超過耐壓值，所以反熔絲電晶體Mf2閘極端氧化層不會破裂，使得反熔絲元件230被編程為高電阻的儲存狀態(亦即儲存資料“0”)。
再者，在編程動作的過程中，為了防止栓鎖器210中的電路損壞，可以適當地調整電源電壓Vdd，例如將電源電壓Vdd調整至1.8V。
於載入動作時，反熔絲元件220、230中的儲存資料會被載入栓鎖器210。此時，致能線EN電壓為高準位“Hi”，以致能栓鎖器210。位元線與反相位元線電壓不理睬(don’t care，X)。再者，字元線WL電壓為低準位，以關閉選擇電晶體Ms1、Ms2。反熔絲控制線AF電壓為高準位“Hi”。
當執行載入動作，反熔絲元件220會產生充電電流(charging current)來充電節點a使得節點a的電壓上升，而反熔絲元件230無法產生充電電流來充電節點b。因此，節點a會被 栓鎖器210維持在高準位“Hi”，節點b會被栓鎖器210維持在低準位“Lo”。
當載入動作完成後，可以執行載入後的讀取動作用以確認二個反熔絲元件220、230中的儲存資料。亦即，執行載入後的讀取動作時，反熔絲控制線AF電壓為浮接(floating)，致能線EN電壓為高準位“Hi”，以致能栓鎖器210。
接著，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的高準位“Hi”會傳遞至位元線BL，節點b上所維持的低準位“Lo”會傳遞至反相位元線BLB。如此，可以確認反熔絲元件220儲存資料“1”且反熔絲元件230儲存資料“0”。
在另一種情況，如果在編程動作時，位元線BL電壓為高準位“Hi”且反相位元線BLB電壓為低準位“Lo”時，則代表反熔絲元件220將會被編程為儲存資料“0”(高電阻的儲存狀態)，反熔絲元件230將會被編程為儲存資料“1”(低電阻的儲存狀態)。換句話說，在上述的情況下，反熔絲電晶體Mf1閘極端氧化層不會破裂，而反熔絲電晶體Mf2閘極端氧化層會破裂。
當執行載入動作後，節點a會被栓鎖器210維持在低準位“Lo”，節點b會被栓鎖器210維持在高準位“Hi”。
相同地，執行載入後的讀取動可以確認二個反熔絲元件220、230中的儲存資料。亦即，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的低準位“Lo” 會傳遞至位元線BL，節點b上所維持的高準位“Hi”會傳遞至反相位元線BLB。如此，可以確認反熔絲元件220儲存資料“0”且反熔絲元件230儲存資料“1”。
由以上的說明可知，為了將反熔絲元件220編程為儲存資料“1”且將反熔絲元件230編程為儲存資料“0”。於編程動作時，位元線BL需要提供低準位“Lo”，且反相位元線BLB需要提供高準位“Hi”。再者，當載入動作以及載入後的讀取動作執行後，位元線BL會輸出高準位“Hi”用以指示反熔絲元件220儲存資料“1”，且反相位元線BLB會輸出低準位“Lo”用以指示反熔絲元件230儲存資料“0”。
反之，為了將反熔絲元件220編程為儲存資料“0”且將反熔絲元件230編程為儲存資料“1”。於編程動作時，位元線BL需要提供高準位“Hi”，且反相位元線BLB需要提供低準位“Lo”。再者，當載入動作以及載入後的讀取動作執行後，位元線BL會輸出低準位“Lo”用以指示反熔絲元件220儲存資料“0”，且反相位元線BLB會輸出高準位“Hi”用以指示反熔絲元件230儲存資料“1”。
在寫入動作時，可將寫入資料經由位元線BL與反相位元線BLB儲存至栓鎖器210。此時，反熔絲控制線AF電壓為浮接(floating)，使得反熔絲元件220、230不動作，如此將不會影響到反熔絲元件220、230中的資料。再者，致能線EN電壓 為高準位“Hi”，以致能栓鎖器210。而字元線WL電壓為高準位，以開啟選擇電晶體Ms1、Ms2。
因此，當位元線BL電壓為高準位“Hi”且反相位元線BLB電壓為低準位“Lo”時，於選擇電晶體Ms1、Ms2開啟後，高準位“Hi”會被儲存於栓鎖器210的節點a，而低準位“Lo”會被儲存於栓鎖器210的節點b。如此，節點a會被栓鎖器210維持在高準位“Hi”，節點b會被栓鎖器210維持在低準位“Lo”。
當寫入動作完成後，可以執行寫入後的讀取動作用以確認寫入資料。亦即，執行載入後的讀取動作時，反熔絲控制線AF電壓為浮接(floating)，致能線EN電壓為高準位“Hi”，以致能栓鎖器210。接著，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的高準位“Hi”會傳遞至位元線BL，節點b上所維持的低準位“Lo”會傳遞至反相位元線BLB。
在寫入動作的另一種情況，當位元線BL電壓為低準位“Lo”且反相位元線BLB電壓為高準位“Hi”時，於選擇電晶體Ms1、Ms2開啟後，低準位“Lo”會被儲存於栓鎖器210的節點a，而高準位“Hi”會被儲存於栓鎖器210的節點b。如此，節點a會被栓鎖器210維持在低準位“Lo”，節點b會被栓鎖器210維持在高準位“Hi”。
相同地，當寫入動作完成後，可以執行寫入後的讀取動作用以確認寫入資料。亦即，執行載入後的讀取動作時，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上 所維持的低準位“Lo”會傳遞至位元線BL，節點b上所維持的高準位“Hi”會傳遞至反相位元線BLB。
由以上的說明可知，為了將高準位“Hi”寫入栓鎖器210的節點a並將低準位“Lo”寫入栓鎖器210的節點b，於寫入動作時，位元線BL需要提供高準位“Hi”，且反相位元線BLB需要提供低準位“Lo”。再者，當寫入動作以及寫入後的讀取動作執行後，位元線BL會輸出高準位“Hi”的寫入資料，且反相位元線BLB會輸出低準位“Lo”的寫入資料。
反之，為了將低準位“Lo”寫入栓鎖器210的節點a並將高準位“Hi”寫入栓鎖器210的節點b，於寫入動作時，位元線BL需要提供低準位“Lo”，且反相位元線BLB需要提供高準位“Hi”。再者，當寫入動作以及寫入後的讀取動作執行後，位元線BL會輸出低準位“Lo”的寫入資料，且反相位元線BLB會輸出高準位“Hi”的寫入資料。
由以上的說明可知，本發明第一實施例記憶胞200可被當作非揮發性記憶體來使用，也可以當揮發性記憶體來使用。當記憶胞200被當作揮發性記憶體來使用時，控制反熔絲元件220、230為未動作。而栓鎖器210與選擇電晶體Ms1、Ms2則結合成為一種靜態隨機存取記憶體SRAM的記憶胞。此時，可控制字元線WL、位元線BL與反相位元線BLB來對記憶胞200任意進行寫入動作或者寫入後的讀取動作。
當記憶胞200被當作非揮發性記憶體來使用時，可利用編程動作來將儲存資料編程至反熔絲元件220、230。再者，當記憶胞200需要輸出反熔絲元件220、230中的儲存資料時，先進行載入動作，將反熔絲元件220、230中的儲存資料載入栓鎖器210。之後，再利用載入後的讀取動作，將儲存資料由栓鎖器210輸出至位元線BL與反相位元線BLB。
請參照第3A圖，其所繪示為本發明記憶胞的第二實施例。相同地，記憶胞300包括：栓鎖器310、反熔絲元件320、330、與選擇電晶體Ms1、Ms2。
栓鎖器310包括電阻R1、R2與電晶體M1、M2、Men，其中電晶體M1、M2為n型電晶體。電阻R1第一端接收電源電壓Vdd，第二端連接至節點b。電阻R2第一端接收電源電壓Vdd，第二端連接至節點a。電晶體M1的閘極端連接至節點a，第一汲源端連接至節點b，第二汲源端連接節點c。電晶體M2的閘極端連接至節點b，第一汲源端連接至節點a，第二汲源端連接節點c。再者，電晶體Men閘極端連接至致能線EN，第一汲源端連接至節點c，第二汲源端接收電源電壓Vss。電晶體Men根據致能線電壓(enable line voltage)的動作與否，可以控制栓鎖器310為致能(enable)或者禁能(disable)。
反熔絲元件320包括一反熔絲電晶體Mf1。反熔絲電晶體Mf1閘極端連接至反熔絲控制線AF，第一汲源端連接至節點a。同理，反熔絲元件330包括一反熔絲電晶體Mf2。反熔 絲電晶體Mf2閘極端連接至反熔絲控制線AF，第一汲源端連接至節點b。根據本發明的第二實施例，反熔絲電晶體Mf1的閘極端氧化層可分為二部分。第一部分閘極端氧化層靠近第一汲源端，其厚度較厚。再者，第二部分閘極端氧化層靠近第二汲源端，其閘極端氧化層較薄。反熔絲電晶體Mf2也具備相同的結構，此處不再贅述。其中，當反熔絲電晶體Mf1、Mf2的兩端承受過大的電壓時，其較薄處的閘極氧化層會破裂。
請參照第3B圖，其所繪示為本發明第二實施例記憶胞的相關信號示意圖。其中，記憶胞300的運作包括編程動作、載入動作、載入後的讀取動作、寫入動作、寫入後的讀取動作。詳細說明如下：於編程動作時，可編程反熔絲元件320與330。此時，致能線EN電壓為低準位“Lo”，以禁能栓鎖器310。字元線WL電壓為高準位，以開啟選擇電晶體Ms1、Ms2。反熔絲控制線AF電壓為第一電壓V1。其中，第一電壓V1大於電源電壓Vdd，例如第一電壓V1為6.0V。
當位元線BL電壓為低準位“Lo”且反相位元線BLB電壓為高準位“Hi”時，代表反熔絲元件320將會被編程為儲存資料“1”，反熔絲元件330將會被編程為儲存資料“0”。
接著，選擇電晶體Ms1、Ms2開啟。此時，反熔絲電晶體Mf1閘極端與第一汲源端之間承受的電壓差超過耐壓值，所以反熔絲電晶體Mf1中第二部分的閘極端氧化層(較薄的閘極 端氧化層)破裂，使得反熔絲元件320被編程為低電阻的儲存狀態(亦即儲存資料“1”)。反熔絲電晶體Mf2閘極端與第一汲源端之間承受的電壓差小於耐壓值，所以反熔絲電晶體Mf2閘極端氧化層不會破裂，使得反熔絲元件330被編程為高電阻的儲存狀態(亦即儲存資料“0”)。
再者，在編程動作的過程中，為了防止栓鎖器310中的電路損壞，可以適當地調整電源電壓Vdd，例如將電源電壓Vdd調整至1.8V。
於載入動作時，反熔絲元件320、330中的儲存資料會被載入栓鎖器310。此時，致能線EN電壓為高準位“Hi”，以致能栓鎖器310。位元線與反相位元線電壓不理睬(don’t care，X)。再者，字元線WL電壓為低準位，以關閉選擇電晶體Ms1、Ms2。反熔絲控制線AF電壓為高準位“Hi”。
當執行載入動作，反熔絲元件320會產生充電電流來充電節點a使得節點a的電壓上升，而反熔絲元件330無法產生充電電流來充電節點b。因此，節點a會被栓鎖器310維持在高準位“Hi”，節點b會被栓鎖器310維持在低準位“Lo”。
當載入動作完成後，可以執行載入後的讀取動作用以確認二個反熔絲元件320、330中的儲存資料。亦即，執行載入後的讀取動作時，反熔絲控制線電壓為低準位“Lo”，致能線電壓為高準位“Hi”，以致能栓鎖器310。
接著，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的高準位“Hi”會傳遞至位元線BL，節點b上所維持的低準位“Lo”會傳遞至反相位元線BLB。如此，可以確認反熔絲元件320儲存資料“1”且反熔絲元件330儲存資料“0”。
在另一種情況，如果在編程動作時，位元線BL電壓為高準位“Hi”且反相位元線BLB電壓為低準位“Lo”時，則代表反熔絲元件320將會被編程為儲存資料“0”(高電阻的儲存狀態)，反熔絲元件330將會被編程為儲存資料“1”(低電阻的儲存狀態)。換句話說，在上述的情況下，反熔絲電晶體Mf1閘極端氧化層不會破裂，而反熔絲電晶體Mf2中第二部分的閘極端氧化層會破裂。
當執行載入動作後，節點a會被栓鎖器310維持在低準位“Lo”，節點b會被栓鎖器310維持在高準位“Hi”。
相同地，執行載入後的讀取動可以確認二個反熔絲元件320、330中的儲存資料。亦即，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的低準位“Lo”會傳遞至位元線BL，節點b上所維持的高準位“Hi”會傳遞至反相位元線BLB。如此，可以確認反熔絲元件320儲存資料“0”且反熔絲元件330儲存資料“1”。
由以上的說明可知，為了將反熔絲元件320編程為儲存資料“1”且將反熔絲元件330編程為儲存資料“0”。於編程動 作時，位元線BL需要提供低準位“Lo”，且反相位元線BLB需要提供高準位“Hi”。再者，當載入動作以及載入後的讀取動作執行後，位元線BL會輸出高準位“Hi”用以指示反熔絲元件320儲存資料“1”，且反相位元線BLB會輸出低準位“Lo”用以指示反熔絲元件330儲存資料“0”。
反之，為了將反熔絲元件320編程為儲存資料“0”且將反熔絲元件330編程為儲存資料“1”。於編程動作時，位元線BL需要提供高準位“Hi”，且反相位元線BLB需要提供低準位“Lo”。再者，當載入動作以及載入後的讀取動作執行後，位元線BL會輸出低準位“Lo”用以指示反熔絲元件320儲存資料“0”，且反相位元線BLB會輸出高準位“Hi”用以指示反熔絲元件330儲存資料“1”。
在寫入動作時，可將寫入資料經由位元線BL與反相位元線BLB儲存至栓鎖器310。此時，反熔絲控制線AF電壓為低準位“Lo”，使得反熔絲元件320、330不動作。再者，致能線EN電壓為高準位“Hi”，以致能栓鎖器310。而字元線WL電壓為高準位，以開啟選擇電晶體Ms1、Ms2。
因此，當位元線BL電壓為高準位“Hi”且反相位元線BLB電壓為低準位“Lo”時，於選擇電晶體Ms1、Ms2開啟後，高準位“Hi”會被儲存於栓鎖器310的節點a，而低準位“Lo”會被儲存於栓鎖器310的節點b。如此，節點a會被栓鎖器310維持在高準位“Hi”，節點b會被栓鎖器310維持在低準位“Lo”。
當寫入動作完成後，可以執行寫入後的讀取動作用以確認寫入資料。亦即，執行載入後的讀取動作時，反熔絲控制線AF電壓為低準位“Lo”，致能線EN電壓為高準位“Hi”，以致能栓鎖器310。接著，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的高準位“Hi”會傳遞至位元線BL，節點b上所維持的低準位“Lo”會傳遞至反相位元線BLB。
在寫入動作的另一種情況，當位元線BL電壓為低準位“Lo”且反相位元線BLB電壓為高準位“Hi”時，於選擇電晶體Ms1、Ms2開啟後，低準位“Lo”會被儲存於栓鎖器310的節點a，而高準位“Hi”會被儲存於栓鎖器310的節點b。如此，節點a會被栓鎖器310維持在低準位“Lo”，節點b會被栓鎖器310維持在高準位“Hi”。
相同地，當寫入動作完成後，可以執行寫入後的讀取動作用以確認寫入資料。亦即，執行載入後的讀取動作時，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的低準位“Lo”會傳遞至位元線BL，節點b上所維持的高準位“Hi”會傳遞至反相位元線BLB。
由以上的說明可知，為了將高準位“Hi”寫入栓鎖器310的節點a並將低準位“Lo”寫入栓鎖器310的節點b，於寫入動作時，位元線BL需要提供高準位“Hi”，且反相位元線BLB需要提供低準位“Lo”。再者，當寫入動作以及寫入後的讀取動作執 行後，位元線BL會輸出高準位“Hi”的寫入資料，且反相位元線BLB會輸出低準位“Lo”的寫入資料。
反之，為了將低準位“Lo”寫入栓鎖器310的節點a並將高準位“Hi”寫入栓鎖器310的節點b，於寫入動作時，位元線BL需要提供低準位“Lo”，且反相位元線BLB需要提供高準位“Hi”。再者，當寫入動作以及寫入後的讀取動作執行後，位元線BL會輸出低準位“Lo”的寫入資料，且反相位元線BLB會輸出高準位“Hi”的寫入資料。
相同地，本發明第二實施例記憶胞300可被當作非揮發性記憶體來使用，也可以當揮發性記憶體來使用。
請參照第4A圖，其所繪示為本發明記憶胞的第三實施例。相同地，記憶胞400包括：栓鎖器410、反熔絲元件420、430、與選擇電晶體Ms1、Ms2。
栓鎖器410包括電晶體M1~M4、Men，其中電晶體M1、M2為n型電晶體，電晶體M3、M4為p型電晶體。電晶體M1閘極端連接至節點a，第一汲源端連接至節點b，第二汲源端連接至節點c。電晶體M2閘極端連接至節點b，第一汲源端連接至節點a，第二汲源端連接至節點c。電晶體M3閘極端連接至節點a，第一汲源端接收電源電壓Vdd，第二汲源端連接至節點b。電晶體M4閘極端連接至節點b，第一汲源端接收電源電壓Vdd，第二汲源端連接至節點a。再者，電晶體Men閘極端連接至致能線EN，第一汲源端連接至節點c，第二汲源端接收電源電 壓Vss。電晶體Men可根據致能線EN電壓動作與否，將栓鎖器410致能(enable)或者禁能(disable)。
反熔絲元件420包括一反熔絲電晶體Mf1與一隔離電晶體(isolation transistor)Mi1。反熔絲電晶體Mf1閘極端連接至反熔絲控制線AF。隔離電晶體Mi1閘極端連接至隔離控制線ISO，第一汲源端連接至反熔絲電晶體Mf1的第一汲源端，第二汲源端連接至節點a。同理，反熔絲元件430包括一反熔絲電晶體Mf2與一隔離電晶體Mi2。反熔絲電晶體Mf2閘極端連接至反熔絲控制線AF。隔離電晶體Mi2閘極端連接至隔離控制線ISO，第一汲源端連接至反熔絲電晶體Mf2的第一汲源端，第二汲源端連接至節點b。
請參照第4B圖，其所繪示為本發明第三實施例記憶胞的相關信號示意圖。其中，記憶胞400的運作包括編程動作、載入動作、載入後的讀取動作、寫入動作、寫入後的讀取動作。詳細說明如下：於編程動作時，可編程反熔絲元件420與430。此時，致能線EN電壓為低準位“Lo”，以禁能栓鎖器410。字元線WL電壓為高準位，以開啟選擇電晶體Ms1、Ms2。反熔絲控制線AF電壓為第一電壓V1。隔離控制線電壓(ISO line voltage)為第二電壓V2。其中，第一電壓V1與第二電壓V2皆大於電源電壓Vdd，例如第一電壓V1為6.0V，第二電壓V2為2.2V。
當位元線BL電壓為低準位“Lo”且反相位元線BLB電壓為高準位“Hi”時，代表反熔絲元件420將會被編程為儲存資料“1”，反熔絲元件430將會被編程為儲存資料“0”。
接著，選擇電晶體Ms1、Ms2與隔離電晶體Mi1、Mi2開啟。此時，反熔絲電晶體Mf1閘極端與第一汲源端之間承受的電壓差超過耐壓值，所以反熔絲電晶體Mf1的閘極端氧化層破裂，使得反熔絲元件420被編程為低電阻的儲存狀態(亦即儲存資料“1”)。反熔絲電晶體Mf2閘極端與第一汲源端之間承受的電壓差小於耐壓值，所以反熔絲電晶體Mf2閘極端氧化層不會破裂，使得反熔絲元件430被編程為高電阻的儲存狀態(亦即儲存資料“0”)。
再者，在編程動作的過程中，為了防止栓鎖器410中的電路損壞，可以適當地調整電源電壓Vdd，例如將電源電壓Vdd調整至1.8V。
於載入動作時，反熔絲元件420、430中的儲存資料會被載入栓鎖器410。此時，致能線EN電壓為高準位“Hi”，以致能栓鎖器410。位元線與反相位元線電壓不理睬(don’t care，X)。再者，字元線WL電壓為低準位，以關閉選擇電晶體Ms1、Ms2。反熔絲控制線AF電壓與隔離控制線電壓(ISO line voltage)皆為高準位“Hi”。
當執行載入動作，反熔絲元件420會產生充電電流來充電節點a使得節點a的電壓上升，而反熔絲元件430無法產 生充電電流來充電節點b。因此，節點a會被栓鎖器410維持在高準位“Hi”，節點b會被栓鎖器410維持在低準位“Lo”。
當載入動作完成後，可以執行載入後的讀取動作用以確認二個反熔絲元件420、430中的儲存資料。亦即，執行載入後的讀取動作時，反熔絲控制線電壓與隔離控制線電壓皆為低準位“Lo”，致能線電壓為高準位“Hi”，以致能栓鎖器410。
接著，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的高準位“Hi”會傳遞至位元線BL，節點b上所維持的低準位“Lo”會傳遞至反相位元線BLB。如此，可以確認反熔絲元件420儲存資料“1”且反熔絲元件430儲存資料“0”。
在另一種情況，如果在編程動作時，位元線BL電壓為高準位“Hi”且反相位元線BLB電壓為低準位“Lo”時，則代表反熔絲元件420將會被編程為儲存資料“0”(高電阻的儲存狀態)，反熔絲元件430將會被編程為儲存資料“1”(低電阻的儲存狀態)。換句話說，在上述的情況下，反熔絲電晶體Mf1閘極端氧化層不會破裂，而反熔絲電晶體Mf2的閘極端氧化層會破裂。
當執行載入動作後，節點a會被栓鎖器410維持在低準位“Lo”，節點b會被栓鎖器410維持在高準位“Hi”。
相同地，執行載入後的讀取動可以確認二個反熔絲元件420、430中的儲存資料。亦即，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的低準位“Lo” 會傳遞至位元線BL，節點b上所維持的高準位“Hi”會傳遞至反相位元線BLB。如此，可以確認反熔絲元件420儲存資料“0”且反熔絲元件430儲存資料“1”。
由以上的說明可知，為了將反熔絲元件420編程為儲存資料“1”且將反熔絲元件430編程為儲存資料“0”。於編程動作時，位元線BL需要提供低準位“Lo”，且反相位元線BLB需要提供高準位“Hi”。再者，當載入動作以及載入後的讀取動作執行後，位元線BL會輸出高準位“Hi”用以指示反熔絲元件420儲存資料“1”，且反相位元線BLB會輸出低準位“Lo”用以指示反熔絲元件430儲存資料“0”。
反之，為了將反熔絲元件420編程為儲存資料“0”且將反熔絲元件430編程為儲存資料“1”。於編程動作時，位元線BL需要提供高準位“Hi”，且反相位元線BLB需要提供低準位“Lo”。再者，當載入動作以及載入後的讀取動作執行後，位元線BL會輸出低準位“Lo”用以指示反熔絲元件420儲存資料“0”，且反相位元線BLB會輸出高準位“Hi”用以指示反熔絲元件430儲存資料“1”。
在寫入動作時，可將寫入資料經由位元線BL與反相位元線BLB儲存至栓鎖器410。此時，反熔絲控制線AF電壓與隔離控制線電壓(ISO line voltage)皆為低準位“Lo”，使得反熔絲元件420、430不動作。再者，致能線EN電壓為高準位“Hi”， 以致能栓鎖器410。而字元線WL電壓為高準位，以開啟選擇電晶體Ms1、Ms2。
因此，當位元線BL電壓為高準位“Hi”且反相位元線BLB電壓為低準位“Lo”時，於選擇電晶體Ms1、Ms2開啟後，高準位“Hi”會被儲存於栓鎖器410的節點a，而低準位“Lo”會被儲存於栓鎖器410的節點b。如此，節點a會被栓鎖器410維持在高準位“Hi”，節點b會被栓鎖器410維持在低準位“Lo”。
當寫入動作完成後，可以執行寫入後的讀取動作用以確認寫入資料。亦即，執行載入後的讀取動作時，反熔絲控制線AF電壓與隔離控制線電壓(ISO line voltage)皆為低準位“Lo”，致能線EN電壓為高準位“Hi”，以致能栓鎖器410。接著，當字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的高準位“Hi”會傳遞至位元線BL，節點b上所維持的低準位“Lo”會傳遞至反相位元線BLB。
在寫入動作的另一種情況，當位元線BL電壓為低準位“Lo”且反相位元線BLB電壓為高準位“Hi”時，於選擇電晶體Ms1、Ms2開啟後，低準位“Lo”會被儲存於栓鎖器410的節點a，而高準位“Hi”會被儲存於栓鎖器410的節點b。如此，節點a會被栓鎖器410維持在低準位“Lo”，節點b會被栓鎖器410維持在高準位“Hi”。
相同地，當寫入動作完成後，可以執行寫入後的讀取動作用以確認寫入資料。亦即，執行載入後的讀取動作時，當 字元線WL為高準位而開啟選擇電晶體Ms1、Ms2時，節點a上所維持的低準位“Lo”會傳遞至位元線BL，節點b上所維持的高準位“Hi”會傳遞至反相位元線BLB。
由以上的說明可知，為了將高準位“Hi”寫入栓鎖器410的節點a並將低準位“Lo”寫入栓鎖器410的節點b，於寫入動作時，位元線BL需要提供高準位“Hi”，且反相位元線BLB需要提供低準位“Lo”。再者，當寫入動作以及寫入後的讀取動作執行後，位元線BL會輸出高準位“Hi”的寫入資料，且反相位元線BLB會輸出低準位“Lo”的寫入資料。
反之，為了將低準位“Lo”寫入栓鎖器410的節點a並將高準位“Hi”寫入栓鎖器410的節點b，於寫入動作時，位元線BL需要提供低準位“Lo”，且反相位元線BLB需要提供高準位“Hi”。再者，當寫入動作以及寫入後的讀取動作執行後，位元線BL會輸出低準位“Lo”的寫入資料，且反相位元線BLB會輸出高準位“Hi”的寫入資料。
相同地，本發明第二實施例記憶胞400可被當作非揮發性記憶體來使用，也可以當揮發性記憶體來使用。
再者，本發明三個實施例所揭露的記憶胞200、300、400。其栓鎖器與反熔絲元件可以相互搭配而成為記憶胞。舉例來說，以反熔絲元件420、430搭配栓鎖器210形成另一記憶胞。
請參照第5圖，其所繪示為本發明第三實施例記憶胞進行編程動作時的信號控制流程示意圖。於進行編程動作之前， 亦即時間點t1之前，先將位元線BL與反相位元線BLB預充電至高準位“Hi”。反熔絲控制線AF電壓與隔離控制線ISO電壓皆為低準位“Lo”，使得反熔絲元件420、430不動作。字元線WL電壓為低準位“Lo”，使得選擇電晶體Ms1、Ms2關閉。再者，致能線EN電壓為低準位“Lo”，以禁能栓鎖器410。
於時間點t1之後，禁能栓鎖器410。再者，於時間點t1至時間點t2的區間，短暫地提供高準位“Hi”的字元線電壓來開啟選擇電晶體Ms1、Ms2，使得位元線BL與反相位元線BLB上的高準位“Hi”可對節點a與節點b進行預充電。如圖所示，節點a的電壓由低準位“Lo”開始上升，而節點b的電壓大約維持在高準位“Hi”。當然，在另外的一種狀況，節點a的電壓大約維持在高準位“Hi”，而節點b的電壓由低準位“Lo”開始上升。
於時間點t2至時間點t3，反熔絲控制線電壓以及隔離控制線已經為第一電壓V1與第二電壓V2，代表反熔絲電晶體Mf1、Mf2以及隔離電晶體Mi1、Mi2已經偏壓完成。且字元線電壓改變為高準位“Hi”，代表選擇電晶體Ms1、Ms2已經開啟。
於時間點t3，位元線電壓改變為低準位“Lo”且反相位元線電壓為高準位“Hi”。反熔絲元件420中的反熔絲電晶體Mf1的閘極端氧化層破裂，反熔絲元件430中的反熔絲電晶體Mf2的閘極端氧化層未破裂。因此，節點a的電壓降至低準位“Lo”且節點b的電壓維持在高準位“Hi”。
同理，如果在時間點t3，位元線電壓維持在高準位“Hi”且反相位元線電壓改變為低準位“Lo”。則反熔絲元件420中的反熔絲電晶體Mf1的閘極端氧化層未破裂，反熔絲元件430中的反熔絲電晶體Mf2的閘極端氧化層破裂。
請參照第6圖，其所繪示為本發明第三實施例記憶胞進行載入動作時的信號控制流程示意圖。於進行載入動作之前，亦即於時間點ta之前，先將位元線BL與反相位元線BLB改變至低準位“Lo”。_致能線EN電壓為改為高準位“Hi”。反熔絲控制線AF電壓與隔離控制線ISO電壓皆為低準位“Lo”，使得反熔絲元件420、430不動作。字元線WL電壓為低準位“Lo”，使得選擇電晶體Ms1、Ms2關閉。另外，此時的電源電壓Vdd與Vss皆為低準位“Lo”，也就是說電源電壓尚未供應至栓鎖器410。
於時間點ta至時間點tb的區間，短暫地提供高準位“Hi”的字元線電壓來開啟選擇電晶體Ms1、Ms2，使得節點a與節點b上的電壓變成低準位“Lo”。
於時間點tb至時間點tc，反熔絲控制線電壓以及隔離控制線電壓改變為第一電壓V1與第二電壓V2，代表反熔絲電晶體Mf1、Mf2以及隔離電晶體Mi1、Mi2已經偏壓完成。此時，反熔絲元件420輸出充電電流，使得節點a的電壓上升；反熔絲元件430未輸出充電電流，節點b的電壓維持在低準位“Lo”。於時間點tc，電源電壓Vdd改變為高準位“Hi”，使得栓鎖器410 將節點a電壓調整至高準位“Hi”，節點b的電壓維持在低準位“Lo”，並且完成載入動作。
同理，如果在時間點tb與時間點tc之間，反熔絲元件420未輸出充電電流，而反熔絲元件430輸出充電電流。則於時間點tc之後，栓鎖器410將節點a維持在低準位“Lo”，節點b的電壓調整至高準位“Hi”，並且完成載入動作。
請參照第7圖，其所繪示為本發明記憶胞陣列示意圖。將多個記憶胞c11~c33排列成3×3的記憶胞陣列，此記憶體陣列可組成一個記憶體中的一個區塊(one sector of the memory)。再者，每個記憶胞c11~c33可為本發明上述各種實施例的記憶胞。
在記憶胞陣列700中，每一列的記憶胞連接至相同的字元線，每一行的記憶胞連接至相同的位元線對(bit line pair)。舉例來說，第一列的記憶胞c11~c13皆連接至字元線WL1；第一行的記憶胞c11~c31皆連接至位元線BL1與反相位元線BLB1。
每個記憶胞c11~c33皆連接至相同的電源電壓Vdd、Vss。再者，每個記憶胞c11~c33中的反熔絲控制線AF與致能線EN皆相互連接。當然，如果記憶胞c11~c33中包括隔離控制線ISO，則隔離控制線ISO也相互連接。
再者，本發明並不限定於記憶胞陣列的尺寸，在此領域的技術人員，可以根據本發明揭露的內容來擴展成其他尺寸 的記憶胞陣列。另外，在本發明的其他實施例中，反熔絲控制線AF與致能線EN並未完全連接在一起。例如，每一列各別連接一條反熔絲控制線AF與一條致能線EN。
另外，第7圖所示的記憶胞陣列700也可與傳統的SRAM陣列結構相結合，用以擴充SRAM的容量。
請參照第8圖，其為本發明的記憶體模組示意圖。記憶模組800包括：解碼電路810、控制電路820、陣列結構830、Y多工器840、感測放大器與寫入緩衝器850。其中，陣列結構830更包括：第一陣列結構832與第二陣列結構834。
在陣列結構830中，第二陣列結構834由SRAM的記憶胞所組成，而第一陣列結構832由本發明所揭露之揮發性與非揮發性記憶胞所組成。亦即，第7圖所示的記憶胞結構700可運用於第一陣列結構832。
另外，解碼電路810、控制電路820、第二陣列結構834、Y多工器840、感測放大器與寫入緩衝器850即組合成為傳統的SRAM記憶體模組。
根據本發明的實施例，將第一陣列結構832合併至第二陣列結構834形成記憶體模組800的陣列結構830。在實際的應用上，將第一陣列結構832的位元線連接至SRAM記憶體模組的位元線，並且將第一陣列結構832的字元線連接至解碼電路810的字元線。如此，控制電路820即可運用傳統SRAM記憶體 模組中的Y多工器840、感測放大器與寫入緩衝器850來存取第一陣列結構832。換言之，記憶體模組800的容量即被擴充。
由以上的說明可知，本發明的優點在於提出一種全新架構的記憶胞及其相關的記憶胞陣列。再者，記憶胞與記憶胞陣列可選擇性地作為非揮發性記憶體來使用，或者作為揮發性記憶體來使用。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (20)

  1. 一種記憶胞，包括：一栓鎖器，接收一第一電源電壓與一第二電源電壓，該栓鎖器連接於一第一節點與一第二節點，其中該栓鎖器連接至一致能線，並根據該致能線電壓來致能或者禁能該栓鎖器；一第一反熔絲元件，連接至該第一節點與一反熔絲控制線；一第二反熔絲元件，連接至該第二節點與該反熔絲控制線；一第一選擇電晶體，具有一閘端連接至一字元線，一第一汲源端連接至該第一節點，一第二汲源端連接至一位元線；以及一第二選擇電晶體，具有一閘端連接至該字元線，一第一汲源端連接至該第二節點，一第二汲源端連接至一反相位元線。
  2. 如申請專利範圍第1項所述之記憶胞，其中該栓鎖器包括：一第一反相器，接收該第一電源電壓，並具有一輸入端連接至該第一節點以及一輸出端連接至該第二節點；一第二反相器，接收該第一電源電壓，並具有一輸入端連接至該第二節點以及一輸出端連接至該第一節點；一致能電晶體，具有一閘極端連接至該致能線，一第一汲源端連接至一第三節點，一第二汲源端接收該第二電源電壓；其中，該致能電晶體根據該致能線電壓將該第二電源電壓傳遞至該第一反相器與該第二反相器。
  3. 如申請專利範圍第1項所述之記憶胞，其中該栓鎖器包括：一第一電阻，具有一第一端接收該第一電源電壓，一第二端連接至該第二節點；一第二電阻，具有一第一端接收該第一電源電壓，一第二端連接至該第一節點；一第一n型電晶體，具有一閘極端連接至該第一節點，一第一汲源端連接至該第二節點，一第二汲源端連接至一第三節點；一第二n型電晶體，具有一閘極端連接至該第二節點，一第一汲源端連接至該第一節點，一第二汲源端連接至該第三節點；以及一致能電晶體，具有一閘極端連接至該致能線，一第一汲源端連接至該第三節點，一第二汲源端接收該第二電源電壓。
  4. 如申請專利範圍第1項所述之記憶胞，其中該栓鎖器包括：一第一p型電晶體，具有一閘極端連接至該第一節點，一第一汲源端接收該第一電源電壓，一第二汲源端連接至該第二節點；一第二p型電晶體，具有一閘極端連接至該第二節點，一第一汲源端接收該第一電源電壓，一第二汲源端連接至該第一節點；一第一n型電晶體，具有一閘極端連接至該第一節點，一第一汲源端連接至該第二節點，一第二汲源端連接至一第三節點；一第二n型電晶體，具有一閘極端連接至該第二節點，一第一汲源端連接至該第一節點，一第二汲源端連接至該第三節點；以及一致能電晶體，具有一閘極端連接至該致能線，一第一汲源端連接至該第三節點，一第二汲源端接收該第二電源電壓。
  5. 如申請專利範圍第1項所述之記憶胞，其中該第一反熔絲元件包括：一反熔絲電晶體，具有一閘極端連接至該反熔絲控制線，一第一汲源端連接至該第一節點，其中當該反熔絲電晶體的該閘極端與該第一汲源端之間的一電壓差超過一耐壓值時，該反熔絲電晶體的一閘極氧化層破裂。
  6. 如申請專利範圍第1項所述之記憶胞，其中該第一反熔絲元件包括：一反熔絲電晶體，具有一閘極端連接至該反熔絲控制線，一第一汲源端連接至該第一節點，其中該反熔絲電晶體的一閘極氧化層包括一第一部分與一第二部分，且該第一部分的厚度大於該第二部分的厚度；其中，當該反熔絲電晶體的該閘極端與該第一汲源端之間的一電壓差超過一耐壓值時，該閘極氧化層的該第二部分破裂。
  7. 如申請專利範圍第1項所述之記憶胞，其中該第一反熔絲元件包括：一反熔絲電晶體，具有一閘極端連接至該反熔絲控制線，一第一汲源端；一隔離電晶體，具有一閘極端連接至一隔離控制線，一第一汲源端連接至該反熔絲電晶體的該第一汲源端，一第二汲源端連接至該第一節點；其中，當該反熔絲電晶體的該閘極端與該第一汲源端之間的一電壓差超過一耐壓值時，反熔絲電晶體的一閘極氧化層破裂。
  8. 如申請專利範圍第1項所述之記憶胞，其中，該栓鎖器、該第一選擇電晶體與該第二選擇電晶體形成一揮發性記憶體的記憶胞；以及該第一反熔絲元件、該第二反熔絲元件、該第一選擇電晶體與該第二選擇電晶體形成一非揮發性記憶體的記憶胞。
  9. 如申請專利範圍第8項所述之記憶胞，其中於該記憶胞的一編程動作時，該第一反熔絲元件與該第二反熔絲元件被編程為儲存互補的資料。
  10. 如申請專利範圍第9項所述之記憶胞，其中於該記憶胞的一載入動作時，該第一反熔絲元件與該第二反熔絲元件的儲存資料被儲存至該栓鎖器。
  11. 如申請專利範圍第10項所述之記憶胞，其中於該記憶胞的一寫入動作時，該位元線與該反相位元線上的資料被儲存至該栓鎖器。
  12. 如申請專利範圍第11項所述之記憶胞，其中對該記憶胞進行一載入後讀取動作或者一寫入後讀取動作時，栓鎖器儲存的資料輸出至該位元線與該反相位元線。
  13. 一種記憶胞陣列，包括：複數個記憶胞排列成該記憶胞陣列，且每一該記憶胞包括：一栓鎖器，接收一第一電源電壓與一第二電源電壓，該栓鎖器連接於一第一節點與一第二節點，其中該栓鎖器具有一致能線，並根據該致能線電壓來致能或者禁能該栓鎖器；一第一反熔絲元件，具有一反熔絲控制線，並連接至該第一節點；一第二反熔絲元件，連接至該第二節點與該反熔絲控制線；一第一選擇電晶體，具有一閘端連接至一字元線，一第一汲源端連接至該第一節點，一第二汲源端連接至一位元線；以及一第二選擇電晶體，具有一閘端連接至該字元線，一第一汲源端連接至該第二節點，一第二汲源端連接至一反相位元線。
  14. 如申請專利範圍第13項所述之記憶胞陣列，其中於該些記憶胞的該致能線相互連接。
  15. 如申請專利範圍第13項所述之記憶胞陣列，其中於該些記憶胞的反熔絲控制線相互連接。
  16. 如申請專利範圍第13項所述之記憶胞陣列，其中於每一該記憶胞的該第一反熔絲元件與該第二反熔絲元件皆包括一隔離控制線，該些記憶胞的隔離控制線相互連接。
  17. 一種如申請專利範圍第1項所述之記憶胞陣列的操作方法，包括下列步驟：在一編程動作前，預充電該位元線與該反相位元線，不動作該第一反熔絲元件與該第二反熔絲元件，關閉該第一選擇電晶體與該第二選擇電晶體，與禁能該栓鎖器；在該編程動作的一第一時間區間，暫時地開啟該第一選擇電晶體與該第二選擇電晶體，用以預充電該栓鎖器的該第一節點與該第二節點；在該編程動作的一第二時間區間，提供一第一電壓至該反熔絲控制線，並開啟該第一選擇電晶體與該第二選擇電晶體；以及在該編程動作的該第二時間區間後，當互補的準位提供至該位元線與該反相位元線時，編程該第一反熔絲元件與該第二反熔絲元件，使得該第一反熔絲元件與該第二反熔絲元件儲存互補的資料。
  18. 如申請專利範圍第17項所述之操作方法，更包括下列步驟：在該編程動作的該第二時間區間，提供一第二電壓至該第一反熔絲元件與該第二反熔絲元件的一隔離控制線。
  19. 一種如申請專利範圍第1項所述之記憶胞陣列的操作方法，包括下列步驟：在一載入動作前，充電該位元線與該反相位元線至一第一準位，不動作該第一反熔絲元件與該第二反熔絲元件，關閉該第一選擇電晶體與該第二選擇電晶體，不提供該第一電源電壓至該栓鎖器；在該載入動作的一第一時間區間，暫時地開啟該第一選擇電晶體與該第二選擇電晶體，以充電該栓鎖器的該第一節點與該第二節點至該第一準位；在該載入動作的一第二時間區間，提供一第一電壓至該反熔絲控制線；以及在該載入動作的該第二時間區間後，當該第一電源電壓提供至該栓鎖器使得該栓鎖器致能時，傳送該第一反熔絲元件與該第二反熔絲元件中所儲存互補的資料至該栓鎖器的該第一節點與該第二節點。
  20. 如申請專利範圍第17項所述之操作方法，更包括下列步驟：在該載入動作的該第二時間區間，提供一第二電壓至該第一反熔絲元件與該第二反熔絲元件的一隔離控制線。
TW106138195A 2017-04-27 2017-11-03 記憶胞與記憶體胞陣列及其相關操作方法 TWI640995B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762490612P 2017-04-27 2017-04-27
US62/490,612 2017-04-27
US15/643,525 2017-07-07
US15/643,525 US10276239B2 (en) 2017-04-27 2017-07-07 Memory cell and associated array structure

Publications (2)

Publication Number Publication Date
TW201839774A TW201839774A (zh) 2018-11-01
TWI640995B true TWI640995B (zh) 2018-11-11

Family

ID=63638518

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138195A TWI640995B (zh) 2017-04-27 2017-11-03 記憶胞與記憶體胞陣列及其相關操作方法

Country Status (4)

Country Link
US (1) US10276239B2 (zh)
EP (1) EP3396672B1 (zh)
CN (1) CN108806747B (zh)
TW (1) TWI640995B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701672B (zh) * 2018-12-02 2020-08-11 南亞科技股份有限公司 一種半導體結構
TWI709968B (zh) * 2018-10-17 2020-11-11 力旺電子股份有限公司 記憶體單元及記憶體系統
TWI783450B (zh) * 2020-04-20 2022-11-11 愛普科技股份有限公司 記憶胞、記憶裝置及相關識別標籤

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685727B2 (en) 2018-08-10 2020-06-16 Ememory Technology Inc. Level shifter
US10797064B2 (en) 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
US11081166B1 (en) * 2020-08-21 2021-08-03 Micron Technology, Inc. Memory device random option inversion
CN115996572B (zh) * 2023-03-24 2023-07-25 长鑫存储技术有限公司 半导体器件和半导体存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334880A (en) * 1991-04-30 1994-08-02 International Business Machines Corporation Low voltage programmable storage element
US6084814A (en) * 1996-10-03 2000-07-04 Micron Technology, Inc. Antifuse detection circuit
EP1361583A1 (fr) * 2002-04-04 2003-11-12 STMicroelectronics S.A. Procédé de programmation de cellules mémoire par claquage d'éléments antifusible
US7215586B2 (en) * 2005-06-29 2007-05-08 Micron Technology, Inc. Apparatus and method for repairing a semiconductor memory
US7539074B2 (en) * 2006-07-10 2009-05-26 Samsung Electronics Co., Ltd Protection circuit with antifuse configured as semiconductor memory redundancy circuitry
CN101553878A (zh) * 2005-06-24 2009-10-07 艾沃思宾技术公司 包含并联连接的基准磁隧道结以提供最优基准阻抗的磁隧道结反熔丝电路
US20130003477A1 (en) * 2011-06-30 2013-01-03 Ju-Seop Park Semiconductor memory device including spare antifuse array and antifuse repair method of the semiconductor memory device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519654A (en) * 1990-09-17 1996-05-21 Kabushiki Kaisha Toshiba Semiconductor memory device with external capacitor to charge pump in an EEPROM circuit
US5838620A (en) * 1995-04-05 1998-11-17 Micron Technology, Inc. Circuit for cancelling and replacing redundant elements
WO1997020269A1 (en) * 1995-11-13 1997-06-05 Lexar Microsystems, Inc. Automatic voltage detection in multiple voltage applications
US5870327A (en) 1996-07-19 1999-02-09 Xilinx, Inc. Mixed mode RAM/ROM cell using antifuses
US6704236B2 (en) 2002-01-03 2004-03-09 Broadcom Corporation Method and apparatus for verification of a gate oxide fuse element
US7149114B2 (en) 2004-03-17 2006-12-12 Cypress Semiconductor Corp. Latch circuit and method for writing and reading volatile and non-volatile data to and from the latch
US20050254189A1 (en) * 2004-05-07 2005-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit with low parasitic capacitance
US8885392B1 (en) 2009-02-27 2014-11-11 Altera Corporation RAM/ROM memory circuit
US8422317B2 (en) * 2009-11-12 2013-04-16 Em Microelectronic-Marin Sa Self-powered detection device with a non-volatile memory
US8611138B1 (en) * 2012-01-20 2013-12-17 Altera Corporation Circuits and methods for hardening volatile memory circuits through one time programming
US9070424B2 (en) * 2012-06-29 2015-06-30 Samsung Electronics Co., Ltd. Sense amplifier circuitry for resistive type memory
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
US9620176B2 (en) * 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334880A (en) * 1991-04-30 1994-08-02 International Business Machines Corporation Low voltage programmable storage element
US6084814A (en) * 1996-10-03 2000-07-04 Micron Technology, Inc. Antifuse detection circuit
EP1361583A1 (fr) * 2002-04-04 2003-11-12 STMicroelectronics S.A. Procédé de programmation de cellules mémoire par claquage d'éléments antifusible
CN101553878A (zh) * 2005-06-24 2009-10-07 艾沃思宾技术公司 包含并联连接的基准磁隧道结以提供最优基准阻抗的磁隧道结反熔丝电路
US7215586B2 (en) * 2005-06-29 2007-05-08 Micron Technology, Inc. Apparatus and method for repairing a semiconductor memory
US7539074B2 (en) * 2006-07-10 2009-05-26 Samsung Electronics Co., Ltd Protection circuit with antifuse configured as semiconductor memory redundancy circuitry
US20130003477A1 (en) * 2011-06-30 2013-01-03 Ju-Seop Park Semiconductor memory device including spare antifuse array and antifuse repair method of the semiconductor memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709968B (zh) * 2018-10-17 2020-11-11 力旺電子股份有限公司 記憶體單元及記憶體系統
US10847236B2 (en) 2018-10-17 2020-11-24 Ememory Technology Inc. Memory cell with a sensing control circuit
TWI701672B (zh) * 2018-12-02 2020-08-11 南亞科技股份有限公司 一種半導體結構
TWI783450B (zh) * 2020-04-20 2022-11-11 愛普科技股份有限公司 記憶胞、記憶裝置及相關識別標籤

Also Published As

Publication number Publication date
US20180315477A1 (en) 2018-11-01
CN108806747B (zh) 2020-12-08
TW201839774A (zh) 2018-11-01
US10276239B2 (en) 2019-04-30
EP3396672B1 (en) 2020-06-10
EP3396672A1 (en) 2018-10-31
CN108806747A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
TWI640995B (zh) 記憶胞與記憶體胞陣列及其相關操作方法
US10475521B2 (en) Semiconductor storage device and test method thereof using a common bit line
US9734905B2 (en) Non-volatile memory using bi-directional resistive elements
US8315090B2 (en) Pseudo page mode memory architecture and method
JP2004103174A (ja) 半導体記憶装置
US7266010B2 (en) Compact static memory cell with non-volatile storage capability
US8238138B2 (en) Semiconductor memory device and its operation method
US9666276B2 (en) Non-volatile memory using bi-directional resistive elements
WO2006036907A2 (en) One time programmable latch and method
US9437274B1 (en) Memory device
JP6102418B2 (ja) 不揮発性メモリ素子、不揮発性メモリセルおよび不揮発性メモリ
US8693264B2 (en) Memory device having sensing circuitry with automatic latching of sense amplifier output node
JP2012203954A (ja) 不揮発性半導体記憶装置
JP6193187B2 (ja) 半導体装置
US8570822B2 (en) Semiconductor memory and semiconductor memory test method
JP6107472B2 (ja) 不揮発性メモリセル、およびこの不揮発性メモリセルを備えた不揮発性メモリ
US9355711B2 (en) Data circuit
US11264066B2 (en) Leakage pathway prevention in a memory storage device
US9607663B2 (en) Non-volatile dynamic random access memory (NVDRAM) with programming line
JP2012084218A (ja) 疑似ページモードのメモリアーキテクチャおよび方法
JP3568605B2 (ja) 半導体集積回路装置
US9401198B1 (en) Non-volatile dynamic random access memory (NVDRAM)
JP6146178B2 (ja) 不揮発性メモリ
US10008280B1 (en) PPA (power performance area) efficient architecture for ROM (read only memory) and a ROM bitcell without a transistor
TW202301334A (zh) 記憶體元件、感測放大器系統及其控制方法