TWI637399B

TWI637399B - 具有程式化狀態之記憶體系統與記憶體控制方法

Info

Publication number: TWI637399B
Application number: TW106122827A
Authority: TW
Inventors: 邱慎廷
Original assignee: 慧榮科技股份有限公司
Priority date: 2015-01-23
Filing date: 2015-12-29
Publication date: 2018-10-01
Also published as: CN105824575B; TW201735025A; TWI602194B; US20160217067A1; TW201629957A; US10169225B2; CN105824575A

Abstract

一種具有一程式化狀態之記憶體系統，包括至少一第一記憶體、至少一第二記憶體以及一控制器。至少一第一記憶體的每一者具有複數個記憶區域以儲存資料。至少一第二記憶體的每一者具有複數個記憶區域，用以程式化來自該至少一第一記憶體的該資料。控制器耦接該第二記憶體，用以紀錄該資料之一程式化狀態。當該至少一第一記憶體或該至少一第二記憶體即將被使用時，藉由探詢該程式化狀態檢查該程式化是否成功，並且該至少一第一記憶體儲存該資料直到該程式化被檢查為成功。

Description

具有程式化狀態之記憶體系統與記憶體控制方法

本發明係關於一種包括程式化狀態的記憶體系統與記憶體控制方法，特別係關於使用程式化狀態來檢查記憶體系統之程式化結果。

記憶體裝置與記憶體系統廣泛使用於各種電子裝置之中。就資料的程式化而言，將資料程式化到記憶體裝置時，通常需要盡快檢查其程式化的結果。然而，檢查程式化結果需要很長的檢查時間。尤其在檢查期間執行程式化結果的檢查時，可能會占用電子裝置的控制器或韌體(firmware)。然後，韌體或控制器的功能會被停止或延遲，直到完成程式化結果的檢查。因此，會浪費太多時間，並且會導致電子裝置的效能突然劣化。

因此，需要一種高效率且動態調整的記憶體控制方法，並且藉由使用程式化狀態來防止電子裝置的效能突然劣化。

本發明之一實施例提供了一種具有一程式化狀態之記憶體系統，包括至少一第一記憶體、至少一第二記憶體以及一控制器。至少一第一記憶體的每一者具有複數個記憶區域以儲存資料。至少一第二記憶體的每一者具有複數個記憶區域，用以程式化來自該至少一第一記憶體的該資料。控制器耦接該第二記憶體，用以紀錄該資料之一程式化狀態。當該至少一第一記憶體或該至少一第二記憶體即將被使用時，藉由探詢該程式化狀態檢查該程式化是否成功，並且該至少一第一記憶體儲存該資料直到該程式化被檢查為成功。

本發明之一實施例提供了一種具有一程式化狀態之記憶體控制方法，包括紀錄自至少一第一記憶體程式化至至少一第二記憶體之資料之一程式化狀態；當該至少一第一記憶體或該至少一第二記憶體即將被使用時，藉由探詢該程式化狀態檢查該程式化是否成功；以及儲存資料於該至少一第一記憶體直到該程式化被檢查為成功。

10‧‧‧記憶體系統

100-10N‧‧‧第一記憶體

100A-10NA、100B-10NB、300A-30NA、300B-30NB‧‧‧記憶區域

200‧‧‧控制器

300-30N‧‧‧第二記憶體

第1圖係顯示根據本發明一實施例所述之記憶體系統之示意圖；第2A與2B圖係顯示根據本發明一實施例所述之記憶體系統的程式化之示意圖；第3A圖係顯示前案所述之順序寫入的程式化之示意圖；第3B圖係顯示根據本發明一實施例所述之順序寫入的程式化之示意圖；第4A圖係顯示前案所述之隨機寫入的程式化之示意圖；第4B圖係顯示根據本發明一實施例所述之隨機寫入的程式化之示意圖；第5圖係顯示根據本發明一實施例所述之記憶體控制方法之示意圖。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說明如下。目的在於說明本發明之精神而非用以限定本發明之保護範圍，應理解下列實施例可經由軟體、硬體、韌體、或上述任意組合來實現。

第1圖係顯示根據本發明一實施例所述之記憶體系統10之示意圖。記憶體系統10包括至少一第一記憶體100~10N、一控制器120、以及至少一第二記憶體300~30N。舉例而言，第一記憶體100~10N為隨機存取記憶體(RAM)，第二記憶體300~30N為反及閘(NAND)記憶體。如第1圖所示，第一記憶體100~10N的每一者皆具有複數個記憶區域以儲存資料，而每一個記憶區域可包括複數個區塊。舉例而言，第一記憶體100包括記憶區域100A與100B來儲存資料，並且第一記憶體10N包括記憶區域10NA與10NB來儲存資料。此外，該至少一第二記憶體300~30N的每一者包括複數個記憶區域，對來自第一記憶體100~10N的資料進行程式化，並且每一個記憶區域包括複數個區塊。舉例而言，第二記憶體300包括記憶區域300A與300B以程式化資料，第二記憶體30N包括記憶區域30NA與30NB以程式化資料。在另一實施例中，第二記憶體300~30N可以是記憶體裝置的不同晶元(die)。進一步而言，控制器200包括記憶體系統10的韌體。在另一實施例中，控制器200可包括一微控制器以及唯讀記憶體(ROM)儲存韌體碼。微控制器可執行韌體碼以存取或操作第二記憶體300~30N。詳細而言，控制器200讀取或寫入第二記憶體300~30N。要注意的是，在一些實施例中，控制器200更記錄、探詢及/或更新第二記憶體300~30N的程式化狀態。

如第1圖所示，控制器200耦接第二記憶體300~30N，用以紀錄資料的程式化狀態。詳細而言，資料係儲存於第一記憶體100~10N，並且被程式化到第二記憶體300~30N。要注意的是，當至少一第一記憶體100~10N或至少一第二記憶體300~30N將要被使用時，才會探詢程式化狀態以檢查程式化是否成功。換言之，並非在資料程式化到記憶體裝置的時候就立即檢查程式化結果。在即將使用或存取第一記憶體100~10N或第二記憶體300~30N之前才檢查程式化的結果。因此，能夠防止一旦程式化資料就立即檢查程式化結果所導致的冗長檢查時間，因而得到較佳的效能。此外，該至少一第一記憶體100~10N儲存資料直到檢查程式化結果為成功。因此，當程式化失敗時，儲存於第一記憶體100~10N的資料能夠成為復原或支援程式化的來源。舉例而言，儲存於第一記憶體100~10N的資料能夠再次被程式化到第二記憶體300~30N。

在一實施例中，控制器200所記錄的程式化狀態包括關於資料的資訊、關於第一記憶體100~10N及資料被程式化自記憶區域的資訊、關於第二記憶體300~30N及資料被程式化至記憶區域的資訊。再者，程式化狀態更包括資料程式化目的地之至少一第二記憶體300~30N之區塊的資訊。再者，當使用至少一第一記憶體100~10N或至少一第二記憶體300~30N時、或探詢程式化狀態時，程式化狀態會被更新。一旦資料從第一記憶體100~10N被程式化到第二記憶體300~30N，控制器200就會記錄程式化狀態。但是，直到使用至少一第一記憶體100~10N或至少一第二記憶體300~30N時，控制器200才會以程式化狀態檢查程式化之結果。因為在此階段，控制器200紀錄關於程式化的基本資訊而沒有進行檢查或檢測，紀錄程式化狀態只需要很短的時間，可避免記憶體系統10被犧牲其效能。

第2A與2B圖係顯示根據本發明一實施例所述之記憶體系統10的程式化之示意圖。一方面，如第2A圖所示，資料DataW與MetaW儲存於第一記憶體100之記憶區域100A與100B，資料DataX與MetaX儲存於第一記憶體101之記憶區域101A與101B，資料DataY與MetaY儲存於第一記憶體102之記憶區域102A與102B，資料DataZ與MetaZ儲存於第一記憶體103之記憶區域103A與103B。另一方面，第一記憶體104、105、106與10N則沒有儲存資料。然後，資料DataW、ÐataX、DataY與DataZ分別被程式化到第二記憶體300、301、302與30N的記憶區域300A、301A、302A與30NA。在此同時，第二記憶體300、301、302與30N的記憶區域300B、301B、302B與30NB仍然是空的，沒有被程式化任何資料。詳細而言，記憶區域300A、301A、302A與30NA為緩衝記憶體(buffer memory)，記憶區域300B、301B、302B與30NB為快取記憶體(cache memory)。要注意的是，資料DataW、ÐataX、DataY與DataZ分別被程式化到第二記憶體300、301、302與30N，並且資料DataW、ÐataX、DataY與 DataZ仍然儲存於第一記憶體100、101、102與103直到程式化被檢查為成功。

然後，如第2B圖所示，資料DataA儲存於記憶體區域104A並且被程式化至第二記憶體300的記憶區域300A，資料DataB儲存於記憶體區域105A並且被程式化至第二記憶體301的記憶區域301A，資料DataC儲存於記憶體區域106A並且被程式化至第二記憶體302的記憶區域302A，資料DataD儲存於記憶體區域10NA並且被程式化至第二記憶體30N的記憶區域30NA。此外，資料DataW、ÐataX、DataY與DataZ從記憶區域300A、301A、302A與30NA分別被移轉至記憶區域300B、301B、302B與30NB。

記憶系統10的程式化狀態的詳細內容如表格1所示：

表格1所示的程式化狀態係對應第2A圖與第2B圖的實施例。依據表格1的程式化狀態，第二記憶體300之記憶區域300A(緩衝記憶體)與300B(快取記憶體)儲存了程式化自第一記憶體104與100的資料DataA與DataW。第二記憶體301之記憶區域301A(緩衝記憶體)與301B(快取記憶體)儲存了程式化自第一記憶體105與101的資料DataB與DataX。第二記憶體302之記憶區域302A(緩衝記憶體)與302B(快取記憶體)儲存了程式化自第一記憶體106與102的資料DataC與DataY。第二記憶體30N之記憶區域30NA(緩衝記憶體)與30NB(快取記憶體)儲存了程式化自第一記憶體10N與103的資料DataD與DataZ。

在一實施例中，當另一個資料即將被寫入資料程式化來源的至少一第一記憶體100~10N，探詢程式化狀態以檢查資料的程式化是否成功，並且另一個資料不同於該資料。舉例而言，另一個資料DataT不同於資料DataW，即將被寫入第一記憶體100。控制器200探詢程式化狀態以檢查資料的程式化是否成功。如果資料的程式化是成功的，將另一個資料DataT寫入至第一記憶體100，其中資料DataW之前被程式化自第一記憶體100。如果資料的程式化是不成功的，另一個資料DataT將不會被寫入至第一記憶體100，並且第一記憶體100繼續儲存資料DataW直到資料DataW的程式化是成功的。要注意的是，一旦探詢就會更新程式化狀態。

可是記憶系統10的程式化狀態的更新內容如表格2所示：

舉例而言，由於資料DataW程式化到記憶區域300B(快取記憶體)是成功的，表格2顯示了更新後的程式化狀態。當第一記憶體100或第二記憶體300的記憶區域300B即將被存取或使用時，控制器200就不需要發出指令去檢查第一記憶體100或第二記憶體300的狀態。因此，藉由即時且動態更新程式化狀態，能夠提升記憶體系統10的效率。

在記錄與檢察程式化狀態後，有多種方法能夠依據第二記憶體300~30N的規格與演算法來處理程式化狀態。在一實施例中，當資料被程式化至快取記憶體時，探詢快取記憶體的程式化狀態(例如第二記憶體300的記憶區域300B)。當資料被程式化到緩衝記憶體時，探詢緩衝記憶體的程式化狀態(例如第二記憶體300的記憶區域300A)。在第2A圖與第2B圖所示的另一實施例中，資料DataW被程式化到第二記憶體300，然後資料DataA被程式化到第二記憶體300。當後面的資料DataA被程式化到與先前資料DataW相同的第二記憶體300與相同的區塊時，只需要探詢快取記憶體的程式化狀態。當後面的資料並未被程式化到與先前資料相同的第二記憶體與相同的區塊時，需要探詢快取記憶體與緩衝記憶體兩者的程式化狀態。詳細而言，探詢快取記憶體與緩衝記憶體兩者比起只探詢快取記憶體需要花費更多的存取時間。本發明之記憶體控制方法提供了一種可動態調整的探尋方法以處理程式化狀態，降低存取時間以及提升效率。在另一實施例中，當另一個資料即將被寫入未曾使用的第一記憶體時，將不會檢查程式化狀態以節省時間。

在一實施例中，當資料即將被讀取自資料程式化來源的至少一第二記憶體300~30N時，探詢程式化狀態以檢查資料的程式化是否成功。一方面，當資料的程式化是成功的，讀取資料程式化到的至少一第二記憶體300~30N的資料。另一方面，當資料的程式化是不成功的，不讀取資料程式化到的至少一第二記憶體300~30N的資料，並且資料程式化來源的至少一第一記憶體100~10N仍然儲存該資料。再者，因為即將讀取第二記憶體300~30N所儲存的資料，探詢第二記憶體300~30N的緩衝記憶體與快取記憶體的程式化狀態。

第3A圖係顯示前案所述之順序寫入的程式化之示意圖。如第3A圖所示，資料DataW、ÐataX、DataY與DataZ依序被寫入第二記憶體(NAND)300~303。在韌體以主機移轉和NAND移轉執行資料DataW、ÐataX、DataY與DataZ的依序寫入後，會等待一等待時間T1，一旦寫入完成或程式化完成，就藉由檢查程式化狀態來執行資料DataA、ÐataB、DataC與DataD 的依序寫入。第3B圖係顯示根據本發明一實施例所述之順序寫入的程式化之示意圖。韌體在使用第二記憶體300~303之前檢查程式化狀態，而不是在寫入完成或程式化完成就立即檢查程式化狀態。因此，第3B圖所示的等待時間T2小於第3A圖所示的等待時間T1，因而得到更好的效能。

第4A圖係顯示前案所述之隨機寫入的程式化之示意圖，第4B圖係顯示根據本發明一實施例所述之隨機寫入的程式化之示意圖。資料DataW、ÐataX、DataY與DataZ被隨機寫入第二記憶體300~303。如第4A圖與第4B圖所示，因為韌體在使用第二記憶體300~303之前檢查程式化狀態，而不是在寫入完成或程式化完成就立即檢查程式化狀態，因此第4B圖所示的等待時間T4小於第4A圖所示的等待時間T3。

第5圖係顯示根據本發明一實施例所述之記憶體控制方法之示意圖。在步驟S500，紀錄從第一記憶體程式化到第二記憶體的資料的程式化狀態。然後，在步驟S502，當第一或第二記憶體即將被使用，藉由探詢程式化狀態檢查程式化是否成功。如果程式化是不成功的，執行步驟S504，第一記憶體儲存資料直到程式化被檢查為成功。如果程式化是成功的，執行步驟S506，更新程式化狀態。關於紀錄、探詢與處理程式化狀態的詳細步驟如前所述，故此處不再贅述。

在本說明書以及申請專利範圍中的序數，例如「第一」、「第二」、「第三」等等，彼此之間並沒有順序上的先後關係，其僅用於標示區分兩個具有相同名字之不同元件。本發明說明書中「耦接」一詞係泛指各種直接或間接之電性連接方式。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種具有一程式化狀態之記憶體系統，包括：一第一記憶體，用以儲存資料；不同於該第一記憶體之一第二記憶體，用以程式化來自該第一記憶體的該資料；以及一控制器，耦接該第二記憶體，用以紀錄該資料從該第一記憶體程式化到該第二記憶體之一程式化狀態，其中當該第一記憶體或該第二記憶體即將被使用時，藉由探詢該程式化狀態檢查該程式化是否成功。
如申請專利範圍第1項所述之具有一程式化狀態之記憶體系統，其中當該程式化並未成功時，該第一記憶體儲存該資料直到該程式化被檢查為成功。
如申請專利範圍第1項所述之具有一程式化狀態之記憶體系統，其中當該程式化成功時，該控制器更新該程式化狀態。
如申請專利範圍第1項所述之具有一程式化狀態之記憶體系統，其中該第一記憶體包括複數個資料區域，該第二記憶體包括複數個資料區域，並且該程式化狀態包括關於該資料的資訊、關於該第一記憶體及該資料被程式化自記憶區域的資訊、關於該第二記憶體及該資料被程式化至記憶區域的資訊。
如申請專利範圍第1項所述之具有一程式化狀態之記憶體系統，其中該第二記憶體包括一第二緩衝記憶體以及一第二快取記憶體。
如申請專利範圍第5項所述之具有一程式化狀態之記憶體系統，其中該控制器使用一表格以記錄該程式化狀態，並且該表格係紀錄該第二記憶體之該第二緩衝記憶體以及該第二快取記憶體所儲存之該資料。
如申請專利範圍第5項所述之具有一程式化狀態之記憶體系統，其中該資料係優先被程式化至該第二緩衝記憶體，再被程式化至該第二快取記憶體。
如申請專利範圍第7項所述之具有一程式化狀態之記憶體系統，其中當該資料被程式化至該第二快取記憶體時，該第二快取記憶體之該程式化狀態會被探詢。
如申請專利範圍第8項所述之具有一程式化狀態之記憶體系統，其中當該資料被程式化至該第二緩衝記憶體時，該第二快取記憶體以及該第二緩衝記憶體之該程式化狀態會被探詢。
一種具有一程式化狀態之記憶體控制方法，包括：藉由一第一記憶體儲存一資料；將該資料程式化至不同於該第一記憶體之一第二記憶體，並且記錄自該第一記憶體程式化至一第二記憶體之該資料之一程式化狀態；以及當該第一記憶體或該第二記憶體即將被使用時，藉由探詢該程式化狀態檢查該程式化是否成功。
如申請專利範圍第10項所述之具有一程式化狀態之記憶體控制方法，其中當該程式化並未成功時，藉由該第一記憶體儲存該資料直到該程式化被檢查為成功。
如申請專利範圍第10項所述之具有一程式化狀態之記憶體控制方法，其中當該程式化成功時，更新該程式化狀態。
如申請專利範圍第10項所述之具有一程式化狀態之記憶體控制方法，其中該第一記憶體包括複數個資料區域，該第二記憶體包括複數個資料區域，並且該程式化狀態包括關於該資料的資訊、關於該第一記憶體及該資料被程式化自記憶區域的資訊、關於該第二記憶體及該資料被程式化至記憶區域的資訊。
如申請專利範圍第10項所述之具有一程式化狀態之記憶體控制方法，其中該第二記憶體包括一第二緩衝記憶體以及一第二快取記憶體。
如申請專利範圍第14項所述之具有一程式化狀態之記憶體控制方法，更包括：使用一表格以記錄該程式化狀態，並且該表格係紀錄該第二記憶體之該第二緩衝記憶體以及該第二快取記憶體所儲存之該資料。
如申請專利範圍第14項所述之具有一程式化狀態之記憶體控制方法，其中該資料係優先被程式化至該第二緩衝記憶體，再被程式化至該第二快取記憶體。
如申請專利範圍第16項所述之具有一程式化狀態之記憶體控制方法，其中當該資料被程式化至該第二快取記憶體時，探詢該第二快取記憶體之該程式化狀態。
如申請專利範圍第17項所述之具有一程式化狀態之記憶體控制方法，其中當該資料被程式化至該第二緩衝記憶體時，探詢該第二快取記憶體以及該第二緩衝記憶體之該程式化狀態。