TWI636516B - 穿孔及跳過穿孔結構 - Google Patents

穿孔及跳過穿孔結構 Download PDF

Info

Publication number
TWI636516B
TWI636516B TW106126251A TW106126251A TWI636516B TW I636516 B TWI636516 B TW I636516B TW 106126251 A TW106126251 A TW 106126251A TW 106126251 A TW106126251 A TW 106126251A TW I636516 B TWI636516 B TW I636516B
Authority
TW
Taiwan
Prior art keywords
perforation
item
openings
patent application
hard mask
Prior art date
Application number
TW106126251A
Other languages
English (en)
Other versions
TW201901820A (zh
Inventor
張洵淵
裴東斐
法蘭克Ｗ 蒙特
Original Assignee
格羅方德美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德美國公司 filed Critical 格羅方德美國公司
Application granted granted Critical
Publication of TWI636516B publication Critical patent/TWI636516B/zh
Publication of TW201901820A publication Critical patent/TW201901820A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本發明一般係關於半導體結構，尤其關於穿孔及跳過穿孔結構及其製造方法。該方法包括：在一硬光罩材料內形成複數個開口；使用一阻擋材料阻擋該硬光罩材料的該等複數個開口至少之一者；透過該等複數個開口中未受該阻擋材料阻擋的另一者，在金屬化部件的一堆疊中蝕刻一跳過穿孔至一金屬化部件；以及通過由下而上填充處理來至少部分填充該跳過穿孔。

Description

穿孔及跳過穿孔結構
本發明一般係關於半導體結構，尤其關於穿孔及跳過穿孔結構及其製造方法。
穿孔(via)為實體電子電路內配線結構(例如配線層)之間通過一或多相鄰層平面的電連接。例如在積體電路設計中，一穿孔為絕緣氧化物層內的一小開口，允許不同配線層之間一導電連接。將金屬的最低層連接來擴散或聚合的一穿孔通常稱為「接點」。
在穿孔技術中，例如繞過該絕緣體層之內一或多個配線結構，可形成通過許多絕緣體層來與一下方配線結構連接的一跳過穿孔。這提供改良的組抗特性、降低下方配線結構的電容，例如在M0層上，並且在該晶片製程中提供面積效率。
使用跳過穿孔有許多挑戰，例如：在該製程中，該跳過穿孔將落在下方階層內(例如M0階)的一配線結構上，而該常規穿孔將落在上方階層內(例如M1或以上階層)之一配線結構上。由於該跳過穿孔蝕刻處理，在該上方階層內一配線結構與一穿孔互連結構之間的介面上會受損。也就是，由於蝕刻深度差異，該跳過穿孔蝕刻處理將導致該上方配線結構，例如銅(Cu)材料，表面受損。此損害導致較高電阻，因此降低裝置效能。進一步，對於下面的金屬層可能沒有保護。
該等穿孔結構的金屬化，像是穿孔結構的Cu金屬化，呈現其他挑戰，例如：在無電金屬化期間，該穿孔填充高度可以不同。
在本發明的樣態中，一種方法包括：在一硬光罩材料內形成複數個開口；使用一阻擋材料阻擋至少該硬光罩材料的該等複數個開口之一者；透過該等複數個開口中未受該阻擋材料阻擋的另一者，在金屬化部件的一堆疊內蝕刻一跳過穿孔至一金屬化部件；以及至少部分通過由下而上填充處理來填充該跳過穿孔。
在本發明的樣態中，一種方法包括：在一硬光罩材料內形成不同寬度的複數個開口；至少部分蝕刻一第一穿孔，進入一底下絕緣體層，這將露出該硬光罩材料的至少該等開口之一者之側壁；至少部分蝕刻一第二穿孔，進入一底下絕緣體層，這將落在該硬光罩材料的至少該等開口之另一者之內；在該硬光罩材料的至少該等開口之一者之該等露出側壁上成長一阻擋材料，以避免該第一穿孔持續形成；延伸該第二穿孔來形成一跳過穿孔，而該第一穿孔仍舊由該阻擋材料阻擋，該第二穿孔形成至一下方金屬化部件；以及至少部分通過由下而上填充處理來填充該跳過穿孔。
在本發明的樣態中，一種結構包括：一第一配線層，其具有一或多個配線結構；一第二配線層，其位於該第一配線層上方，該第二配線層包括一或多個配線結構；一穿孔結構，其包括延伸至該第二配線層中該等一或多個配線結構的一導電材料；以及一跳過穿孔結構，其延伸通過該第二配線層並落在該第一配線層中該等一或多個配線結構上，該跳過穿孔包括與該等一或多個配線結構接觸的一第一導電金屬，以及與該第一導電材料電接觸的一第二導電材料。
100‧‧‧自對準穿孔方向
110、110'‧‧‧層間介電層
120‧‧‧包覆材料
120'‧‧‧底下的包覆層
130‧‧‧硬光罩
140‧‧‧氧化物層
145、145'、145"‧‧‧開口
150‧‧‧有機平坦化層
160‧‧‧穿孔
160'‧‧‧穿孔結構
160"‧‧‧跳過穿孔結構
160'''‧‧‧溝槽
170‧‧‧阻擋材料
180‧‧‧Co無電填充處理
190‧‧‧金屬材料
200‧‧‧金屬材料
M0‧‧‧最底部金屬層
M1‧‧‧上金屬層
M2‧‧‧金屬化層
V0‧‧‧穿孔
W1/W2‧‧‧寬度
利用本發明示範具體實施例的非限制範例，參考提及的許多圖式，從下列詳細描述當中描述本發明。
圖1顯示根據本發明態樣的其他部件之間一結構與個別製程。
圖2顯示根據本發明態樣的其他部件之間延伸至一包覆層的穿孔與個別製程。
圖3顯示根據本發明態樣的其他部件之間成長在一金屬材料上的一阻擋層與個別製程。
圖4顯示根據本發明態樣的其他部件之間一跳過穿孔與個別製程。
圖5顯示根據本發明態樣的其他部件之間在該結構的一第一階層上之一穿孔以及在該結構的一下方階層上之一跳過穿孔與個別製程。
圖6顯示根據本發明態樣的其他部件之間在該跳過穿孔之內的一由下而上填充材料與個別製程。
圖7顯示根據本發明態樣的其他部件之間在該跳過穿孔頂端上的一溝槽與個別製程。
圖8顯示根據本發明態樣的其他部件之間複數個已填滿的溝槽和穿孔與個別製程。
圖9-12顯示根據本發明替代態樣的個別結構與個別製程。
本發明一般係關於半導體結構，尤其關於穿孔及跳過穿孔結構及其製造方法。在具體實施例內，本文內提供的該處理使用一阻擋層來延遲穿孔形成，同時蝕刻一或多個跳過穿孔結構。通過使用該阻擋層，此時可利用延遲該穿孔蝕刻，來調整一般穿孔的蝕刻時間以及穿孔外型，同 時控制跳過穿孔的蝕刻時間。通過實現本文所述結構與處理，則也可消除用來製作一跳過穿孔圖案的遮罩階層，同時仍舊控制該一般穿孔的外型。遮罩階層的消除將顯著降低成本與製造時間。
本發明的結構可用許多不同工具以許多方式來製造。一般來說，該等方法與工具用來形成尺寸為毫米與奈米等級的結構。用來製造本發明結構的該等方法，即技術，採用積體電路(IC)技術，例如：這些結構建立在晶圓上，並且通過在晶圓頂部上以光微影蝕刻處理來製作圖案的材料膜來實現。尤其是，該等結構的製造使用三種基本構件：(i)將薄膜材料沉積在一基材上，(ii)利用光微影成像將一製圖光罩應用於該等薄膜頂端上，以及(iii)選擇性將該薄膜蝕刻至該光罩。
圖1顯示根據本發明態樣的一結構與個別製程。尤其是，圖1例示包含在一自對準穿孔(self aligned via，簡稱SAV)方向100內的一結構之許多視圖。在具體實施例內，該結構在其不同金屬化層上，包括由一包覆材料120分隔的許多層間介電(interlevel dielectric，簡稱ILD)層110、110'。在具體實施例內，ILD層110、110'可由其他材料之間的一極低k介電材料或包括高密度氧化物材料或氮化矽的低k介電材料所形成。包覆材料120可為其他材料中的氮化矽(SiN)材料。
在具體實施例內，ILD層110、110'可包括金屬化，即配線結構與穿孔。例如：ILD層110可包括包含配線結構的一最底部金屬層M0，以及包含穿孔V0連接至堆疊結構不同層上不同配線層的一上方金屬層M1。該等金屬層M0、M1可由傳統微影與蝕刻技術接著一金屬或金屬合金(例如銅或鋁等)的沉積來形成。在具體實施例內，通過化學機械拋光(chemical mechanical polishing，簡稱CMP)處理，可移除ILD層110的表面上之任何殘留金屬。
進一步如圖1中所示，在最上方ILD層110'上可沉積一硬光罩130和氧化物層140。硬光罩130可為通過任何傳統沉積處理，例如物 理氣相沉積(physical vapor deposition，簡稱PVD)處理，所沉積的一TiN材料。緊接在硬光罩130的沉積之後，利用傳統沉積處理，例如化學氣相沉積(chemical vapor deposition，簡稱CVD)處理，在硬光罩130上沉積該氧化物層(硬光罩)140。
在圖2中，在硬光罩130、140之內形成複數個開口145、145'、145"，來露出部分ILD層110'。在具體實施例內，通過傳統微影與蝕刻處理，例如含選擇性化學性質的反應離子蝕刻(reactive ion etching，簡稱RIE)，形成硬光罩130、140內的開口145、145'、145"。如該SAV方向100內所示，硬光罩130、140內的開口145、145'、145"具有不同外型，例如寬度。尤其是，寬度W1小於或窄於寬度W2，其比寬度W1還要寬。如精通技術人士應了解，不同寬度可藉由允許一阻擋材料的選擇性成長，用來控制後續蝕刻處理。
仍舊參閱圖2，於硬光罩140上沉積一有機平坦化層(organic planarization layer，簡稱OPL)150。OPL 150可通過傳統沉積處理來沉積，例如旋轉塗敷，這將形成一微影堆疊的一部分，用於後續將穿孔160、160'、160"至少部分蝕刻進入ILD層110'，落在該M1層及/或該包覆材料120上，即該SiN材料上。在具體實施例內，通過如本文所述的傳統蝕刻處理，在具備選擇性化學性質的該上方金屬化層，例如M1與M2內，形成穿孔160、160'、160"。
如圖2所示，穿孔160'與開口145'對齊，露出該TiN材料的一部分(側壁)；而穿孔160"位於具有寬度W2的開口145"之內或之間，這不會露出硬光罩130的任何TiN材料。如此，可在開口145'的該TiN材料之露出部分上選擇性成長阻擋材料，來控制後續跳過穿孔成形的蝕刻處理。
圖3例示一阻擋材料170形成於開口145'內。如精通技術人士應了解，根據先前製造步驟中該材料的露出程度，可在多個開口內形成阻擋材料170。在具體實施例內，阻擋材料170可為鈷(Co)或釕(Ru)，或將 在硬光罩130的TiN材料之露出表面上成長的其他選擇性成長材料，如SAV方向100內所示。在具體實施例內，阻擋材料170將在用於一般穿孔的穿孔160'之內成長；而阻擋材料170將不會在用於該跳過穿孔的穿孔160"內成長。如此，如精通技術人士應了解，當穿孔160"完全落在該寬度W2之內，例如W2的寬度大於穿孔160"並且不會露出硬光罩130的任何TiN材料。因此，在穿孔160"內不會成長阻擋材料170。
在圖4中，通過蝕刻過包覆層120，穿孔(跳過穿孔)160"延伸(蝕刻)至一下方配線層M0，落在一金屬化部件上，即下方金屬化部件。在具體實施例內，跳過穿孔160"可由傳統蝕刻處理，例如反應離子蝕刻(RIE)，形成至該ILD材料與包覆材料120。如此，該蝕刻處理將露出底下的配線層M0，而如精通技術人士應了解，阻擋材料170將在該跳過穿孔成形期間，避免或延遲進一步往下蝕刻穿孔160'。如此，阻擋材料170將保護穿孔160'，因此將延遲任何材料發生延伸蝕刻，而露出底下的金屬化部件M1。相較之下，不受阻擋材料170覆蓋的穿孔160"將進一步蝕刻，延伸穿過該M1層並坐落和露出該M0層。
在圖5中，通過傳統稀鹽酸(dHF)處理可移除阻擋材料170。此dHF處理也可用於清除任何殘留的RIE材料。如所示，包覆材料(層)120將留在該金屬化部件M1之上。
在圖6中，通過傳統氧灰化處理或剝離劑除去OPL 150。在除去OPL 150之後，可使用一無電由下而上填充處理來部分填滿跳過穿孔160"。在具體實施例內，該填充處理可為一Co無電填充處理，標示為參考編號180。在替代具體實施例內，在其他材料之間該金屬材料可為Ru，其可從露出的金屬化部件M0成長起來。隨著包覆層120留在該金屬化部件M1之上，該金屬填充處理將不會填充穿孔160'。
如圖7所示，一溝槽160'''形成於跳過穿孔160"的頂端上用於後續金屬配線沉積，並且溝槽160可形成於該ILD層內並連接穿孔160'。 這些溝槽160和160'''都由RIE處理選擇性形成至TiN硬光罩130。在該RIE處理期間，穿孔160'底下的包覆層120已開啟。
在具體實施例內，填充材料180的高度可受控制，並根據跳過穿孔160"內該金屬材料的所需最終高度來調整。在具體實施例內，例如填充材料180的高度可為任何高度，最好是在溝槽160'''的底部表面之下或此高度上。依照特定範例，填充材料180的高度可為大約15nm-200nm的範圍內。在具體實施例內，該填充處理避免填充材料夾斷和因此在其中形成氣隙。
在圖8中，一金屬材料190，例如金屬化層M2，填充穿孔結構160'以及溝槽160和160'''(例如用來當成一配線層)。金屬材料190可通過傳統沉積處理，例如PVD、CVD及/或電鍍來沉積，接著一CMP處理來讓金屬材料190平坦。在具體實施例內，在其他範例之間，金屬材料190可由任何合適的導電材料構成，像是銅(Cu)。在具體實施例內，金屬材料190將與該跳過穿孔結構的該金屬材料(標示為參考編號200)直接接觸。
圖9至圖12例示根據本發明態樣的替代具體實施例。在此替代具體實施例內，在該ILD層內形成任何穿孔結構之前，從硬光罩130的已露出TiN材料成長阻擋材料170。如先前描述並且精通技術人士應了解，將在該已露出TiN(或其他材料)上選擇性成長阻擋材料170；同時允許執行進一步蝕刻來形成該跳過穿孔結構。
如圖10所示，通過對底下的包覆材料120'進行蝕刻處理，可形成一穿孔160"至該金屬化層M1。該蝕刻處理可為一選擇性蝕刻處理，以移除材料的任何中間層，包括例如ILD層110、110'和包覆材料120、120'。在此處理期間，阻擋材料170將避免在該結構的其他位置上，對該金屬化部件M1蝕刻出一穿孔。
在圖11中，已移除阻擋材料170，並且在該結構的兩側上繼續蝕刻處理，來形成穿孔160'和跳過穿孔160"。在此具體實施例內，該 蝕刻處理為選擇性蝕刻處理(例如RIE)，這將在階層M0和M1兩者上露出該底下的金屬化部件。尤其是，此蝕刻處理將移除包覆材料120、120'，在不同階層上露出該等金屬化部件。
圖12繼續以RIE處理來形成溝槽160和160'''。然後形成雙鑲嵌結構，並且通過無電由下而上填充處理，例如使用Co或Ru，填充穿孔結構160'、160"。這可能是因為金屬化部件同時暴露在穿孔160'、160"內的緣故。如先前所討論，一金屬材料190，例如上方金屬化層M2，填充穿孔結構160'以及溝槽160和160'''(例如用來當成一配線層)，接著通過CMP處理來讓金屬材料190平坦化。在具體實施例內，在其他範例之間，金屬材料190可由任何合適的導電材料構成，像是銅(Cu)。在具體實施例內，金屬材料190將與該跳過穿孔結構的該金屬材料(標示為參考編號200)以及一般穿孔結構直接接觸。
在具體實施例內，可假設該等穿孔可通過傳統金屬沉積處理填充，例如CVD Cu處理，取代無電由下而上填充處理。也可假設，任何穿孔都可用該無電由下而上填充處理來填充，而其他穿孔則用銅(Cu)金屬化來填充，如第七圖內所示，或這些處理的組合。此外，精通技術人士應了解，蝕刻時間和穿孔外型要使用阻擋材料170調整，同時消除多個光罩來形成該跳過穿孔的需求。
上述該(等)方法用於積體電路晶片製造。結果積體電路晶片可由製造廠以原始晶圓形式(也就是具有多個未封裝晶片的單一晶圓)、當成裸晶粒或已封裝形式來散佈。在後者案例中，晶片固定在單晶片封裝內(像是塑膠載體，具有導線黏貼至主機板或其他更高層載體)或固定在多晶片封裝內(像是一或兩表面都具有表面互連或內嵌互連的陶瓷載體)。然後在任何案例中，晶片與其他晶片、離散電路元件以及/或其他信號處理裝置整合成為(a)中間產品，像是主機板，或(b)末端產品。末端產品可為包括積體電路晶片的任何產品，範圍從玩具與其他低階應用到具有顯示器、鍵盤或其它 輸入裝置以及中央處理器的進階電腦產品。
許多本發明具體實施例的描述已經為了說明而呈現，但非要將本發明受限在所公布形式中。在不脫離所描述具體實施例之範疇與精神的前提下，所屬技術領域中具有通常知識者將瞭解許多修正例以及變化例。本文內使用的術語係為了能最佳解釋具體實施例的原理、市場上所發現技術的實際應用或技術改進，或可讓所屬技術領域中具有通常知識者能理解本文所揭示的具體實施例。

Claims (20)

  1. 一種半導體元件的製造方法，包括：在一硬光罩材料內形成複數個開口；使用一阻擋材料阻擋該硬光罩材料的該等複數個開口之至少一者；以及透過該等複數個開口中未受該阻擋材料阻擋的另一者，在金屬化部件的一堆疊中蝕刻一跳過穿孔至一金屬化部件。
  2. 如申請專利範圍第1項所述之方法，其中在該阻擋材料成長於該硬光罩材料的露出部分。
  3. 如申請專利範圍第2項所述之方法，其中該硬光罩材料為TiN。
  4. 如申請專利範圍第1項所述之方法，進一步包括至少部分通過一底部由下而上填充處理來填充該跳過穿孔。
  5. 如申請專利範圍第4項所述之方法，其中該底部由下而上填充處理為一無電處理，並且包括用Co或Ru填充該跳過穿孔。
  6. 如申請專利範圍第4項所述之方法，進一步包括移除該阻擋材料，並且在該金屬化部件上方的一上方金屬化部件上形成一穿孔。
  7. 如申請專利範圍第6項所述之方法，其中該穿孔在由該底部由下而上填充處理填滿該跳過穿孔之後完全成形。
  8. 如申請專利範圍第7項所述之方法，其中該完全成形的該穿孔包括蝕刻通過一包覆層，來露出該上方金屬化部件。
  9. 如申請專利範圍第4項所述之方法，進一步包括在形成該阻擋材料之前，在該金屬化部件上方之一上方金屬化部件的一包覆層內部分形成一穿孔。
  10. 如申請專利範圍第9項所述之方法，其中在通過蝕刻過該包覆層來露出該上方金屬化部件，由該底部由下而上填充處理填滿該跳過穿孔之後，完全形成該穿孔。
  11. 如申請專利範圍第10項所述之方法，進一步包括使用與該無電底部由下而上填充處理所使用材料不同的材料來填充該穿孔。
  12. 如申請專利範圍第1項所述之方法，其中該至少該等複數個開口之一者的另一者比該至少該等複數個開口之一者還要寬。
  13. 一種半導體元件的製造方法，包括：在一硬光罩材料內形成不同寬度的複數個開口；至少部分蝕刻一第一穿孔，進入一底下絕緣體層，這將露出該硬光罩材料的至少該等開口之一者之側壁；至少部分蝕刻一第二穿孔，進入一底下絕緣體層，這將落在該硬光罩材料的至少該等開口之另一者之內；在該硬光罩材料的該等開口之至少一者之該等露出側壁上成長一阻擋材料，避免該第一穿孔持續形成；以及延伸該第二穿孔來形成一跳過穿孔，而該第一穿孔仍舊由該阻擋材料阻擋，該第二穿孔形成至一下方金屬化部件。
  14. 如申請專利範圍第13項所述之方法，其中該硬光罩材料為TiN。
  15. 如申請專利範圍第14項所述之方法，進一步包括通過屬於無電處理的一底部由下而上填充處理來至少部分填充該跳過穿孔。
  16. 如申請專利範圍第15項所述之方法，進一步包括移除該阻擋材料，並且繼續在該下方金屬化部件上方的一上方金屬化部件上形成該第一穿孔。
  17. 如申請專利範圍第16項所述之方法，其中在由該底部由下而上填充處理填滿該跳過穿孔之後，完全形成該第一穿孔通過一包覆層來露出該上方金屬化部件。
  18. 如申請專利範圍第17項所述之方法，進一步包括使用與該無電底部由下而上填充處理所使用材料不同的材料來填充該第一穿孔。
  19. 一種半導體元件的結構，包括：一第一配線層，其具有一或多個配線結構；一第二配線層，其位於該第一配線層上方，該第二配線層包括一或多個配線結構；一穿孔結構，其包括延伸至該第二配線層中該等一或多個配線結構的一導電材料；以及一跳過穿孔結構，其延伸通過該第二配線層並落在該第一配線層中該等一或多個配線結構上，該跳過穿孔包括與該等一或多個配線結構接觸的一第一導電金屬，以及與該第一導電材料電接觸的一第二導電材料。
  20. 如申請專利範圍第19項所述之結構，其中該第一導電材料為鈷，並且該導電材料和該第二導電材料為銅。
TW106126251A 2017-05-23 2017-08-03 穿孔及跳過穿孔結構 TWI636516B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/602,801 US10157833B1 (en) 2017-05-23 2017-05-23 Via and skip via structures
US15/602,801 2017-05-23

Publications (2)

Publication Number Publication Date
TWI636516B true TWI636516B (zh) 2018-09-21
TW201901820A TW201901820A (zh) 2019-01-01

Family

ID=64401383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106126251A TWI636516B (zh) 2017-05-23 2017-08-03 穿孔及跳過穿孔結構

Country Status (3)

Country Link
US (1) US10157833B1 (zh)
CN (1) CN108933081B (zh)
TW (1) TWI636516B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930595B2 (en) * 2017-09-28 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Standard cells having via rail and deep via structures
US10586012B2 (en) * 2018-04-25 2020-03-10 International Business Machines Corporation Semiconductor process modeling to enable skip via in place and route flow
EP3770953B1 (en) * 2019-07-23 2023-04-12 Imec VZW Method for forming a multi-level interconnect structure in a semiconductor device
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
US11315827B2 (en) 2020-03-09 2022-04-26 International Business Machines Corporation Skip via connection between metallization levels
US20230098433A1 (en) * 2021-09-27 2023-03-30 International Business Machines Corporation Subtractive Skip-Level Power via Adjacent Recessed Damascene Signal Lines

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289202A1 (en) * 2005-06-24 2006-12-28 Intel Corporation Stacked microvias and method of manufacturing same
US20150279772A1 (en) * 2014-03-26 2015-10-01 Ibiden Co., Ltd. Package substrate and method for manufacturing package substrate
TW201635469A (zh) * 2014-12-23 2016-10-01 英特爾股份有限公司 通孔阻隔層
CN106463447A (zh) * 2014-05-13 2017-02-22 高通股份有限公司 基板和形成基板的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW430943B (en) * 1999-01-08 2001-04-21 Nippon Electric Co Method of forming contact or wiring in semiconductor device
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
CN101179079B (zh) 2000-08-14 2010-11-03 矩阵半导体公司 密集阵列和电荷存储器件及其制造方法
US20090200683A1 (en) * 2008-02-13 2009-08-13 International Business Machines Corporation Interconnect structures with partially self aligned vias and methods to produce same
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
CN102339790A (zh) * 2011-10-29 2012-02-01 上海华力微电子有限公司 半导体器件制作方法
US8906801B2 (en) * 2012-03-12 2014-12-09 GlobalFoundries, Inc. Processes for forming integrated circuits and integrated circuits formed thereby
US9236292B2 (en) 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289202A1 (en) * 2005-06-24 2006-12-28 Intel Corporation Stacked microvias and method of manufacturing same
US20150279772A1 (en) * 2014-03-26 2015-10-01 Ibiden Co., Ltd. Package substrate and method for manufacturing package substrate
CN106463447A (zh) * 2014-05-13 2017-02-22 高通股份有限公司 基板和形成基板的方法
TW201635469A (zh) * 2014-12-23 2016-10-01 英特爾股份有限公司 通孔阻隔層

Also Published As

Publication number Publication date
CN108933081A (zh) 2018-12-04
CN108933081B (zh) 2022-04-12
US10157833B1 (en) 2018-12-18
US20180342454A1 (en) 2018-11-29
TW201901820A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
TWI636516B (zh) 穿孔及跳過穿孔結構
TWI663700B (zh) 跳通孔結構
US11587830B2 (en) Self-forming barrier for use in air gap formation
TWI682514B (zh) 用於超（跳）貫孔整合之金屬互連及其製造方法
US10643895B2 (en) Self-aligned interconnects formed using subtractive techniques
US9613861B2 (en) Damascene wires with top via structures
US10727122B2 (en) Self-aligned via interconnect structures
JP5562087B2 (ja) ビア構造とそれを形成するビアエッチングプロセス
US10636698B2 (en) Skip via structures
CN106206412A (zh) 形成半导体器件的互连结构的方法
US20190021176A1 (en) Via and skip via structures
TWI655513B (zh) 用於形成細間距特徵的光刻圖案
TWI734970B (zh) 使用阻擋遮罩所形成之具有心軸切口的多重圖案化
US20040157442A1 (en) Robust via structure and method
US9184134B2 (en) Method of manufacturing a semiconductor device structure
TWI690003B (zh) 用於形成雙鑲嵌互連結構的方法
US10741497B2 (en) Contact and interconnect structures
US10833149B2 (en) Capacitors
US20180138050A1 (en) Topographic planarization method for lithography process
TWI685040B (zh) 半導體裝置的製造方法
TW201729383A (zh) 半導體裝置結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees