TWI631826B - 頻寬調整方法與相關的頻寬調整單元及相位回復模組 - Google Patents

頻寬調整方法與相關的頻寬調整單元及相位回復模組 Download PDF

Info

Publication number
TWI631826B
TWI631826B TW106109526A TW106109526A TWI631826B TW I631826 B TWI631826 B TW I631826B TW 106109526 A TW106109526 A TW 106109526A TW 106109526 A TW106109526 A TW 106109526A TW I631826 B TWI631826 B TW I631826B
Authority
TW
Taiwan
Prior art keywords
bandwidth
initial
lower limit
upper limit
adjusted
Prior art date
Application number
TW106109526A
Other languages
English (en)
Other versions
TW201836277A (zh
Inventor
卓庭楠
鄭凱文
童泰來
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW106109526A priority Critical patent/TWI631826B/zh
Priority to US15/909,113 priority patent/US20180278260A1/en
Application granted granted Critical
Publication of TWI631826B publication Critical patent/TWI631826B/zh
Publication of TW201836277A publication Critical patent/TW201836277A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種頻寬調整方法，包含有根據一初始頻寬上限及一初始頻寬下限，取得一頻寬上限及一頻寬下限；根據該頻寬上限及該頻寬下限，取得一最佳頻寬；以及根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限。

Description

頻寬調整方法與相關的頻寬調整單元及相位回復模組
本發明係指一種用於相位回復模組中相位補償調整單元的頻寬調整方法與相關的頻寬調整單元及相位回復模組，尤指一種因應通道變化的頻寬調整方法與相關的頻寬調整單元及相位回復模組。
鎖相迴路（Phase-Locked Loop）電路用以產生一週期性輸出訊號，且該週期性輸出訊號預期與一週期性輸入訊號間具有固定之相位關係。根據輸入訊號的特性（如頻率）及電路需求，鎖相迴路電路的頻寬及阻尼係數需被合適的設計，以於鎖定速度及鎖定準確性間取得平衡。
然而，由於輸入訊號的特性會因環境因素（如雜訊）影響而隨著時間改變，因此若鎖相迴路電路的頻寬及阻尼係數固定不變，鎖相迴路電路的效能便無法一直維持在設計的最佳值。無線通訊系統的通道特性亦隨著時間改變，導致鎖相迴路電路所需的最佳值亦會隨著時間改變。因此，如何在鎖相迴路電路運作時因應通道變化而適應性地調整鎖相迴路電路的特性便成為業界亟欲探討的議題。
為了解決上述的問題，本發明提供了一種因應通道變化的頻寬調整方法與相關的頻寬調整單元及相位回復模組。
本發明提供一種頻寬調整方法，包含有根據一初始頻寬上限及一初始頻寬下限，取得一頻寬上限及一頻寬下限；根據該頻寬上限及該頻寬下限，取得一最佳頻寬；根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限，以取得一調整後初始頻寬上限以及一調整後初始頻寬下限；以及根據該調整後初始頻寬上限以及該調整後初始頻寬下限，調整該最佳頻寬。
本發明另提供一種頻寬調整單元，包含有一統計電路，用來紀錄經該相位回復模組補償後的輸入訊號與一參考時脈訊號間的複數個相位誤差，並計算該複數個相位誤差的一統計值來產生一統計指示訊號；一控制電路，用來根據該統計指示訊號，產生一頻寬指示訊號；以及一轉換電路，用來根據該頻寬指示訊號，產生控制該相位回復模組中一相位補償調整單元的一工作頻寬的至少一濾波器係數。
本發明另提供一種相位回復模組，包含有一乘法單元；一相位誤差偵測單元；一相位補償調整單元；以及一頻寬調整單元，該頻寬調整單元用來根據一初始頻寬上限及一初始頻寬下限，取得一頻寬上限及一頻寬下限；根據該頻寬上限及該頻寬下限，取得一最佳頻寬；根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限，以取得一調整後初始頻寬上限以及一調整後初始頻寬下限；以及根據該調整後初始頻寬上限以及該調整後初始頻寬下限，調整該最佳頻寬。
請參考第1圖，第1圖為本發明實施例一相位回復模組10的示意圖。相位回復模組10用於一通訊系統，用來補償一輸入訊號IN的相位誤差。相位回復模組10包含有一乘法單元100、一相位誤差偵測單元102、一相位補償調整單元104及一頻寬調整單元106。乘法單元100用來將輸入訊號IN與一相位補償訊號PC相乘，以取得一補償輸入訊號CIN。相位誤差偵測單元102用來取得補償輸入訊號CIN與通訊系統中一參考時脈訊號（未繪示於第1圖）間的相位誤差Φ。相位補償調整單元104包含有濾波器108及振盪器110，用來根據相位誤差Φ來調整相位補償訊號PC，以最小化相位誤差Φ。頻寬調整單元106會計算相位補償調整單元104運作在不同頻寬時相位誤差Φ的變異數，並據以調整相位補償調整單元104的工作頻寬BW F。相位補償調整單元104的工作頻寬BW F可根據隨著時間變化的輸入訊號IN適應性地調整，從而最佳化相位回復模組10的效能。
值得注意的是，濾波器108的工作頻寬BW F會對相位誤差Φ的調整造成影響，除此之外，相位誤差變異數VAR（Φ）與工作頻寬BW F之間的對應關係會隨著時間而改變。請參考第2圖，第2圖為本發明一實施例中工作頻寬BW F與相位誤差變異數VAR（Φ）間的關係圖。在第2圖中，實線代表相位誤差變異數VAR（Φ）與工作頻寬BW F於一時間t 1的對應關係（以一函數f 1表示），虛線代表相位誤差變異數VAR（Φ）與工作頻寬BW F於一時間t 2的對應關係（以一函數f 2表示）。於時間t 1，相位誤差變異數VAR（Φ）在一初始頻寬上限BW0 U及一初始頻寬下限BW0 L之間係呈現為一凸函數。也就是說，相位誤差變異數VAR（Φ）在頻寬上限BW U及頻寬下限BW L之間會有一最低相位誤差變異數VAR（Φ） MIN。若濾波器108的工作頻寬BW F被調整為對應於最低相位誤差變異數VAR（Φ） MIN的最佳頻寬BW OPT，相位回復模組10便可取得最佳的相位誤差Φ。
因此，本發明實施例中的頻寬調整單元106即可用來紀錄相位回復模組10運作於不同工作頻寬BW F下的相位誤差變異數VAR（Φ），以將濾波器108的工作頻寬BW F調整為對應於最低相位誤差變異數VAR（Φ） MIN的最佳頻寬BW OPT。另外，頻寬調整單元106可利用一遞迴式演算法（Recursive Algorithm），根據初始頻寬上限BW0 U以及初始頻寬下限BW0 L，計算出最佳頻寬BW OPT。
更進一步地，因相位誤差變異數VAR（Φ）與工作頻寬BW F之間的對應關係會隨著時間而改變，換句話說，對應於時間t 1的最佳頻寬BW OPT與對應於時間t 2的另一最佳頻寬BW OPT’不同。在此情形下，頻寬調整單元106可於時間t 1起一段時間後（假設自時間t 1起一段時間後為時間t 2），再次執行該遞迴式演算法，以計算出對應於時間t 2的最佳頻寬BW OPT’。為了確保於時間t 2執行該遞迴式演算法所得的一最佳解為最佳頻寬BW OPT’，頻寬調整單元106可根據於時間t 1所得出的最佳頻寬BW OPT，調整初始頻寬上限以及初始頻寬下限（其調整方式將詳述於後），以取得一調整後初始頻寬上限BW0 U’以及一調整後初始頻寬下限BW0 L’，並根據調整後初始頻寬上限BW0 U’ 以及調整後初始頻寬下限BW0 L’，再次執行該遞迴式演算法，以計算出對應於時間t 2的最佳頻寬BW OPT’。
關於頻寬調整單元106將濾波器108的工作頻寬BW F調整為對應於最低相位誤差變異數VAR（Φ） MIN的最佳頻寬BW OPT的運作方式，以及根據初始頻寬上限及初始頻寬下限並利用該遞迴式演算法計算出最佳頻寬的操作細節，舉例說明如下。在相位回復模組10起始運作時，頻寬調整單元106中的一控制電路114可根據初始頻寬上限BW0 U以及初始頻寬下限BW0 L調整一頻寬指示訊號BWS來指示一頻寬BW 1，其中頻寬BW 1介於一頻寬上限BW U與一頻寬下限BW L之間且係由頻寬上限BW U與頻寬下限BW L內插得出。於該遞迴式演算法的第1次迭代（Iteration）中，頻寬上限BW U即為初始頻寬上限BW0 U，頻寬下限BW L即為初始頻寬下限BW0 L。在一實施例中，頻寬BW ­1可透過對頻寬上限BW U及頻寬下限BW L進行一第一內插運算而得，頻寬BW ­1可表示為：
（1）
C為介於1與0之間的常數，其可等於0.61803。依據指示頻寬BW 1的頻寬指示訊號BWS，轉換電路116產生對應於頻寬BW 1的濾波器參數K P、K I至濾波器108，以將濾波器108的頻寬調整為頻寬BW 1。濾波器參數K P、K I係與頻寬BW 1成正比。在濾波器108的頻寬為頻寬BW 1的情況下，通訊系統開始接收輸入訊號IN，乘法單元100利用相位補償訊號PC調整輸入訊號IN的相位來產生補償輸入訊號CIN。根據相位誤差偵測單元102所取得的相位誤差Φ，濾波器108產生相位補償（－Φ）以使振盪器110調整相位補償訊號PC。此時，統計電路112會將相位誤差Φ紀錄為對應於頻寬BW 1的相位誤差 Φ 1。統計電路112係紀錄通訊系統每次取樣輸入訊號IN時的相位誤差Φ作為相位誤差Φ 1。在取得一特定數量的相位誤差Φ 1後，統計電路112統計所紀錄的相位誤差Φ 1的變異數VAR 1，並藉由統計指示訊號STA將變異數VAR 1傳送至控制電路114。
控制電路114會調整頻寬指示訊號BWS，以指示另一頻寬BW 2，其中頻寬BW 2­也介於頻寬上限BW U與頻寬下限BW L之間，且係由頻寬上限BW U與頻寬下限BW L內插得出。在一實施例中，頻寬BW­ 2可透過對頻寬上限BW U及頻寬下限BW L進行一第一內插運算而得，頻寬BW ­­ 2可表示為：
（2）
依據指示頻寬BW 2的頻寬指示訊號BWS，轉換電路116產生對應於頻寬BW 2的濾波器參數K P、K I­至濾波器108，以將濾波器108的頻寬調整為頻寬BW 2。在濾波器108的頻寬改為頻寬BW 2的情況下，通訊系統持續接收輸入訊號IN，且振盪器110持續依據濾波器108所產生相位補償（－Φ）調整相位補償訊號PC。此時，統計電路112會將濾波器108的頻寬為頻寬BW 2時的相位誤差Φ紀錄為對應於頻寬BW 2的相位誤差 Φ 2。在取得特定數量的相位誤差Φ 2後，統計電路112統計所紀錄的相位誤差Φ 2的變異數VAR 2，並藉由統計指示訊號STA將變異數VAR 2傳送至控制電路114。
在取得變異數VAR 1、VAR 2之後，控制電路114會依據變異數VAR 1、VAR 2間之大小關係調整頻寬指示訊號BWS，以最佳化濾波器108的工作頻寬BW F。
簡言之，當變異數VAR 1小於變異數VAR 2時，控制電路114可將第n次迭代中所計算出的頻寬BW 2當作第（n+1）次迭代的頻寬下限BW L；而當變異數VAR 2小於變異數VAR 1時，控制電路114可將第n次迭代中所計算出的頻寬BW 1當作第（n+1）次迭代的頻寬上限BW U。
換句話說，在每次迭代中，控制電路114都在縮小頻寬上限BW U與頻寬下限BW L之間的差距，直到頻寬上限BW U與頻寬下限BW L間之差距小於一閾值δ時（即達到收斂時），頻寬調整單元106判斷此時的頻寬上限與頻寬下限已趨近於最佳頻寬BW OPT，此時頻寬調整單元106可根據當次迭代中（收斂時）的頻寬上限BW U及頻寬下限BW L，取得最佳頻寬BW OPT，以作為濾波器108的工作頻寬BW F。如此一來，濾波器108的工作頻寬BW F即被最佳化，從而增進相位回復模組10的運作效能。
另外，頻寬調整單元106根據收斂時的頻寬上限BW U及頻寬下限BW L取得最佳頻寬BW OPT的方式並未有所限，頻寬調整單元106可取得最佳頻寬BW OPT為收斂時的頻寬下限BW L（BW OPT＝BW L），可取得最佳頻寬BW OPT為收斂時的頻寬上限BW U（BW OPT＝BW U），或是用任何內插運算於收斂時的頻寬下限BW L與頻寬上限BW U之間計算出最佳頻寬BW OPT（BW L≤BW OPT≤BW U），皆符合本發明的要求而屬於本發明的範疇。
關於本發明相位回復模組10中相位誤差偵測單元102、相位補償調整單元104及頻寬調整單元106的其他操作細節，請參考本發明申請人於中華民國專利第105139602號申請案所揭露的相位誤差偵測單元102、鎖相迴路單元104及頻寬調整單元106，於此不再贅述。
請參考第3圖，第3圖為第1圖所示統計電路112一實現方式的示意圖。在第3圖中，統計電路112包含有一算術單元300、一加法器302、一計數單元304及一除法單元306。算術單元300用來紀錄相位誤差Φ，並輸出相位誤差Φ的平方至加法器302。加法器302將Φ 2與一中途總和SUM M相加後，輸出至計數單元304。計數單元304計數接收Φ 2與中途總和SUM M之和的次數。當接收Φ 2與中途總和SUM M之和的次數小於特定次數時，計數單元304將所接收的Φ 2與中途總和SUM M之和作為新的中途總和SUM M，並將新的中途總和SUM M輸出至加法單元302；而當接收Φ 2與中途總和SUM M之和的次數達到特定次數時，計數單元304將所接收的Φ 2與中途總和SUM M之和作為輸出至除法單元的總和SUM。除法單元306於接收到總和SUM後，將總和SUM除以所述特定次數。
請參考第4圖，第4圖為第1圖所示控制電路114一實現方式的示意圖。如第4圖所示，控制電路114包含有加法器400、404、406、一乘法器402、一判斷單元408以及一初始頻寬計算單元410。加法器400用來將頻寬上限BW U與頻寬下限BW L間之差值輸出至乘法器402。乘法器402用來計算頻寬上限BW U與頻寬下限BW L間之差值乘上常數C之乘積予加法器404、406。加法器404將頻寬下限BW L加上乘法器402之輸出來產生頻寬BW 1，且加法器406將頻寬上限BW U減去乘法器402之輸出來產生頻寬BW 2。依據統計指示訊號STA，判斷單元408適應性地調整頻寬上限BW U、頻寬下限BW L及頻寬指示訊號BWS。當頻寬上限BW U與頻寬下限BW L間之差距小於閾值δ時，判斷單元408可調整頻寬指示訊號BWS來指示最佳頻寬BW OPT。
另外，時間t 1對應於控制電路114取得最佳頻寬BW OPT的時間，初始頻寬計算單元410可於控制電路114取得最佳頻寬BW OPT一特定時間後，根據最佳頻寬BW OPT，重新計算初始頻寬上限以及初始頻寬下限，以取得調整後初始頻寬上限BW0 U’以及調整後初始頻寬下限BW0 L’，如此一來，控制電路114可根據調整後初始頻寬上限BW0 U’以及調整後初始頻寬下限BW0 L’，再次執行該遞迴式演算法，計算出對應於時間t 2（即於時間t 1起一段時間後的時間）的最佳頻寬BW OPT’。
初始頻寬計算單元410的具體實施方式並未有所限，舉例來說，請參考第7圖，第7圖為第4圖所示初始頻寬計算單元410一實現方式的示意圖。如第7圖所示，初始頻寬計算單元410包含乘法器MUL1、MUL2、MUL3以及一減法器SUB。乘法器MUL1用來將最佳頻寬BW OPT乘以一第一數值CV1，以產生一第一相乘結果P1；乘法器MUL2用來將第一相乘結果P1乘以一第二數值CV2，以產生一第二相乘結果P2；減法器SUB用來將最佳頻寬BW OPT減去第二相乘結果P2，以產生一相減結果D；乘法器MUL3用來將相減結果D乘以一第三數值CV3，以產生一第三相乘結果P3。
初始頻寬計算單元410可視實際情況，輸出第一相乘結果P1或第三相乘結果P3為調整後初始頻寬上限BW0 U’以及調整後初始頻寬下限BW0 L’。舉例來說，當一相位雜訊（Phase Noise）小於一特定值或該通訊系統正經歷一高斯白雜訊通道（Additive White Gaussian Noise，AWGN）時，初始頻寬計算單元410可輸出第一相乘結果P1為調整後初始頻寬下限BW0 L’，並輸出第三相乘結果P3為調整後初始頻寬上限BW0 U’，換句話說，初始頻寬計算單元410可根據最佳頻寬BW OPT計算調整後初始頻寬下限BW0 L’，並根據最佳頻寬BW OPT及調整後初始頻寬下限BW0 L’，計算調整後初始頻寬上限BW0 U’。於一實施例中，第一數值CV1可為2的n次方（n≤0），第二數值CV2可為0.61803，第三數值CV3可為1/（1－CV2）或是2.61801。如此一來，若將調整後初始頻寬下限BW0 L’及調整後初始頻寬上限BW0 U’代入公式1所示的第一內插運算，所得出的第一內插結果為最佳頻寬BW OPT，即當控制電路114再次執行該遞迴式演算法時，可計算頻寬BW 1為最佳頻寬BW OPT（BW 1＝BW OPT），以確保控制電路114可正確地計算出最佳頻寬BW OPT’。
另一方面，當相位雜訊大於一特定值時，初始頻寬計算單元410可輸出第三相乘結果P3為調整後初始頻寬下限BW0 L’，並輸出第一相乘結果P1為調整後初始頻寬上限BW0 U’，換句話說，初始頻寬計算單元410可根據最佳頻寬BW OPT計算調整後初始頻寬上限BW0 U’，並根據最佳頻寬BW OPT及調整後初始頻寬上限BW0 U’，計算調整後初始頻寬下限BW0 L’。於一實施例中，第一數值CV1可為2的n次方（0≤n≤0.69），第二數值CV2可為0.61803，第三數值CV3可為1/（1－CV2）或是2.61801。如此一來，若將調整後初始頻寬下限BW0 L’及調整後初始頻寬上限BW0 U’ 代入公式2所示的第二內插運算，所得出的第二內插結果為最佳頻寬BW OPT，即當控制電路114再次執行該遞迴式演算法時，可計算頻寬BW 2為最佳頻寬BW OPT（BW 2＝BW OPT），以確保控制電路114可正確地計算出最佳頻寬BW OPT’。
另外，請參考第5圖，第5圖為第1圖所示轉換電路116一實現方式的示意圖。在第5圖中，轉換電路116包含有一算術單元500及一乘法器502。第5圖所示的轉換電路116係直接將頻寬指示訊號BWS作為濾波器係數K P（即濾波器係數K P等於頻寬指示訊號BWS所指示的頻寬），並利用算術單元500計算頻寬指示訊號BWS所指示頻寬的一平方後，利用乘法器502計算該平方與一阻尼係數ζ的平方倒數間之乘積作為濾波器係數K I。
頻寬調整單元106的操作細節可歸納為一流程60。流程60包含有以下步驟：
步驟600： 開始。
步驟601： 根據一初始頻寬上限及一初始頻寬下限，取得一頻寬上限及一頻寬下限。
步驟602： 根據該頻寬上限及該頻寬下限，調整該相位補償調整單元的一工作頻寬為一第一頻寬。
步驟604： 量測根據一補償輸入訊號與一參考時脈訊號間對應於該第一頻寬的複數個第一相位誤差，並取得該複數個第一相位誤差的一第一統計值。
步驟606： 根據該頻寬上限及該頻寬下限，調整該相位補償調整單元的該頻寬為一第二頻寬。
步驟608： 量測該補償輸入訊號與該參考時脈訊號間對應於該第二頻寬的複數個第二相位誤差，並取得該複數個第二相位誤差的一第二統計值。
步驟610： 根據該第一統計值及該第二統計值，取得一最佳頻寬。
步驟603： 判斷是否要調整該初始頻寬上限及該初始頻寬下限？若是，執行步驟605；若是，執行步驟612。
步驟605： 根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限。
步驟612： 結束。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧相位回復模組
100‧‧‧乘法單元
102‧‧‧相位誤差偵測單元
104‧‧‧相位補償調整單元
106‧‧‧頻寬調整單元
108‧‧‧濾波器
110‧‧‧振盪器
112‧‧‧統計電路
114‧‧‧控制電路
116‧‧‧轉換電路
300、500‧‧‧算術單元
302、400、404、406‧‧‧加法器
304‧‧‧計數單元
306‧‧‧除法單元
402、502‧‧‧乘法器
408‧‧‧判斷單元
410‧‧‧初始頻寬計算單元
60‧‧‧流程
600～612‧‧‧步驟
C‧‧‧常數
CV1、CV2、CV3‧‧‧數值
BW1、BW2‧‧‧頻寬
BWF‧‧‧工作頻寬
BWL‧‧‧頻寬下限
BWOPT‧‧‧最佳頻寬
BWS‧‧‧頻寬指示訊號
BWU‧‧‧頻寬上限
CIN‧‧‧補償輸入訊號
IN‧‧‧輸入訊號
KP、KI‧‧‧濾波器係數
PC‧‧‧相位補償訊號
P1、P2、P3‧‧‧相乘結果
STA‧‧‧統計指示訊號
SUMM‧‧‧總和
SUB‧‧‧減法器
MUL1、MUL2、MUL3‧‧‧乘法器
VAR1、VAR2‧‧‧變異數
Φ、Φ1、Φ2‧‧‧相位誤差
－Φ‧‧‧相位補償
VAR（Φ）MIN‧‧‧最低相位誤差變異數
第1圖為本發明實施例一相位回復模組的方塊圖。 第2圖為本發明一實施例中工作頻寬與相位誤差的關係圖。 第3圖為第1圖所示統計電路一實現方式的方塊圖。 第4圖為第1圖所示控制電路一實現方式的方塊圖。 第5圖為第1圖所示轉換電路一實現方式的方塊圖。 第6圖為本發明實施例一流程的流程圖。 第7圖為第4圖所示初始頻寬計算單元一實現方式的示意圖。

Claims (20)

  1. 一種頻寬調整方法，用於一相位回復模組的一頻寬調整單元，包含有：根據一初始頻寬上限及一初始頻寬下限，取得一頻寬上限及一頻寬下限；根據該頻寬上限及該頻寬下限，取得一最佳頻寬；根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限，以取得一調整後初始頻寬上限以及一調整後初始頻寬下限；以及根據該調整後初始頻寬上限以及該調整後初始頻寬下限，調整該最佳頻寬。
  2. 如請求項1所述的頻寬調整方法，另包含：根據該頻寬上限及該頻寬下限，調整該相位補償調整單元的一工作頻寬為一第一頻寬，其中該第一頻寬係將該頻寬上限及該頻寬下限進行一第一內插運算而得；量測一補償輸入訊號與一參考時脈訊號間對應於該第一頻寬的複數個第一相位誤差，並取得該複數個第一相位誤差的一第一統計值，其中根據該補償輸入訊號係根據一輸入訊號與該相位補償調整單元產生的一相位補償訊號所產生；根據該頻寬上限及該頻寬下限，調整該相位補償調整單元的該工作頻寬為一第二頻寬，其中該第二頻寬係將該頻寬上限及該頻寬下限進行一第二內插運算而得；量測該補償輸入訊號與該參考時脈訊號間對應於該第二頻寬的複數個第二相位誤差，並取得該複數個第二相位誤差的一第二統計值；以及根據該第一統計值及該第二統計值，取得該最佳頻寬。
  3. 如請求項2所述的頻寬調整方法，其中該第一頻寬大於該第二頻寬，且根據該第一統計值及該第二統計值，調整該工作頻寬的步驟包含有：當該第一統計值小於該第二統計值時，調整該頻寬下限為該第二頻寬，利用該頻寬上限及該調整後頻寬下限內插出一第三頻寬，調整該相位補償調整單元的該頻寬為該第三頻寬，量測該補償輸入訊號與該參考時脈訊號間對應於該第三頻寬的複數個第三相位誤差，並取得該複數個第三相位誤差的一第三統計值，並根據該第一統計值及該第三統計值，調整該工作頻寬；以及當該第二統計值小於該第一統計值時，調整該頻寬上限為該第一頻寬，利用該調整後頻寬上限及該頻寬下限內插出一第四頻寬，調整該相位補償調整單元的該頻寬為該第四頻寬；量測該補償輸入訊號與該參考時脈訊號間對應於該第四頻寬的複數個第四相位誤差，並取得該複數個第四相位誤差的一第四統計值，並根據該第二統計值及該第四統計值，調整該工作頻寬。
  4. 如請求項3所述的頻寬調整方法，其中取得該最佳頻寬的步驟包含有：判斷該調整後頻寬下限與該調整後頻寬上限之間的一第一差距是否小於一閾值；當該第一差距小於該閾值時，根據該調整後頻寬下限或該調整後頻寬上限，取得該最佳頻寬。
  5. 如請求項1所述的頻寬調整方法，另包含：判斷是否要調整該初始頻寬上限及該初始頻寬下限。
  6. 如請求項5所述的頻寬調整方法，其中判斷是否要調整該初始頻寬上限及該初始頻寬下限的步驟包含有：於一第一時間，量測該補償輸入訊號與該參考時脈訊號間對應於該最佳頻寬的複數個第五相位誤差，並取得該複數個第五相位誤差的一第五統計值；於一第二時間，量測該補償輸入訊號與該參考時脈訊號間對應於該最佳頻寬的複數個第六相位誤差，並取得該複數個第六相位誤差的一第六統計值；判斷該第五統計值與該第六統計值之間的一第二差距是否大於一特定值；當該第五統計值與該第六統計值之間的該第二差距大於該特定值時，決定調整該初始頻寬上限及該初始頻寬下限。
  7. 如請求項1所述的頻寬調整方法，其中根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限的步驟包含有：根據該最佳頻寬，計算該調整後初始頻寬下限；以及根據該最佳頻寬以及該調整後初始頻寬下限，計算該調整後初始頻寬上限。
  8. 如請求項7所述的頻寬調整方法，其中將調整後初始頻寬下限與該調整後初始頻寬上限進行該第一內插運算所得的一第一內插結果為該最佳頻寬。
  9. 如請求項1所述的頻寬調整方法，其中根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限的步驟包含有： 根據該最佳頻寬，計算該調整後初始頻寬上限；以及根據該最佳頻寬以及該調整後初始頻寬上限，計算該調整後初始頻寬下限。
  10. 如請求項9所述的頻寬調整方法，其中將調整後初始頻寬下限與該調整後初始頻寬上限進行該第二內插運算所得的一第二內插結果為該最佳頻寬。
  11. 一種頻寬調整單元，用於一相位回復模組，包含有：一統計電路，用來紀錄經該相位回復模組補償後的輸入訊號與一參考時脈訊號間的複數個相位誤差，並計算該複數個相位誤差的一統計值來產生一統計指示訊號；一控制電路，用來根據該統計指示訊號，產生一頻寬指示訊號，其中該頻寬指示訊號對應於一最佳頻寬；以及一轉換電路，用來根據該頻寬指示訊號，產生控制該相位回復模組中一相位補償調整單元的一工作頻寬的至少一濾波器係數；其中，該控制電路根據一初始頻寬上限及一初始頻寬下限，取得一頻寬上限及一頻寬下限；根據該頻寬上限及該頻寬下限，取得該最佳頻寬；根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限，以取得一調整後初始頻寬上限以及一調整後初始頻寬下限；以及根據該調整後初始頻寬上限以及該調整後初始頻寬下限，調整該最佳頻寬。
  12. 如請求項11所述的頻寬調整單元，其中該控制電路包含有：一第一加法器，用來計算該頻寬上限與該頻寬下限間的一差值，其中該頻寬上限及該頻寬下限相關於該初始頻寬上限及該初始頻寬下限； 一第一乘法器，用來計算該差值與一常數間的一乘積；一第二加法器，用來計算該頻寬下限與該乘積間之和作為一第一頻寬；一第三加法器，用來計算該頻寬上限與該乘積間之差作為一第二頻寬；一判斷單元，用來根據該統計指示訊號，調整該頻寬上限、該頻寬下限及該頻寬指示訊號；以及一初始頻寬計算單元，用來根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限，以取得該調整後初始頻寬上限以及該調整後初始頻寬下限。
  13. 如請求項12所述的頻寬調整單元，其中該初始頻寬計算單元包含有：一第二乘法器，用來將該最佳頻寬乘以一第一數值，以產生一第一相乘結果；一第三乘法器，用來將該第一相乘結果乘以一第二數值，以產生一第二相乘結果；一減法器，用來將該最佳頻寬減去該第二相乘結果，以產生一第一相減結果；一第四乘法器，用來將該第一相減結果乘以一第三數值，以產生一第三相乘結果；其中，該第一相乘結果或該第三相乘結果為該調整後初始頻寬上限或該調整後初始頻寬下限。
  14. 如請求項13所述的頻寬調整單元，其中該初始頻寬計算單元輸出該調整後初始頻寬下限為該第一相乘結果，該初始頻寬計算單元輸出該調整後初始頻寬上限為該第三相乘結果。
  15. 如請求項13所述的頻寬調整單元，其中該初始頻寬計算單元輸出該調整後初始頻寬上限為該第一相乘結果，該初始頻寬計算單元輸出該調整後初始頻寬下限為該第三相乘結果。
  16. 一種相位回復模組，包含有：一乘法單元，用來將一輸入訊號與一相位補償訊號相乘，以產生一補償輸入訊號；一相位誤差偵測單元，用來偵測該補償輸入訊號與一參考時脈訊號間的一相位差；一相位補償調整單元，用來根據該相位差，產生該相位補償訊號；以及一頻寬調整單元，包含一統計電路、一控制電路以及一轉換電路，該頻寬調整單元用來根據一初始頻寬上限及一初始頻寬下限，取得一頻寬上限及一頻寬下限；根據該頻寬上限及該頻寬下限，取得一最佳頻寬；根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限，以取得一調整後初始頻寬上限以及一調整後初始頻寬下限；以及根據該調整後初始頻寬上限以及該調整後初始頻寬下限，調整該最佳頻寬。
  17. 如請求項16所述的相位回復模組，其中該控制電路包含有：一第一加法器，用來計算該頻寬上限與該頻寬下限間的一差值，其中該頻寬上限及該頻寬下限相關於該初始頻寬上限及該初始頻寬下限；一第一乘法器，用來計算該差值與一常數間的一乘積；一第二加法器，用來計算該頻寬下限與該乘積間之和作為一第一頻寬；一第三加法器，用來計算該頻寬上限與該乘積間之差作為一第二頻寬； 一判斷單元，用來根據該統計指示訊號，調整該頻寬上限、該頻寬下限及該頻寬指示訊號；以及一初始頻寬計算單元，用來根據該最佳頻寬，調整該初始頻寬上限及該初始頻寬下限，以取得該調整後初始頻寬上限以及該調整後初始頻寬下限。
  18. 如請求項17所述的相位回復模組，其中該初始頻寬計算單元包含有：一第二乘法器，用來將該最佳頻寬乘以一第一數值，以產生一第一相乘結果；一第三乘法器，用來將該第一相乘結果乘以一第二數值，以產生一第二相乘結果；一減法器，用來將該最佳頻寬減去該第二相乘結果，以產生一第一相減結果；一第四乘法器，用來將該第一相減結果乘以一第三數值，以產生一第三相乘結果；其中，該第一相乘結果或該第三相乘結果為該調整後初始頻寬上限或該調整後初始頻寬下限。
  19. 如請求項18所述的相位回復模組，其中該初始頻寬計算單元輸出該調整後初始頻寬下限為該第一相乘結果，該初始頻寬計算單元輸出該調整後初始頻寬上限為該第三相乘結果。
  20. 如請求項18所述的相位回復模組，其中該初始頻寬計算單元輸出該調整後初始頻寬上限為該第一相乘結果，該初始頻寬計算單元輸出該調整 後初始頻寬下限為該第三相乘結果。
TW106109526A 2017-03-22 2017-03-22 頻寬調整方法與相關的頻寬調整單元及相位回復模組 TWI631826B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106109526A TWI631826B (zh) 2017-03-22 2017-03-22 頻寬調整方法與相關的頻寬調整單元及相位回復模組
US15/909,113 US20180278260A1 (en) 2017-03-22 2018-03-01 Bandwidth adjustment method and associated bandwidth adjustment circuit and phase recovery module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106109526A TWI631826B (zh) 2017-03-22 2017-03-22 頻寬調整方法與相關的頻寬調整單元及相位回復模組

Publications (2)

Publication Number Publication Date
TWI631826B true TWI631826B (zh) 2018-08-01
TW201836277A TW201836277A (zh) 2018-10-01

Family

ID=63583041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109526A TWI631826B (zh) 2017-03-22 2017-03-22 頻寬調整方法與相關的頻寬調整單元及相位回復模組

Country Status (2)

Country Link
US (1) US20180278260A1 (zh)
TW (1) TWI631826B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703849B (zh) * 2019-08-06 2020-09-01 瑞昱半導體股份有限公司 智能相位切換方法及智能相位切換系統
CN112398767A (zh) * 2019-08-14 2021-02-23 瑞昱半导体股份有限公司 智能相位切换方法及智能相位切换系统
TWI727843B (zh) * 2020-06-30 2021-05-11 瑞昱半導體股份有限公司 電子裝置之接收端及時脈回復操作之相位閥值的設定方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10728015B1 (en) * 2019-06-06 2020-07-28 Qualcomm Incorporated Adaptive phase-locked loop bandwidth control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060067432A1 (en) * 2004-09-30 2006-03-30 William Thesling Frame-based carrier frequency and phase recovery system and method
US20060285618A1 (en) * 2005-06-21 2006-12-21 Ehud Shoor Adaptive phase recovery
US20140064347A1 (en) * 2012-08-30 2014-03-06 The Boeing Company Systems and methods for carrier phase recovery

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060067432A1 (en) * 2004-09-30 2006-03-30 William Thesling Frame-based carrier frequency and phase recovery system and method
US20060285618A1 (en) * 2005-06-21 2006-12-21 Ehud Shoor Adaptive phase recovery
US20140064347A1 (en) * 2012-08-30 2014-03-06 The Boeing Company Systems and methods for carrier phase recovery
US9042490B2 (en) * 2012-08-30 2015-05-26 The Boeing Company Systems and methods for carrier phase recovery

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703849B (zh) * 2019-08-06 2020-09-01 瑞昱半導體股份有限公司 智能相位切換方法及智能相位切換系統
CN112398767A (zh) * 2019-08-14 2021-02-23 瑞昱半导体股份有限公司 智能相位切换方法及智能相位切换系统
CN112398767B (zh) * 2019-08-14 2024-04-02 瑞昱半导体股份有限公司 智能相位切换方法及智能相位切换系统
TWI727843B (zh) * 2020-06-30 2021-05-11 瑞昱半導體股份有限公司 電子裝置之接收端及時脈回復操作之相位閥值的設定方法

Also Published As

Publication number Publication date
TW201836277A (zh) 2018-10-01
US20180278260A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
TWI631826B (zh) 頻寬調整方法與相關的頻寬調整單元及相位回復模組
US8965942B1 (en) Systems and methods for sample rate tracking
JP2011518399A (ja) 記憶デバイスにおける適応ｃｂｄ推定のためのシステムおよび方法
TWI605686B (zh) 鎖相迴路單元的頻寬調整方法與相關的頻寬調整單元及相位回復模組
US7433435B2 (en) Apparatus, methods, systems, and articles incorporating a clock correction technique
WO2002039626A1 (fr) Circuit et methode de mesure du rapport onde desiree/puissance des parasites
US7653161B2 (en) Method of and system for optimizing the capacity of a digital communication system in presence of both internal and external noise
WO2018113670A1 (en) Training-based backplane crosstalk cancellation
US20090021312A1 (en) PLL circuit
KR20070121763A (ko) 무선 통신 시스템에서의 시변 신호의 ｓｉｒ 연산 방법 및장치
US8773293B2 (en) Measurement signal correction apparatus and method for correcting a measurement signal
JP4776143B2 (ja) Ａ／ｄコンバータの較正
US20080052045A1 (en) Method for determining the change of a signal, and an apparatus including a circuit arranged to implement the method
JP5509455B2 (ja) 歪補償装置
TWI546801B (zh) 取樣率轉換器與用於其中之比率估測器及其比率估測方法
US6782335B1 (en) Method and system for estimating input power in a cable modem network
CN115436700A (zh) 一种用于中低压交直流配电网的电能计量补偿算法及系统
TWI593238B (zh) 脈衝雜訊偵測電路與方法
JP5138561B2 (ja) Ｏｆｄｍ復調装置、ｏｆｄｍ復調方法、ｏｆｄｍ復調プログラム、および、コンピュータ読み取り可能な記録媒体
CN108667457A (zh) 带宽调整方法与相关的带宽调整单元及相位回复模块
TWI635711B (zh) 相位校準方法及相關的鎖相迴路電路
US11962676B2 (en) Phase mixer non-linearity compensation within clock and data recovery circuitry
US7795924B2 (en) Phase detecting module and detecting method thereof
CN108632184B (zh) 载波频率偏移追踪装置及方法
JP4776142B2 (ja) Ａ／ｄコンバータの較正

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees