TWI629763B - 半導體裝置及其指紋感測裝置 - Google Patents

Abstract

本發明實施例係關於一種半導體裝置，其包括半導體基板、設置於上述半導體基板上之第一金屬線路層、設置於上述第一金屬線路層上之層間介電層、設置於上述層間介電層上之第二金屬線路層以及設置於上述層間介電層中之第一導孔(via)及第二導孔。上述第二導孔係位於第一導孔上且上述層間介電層中不包括任何金屬線路層。

Description

半導體裝置及其指紋感測裝置

本發明實施例係有關於一種半導體裝置，且特別有關於一種可用於指紋感測裝置之半導體裝置。

半導體裝置已廣泛地使用於各種電子產品中，舉例而言，諸如指紋感測裝置、個人電腦、手機、以及數位相機等。半導體裝置的製造通常是藉由在半導體基板上沉積絕緣層或介電層材料、導電層材料以及半導體層材料，並使用微影製程圖案化所形成的各種材料層，藉以在此半導體基板之上形成電路零件及組件。

其中，指紋感測裝置係可藉由電容值之差異來感測指紋。技術的進步使得指紋感測裝置之錯誤率減少且成本也降低，因而提高了指紋感測裝置的吸引力。然而，現有之指紋感測裝置仍存在許多待改善之問題(例如：敏感度不佳)。

本發明實施例提供一種半導體裝置，包括：半導體基板；第一金屬線路層，設置於上述半導體基板上；層間介電層，設置於上述第一金屬線路層上；第二金屬線路層，設置於上述層間介電層上；以及第一導孔(via)及第二導孔，設置於上 述層間介電層中，其中上述第二導孔係位於第一導孔上且上述層間介電層中不包括任何金屬線路層。

本發明實施例亦提供一種指紋感測裝置，包括：半導體基板，包括感應電路；第一金屬線路層，設置於上述半導體基板上；層間介電層，設置於上述第一金屬線路層上；第二金屬線路層，設置於上述層間介電層上；以及第一導孔及第二導孔，設置於上述層間介電層中，其中上述第二導孔係位於第一導孔上且上述層間介電層中不包括任何金屬線路層，其中上述第二金屬線路層經由上述第二導孔、第一導孔以及第一金屬線路層電性連接至上述感應電路。

10、10’、10”‧‧‧半導體裝置

20‧‧‧指紋感測裝置

100‧‧‧半導體基板

102‧‧‧下方金屬線路層

104‧‧‧下方層間介電層

106‧‧‧導孔

108‧‧‧感應電路

200‧‧‧第一金屬線路層

300‧‧‧第一介電層

400‧‧‧開口

500‧‧‧第一導孔

502‧‧‧金屬墊

600‧‧‧第二介電層

602‧‧‧第二導孔

700‧‧‧第二金屬線路層

702‧‧‧層間介電層

704‧‧‧感應電極

800‧‧‧鈍化層

802‧‧‧蓋板

804‧‧‧手指

D1、D2‧‧‧厚度

W1、W2、W3‧‧‧寬度

以下將配合所附圖式詳述本發明之實施例。應注意的是，各種特徵並未按照比例繪製且僅用以說明例示。事實上，元件的尺寸可能經放大或縮小，以清楚地表現出本發明實施例的技術特徵。

第1-6圖為一系列剖面圖，其根據本發明一實施例繪示出一半導體裝置之形成方法。

第7A圖為本發明一實施例之半導體裝置。

第7B圖為本發明一實施例之半導體裝置。

第7C圖為本發明一實施例之半導體裝置。

第8圖為本發明一實施例之指紋感測裝置。

以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列 方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本發明實施例敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。

下文描述實施例的各種變化。為了方便說明起見，類似的元件標號可用於標示類似的元件。應可理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，部分的操作步驟可被取代或省略。

本發明實施例之半導體裝置之形成方法係以分開的製程分別形成層間介電層中之第一導孔及設置於第一導孔上之第二導孔，因此在不增加導孔寬度的前提下即可增加層間介電層之厚度。

第1圖繪示出本發明一實施例之起始步驟。首先，提供半導體基板100。舉例而言，半導體基板100可包括矽。在一些實施例中，半導體基板100可包括矽以外的元素半導體，例如：鍺；化合物半導體，例如：碳化矽(silicon carbide,SiC)、砷化鎵(gallium arsenic,GaAs)、砷化銦(indium arsenide,InAs)或磷化銦(indium phosphide,InP)；合金半導體，例如：矽鍺(Silicon germanium,SiGe)、矽碳化鍺(silicon germanium carbide,SiGeC)、砷磷化鎵(gallium arsenic phosphide,GaAsP)或磷化鎵銦(gallium indium phosphide,GaInP)。在另一些實施例中。半導體基板100亦可包括絕緣層上半導體(semiconductor layer on insulator，SOI)基板，上述絕緣層上半導體基板可包括底板、設於上述底板上之埋藏氧化層以及設於上述埋藏氧化層上之半導體層。

半導體基板100可包括各種半導體元件。舉例而言，上述半導體元件可為各種主動元件、被動元件、其他合適之半導體元件或上述之組合。上述主動元件可為各類型的電晶體(例如：金屬氧化物半導體場效電晶體、互補金屬氧化物半導體電晶體、雙極介面電晶體、高壓電晶體、高頻電晶體或水平擴散金氧半場效電晶體)或二極體，上述之被動元件可為電阻或電容器。可進行各種製程(例如：沉積、蝕刻、佈植、微影製程、退火及/或其他合適的製程)以形成上述半導體元件。此部分製程由於非關本案特徵，為簡化說明起見，在此予以省略。

接著，如第2圖所示，形成第一金屬線路層200於半導體基板100上。舉例而言，金屬線路層200可包括銅、鎢、銀、錫、鎳、鈷、鉻、鈦、鉛、金、鉍、銻、鋅、鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合。在一些實施例中，金屬線路層200包括TiN/AlCu/TiN之堆疊結構。舉例而言，可先以物理氣相沉積法(Physical vapor deposition，PVD，例如：蒸鍍或濺鍍)、原子層沉積法(ALD)、電鍍、其他適當之方法或上述之組合形成一金屬毯覆層(未繪示)於半導體基板100之上，接著進行圖案化製程以形成金屬線路層200。舉例 而言，上述圖案化製程可包括微影製程(例如：光阻塗佈、軟烘烤、曝光、曝光後烘烤、顯影、其他適當之製程或上述之組合)、蝕刻製程(例如：濕式蝕刻、乾式蝕刻、其他適當之製程或上述之組合)、其他適當之製程或上述之組合。

接著，如第3圖所示，形成第一介電層300於金屬線路層200之上。舉例而言，第一介電層300可包括氧化矽、氮化矽、氮氧化矽、四乙基矽氧烷(tetraethoxysilane，TEOS)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼磷矽玻璃(borophosphosilicate glass，BPSG)、氟矽玻璃(Fluorinated Silicate Glass，FSG)、碳摻雜氧化矽(carbon doped silicon oxide)、非晶氟化碳(amorphous fluorinated carbon)、聚對二甲苯(parylene)、苯環丁烯(bis-benzocyclobutenes，BCB)、或聚乙醯胺(polyimide)、其他適當之介電材料或上述之組合。在一些實施例中，可以旋轉塗佈法(spin-on coating)、化學氣相沉積法(chemical vapor deposition，簡稱CVD)、高密度電漿化學氣相沉積法(High-density plasma chemical vapor deposition，簡稱HDPCVD)、電漿輔助化學氣相沉積法(plasma-enhanced CVD，簡稱PECVD)、其他適當之方法或上述之組合形成第一介電層300於金屬線路層200之上。

接著，如第4圖所示，形成一或多個開口400於第一介電層300中。於後續製程中，將於開口400中填入導電材料以形成導孔(via)，於後文將詳細說明。在一些實施例中，如第4圖所示，開口400具有向半導體基板100漸尖的側壁，而使得後續形成於開口400中之導孔亦具有向半導體基板100漸尖的 側壁。舉例而言，可以微影製程(例如：光阻塗佈、軟烘烤、曝光、曝光後烘烤、顯影、其他適當之製程或上述之組合)、蝕刻製程(例如：濕式蝕刻、乾式蝕刻、其他適當之製程或上述之組合)、其他適當之製程或上述之組合形成開口400於第一介電層300中。

接著，如第5圖所示，填入導電材料於開口400中以形成第一導孔500。舉例而言，上述導電材料可包括金屬材料(例如：鎢、鋁或銅)、金屬合金、多晶矽、其他適當之導電材料或上述之組合。在一些實施例中，可以物理氣相沉積法(例如蒸鍍或濺鍍)、原子層沉積法、電鍍、其他適當之方法或上述之組合填入導電材料於開口400中以形成第一導孔500。另外，在沉積導電材料後，可視需求進行化學機械研磨製程或回蝕刻製程，以移除多餘的導電材料。在一些實施例中，如第5圖所示，由於開口400具有向半導體基板100漸尖的側壁，使得第一導孔500亦具有向半導體基板100漸尖的側壁。在一些實施例中，第一導孔500可包括阻障層或黏著層(未繪示)，但並不依此為限。

接著，如第6圖所示，形成第二介電層600於第一介電層300之上，並於第二介電層600中形成一或多個第二導孔602。由於第二介電層600及第二導孔602之材料、結構及形成方法類似於前述之第一介電層300及第一導孔500，於此將不再贅述。應注意的是，第二導孔602及第一導孔500係用來電性連接第一金屬線路層200至後續將形成之第二金屬線路層700。如第6圖所示，第一導孔500的底部可具有第一寬度W1(例如：0.23 至0.31μm)，第二導孔602的底部可具有第二寬度W2(例如：0.23至0.31μm)。舉例而言，第一寬度W1可實質上等於第二寬度W2，以簡化製程。在一些實施例中，第一導孔500及第二導孔602皆具有向半導體基板100漸尖的側壁，因此第一導孔500之頂表面之面積可大於第二導孔602之底表面之面積。

在一些實施例中，第二導孔602係直接接觸第一導孔500(例如：第二導孔602之底表面直接接觸第一導孔500之頂表面)。然而，在一些其他的實施例中，第二導孔602及第一導孔500之間亦可包括金屬墊，於後文將對此詳細敘述。

接著，如第7A圖所示，形成第二金屬線路層700於第二介電層600上以形成半導體裝置10。由於第二金屬線路層700之材料、結構及形成方法類似於前述之第一金屬線路層200，於此將不再贅述。在一些實施例中，第二金屬線路層700可為半導體裝置10之最頂金屬線路層，且可包括一或多個電極。

如第7A圖所示，第一介電層300及第二介電層600係共同形成了位於第一金屬線路層200及第二金屬線路層700之間的層間介電層702，且層間介電層702中不包括任何金屬線路層。在一些實施例中，層間介電層702中未設置除了導孔以外之導電元件。

應注意的是，若以單一製程沉積較厚之層間介電層並直接於其中形成連接兩相鄰金屬線路層之導孔，受限於蝕刻製程之能力，所形成之導孔將具有較大之寬度而不利於其應用。相較之下，前述實施例之半導體裝置之形成方法係以分開的製程分別形成層間介電層702中之第一導孔500及第二導孔 602，因此在不增加導孔寬度的前提下即可增加層間介電層702之厚度(例如：D1=1.8至2.4μm)而降低電容值。

應理解的是，雖然前文係以層間介電層包括兩層介電層(例如：第一介電層300及第二介電層600)為例進行說明，在一些其他的實施例中，亦可視需求在形成第二金屬線路層700之前重複前述形成介電層及導孔之製程，而得到包括三層或更多介電層的層間介電層以及形成於上述層間介電層中之導孔。

另外，第一金屬線路層200及半導體基板100之間可包括一或多個其他的金屬線路層及設置於金屬線路層之間的層間介電層。舉例而言，於第7B圖所繪示的實施例中，半導體裝置10’的第一金屬線路層200及半導體基板100之間更設置有下方金屬線路層102、設置於下方金屬線路層102及第一金屬線路層200之間的下方層間介電層104及導孔106。由於使用前述本發明實施例之方法來形成厚度較大的層間介電層702，在一些實施例中，半導體裝置10’之層間介電層702之厚度D1可為下方層間介電層104之厚度的3至6倍，而層間介電層702中之導孔寬度(例如：W1)與下方層間介電層104中之導孔寬度(例如：W3)則可維持在相同或相近之數值(例如：W1/W3約為1.58至1.65)。

第7C圖繪示出本發明一實施例之半導體裝置10”。如第7C圖所示，半導體裝置10”之第一導孔500及第二導孔602之間更設置有一或多個金屬墊502。舉例而言，金屬墊502可包括銅、鎢、銀、錫、鎳、鈷、鉻、鈦、鉛、金、鉍、銻、鋅、 鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合。在一些實施例中，金屬墊502可包括TiN或AlCu。舉例而言，可先以物理氣相沉積法(例如：蒸鍍或濺鍍)、原子層沉積法、電鍍、其他適當之方法或上述之組合形成一金屬毯覆層(未繪示)於第一介電層300及第一導孔500之上，接著進行圖案化製程(例如：微影製程、蝕刻製程、其他適當之製程或上述之組合)以形成金屬墊502。在一些實施例中，可使用同一沉積製程形成第一導孔500及上述之金屬毯覆層而可降低生產成本，在該些實施例中，第一導孔500及金屬墊502可包括相同之材料。

舉例而言，如第7C圖所示，金屬墊502之底表面之面積可大於第一導孔500之頂表面之面積，而可避免在形成金屬墊502之蝕刻製程中損害第一導孔500。舉例而言，如第7C圖所示，金屬墊502之頂表面之面積可大於第二導孔602之底表面之面積而可增加第二導孔602對位上之彈性。

本發明實施例之半導體裝置(例如：半導體裝置10、10’、10”)可應用於指紋辨識裝置中，以下將舉例說明。

第8圖繪示出包括本發明一實施例之半導體裝置之指紋感測裝置20。如第8圖所示，指紋感測裝置20之半導體基板100可包括一或多個感應電路108，其係經由第一金屬線路層200、第一導孔500及第二導孔602電性連接至第二金屬線路層700。舉例而言，感應電路108可包括各類型的電晶體(例如：金屬氧化物半導體場效電晶體、互補金屬氧化物半導體電晶體、雙極介面電晶體、高壓電晶體、高頻電晶體或水平擴散金氧半場效電晶體)、其他適當之半導體元件或上述之組合。在一些 實施例中，第二金屬線路層700可為指紋感測裝置20之最頂金屬線路層(亦即，最靠近使用者手指之金屬線路層)且可包括一或多個感應電極704(例如：排列成陣列的多個感應電極704)。舉例而言，可設置鈍化層800及蓋板802(例如：玻璃蓋板)於第二金屬線路層700上，其可用來保護第二金屬線路層700及其下方之其他膜層。

舉例而言，使用者可將手指804接觸蓋板802以充當電極，指紋感測裝置20可藉由手指804之不同部位與感應電極704之間之電容的差異感應出使用者的指紋。在一些實施例中，由於層間介電層702具有較大之厚度(例如：D1=1.8至2.4μm)，因此可降低電容值而提高指紋感測的敏感性。此外，由於本發明實施例之方法可在不增加導孔寬度的前提下增厚層間介電層702，因而有利於裝置之微型化。

綜合上述，本發明實施例之半導裝置之形成方法係以分開的製程分別形成層間介電層中之第一導孔及設置於第一導孔上之第二導孔，因此在不增加導孔寬度的前提下即可增加層間介電層之厚度。此外，本發明實施例之半導體裝置可應用於指紋感測裝置而得到較佳的指紋辨識之敏感性。

前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背 離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。

另外，雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，且並非所有優點都已於此詳加說明。任何所屬技術領域中具有通常知識者，在不脫離本發明實施例之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (17)

1. 一種半導體裝置，包括：一半導體基板；一第一金屬線路層，設置於該半導體基板上；一層間介電層，設置於該第一金屬線路層上；一第二金屬線路層，設置於該層間介電層上；一第一導孔(via)及一第二導孔，設置於該層間介電層中，其中該第二導孔係位於該第一導孔上且該層間介電層中不包括任何金屬線路層；以及一金屬墊，設置於該第一導孔與該第二導孔之間，其中該金屬墊完全覆蓋該第一導孔。
2. 如申請專利範圍第1項所述之半導體裝置，其中該第一導孔之頂表面直接接觸該金屬墊。
3. 如申請專利範圍第1項所述之半導體裝置，其中該金屬墊與該第一導孔包括相同之材料。
4. 如申請專利範圍第1項所述之半導體裝置，其中該金屬墊之一底表面之面積大於該第一導孔之一頂表面之面積。
5. 如申請專利範圍第1項所述之半導體裝置，其中該金屬墊之一頂表面之面積大於該第二導孔之一底表面之面積。
6. 如申請專利範圍第1項所述之半導體裝置，其中該第二金屬線路層係為該半導體裝置之一最頂金屬線路層。
7. 如申請專利範圍第6項所述之半導體裝置，其中該第二金屬線路層包括一電極。
8. 如申請專利範圍第1項所述之半導體裝置，其中該第一導 孔具有朝向該半導體基板漸尖的側壁。
9. 如申請專利範圍第1項所述之半導體裝置，其中該第一導孔之一頂表面之面積大於該第二導孔之一底表面之面積。
10. 一種指紋感測裝置，包括：一半導體基板，包括一感應電路；一第一金屬線路層，設置於該半導體基板上；一層間介電層，設置於該第一金屬線路層上；一第二金屬線路層，設置於該層間介電層上；以及一第一導孔及一第二導孔，設置於該層間介電層中，其中該第二導孔係位於該第一導孔上且該層間介電層中不包括任何金屬線路層，其中該第二金屬線路層經由該第二導孔、該第一導孔以及該第一金屬線路層電性連接至該感應電路。
11. 如申請專利範圍第10項所述之指紋感測裝置，其中該感應電路包括一電晶體。
12. 如申請專利範圍第10項所述之指紋感測裝置，其中該第二金屬線路層包括複數個感應電極。
13. 如申請專利範圍第10項所述之指紋感測裝置，其中該第二金屬線路層係為該指紋感測裝置之一最頂金屬線路層。
14. 如申請專利範圍第10項所述之指紋感測裝置，其中該第一導孔之頂表面直接接觸該第二導孔之底表面。
15. 如申請專利範圍第10項所述之指紋感測裝置，更包括：一金屬墊，設置於該第一導孔與該第二導孔之間。
16. 如申請專利範圍第10項所述之指紋感測裝置，更包括： 一蓋板，設置於該第二金屬線路層上。
17. 如申請專利範圍第16項所述之指紋感測裝置，其中該蓋板包括玻璃。