TWI618362B - 電流對頻率轉換器 - Google Patents

電流對頻率轉換器 Download PDF

Info

Publication number
TWI618362B
TWI618362B TW104139920A TW104139920A TWI618362B TW I618362 B TWI618362 B TW I618362B TW 104139920 A TW104139920 A TW 104139920A TW 104139920 A TW104139920 A TW 104139920A TW I618362 B TWI618362 B TW I618362B
Authority
TW
Taiwan
Prior art keywords
latch
terminal
capacitor
node
coupled
Prior art date
Application number
TW104139920A
Other languages
English (en)
Other versions
TW201635718A (zh
Inventor
馬汀Ｓ 丹漢
布魯斯Ｅ 柏左維奇
Original Assignee
雷神公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 雷神公司 filed Critical 雷神公司
Publication of TW201635718A publication Critical patent/TW201635718A/zh
Application granted granted Critical
Publication of TWI618362B publication Critical patent/TWI618362B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

依據一個面向，此處實施例提出一電流至頻率轉換器包含一節點經組配以耦合至一光檢測器及接收自該光檢測器的光電流，一電容器具有一第一端子及一第二端子，及經組配以積聚在該第一端子及該第二端子上衍生自光電流的電荷，一開關網路經組配以選擇性地耦合該第一端子及該第二端子中之一者至該節點，及耦合至該開關網路的一主從式(MS)正反器(FF)，及經組配以操作該開關網路以基於在該節點的一電壓撥鈕切換該第一端子及該第二端子中之哪一者係耦合至該節點。

Description

電流對頻率轉換器 聯邦贊助研究
本發明係根據由SPAWAR太平洋系統中心授與的合約號碼N66001-12-C-2010在美國政府的贊助下進行。美國政府對本發明擁有某些權利。
本發明係有關於電流對頻率轉換器。
發明背景
焦平面陣列典型地包括檢測器元件或像素藉成行及成列組織成的二維陣列。常見在像素內部的電路或成像器積聚來自光二極體的電荷，該電荷對應於入射在該光二極體上各種波長的光的該通量。經常，該電荷係積聚在電容元件上，其有效地積分電荷，產生電壓其對應於歷經一給定時間區間稱作一積分區間的該通量之該強度。
於一傳統類比像素中，一井電容器係耦合至一檢測器二極體。該井電容器積分來自該檢測器二極體的光電流歷經一積分區間。每個時框一次，在該井電容器上的電壓移轉給一取樣與保留電容器，及然後，逐行轉出給類比至數位轉換器(ADC)，其將該電壓轉換成二進位值。然而，隨著像素大小的縮小，井電容器儲存有效量電荷的能力也 減低。
像素內ADC成像提供改良的光電荷容量，甚至隨著像素的期望大小持續縮小(例如，小於15微米)亦復如此。傳統像素內ADC設計包括量化類比前端電路，其於相當小的電容器上積聚電荷，每次臨界電荷被儲存於該電容器上時被復置(亦即放電)。隨著更多光電流的積分，充電與復置樣式重複。各個復置事件以一數位計數器電路「累加」(亦即計數)。各個時框，藉將該數位計數器內容拷貝至一快照暫存器及然後逐行讀取出該快照暫存器而拍攝一通用快照。其效果係指數地增加該成像器的井容量同時維持相當小的像素大小。
發明概要
提出一種使用切換電容器的自參考電流至頻率轉換器，其發揮深次微米CMOS的更快速閘速度的槓桿作用為其優勢。電流至頻率轉換器使用主從式(MS)正反器(FF)及DPDT開關網路的主機控制積分電容器的極性。在電容器上的參考電荷位準各次交叉時，MS FF撥鈕切換與顛倒該DPDT開關網路，藉此逆轉積分電容器的兩個端子，其又轉而將DPDT開關網路回復至其標稱穩定積分狀況。當參考電荷位準交叉時，藉由自動逆轉積分電容器，並不需要用在典型像素內成像器的電流至頻率生產使用的標準復置機制，消除復置脈衝寬度及復置雜訊相關聯的問題。實際上，提高電流至頻率轉換器的閘速度實際上改良了轉換器的效 能。此外，沒有復置相關聯的放電電流，於切換事件期間電路持續積分。
面向及實施例及有關於一電流至頻率轉換器包含一節點經組配以耦合至一光檢測器及接收自該光檢測器的光電流，一電容器具有一第一端子及一第二端子，及經組配以積聚在該第一端子及該第二端子上衍生自光電流的電荷，一開關網路經組配以選擇性地耦合該第一端子及該第二端子中之一者至該節點，及耦合至該開關網路的一主從式(MS)正反器(FF)，及經組配以操作該開關網路以基於在該節點的一電壓撥鈕切換該第一端子及該第二端子中之哪一者係耦合至該節點。
依據一個實施例，該電流至頻率轉換器進一步包含一電壓參考經組配以產生一第一參考電壓；及耦合至該節點、該電壓參考、及該MS FF之一比較器，其中該比較器係經組配以比較在該節點的該電壓與該第一參考電壓，回應於在該節點的該電壓超過該第一參考電壓之一判定而提供於一第一位準的一輸出信號給該MS FF，及回應於在該節點的該電壓低於該第一參考電壓之一判定而提供於一第二位準的該輸出信號給該MS FF。於另一個實施例中，電流至頻率轉換器進一步包含耦合於該比較器與該MS FF間之一緩衝器。
依據另一個實施例，該MS FF包含一第一閂鎖具有一致能輸入及一閂鎖輸出，該致能輸入耦合至該比較器；一第二閂鎖具有一反相致能輸入耦合至該比較器及一 閂鎖輸出耦合至該第一閂鎖之一資料輸入及耦合至該開關網路；及耦合於該第一閂鎖之該閂鎖輸出與該第二閂鎖之一資料輸入間的一第一反相器，其中該第二閂鎖係經組配以基於接收自該比較器的該輸出信號而於其閂鎖輸出產生一脈衝信號，該脈衝信號具有對應於入射至該光檢測器上的光之一強度的一頻率。
依據一個實施例，該電流至頻率轉換器進一步包含一復置開關耦合於該節點與該電壓參考間及經組配以透過一復置線而耦合至一控制器，其中該電壓參考係進一步經組配以產生一第二參考電壓，及其中該復置開關係進一步經組配以於一復置操作模式中選擇性地耦合該節點至該第二參考電壓。於一個實施例中，回應於自該比較器接收於該第一位準的該輸出信號，該第二閂鎖係進一步經組配以產生該脈衝信號用以操作該開關網路以交替切換該第一端子及該第二端子中之哪一者係耦合至該節點。
依據另一個實施例，該開關網路為一雙極雙投(DPDT)開關網路包含一第一開關對經組配以於一第一操作模式中選擇性地耦合該電容器之該第一端子至該節點及耦合該電容器之該第二端子至該第二參考電壓；及一第二開關對經組配以於一第二操作模式中選擇性地耦合該電容器之該第二端子至該節點及耦合該電容器之該第一端子至該第二參考電壓，其中由該第二閂鎖回應於自該比較器接收於該第一位準的該輸出信號所產生的該脈衝信號係經組配以操作該DPDT開關網路用以在該第一操作模式與該第二 操作模式間交替切換。於一個實施例中，該第二參考電壓具有一值其為該第一參考電壓的一值之半。
依據一個實施例，該電流至頻率轉換器進一步包含耦合於該第二閂鎖與該第二開關對間之一第二反相器，其中該第二反相器係經組配以反相自該第二閂鎖的該脈衝信號及提供一已反相脈衝信號給該第二開關對。於一個實施例中，該第一開關對包括一第一對傳輸閘(T-閘)及該第二開關對包括一第二對傳輸閘(T-閘)。於另一個實施例中，該DPDT開關網路進一步包含耦合於該第一開關對與該第二閂鎖間之一第一延遲電路及耦合於該第二開關對與該第二反相器間之一第二延遲電路，其中該第一延遲電路及該第二延遲電路係經組配以確保該第一操作模式與該第二操作模式為彼此互斥。
依據另一個實施例，其中該第二閂鎖係進一步經組配以耦合至一數位像素的一數位計數器及提供該脈衝信號給該數位計數器。
另一個面向係有關於一種將光電流轉換成頻率之方法包含於耦合至一光檢測器的一節點，接收回應於光入射在該光檢測器上由該該光檢測器所產生的光電流；在耦合至該節點的一電容器之一第一端子上積聚得自該光電流之電荷；比較在該電容器之該第一端子上的一電壓與一第一參考電壓；及回應於在該電容器之該第一端子上的該電壓超過該第一參考電壓的一判定，斷開該電容器之該第一端子與該節點，連結該電容器之該第二端子到該節點， 及在該電容器之該第二端子上積聚得自該光電流之電荷。
依據一個實施例，該方法進一步包含進一步回應於在該電容器之該第一端子上的該電壓超過該第一參考電壓的一判定，斷開該電容器之該第二端子與一第二參考電壓，及連結該電容器之該第一端子到該第二參考電壓。於一個實施例中，該方法進一步包含比較在該電容器之該第二端子上的一電壓與該第一參考電壓；及回應於一決定在該電容器之該第二端子上的該電壓超過該第一參考電壓，斷開該電容器之該第二端子與該節點，重新連結該電容器之該第一端子到該節點，及在該電容器之該第一端子上積聚來自該光電流之電荷。
依據另一個實施例，該方法進一步包含於一復置操作模式中，使用一復置開關耦合該節點至該第二參考電壓；及導通該復置開關用以開始在該電容器的該第一端子上積聚該電荷。於一個實施例中，該方法進一步包含延遲該電容器之該第二端子連結到該節點用以防止該電容器的該第一端子及該電容器之該第二端子兩者同時耦合至該節點。於另一個實施例中，該方法進一步包含基於比較在該電容器的該第一端子上的該電壓與該第一參考電壓而產生一脈衝信號，該脈衝信號對應於入射在該光檢測器上的該光之一強度，其中斷開該電容器之該第一端子與該節點包括提供該脈衝信號給一開關網路用以斷開該電容器之該第一端子與該節點，及其中連結該電容器之該第二端子到該節點包括提供該脈衝信號給該開關網路用以連結該電容器 之該第二端子到該節點。於一個實施例中，該方法進一步包含提供該脈衝信號給一數位像素的一數位計數器。
一個面向係有關於一種數位像素包含一光二極體經組配以回應於入射在該光二極體上的光而產生光電流；耦合至該光二極體的一電流至頻率轉換器及經組配以接收該光電流及產生對應於入射在該光二極體上的該光之一強度的一輸出信號；及一數位計數器經組配以基於該輸出信號而產生入射在該光二極體上的該光之該強度的一數位表示型態，其中該電流至頻率轉換器包括用以基於該光電流產生該輸出信號的自參考構件。
100‧‧‧數位像素
102‧‧‧光二極體
104‧‧‧電流對頻率轉換器
106‧‧‧數位計數器
108‧‧‧快照暫存器
110‧‧‧三態驅動裝置
112‧‧‧光
114‧‧‧脈衝式時鐘信號
116‧‧‧數位計數器值
202‧‧‧直接注入(DI)「閘極」電晶體
203‧‧‧檢測器電壓源(vdet)
204‧‧‧開關SA1
205‧‧‧DPDT開關網路、偏壓電壓源(vbiasdi)
206‧‧‧開關SA2
207‧‧‧節點N1
208‧‧‧開關SB1
210‧‧‧開關SB2
212‧‧‧整合式電容器(CINT)
213‧‧‧第一端子(P1)
214‧‧‧復置開關(SC)
215‧‧‧第二端子(P2)
216‧‧‧運算放大器(CompA)
218‧‧‧緩衝器(BufA)
220‧‧‧撥鈕MS FF
221‧‧‧輸出
222‧‧‧第一反相器(InvA)
224‧‧‧第一閂鎖(LatchA)
226‧‧‧第二閂鎖(LatchB)
228‧‧‧電壓參考
230‧‧‧第二反相器(InvB)
232‧‧‧第一電壓源(VA)
233‧‧‧第一參考電壓(Vref)
234‧‧‧第二電壓源(VB)
235‧‧‧第二參考電壓(VrefLo)
240‧‧‧控制器
242‧‧‧復置線
300‧‧‧第一時程圖
301‧‧‧最小值
302‧‧‧電壓
310‧‧‧第二時程圖
312‧‧‧復置信號
314‧‧‧輸出N3
316‧‧‧輸出信號TF2
404‧‧‧T-閘極TA1
406‧‧‧T-閘極TA2
408‧‧‧T-閘極TB1
410‧‧‧T-閘極TB2
412‧‧‧第一計時分開閘極(G1)
414‧‧‧第二計時分開閘極(G2)
416‧‧‧第一延遲階段(TD1)
418‧‧‧第二延遲階段(TD2)
420‧‧‧第一輸出反相器
422‧‧‧第二輸出反相器
424‧‧‧金氧半場效電晶體(MOSFET)
430‧‧‧第一輸入反相器
432‧‧‧第二輸入反相器
D‧‧‧資料輸入
DA‧‧‧光二極體
E、EN‧‧‧致能輸入
N1‧‧‧節點
N2‧‧‧比較器
N3‧‧‧輸出信號
Q‧‧‧閂鎖輸出
R‧‧‧復置輸入
SA1-2、SB1-2‧‧‧開關
SC‧‧‧復置開關
T1-4‧‧‧時間
TF1‧‧‧邏輯低輸出信號
TF2‧‧‧脈衝式輸出信號
TF2N‧‧‧反相輸出信號
至少一個實施例的各種面向於後文參考附圖討論如下，該等圖式並非照比例繪製。涵括圖式以提供各種面向及實施例的例示及進一步瞭解，結合及組成本文說明書的一部分，但非意圖限制本發明。於附圖中，各圖中例示的各個相同的或接近相同的組件係以相似的元件符號表示。為求清晰，於每幅圖中可不標示每個組件。附圖中：圖1為方塊圖例示依據本發明之面向一數位像素的一個實施例；圖2為方塊圖例示依據本發明之面向一電流至頻率轉換器的一個實施例；圖3顯示時程圖例示依據本發明之面向電流至頻率轉換器之操作；及圖4為示意圖例示依據本發明之面向一DPDT開關網路 的一個實施例。
較佳實施例之詳細說明
傳統像素內ADC成像器多所限制。舉例言之，當出現傳統像素內ADC成像器的復置事件時(亦即成像器內部的積分電容器放電)，積分電容器不會積分光電流。於光電流的高(例如，最大)值，復置事件期間與不積分光電流相關聯的錯誤項增加，可能限制像素內ADC成像器的準確度。
傳統像素內成像器的另一項缺點為隨著半導體技術的改良，形成復置脈衝寬度足以完整放電積分電容器變更困難。舉例言之，在深次微米(例如，28奈米)互補金氧半導體(CMOS)技術產生需要復置脈衝寬度係比老舊(例如，180奈米CMOS)技術更為困難。主要問題為使用改良的半導體技術，閘速度隨著閘的縮小而加快，使得其更困難難以產生夠寬的脈衝以完全復置積分電容器。閘串級鏈常用以產生寬脈衝；但如此可能導致功率消耗的增加，供應器的數位切換雜訊，脈衝寬度的較寬變化，及雜訊增加。當更多閘串級而產生較寬的脈衝時，阻擋積分電流的復置脈衝相關聯的雜訊項進一步增高。
若串級閘鏈限於減少前文討論的相關問題，則成像器內部的回授回路可能出現其它安定性問題。舉例言之，於深次微米技術中，閘可能快速使得復置事件期間積分電容器只部分耗盡，增加成像器的回授頻率，結果導致不安定性及潛在「纖維顫動」(例如，不穩定或「卡住」像 素)。
據此，提供使用切換電容器的電流至頻率轉換器，發揮深次微米CMOS的較快速閘速度的槓桿作用優勢。電流至頻率轉換器使用主從式(MS)正反器(FF)及雙極雙投(DPDT)開關網路的主機用以控制積分電容器的極性。在電容器上的一參考電荷位準的各個交叉，MS FF撥鈕切換及翻轉DPDT開關網路，藉此逆轉積分電容器的兩個端子，其轉而將DPDT開關網路返回其標稱安定積分狀況。當參考電荷位準交叉時，藉由自動逆轉積分電容器，並不需要用在典型像素內成像器的電流至頻率生產使用的標準非同步復置機制，消除復置脈衝寬度及復置雜訊相關聯的問題。不似習知復置機制，其中效能隨閘速度的增加而降級，提高電流至頻率轉換器的閘速度可改良轉換器的效能。此外，沒有復置相關聯的放電電流，於切換事件期間電路持續積分。
須瞭解此處討論的方法及設備之實施例並不限於後文詳細說明部分或附圖中例示陳述的組件之組成及排列細節之應用。該等方法及設備能夠於其它實施例實施，及以各種方式實施或進行。特定實施例於此處提供只用於例示說明而非限制性。又，此處使用的片語及術語係用於描述性目的而不應視為限制性。「包括」、「包含」、「具有」、「含有」、「涉及」、及其變化表示涵蓋後文列舉的項目及其相當例及額外項目。述及「或」可視為包含，使用「或」描述的任何術語可指示所描述術語中之單一、多於一個、 及全部中之任一者。
圖1為方塊圖例示依據本發明之面向一數位像素100的一個實施例。數位像素100包括一光二極體102、一電流至頻率轉換器104、一數位計數器106、一快照暫存器108、及一三態驅動裝置110。光二極體102耦合至轉換器104。轉換器104也耦合至數位計數器。快照暫存器108耦合至數位計數器106及三態驅動裝置110。三態驅動裝置耦合至一影像處理器。
當光112入射至光二極體102上時，根據光112之強度的電流係自光二極體102提供給電流至頻率轉換器104。轉換器104產生具有基於光112的強度之頻率的脈衝式時鐘信號114。數位計數器106計數時鐘信號114中的脈衝數目歷經一段時間。各個時框，由數位計數器106計數的脈衝數目之一數位表示型態被複製到快照暫存器108。然後，由數位計數器106計數的脈衝數目之數位表示型態然後透過三態驅動裝置110被提供給影像處理器。依據一個實施例，數位像素100為在焦平面陣列的一列或一行中的多個像素中之一者。影像處理器自在同一行或同一列中的各個數位像素接收數位計數器值116，及利用該等數位計數器值產生一影像。電流至頻率轉換器104的操作參考圖2及3容後詳述。
圖2為方塊圖例示依據本發明之面向一電流至頻率轉換器104的一個實施例。轉換器104包括一直接注入(DI)「閘極」電晶體202、多個開關(SA1 204、SA2 206、SB1 208、SB2 210)其共同組成一DPDT開關網路205、一整合式電容器(CINT)212、一復置開關(SC)214、一運算放大器(CompA)216、一撥鈕MS FF 220、及一電壓參考228。依據一個實施例，撥鈕MS FF 220包括一第一反相器(InvA)222、一第一閂鎖(LatchA)224、及一第二閂鎖(LatchB)226。轉換器104也包括一第二反相器(InvB)230。於一個實施例中，閂鎖224、226為D型閂鎖；但於其它實施例中，可運用任何其它適當閂鎖。
光二極體102耦合於一檢測器電壓源(vdet)203及電晶體202。一偏壓電壓源(vbiasdi)205耦合至電晶體202的閘極。於一個實施例中，電晶體202為p-通道場效電晶體(PFET)；但於其它實施例中，電晶體202可以是任何其它適當類型的電晶體。又，於其它實施例中，可運用用以連結一光二極體的任何其它適當連結拓樸結構。
電晶體202的一端子、DPDT開關網路205、及運算放大器216的負端子一起耦合在節點N1 207。開關SA1 204的第一端子、開關SB1 208的第一端子、及開關SC 214的第一端子一起耦合在節點N1 207。開關SA1 204的第二端子及開關SB2 210的第一端子耦合至電容器212的一第一端子(P1)312。開關SB1 208的第二端子及開關SA2 206的第一端子耦合至電容器212的一第二端子(P2)215。開關SB2 210的第二端子及開關SA2 206的第二端子耦合至開關SC 214的一第二端子。
開關SA1 204及SA2 206用作為一對，及在任何給 定時間兩者皆導通或兩者皆關閉。開關SB1 208及DB2 210用作為一對，及在任何給定時間兩者皆導通或兩者皆關閉。開關對SA1/SA2發揮開關對SB1/SB2的相反作用(或以互補方式)。換言之，若開關對SA1/SA2為關閉，則開關對SB1/SB2為導通。相反地，若開關對SA1/SA2為導通，則開關對SB1/SB2為關閉。藉此方式，開關對執行為雙極雙投(DPDT)開關。
依據一個實施例，電壓參考228包括一第一電壓源(VA)232及一第二電壓源(VB)234。第一電壓源232的一正端子耦合至運算放大器216的正端子，且係經組配以提供第一參考電壓(Vref)233給運算放大器216的正端子。第一電壓源232的負端子耦合至第二電壓源234的正端子。第一電壓源232的負端子及第二電壓源234的正端子也耦合至開關SC214的第二端子，且係經組配以提供第二參考電壓(VrefLo)235給DPDT開關網路205及開關SC 214。依據一個實施例，第一參考電壓(Vref)233為約第二參考電壓(VrefLo)235的兩倍。舉例言之，於一個實施例中，第一參考電壓(Vref)233為約500mV及第二參考電壓(VrefLo)235為約250mV；但於其它實施例中，第一參考電壓及第二參考電壓可有不同組配。又，於其它實施例中，電壓參考228可以適合產生第一參考電壓233及第二參考電壓235的任何其它方式組配。
運算放大器216的輸出耦合至MS FF 220。於一個實施例中(例如，如圖2中顯示)，轉換器104也包括一緩衝器 (BufA)218及放大器216透過緩衝器218耦合至MS FF 220。於一個實施例中，緩衝器218反相；但於其它實施例中，可運用不同類型的緩衝器。
緩衝器218的輸出耦合至第一閂鎖224的致能輸入(E)。緩衝器218的輸出也被反相及耦合至第二閂鎖226的致能輸入(E)。自一控制器240的一復置線242耦合至第一閂鎖224的復置輸入(R)及耦合至第二閂鎖226的復置輸入(R)。復置線242也耦合至開關SC 214。第二閂鎖226的資料輸入(D)耦合至第一閂鎖224的閂鎖輸出(Q)。第二閂鎖226的閂鎖輸出(Q)耦合至第一反相器222的一輸入。第一反相器222的一輸出耦合至第一閂鎖224的資料輸入(D)。第一閂鎖224的閂鎖輸出(Q)耦合至開關SA1 204、開關SA2 206、及第二反相器230的一輸入。第二反相器230的一輸出耦合至開關SB1 208及開關SB2 210。
SA1/SA2開關對及SB1/SB2開關對的狀態(亦即於導通態或關閉態)係由MS FF 220的輸出信號(TF2)(於MS FF 220的輸出221)及MS FF 220的反相輸出信號(TF2N)決定。於一個實施例中，若TF2為邏輯低則開關對SA1/SA2為關閉，若TF2為邏輯高則為導通。相反地，若TF2為邏輯低則開關對SB1/SB2為導通，若TF2為邏輯高則為關閉。於其它實施例中，開關對的操作可經組配以對TF2信號有不同回應。舉例言之，於另一個實施例中，若TF2為邏輯高則開關對SA1/SA2為關閉，若TF2為邏輯低則為導通。相反地，若TF2為邏輯高則開關對SB1/SB2為導通，若TF2為邏輯低則 為關閉。
TF2輸出信號係由MS FF 220產生，用以基於儲存於積分電容器212上的電荷(亦即節點N1 207的電壓)控制DPDT開關網路205的狀態。於一個實施例中，MS FF 220相對於緩衝器218的輸出信號(N3)為下緣觸發FF；但於其它實施例中，MS FF 220可以是某個其它適當類型的FF。
圖3顯示時程圖例示依據某個實施例轉換器104之操作。第一時程圖300包括一線跡302，其表示跨積分電容器212儲存的電壓(亦即於節點N1 207的電壓)。第二時程圖310包括第一線跡312，其表示復置線242上的復置信號；第二線跡314，其表示緩衝器218的輸出信號(N3)；及第三線跡316，其表示MS FF 220的脈衝式輸出信號(TF2)(亦即第一閂鎖224的脈衝式輸出)。
參考圖2，當不期望整合入射光二極體上的光時，轉換器104置於復置操作模式(例如，自時間0至時間T1)。於復置操作模式中，自控制器240的邏輯高復置信號312提供給復置線242用以關閉復置開關214。於復置操作模式中(亦即當復置開關214為關閉時)，於節點N1 207的電壓302維持於第二參考電壓(VrefLo)235。又，於復置操作模式中，邏輯高復置信號312提供給第一閂鎖224及第二閂鎖226的復置輸入，用以迫使閂鎖224、226至無效態(亦即第一閂鎖224的輸出(亦即TF2 316)至邏輯低條件，及第二閂鎖226的輸出至邏輯低條件)。
當期望整合由光二極體102接收的光(例如，於時 間T1)時，自控制器240的低復置信號312在一時框之始，提供給復置線242及提供給各個閂鎖224、226的復置輸入。低復置信號導通了復置開關214及啟用了閂鎖224、226的輸出。一旦復置開關214被導通了(例如，於時間T1回應於低復置信號)，回應於入射在光二極體102上的光，來自光二極體的電荷積聚在耦合至節點N1 207的積分電容器212之一端子上。
操作為比較器的運算放大器216比較節點N1 207上的電壓302與參考電壓(Vref)233。當節點N1 207上的電壓302低於參考電壓(Vref)233時比較器(N2)為高，而當節點N1 207上的電壓302高於參考電壓(Vref)233時為低。於一個實施例中(例如，如圖2中顯示)，當使用反相緩衝器218時，反相緩衝器218的輸出(N3)係與比較器(N2)的輸出相反。於另一個實施例中，當使用非反相緩衝器時，反相緩衝器218的輸出314係與比較器(N2)的輸出相同，第一閂鎖224及第二閂鎖226的致能輸入(E、EN)極性反相。依據一個實施例，選擇性緩衝器218提供信號遲滯用於改良操作。
當復置開關214首次被導通時(例如，於時間T1)，於節點N1 207的電壓係低於第一參考電壓(Vref)233(亦即係在第二參考電壓(VrefLo)235)。據此，比較器(N2)的輸出為高而緩衝器218的輸出(N3)為低。第一閂鎖224被解除啟用(透過在其致能輸入的低N3)及第二閂鎖226被啟用(透過在其致能輸入的反相N3)。由於由復置開關214的非同步復置結果，第一閂鎖224在其閂鎖輸出(Q)輸出一邏輯低輸 出信號(TF2)。邏輯低輸出信號(TF2)供給開關對SB1/SB2用以導通開關SB1 208及SB2 210。第一閂鎖224的反相輸出信號(亦即透過第二反相器230的邏輯高信號TF2N)供給開關對SA1/SA2用以關閉開關SA1 204及SA2 206。一旦啟用，第二閂鎖226在其資料輸入(D)自第一閂鎖224的閂鎖輸出(Q)讀取邏輯低輸出信號，及在其閂鎖輸出(Q)輸出一邏輯低輸出信號(TF1)。邏輯低輸出信號(TF1)係由第一反相器222反相，及提供給第一閂鎖224的資料輸入(D)。
一旦開關對SA1/SA2為關閉，積分電容器212的第一端子(P1)213耦合至節點N1 207，及積分電容器212的第二端子(P2)215耦合至第二參考電壓(VrefLo)235。據此，於時間T1，由光二極體產生的電荷開始積聚在積分電容器212的第一端子(P1)213上，及節點N1 207的電壓開始升高，如於圖3中顯示。
當電荷積聚在積分電容器212的第一端子(P1)213上時，節點N1 207上的升高電壓302係由運算放大器216而與第一參考電壓(Vref)233作比較。當節點N1 207上的電壓302超過第一參考電壓(Vref)233時(亦即於時間T2)，比較器(N2)的輸出走低，緩衝器218的輸出314(N3)走高，第一閂鎖224被啟用(透過在其致能輸入的高N3)，及第二閂鎖226被解除啟用(透過在其致能輸入的反相N3)。一旦被啟用，第一閂鎖224在其資料輸入(D)自第一反相器222讀取回應於由第二閂鎖226輸出的邏輯低信號(TF1)所產生的邏輯高信號。回應於在其資料輸入(D)的邏輯高信號，第一閂鎖 224切換極性及輸出邏輯高輸出信號(TF2)316。邏輯高輸出信號(TF2)316提供給DPDT開關網路205用以撥鈕切換各個開關對的條件至其相反條件。舉例言之，邏輯高輸出信號(TF2)控制開關對SB1/SB2至關閉，第一閂鎖224的反相輸出(亦即透過第二反相器230的邏輯低信號TF2N)控制開關對SA1/SA2至導通。
一旦SA1/SA2開關對為導通而SB1/SB2開關對為關閉，積分電容器212的第二端子(P2)215耦合至節點N1 207，及積分電容器212的第一端子(P1)213耦合至第二參考電壓(VrefLo)235。結果，積分電容器的端子(P1 213及P2 215)顛倒，結果導致於節點N1 207的電壓從第一參考電壓(Vref)233降至等於Vref-2*VrefLo的最小值301。若Vref 233為VrefLo 235的兩倍，則理想上最小值301將接近0伏特。
當於節點N1 207的電壓降至低於Vref 233(亦即因積分電容器212的端子已經顛倒)時，運算放大器216的輸出(N2)回復高，及緩衝器218的輸出N3 314走低。一旦N3 314走低，第一閂鎖224被解除啟用(透過於致能輸入的低N3)及第二閂鎖226被重新啟用(透過於致能輸入的反相N3)。一旦被啟用，第二閂鎖226自維持於高邏輯條件的第一閂鎖224在其資料輸入(D)讀取邏輯高閂鎖輸出信號(亦即邏輯高TF2 316信號)，及輸出邏輯高閂鎖輸出信號(TF1)給第一反相器222。第一反相器222反相來自第二閂鎖226的邏輯高閂鎖輸出信號(TF1)，及提供邏輯低信號給第一閂鎖224的資料輸入(D)。
於時間T2，當積分電容器212的第二端子(P2)215耦合至節點N1 207時，電荷積聚在第二端子(P2)215上，節點N1 207的電壓自最小值301升高。當節點N1 207上的電壓302再度超過第一參考電壓(Vref)233時(亦即於時間T3)，比較器(N2)的輸出走低，緩衝器218的輸出314(N3)走高，第一閂鎖224被啟用(透過在其致能輸入的高N3)，及第二閂鎖226被解除啟用(透過在其致能輸入的反相N3)。
一旦被啟用，第一閂鎖224自第一反相器222回應於由第二閂鎖226輸出的邏輯高信號(TF1)所產生的在其資料輸入(D)的邏輯低信號。回應於在其資料輸入(D)的邏輯低信號，第一閂鎖224切換極性，及輸出一邏輯低輸出信號(TF2)316。邏輯低輸出信號(TF2)316提供給DPDT開關網路205用以撥鈕切換各個開關對的條件至其相反條件。舉例言之，邏輯低輸出信號(TF2)控制開關對SB1/SB2為導通，及第一閂鎖224的反相輸出(亦即透過第二反相器230的邏輯高信號TF2N)控制開關對SA1/SA2為關閉。
一旦SA1/SA2開關對為關閉而SB1/SB2開關對為導通，積分電容器212的第一端子(P1)213耦合再度至節點N1 207，及積分電容器212的第二端子(P2)215再度耦合至第二參考電壓(VrefLo)235。結果，積分電容器的端子(P1 213及P2 215)再度顛倒，結果導致於節點N1 207的電壓從第一參考電壓(Vref)233降至最小值301(例如，約0伏特)。
當於節點N1 207的電壓降至低於Vref 233(亦即因積分電容器212的端子已經顛倒)時，運算放大器216的輸 出(N2)走高，及緩衝器218的輸出N3 314走低。一旦N3 314走低，第一閂鎖224被解除啟用(透過於致能輸入的低N3)及第二閂鎖226被啟用(透過於致能輸入的反相N3)。一旦被啟用，第二閂鎖226自維持於低邏輯條件的第一閂鎖224在其資料輸入(D)讀取邏輯低閂鎖輸出信號(亦即邏輯低TF2 316信號)，及輸出邏輯低閂鎖輸出信號(TF1)給第一反相器222。第一反相器222反相來自第二閂鎖226的邏輯低閂鎖輸出信號(TF1)，及提供邏輯低信號給第一閂鎖224的資料輸入(D)。
當光繼續入射至光二極體102上時，電荷將繼續積聚在積分電容器212上，造成MS FF 220替換輸出極性及DPDT給撥鈕切換操作(亦即交替切換電容器212的哪個端子耦合至節點N1 207及積聚電荷)，如前文討論。結果所得MS FF 220的輸出信號(亦即輸出信號TF2 316)為一脈衝信號，具有頻率對應入射至光二極體102上的光強度。依據一個實施例，TF2信號316可自計數器(例如，圖1顯示的計數器106)的最低有效位元的主閂鎖。
DPDT開關網路205將於後文參考圖4以進一步細節討論。圖4為示意圖例示依據某些實施例DPDT開關網路205的一個實施例。依據一個實施例，如於圖4中顯示，開關SA1 204、SA2 206、SB1 208、及SB2 210係使用CMOS電晶體組合(例如，CMOS傳輸閘極(T-閘極))具體實施。開關SA1 204係以T-閘極TA1 404實施，開關SA2 206係以T-閘極TA2 406實施，開關SB1 208係以T-閘極TB1 408實施，及 開關SB2 210係以T-閘極TB2 410實施。DPDT開關網路205進一步包括第一計時分開閘極(G1)412、第二計時分開閘極(G2)414、第一延遲階段(TD1)416、第二延遲階段(TD2)418、第一輸入反相器430、第二輸入反相器432、第一輸出反相器420、第二輸出反相器422。
MS FF 220的輸出221耦合至第一輸入反相器430的輸入。第一輸入反相器430的輸出耦合至第一計時分開閘極412之第一輸入、第一延遲階段(TD1)416的輸入、及第二輸入反相器432的輸入。第一延遲階段(TD1)416的輸出耦合至第一計時分開閘極412的第二輸入。第二輸入反相器432的輸出耦合至第二計時分開閘極414的第一輸入及第二延遲階段(TD2)418的輸入。第二延遲階段(TD2)418的輸出耦合至第二計時分開閘極414的第二輸入。第一計時分開閘極412的輸出耦合至T-閘極TA1 404的反相閘極、第一輸出反相器420的輸入、及T-閘極TA2 406的反相閘極。第一輸出反相器420的輸出耦合至T-閘極TA1 404的閘極及T-閘極TA2 406的閘極。第二計時分開閘極414的輸出耦合至T-閘極TB1 408的反相閘極、第二輸出反相器422的輸入、及T-閘極TB2 410的反相閘極。第二輸出反相器422的輸出耦合至T-閘極TB1 408的閘極及T-閘極TB2 410的閘極。
T-閘極TA1 404的第一端子及T-閘極TB1 408的第一端子耦合至節點N1 207。T-閘極TA1 404的第二端子耦合至積分電容器212的第一端子(P1)213。T-閘極TB1 408的第二端子耦合至積分電容器212的第二端子(P2)215。T-閘極 TA2 406的第一端子耦合至積分電容器212的第二端子(P2)215。T-閘極TB2 410的第一端子耦合至積分電容器212的第一端子(P1)213。T-閘極TA2 406的第二端子及T-閘極TB2 410的第二端子耦合至第二參考電壓(VrefLo)235。也如於圖4中顯示，依據一個實施例，復置開關214為電晶體。舉例言之，於一個實施例中，復置開關214為金氧半場效電晶體(MOSFET)424耦合於節點N1 207與第二參考電壓(VrefLo)235間，具有耦合至復置線242的閘極。但於其它實施例中，復置開關214可以是任何其它適當類型的開關。
MS FF的脈衝式輸出信號(TF2)操作DPDT開關網路205(包括T-閘極404-410)用以撥鈕切換積分電容器212的哪個端子耦合至節點N1 207，類似前文討論。第一計時分開閘極(G1)412、第二計時分開閘極(G2)414、第一延遲階段(TD1)416、第二延遲階段(TD2)418、第一輸出反相器420、及第二輸出反相器422執行「先斷後通」邏輯電路，其防止因T-閘極同時被啟動所致的電荷泄放錯誤。舉例言之，只要因TD1 416及TD2 418導入的延遲至少略大於G1 412(及其輸出反相器420)及G2 414(及其輸出反相器422)的延遲；當TF2信號自一個邏輯態變遷至另一個邏輯態時，「先斷後通」邏輯電路確保在目前導通開關對被關閉之前目前關閉開關對被導通。
如前文討論，傳統像素內成像器包括復置電路，其必須產生非同步復置脈衝，夠寬而可完全放電對應積分電容器，此等復置脈衝的產生證實隨著閘極速度的增高而 益發困難。舉例言之，傳統像素內成像器典型包括耦合至MOSFET的積分電容器，其係經組配以放電積分電容器。提供給MOSFET的復置脈衝須夠寬以完全放電積分電容器。據此，復置脈衝的寬度須匹配由積分電容器及MOSFET形成的RC網路之耗盡時間。為了產生具有適當寬度的復置脈衝，常見利用一串串級閘極(例如，反相器)。但此等串級閘極將其本身的延遲導入系統內。因此，組配RC網路及串級閘極以有效提供適當復置脈衝給MOSFET為困難，特別當閘極速度增加時尤為如此。
然而，使用前述電流至頻率轉換器104，轉換器104的效能實際上隨著閘極速度的增高而改良。轉換器104為自參考系統(亦即不似先前轉換器，非為異步系統)，其當整合光電流時，保證當積分電容器端子被要求顛倒時(亦即節點N1 207的電壓超過第一參考電壓(Vref)233時)產生脈衝。DPDT開關網路205能夠回應於脈衝更快速撥鈕切換操作(亦即交替切換電容器212的哪個端子耦合至節點N1 207)，則轉換器104更有效率且更準確。藉由不利用標準復置機制(例如，閘極的串級鏈)，可避免先前轉換器的與此等機制相關聯的問題(例如，增加的功率消耗、雜訊、回授安定性、及脈衝寬度的寬廣變化)。本地邏輯閘的對應簡單延遲(例如，前文有關圖4之描述)可用以防止電荷泄放錯誤，及確保積分電容器的各個端子在電容器的端子被撥鈕切換之前放電。使用轉換器104，基於RC網路時間常數及由一串閘極提供的延遲難以管理多變數延遲不成問題。
舉例言之，若延遲階段416及418係由閘極延遲產生(例如，如圖4顯示為兩個背靠背反相器)，則可實現多個優點。第一，一旦決定足夠數目的閘極(例如，2或4個反相器)，閘極將隨溫度、電壓、及工藝極限追蹤傳輸閘極404、406、408及410的速度。第二，其消除了先前技術數位像素的困難及不確定性，其中積分電容器的完整放電係對一接續閘極鏈計時。於此種情況下，並不保證積分電容器值及復置開關電阻值(RC時間常數)將隨溫度、電壓、及工藝極限匹配一接續閘極鏈的延遲。如此，若延遲階段416及418係由閘極延遲產生，則轉換器將繼續視期望地操作，甚至當隨著技術的進一步改良而閘極速度增高亦復如此，原因在於先斷後通組態將自動追蹤傳輸閘極速度之故。
又，不似傳統像素內成像器，其於復置事件期間中斷積分光電流(例如，因成像器內部的積分電容器正在放電之故)，電流至頻率轉換器104不會停止積分光電流。舉例言之，當DPDT開關網路205正在進行撥鈕切換操作(亦即交替切換電容器212的哪個端子耦合至節點N1 207)時，轉換器104內部的其它寄生電容(例如，導線、電晶體等)可繼續積聚電荷。當撥鈕切換操作完成而積分電容器的端子逆轉時，電荷分享重新平衡了積分電容器上的電荷。依據至少一個實施例，轉換器104就通量對頻率頻寬方面提供了2x的改良。
如前文描述，於一個實施例中，DPDT網路205的開關204-210係以T-閘實施；但於其它實施例中，可運用 任何其它適當類型的開關。也如前文描述，當復置開關導通時，積分電容器的端子P1首先充電；但於其它實施例中，當復置開關導通時，端子P2可先充電。
如前文描述，控制器240運用以控制何時轉換器104積分光電流(例如，藉由控制復置線242的邏輯態)。任何適當類型的控制器240皆可利用。控制器242也可藉由設定復置線242為邏輯高條件，其轉而關閉了復置開關214，而停止轉換器104積分光電流(及將轉換器104回到復置操作模式)。依據一個實施例，控制器240定期關閉復置開關214(亦即將轉換器104置於復置操作模式)，以便復置閂鎖至無效狀態。舉例言之，因某些環境條件(例如，輻射)之故，MS FF的閂鎖可能對狀態造成不良變更，結果導致轉換器104無法準確地積分光電流。如果此種情況未經校正，則轉換器的輸出將無法使用。藉將閂鎖(於復置操作模式中)定期復置成無效狀態，轉換器將確保即便發生異常，異常效應也將極小。
提出使用切換電容器的自參考電流至頻率轉換器，其利用發揮深次微米CMOS的較快閘極速度的槓桿作用。電流至頻率轉換器使用電容器及DPDT開關網路以控制主從式(MS)正反器(FF)的主機。在電容器上的參考電荷位準各次交叉時，MS FF撥鈕及切換DPDT開關網路，藉此逆轉積分電容器的兩個端子，其又轉而將DPDT開關網路回復其標稱穩定積分狀況。當參考電荷位準交叉時，藉由自動反轉積分電容器，不需要用在典型像素內成像器的電流至頻 率生產中使用的標準復置機制，及消弭了與復置脈衝寬度及復置雜訊相關聯的間題。實際上，提高電流至頻率轉換器的閘極速度確實改良了轉換器的效能。此外，沒有復置相關聯的放電電流及於切換事件期間電流繼續積分。
前文已經描述至少一個實施例的若干面向，須瞭解各種變化、修改、及改良將為熟諳技藝人士顯然易知。此等變化、修改、及改良意圖成為本文揭示的部分，及意圖落入於本發明之範圍內。據此，前文描述及附圖僅供舉例說明之用。
102‧‧‧光二極體(DA)
104‧‧‧電流至頻率轉換器
202‧‧‧直接注入(DI)「閘極」電晶體
203‧‧‧檢測器電壓源(vdet)
204‧‧‧開關SA1
205‧‧‧DPDT開關網路
206‧‧‧開關SA2
207‧‧‧節點N1
208‧‧‧開關SB1
210‧‧‧開關SB2
212‧‧‧整合式電容器(CINT)
213‧‧‧第一端子
214‧‧‧開關SC
215‧‧‧第二端子
216‧‧‧運算放大器
218‧‧‧緩衝器
220‧‧‧MS FF
221‧‧‧輸出
222‧‧‧第一反相器(InvA)
224‧‧‧第一閂鎖
226‧‧‧第二閂鎖
228‧‧‧電壓參考
230‧‧‧第二反相器(InvB)
233‧‧‧參考電壓(Vref)
235‧‧‧第二參考電壓
240‧‧‧控制器
242‧‧‧復置線
N1‧‧‧節點
N2‧‧‧比較器
P1-2‧‧‧端子
SA1-2‧‧‧開關
SB1-2‧‧‧開關
TF1-2‧‧‧輸出信號

Claims (18)

  1. 一種電流至頻率轉換器，其包含：一節點，其經組配以耦合至一光檢測器及接收自該光檢測器的光電流；一電容器，其具有一第一端子及一第二端子且經組配以積聚在該第一端子及該第二端子上衍生自光電流的電荷；一開關網路，其經組配以選擇性地耦合該第一端子及該第二端子中之一者至該節點；一主從式(MS)正反器(FF)，耦合至該開關網路且經組配以操作該開關網路以基於在該節點的一電壓撥鈕切換該第一端子及該第二端子中之哪一者係耦合至該節點，該MS FF包括：一第一閂鎖，其具有一致能輸入、一資料輸入，及一閂鎖輸出，一第二閂鎖，其具有一反相致能輸入、一資料輸入，及一閂鎖輸出，該第一閂鎖之該閂鎖輸出耦合至該第二閂鎖之該資料輸入及耦合至該開關網路，以及一第一反相器，其耦合於該第二閂鎖之該閂鎖輸出與該第一閂鎖之該資料輸入之間；一電壓參考，其組配來產生一第一參考電壓；以及一比較器，其耦合至該節點、該電壓參考、該第一 閂鎖之該致能輸入、該第二閂鎖之該反相致能輸入，及該MS FF，其中該比較器係組配來比較在該節點的該電壓與該第一參考電壓，回應於在該節點的該電壓超過該第一參考電壓之一判定而將於一第一位準的一輸出信號提供給該MS FF，及回應於在該節點的該電壓低於該第一參考電壓之一判定而將於一第二位準的該輸出信號提供給該MS FF，其中該MS FF之該第二閂鎖係組配來基於自該比較器接收之該輸出信號在該第二閂鎖之該閂鎖輸出產生一脈衝信號，該脈衝信號具有對應於入射到該光檢測器上之光的一強度的一頻率。
  2. 如請求項1之電流至頻率轉換器，其進一步包含耦合於該比較器與該MS FF間之一緩衝器。
  3. 如請求項1之電流至頻率轉換器，其進一步包含一復置開關，其耦合於該節點與該電壓參考間且經組配以透過一復置線而耦合至一控制器，其中該電壓參考係進一步經組配以產生一第二參考電壓，及其中該復置開關係進一步經組配以於一復置操作模式中選擇性地耦合該節點至該第二參考電壓。
  4. 如請求項3之電流至頻率轉換器，其中，回應於自該比較器接收於該第一位準的該輸出信號，該第二閂鎖係進一步經組配以產生該脈衝信號用以操作該開關網路以交替切換該第一端子及該第二端子中之哪一者係耦合 至該節點。
  5. 如請求項4之電流至頻率轉換器，其中該開關網路為一雙極雙投(DPDT)開關網路包含：一第一開關對，其經組配以於一第一操作模式中選擇性地耦合該電容器之該第一端子至該節點及耦合該電容器之該第二端子至該第二參考電壓；及一第二開關對，其經組配以於一第二操作模式中選擇性地耦合該電容器之該第二端子至該節點及耦合該電容器之該第一端子至該第二參考電壓，其中由該第二閂鎖回應於自該比較器接收於該第一位準的該輸出信號所產生的該脈衝信號係經組配以操作該DPDT開關網路用以在該第一操作模式與該第二操作模式間交替切換。
  6. 如請求項5之電流至頻率轉換器，其中該第二參考電壓具有一值，其為該第一參考電壓的一值之半。
  7. 如請求項5之電流至頻率轉換器，其進一步包含耦合於該第二閂鎖與該第二開關對間之一第二反相器，其中該第二反相器係經組配以反相來自該第二閂鎖的該脈衝信號及提供一已反相脈衝信號給該第二開關對。
  8. 如請求項7之電流至頻率轉換器，其中該第一開關對包括一第一對傳輸閘(T-閘)及該第二開關對包括一第二對傳輸閘(T-閘)。
  9. 如請求項8之電流至頻率轉換器，其中該DPDT開關網路進一步包含耦合於該第一開關對與該第二閂鎖間之一 第一延遲電路及耦合於該第二開關對與該第二反相器間之一第二延遲電路，其中該第一延遲電路及該第二延遲電路係經組配以確保該第一操作模式與該第二操作模式為彼此互斥。
  10. 如請求項1之電流至頻率轉換器，其中該第二閂鎖係進一步經組配以耦合至一數位像素的一數位計數器及提供該脈衝信號給該數位計數器。
  11. 一種將光電流轉換成頻率之方法，其包含下列動作：於耦合至一光檢測器的一節點，接收回應於光入射在該光檢測器上由該光檢測器所產生的光電流；在耦合至該節點的一電容器之一第一端子上積聚得自該光電流之電荷；比較在該電容器之該第一端子上的一電壓與一第一參考電壓；基於該比較之動作，產生於一第一位準的一輸出信號以回應在該第一端子處之該電壓超過該第一參考電壓的一判定；基於該比較之動作，產生於一第二位準的該輸出信號以回應在該第一端子處之該電壓低於該第一參考電壓的一判定；將該輸出信號提供至一主從式(MS)正反器(FF)之一第一閂鎖之一致能輸入及提供至該MS FF之一第二閂鎖之一反向致能輸入；以及回應於在該電容器之該第一端子上的該電壓超過 該第一參考電壓的一判定，以於該第一位準的該輸出信號致能該第一閂鎖，並以於該第一位準的該輸出信號去能該第二閂鎖；回應於該第一閂鎖經致能，在該第一閂鎖之一資料輸入處，讀取由耦合於該第二閂鎖之一閂鎖輸出與該第一閂鎖之該資料輸入間的一反向器所產生之一第一輸出邏輯信號；回應於讀取在該第一閂鎖之該資料輸入處之該第一輸出邏輯信號，從該第一閂鎖之一閂鎖輸出發送一第二輸出邏輯信號到該第二閂鎖之一資料輸入，及到耦合至該電容器之該等第一與第二端子之一交換網路，該第二輸出邏輯信號經組配來操作該交換網路以斷開該電容器之該第一端子與該節點，以及連結該電容器之該第二端子到該節點；以及回應於斷開該電容器之該第一端子與該節點及連結該電容器之該第二端子到該節點，在該電容器之該第二端子上積聚得自該光電流之電荷。
  12. 如請求項11之方法，其進一步包含：進一步回應於在該電容器之該第一端子上的該電壓超過該第一參考電壓的一判定，斷開該電容器之該第二端子與一第二參考電壓，及連結該電容器之該第一端子到該第二參考電壓。
  13. 如請求項12之方法，其進一步包含：比較在該電容器之該第二端子上的一電壓與該第 一參考電壓；及回應於在該電容器之該第二端子上的該電壓超過該第一參考電壓的一判定，斷開該電容器之該第二端子與該節點，重新連結該電容器之該第一端子到該節點，及在該電容器之該第一端子上積聚來自該光電流之電荷。
  14. 如請求項12之方法，其進一步包含：於一復置操作模式中，使用一復置開關耦合該節點至該第二參考電壓；及導通該復置開關以開始在該電容器的該第一端子上積聚該電荷。
  15. 如請求項12之方法，其進一步包含延遲該電容器之該第二端子到該節點的連結，以防止該電容器的該第一端子及該電容器之該第二端子兩者同時耦合至該節點。
  16. 如請求項12之方法，其中發送該第二輸出邏輯信號包含基於比較在該電容器的該第一端子上的該電壓與該第一參考電壓而產生該第二輸出邏輯信號作為一脈衝信號，該脈衝信號對應於入射在該光檢測器上的該光之一強度，其中斷開該電容器之該第一端子與該節點包括提供該脈衝信號給該開關網路以斷開該電容器之該第一端子與該節點，及其中連結該電容器之該第二端子到該節點包括提供該脈衝信號給該開關網路以連結該電容器之該第二 端子到該節點。
  17. 如請求項16之方法，其進一步包含提供該脈衝信號給一數位像素的一數位計數器。
  18. 一種數位像素，其包含：一光二極體，其經組配以回應於入射在該光二極體上的光而產生光電流；一電流至頻率轉換器，其耦合至該光二極體且經組配以接收該光電流及產生對應於入射在該光二極體上的該光之一強度的一脈衝信號；及一數位計數器，其經組配以基於該脈衝信號而產生入射在該光二極體上的該光之該強度的一數位表示型態，其中該電流至頻率轉換器包括用以基於該光電流產生一輸出信號的自參考構件，以及耦合至該等自參考構件之一主從式(MS)正反器(FF)，該MS FF包括：一第一閂鎖，其具有一致能輸入，及一閂鎖輸出；一第二閂鎖，其具有一反相致能輸入，及一閂鎖輸出，該閂鎖輸出耦合至該第一閂鎖之一資料輸入及耦合至該開關網路；以及一第一反相器，其耦合於該第一閂鎖之該閂鎖輸出與該第二閂鎖之一資料輸入之間；其中該MS FF之該第二閂鎖係組配來基於自該等自參考構件接收之該輸出信號在該第二閂鎖之該閂鎖輸 出產生該脈衝信號，該脈衝信號具有對應於入射到該光檢測器上之光的一強度的一頻率。
TW104139920A 2015-03-27 2015-11-30 電流對頻率轉換器 TWI618362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/670,628 US9647655B2 (en) 2015-03-27 2015-03-27 Current to frequency converter
US14/670,628 2015-03-27

Publications (2)

Publication Number Publication Date
TW201635718A TW201635718A (zh) 2016-10-01
TWI618362B true TWI618362B (zh) 2018-03-11

Family

ID=56121157

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139920A TWI618362B (zh) 2015-03-27 2015-11-30 電流對頻率轉換器

Country Status (7)

Country Link
US (1) US9647655B2 (zh)
EP (1) EP3275178B1 (zh)
JP (1) JP6301563B2 (zh)
CA (1) CA2966353C (zh)
IL (1) IL252401A (zh)
TW (1) TWI618362B (zh)
WO (1) WO2016160074A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9743024B2 (en) * 2015-07-01 2017-08-22 Massachusetts Institute Of Technology Method and apparatus for on-chip per-pixel pseudo-random time coded exposure
US10084976B2 (en) 2016-11-02 2018-09-25 Raytheon Company Flux rate unit cell focal plane array
US10834349B2 (en) * 2017-07-06 2020-11-10 Canon Kabushiki Kaisha Solid-state image sensor, image capturing apparatus and image capturing method
EP3431939B1 (en) 2017-07-18 2024-05-29 ams International AG A method for electromagnetic energy sensing and a circuit arrangement
US10516843B2 (en) * 2018-02-13 2019-12-24 Sensors Unlimited, Inc. Pixel array with internal coarse digitization
EP3543664B1 (en) * 2018-03-19 2022-05-04 ams International AG Method for light-to-frequency conversion and light-to-frequency converter arrangement
US11483506B2 (en) * 2019-05-29 2022-10-25 Raytheon Company Continuously integrating digital pixel imager
CN114026395A (zh) * 2019-07-17 2022-02-08 ams国际有限公司 光至频率传感器的保持操作
CN114172517B (zh) * 2021-08-18 2024-05-28 北京大学 一种红外读出电路和模数转换器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155484A1 (en) * 2002-02-19 2003-08-21 Texas Advanced Optoelectronic Solutions, Inc. Method and apparatus for light to frequency conversion
US20080180112A1 (en) * 2007-01-30 2008-07-31 Lauxtermann Stefan C Numerical full well capacity extension for photo sensors with an integration capacitor in the readout circuit using two and four phase charge subtraction
US20090072126A1 (en) * 2007-09-14 2009-03-19 Tiejun Dai Light source frequency detection circuit for image sensor
US20130278804A1 (en) * 2012-04-19 2013-10-24 Raytheon Company Repartitioned digital pixel
US8890052B2 (en) * 2011-05-03 2014-11-18 Raytheon Company Shift register with two-phase non-overlapping clocks

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999528A (en) * 1989-11-14 1991-03-12 Keech Eugene E Metastable-proof flip-flop
JPH06308585A (ja) * 1993-04-27 1994-11-04 Nikon Corp 光電流周波数変換回路
US5999029A (en) * 1996-06-28 1999-12-07 Lsi Logic Corporation Meta-hardened flip-flop
EP0967794B1 (en) 1998-06-26 2004-06-09 Agilent Technologies, Inc. (a Delaware corporation) Photodiode array
WO2000031871A1 (en) * 1998-11-25 2000-06-02 Nanopower, Inc. Improved flip-flops and other logic circuits and techniques for improving layouts of integrated circuits
JP3902741B2 (ja) * 2002-01-25 2007-04-11 株式会社半導体理工学研究センター 半導体集積回路装置
JP4426807B2 (ja) 2003-10-02 2010-03-03 セイコーインスツル株式会社 昇降圧スイッチングレギュレータ制御回路及び昇降圧スイッチングレギュレータ
US7326903B2 (en) * 2006-06-29 2008-02-05 Noble Peak Vision Corp. Mixed analog and digital pixel for high dynamic range readout
US7817459B2 (en) * 2007-01-24 2010-10-19 Keystone Semiconductor Inc. Depletion-mode MOSFET circuit and applications
US8604774B2 (en) * 2010-12-07 2013-12-10 Himax Technologies Limited Current sensing circuit with feedback control and dual capacitor set range setting
US8779342B2 (en) 2011-05-03 2014-07-15 Raytheon Company Compact digital pixel for a focal plane array
US8519879B1 (en) 2012-04-13 2013-08-27 Raytheon Company Precision charge-dump circuit
US9154711B2 (en) 2012-11-29 2015-10-06 Raytheon Company Infrared thermal imaging system and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155484A1 (en) * 2002-02-19 2003-08-21 Texas Advanced Optoelectronic Solutions, Inc. Method and apparatus for light to frequency conversion
US20080180112A1 (en) * 2007-01-30 2008-07-31 Lauxtermann Stefan C Numerical full well capacity extension for photo sensors with an integration capacitor in the readout circuit using two and four phase charge subtraction
US20090072126A1 (en) * 2007-09-14 2009-03-19 Tiejun Dai Light source frequency detection circuit for image sensor
US8890052B2 (en) * 2011-05-03 2014-11-18 Raytheon Company Shift register with two-phase non-overlapping clocks
US20130278804A1 (en) * 2012-04-19 2013-10-24 Raytheon Company Repartitioned digital pixel

Also Published As

Publication number Publication date
IL252401A0 (en) 2017-06-29
TW201635718A (zh) 2016-10-01
CA2966353A1 (en) 2016-10-06
IL252401A (en) 2017-10-31
US9647655B2 (en) 2017-05-09
JP2018504040A (ja) 2018-02-08
CA2966353C (en) 2018-02-20
JP6301563B2 (ja) 2018-03-28
EP3275178A1 (en) 2018-01-31
WO2016160074A1 (en) 2016-10-06
EP3275178B1 (en) 2019-03-13
US20160285444A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
TWI618362B (zh) 電流對頻率轉換器
TWI392354B (zh) A / D conversion circuit, solid-state imaging element, and camera system
US10616518B2 (en) Amplifier, and analog-to-digital conversion circuit and image sensor including the same
US8198921B2 (en) Dynamic comparator with background offset calibration
US8890052B2 (en) Shift register with two-phase non-overlapping clocks
US8319522B2 (en) Data transfer circuit, solid-state imaging device and camera system
US8487802B2 (en) Comparator and analog-to-digital converter
US20070024337A1 (en) Semiconductor integrated circuit device
US9473163B1 (en) Preamplifier circuit and SAR ADC using the same
TWI523430B (zh) 工作週期校正器
US8330517B1 (en) Bistable circuit with metastability resistance
US9966398B2 (en) Solid-state imaging device
JP2012015984A (ja) クロック逓倍回路、固体撮像装置及び位相シフト回路
CN110235372B (zh) 一种具有降低回扫噪声的双倍数据速率时间内插量化器
US9667238B2 (en) Duty cycle correction circuit and image sensing device including the same
US20060006919A1 (en) Level shift circuit
US20230163777A1 (en) Comparator and analog to digital converter
JP2008092271A (ja) 遅延回路
JP3597058B2 (ja) 電圧比較器及びａ／ｄ変換器
TWI584592B (zh) 時序平移器及其方法
US20230170885A1 (en) Voltage conversion circuit and memory
JP2853726B2 (ja) Ｄ型フリップフロップ回路
JP2005057627A (ja) ピーク検出回路
JP5234157B2 (ja) Ａ／ｄ変換方法およびカメラシステム
JPH0964197A (ja) バッファ回路