TWI616947B - Plasma processing device - Google Patents

Plasma processing device Download PDF

Info

Publication number
TWI616947B
TWI616947B TW103117437A TW103117437A TWI616947B TW I616947 B TWI616947 B TW I616947B TW 103117437 A TW103117437 A TW 103117437A TW 103117437 A TW103117437 A TW 103117437A TW I616947 B TWI616947 B TW I616947B
Authority
TW
Taiwan
Prior art keywords
coil
plasma processing
line
frequency
solenoid coil
Prior art date
Application number
TW103117437A
Other languages
English (en)
Other versions
TW201507027A (zh
Inventor
Naohiko Okunishi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201507027A publication Critical patent/TW201507027A/zh
Application granted granted Critical
Publication of TWI616947B publication Critical patent/TWI616947B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/006—Details of transformers or inductances, in general with special arrangement or spacing of turns of the winding(s), e.g. to produce desired self-resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0092—Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Filters And Equalizers (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

在將從處理容器內高頻電極之其他電性構件進入至供電線或訊號線等線路上的高頻雜訊利用分布常數線路之多重並聯共振特性而加以阻斷的情形中，不會使針對高頻雜訊的阻抗功能或耐電壓特性降低，而任意地改變共振頻率來加以調整或最佳化。
此濾波器單元中，關於捲線間距，兩個螺管線圈係在線圈軸方向上分割成複數個區間，並選定依各區間所獨立的捲線間距。螺管線圈周圍所設置的複數條棒狀梳齒構件的內側面係形成有咬入兩個螺管線圈之捲線間的梳齒。

Description

電漿處理裝置
本發明係關於一種使用高頻而對被處理基板實施電漿處理的電漿處理裝置，特別是關於一種具備有用以阻斷來自處理容器內之高頻電極以外的電性構件而進入至供電線或訊號線等線路上的雜訊之濾波器的電漿處理裝置。
為了製造使用電漿的半導體裝置或FPD(Flat Panel Display)的微細加工中，被處理基板(半導體晶圓、玻璃基板等)上之電漿密度分布之控制，以及基板溫度乃至溫度分布之控制係非常重要。若基板的溫度控制未適當地進行，則便無法確保基板表面反應甚至製造特性的均勻性，半導體裝置或顯示裝置之製造生產率便會下降。
一般而言，在電漿處理裝置，特別是電容耦合型電漿處理裝置之腔室內載置被處理基板的載置台或晶座係具有施加高頻至電漿空間之高頻電極功能、以靜電吸附等保持基板之保持部功能，以及以傳熱來控制基板至既定溫度的溫度控制部功能。關於溫度控制功能，係期望能夠適當地修正來自電漿或腔室壁之熱輻射的不均勻性所造成的對基板熱輸入特性之分布或基板支撐構造所造成的熱分布。
從以前，為了控制晶座溫度甚至基板溫度，係普遍利用到在晶座裝入藉由通電會發熱的發熱體而控制該發熱體所產生的焦耳熱之加熱器方式。然而，採用加熱器方式時，從該高頻電源施加至晶座之高頻的一部分會作為雜訊而從發熱體輕易進入至加熱器供電線。高頻雜訊穿過加熱器供電線而到達至加熱器電源時，則會有妨害加熱器電源的動作乃至性能之虞。進一 步地，在加熱器電源線上流動高頻電流時，高頻功率便白白地消耗了。由於此般實情，在加熱器供電線上設置用以衰減或阻止從晶座內建的發熱體所進入的高頻雜訊之濾波器便成為通例。
本申請人係在專利文獻1揭示一種改善電漿處理裝置中阻斷從處理容器內的高頻電極以外的電性構件進入至供電線或訊號線等線路上的高頻雜訊之濾波性能的安定性與再現性的濾波器技術。此濾波器技術係藉由利用分布常數線路之規則性多重並聯共振特性，來將收納於濾波器內的線圈以1個加以完成，並得到機台差異較少而安定的高頻雜訊阻斷特性。
進一步地，本申請人係在上述專利文獻1中揭示一種讓導體環構件同軸地設置於線圈與外導體之間等，並藉由對分布常數線路之特性阻抗給予局部的變化，來挪動複數個並聯共振頻率中至少一者而可加以調節的並聯共振頻率調節部之技術。根據此並聯共振頻率調節部，因為可使複數個並聯共振頻率中至少一者一致或近似於作為阻斷對象的高頻雜訊之頻率，故可針對該高頻雜訊之頻率給予所欲非常高的阻抗。藉此，可確實地保護加熱器電源，並提升電漿製程的再現性、信賴性。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011-135052
然而，上述專利文獻1之習知技術中，有所謂因為線圈與外導體之距離間隔會在環構件的位置上局部地變窄，而使得針對高頻雜訊之阻抗功能及耐電壓特性降低的問題。亦即，加熱器供電線上的高頻電位在濾波器單元之入口處會與供電棒或晶座(下部高頻電極)的表面電位相同程度地高(例如數1000伏特程度)，且進入至濾波器單元時，會沿著線圈的捲線而在軸向上逐漸地下降，並在線圈終端處成為數10伏特。然而，當設置有如上述般的環構件時，因為高頻雜訊在走在線圈的途中會由氣隙與環構件往徑向外側旁路出去而通到地，故針對高頻雜訊，濾波器單元之阻抗功能便無法充分發揮功效，並在大電流流過的旁路附近容易導致部件(線圈導體、線圈管、環構件等)之燒壞或早期劣化。
本發明係鑒於上述般習知技術之課題，便提供一種具備了將從處理容器內高頻電極以外的電性構件進入至供電線或訊號線等線路上的高頻雜訊利用分布常數線路之多重並聯共振特性而加以阻斷的情形中，可不使針對高頻雜訊的阻抗功能或耐電壓特性降低，而任意地改變共振頻率來加以調整或最佳化之濾波器的電漿處理裝置。
本發明第1觀點中的電漿處理裝置係設置將高頻電源電性連接至進行電漿處理之處理容器內所配設的高頻電極，並將用以電性連接該高頻電極上所設置的發熱體與加熱器電源的供電線上會透過該發熱體而進入之既定頻率的高頻雜訊加以衰減或阻斷的濾波器的電漿處理裝置，該濾波器具有：構成該線路一部分的1個螺管線圈；以及收容或包圍該螺管線圈並與該螺管線圈組合而形成以複數個頻率構成並聯共振之分布常數線路的筒形外導體；該螺管線圈係在軸方向上具有捲線間距相異的第1及第2區間。
上述第1觀點中，將螺管線圈與外導體間所形成的分布常數線路或同軸線路之距離間隔保持固定，並可藉由以區間單位變化同軸線路之每單位長度的靜電容量及電感，使得特性阻抗以區間單位來變化，而改變並聯多重共振中的共振頻率之一部分或全部。
本發明第2觀點中的電漿處理裝置係具有透過線路而被電性連接至進行電漿處理的處理容器內之既定的電性構件的電力系或訊號系之外部電路，並將從該電性構件往該外部電路而進入至該線路之既定頻率的高頻雜訊利用該線路上所設置的濾波器加以衰減或阻斷的電漿處理裝置，該濾波器具有：構成該線路一部分，並在軸方向上具有獨立線圈間距之第1及第2區間的1個螺管線圈；收容或包圍該螺管線圈並與該螺管線圈組合而形成以複數個頻率構成並聯共振之分布常數線路的筒形外導體；該第1區間中在周圍方向的複數位置上局部進入該螺管線圈之捲線間的絕緣性第1梳齒；以及該第2區間中在周圍方向之全區域阻塞該螺管線圈之捲線間的絕緣性第2線圈管。
上述第2觀點中，會選擇螺管線圈之第1及第2區間上獨立線圈間距，此外，並採用第1區間中在周圍方向的複數個位置上會有絕緣性第1梳齒 進入至螺管線圈的捲線間，且第2區間中在周圍方向的全區域上會有絕緣性第2線圈管阻塞螺管線圈之捲線間之構成。相關的構成中，亦將螺管線圈與外導體間所形成的分布常數線路或同軸線路之距離間隔保持固定，並可使特性阻抗以區間單位來變化，而改變並聯多重共振中的共振頻率之一部分或全部。
本發明第3觀點中的電漿處理裝置，係具有透過線路而被電性連接至進行電漿處理的處理容器內之既定的電性構件的電力系或訊號系之外部電路，並將從該電性構件往該外部電路而進入至該線路之既定頻率的高頻雜訊利用該線路上所設置的濾波器加以衰減或阻斷的電漿處理裝置，該濾波器具有：構成該線路一部分的1個螺管線圈；以及收容或包圍該螺管線圈並與該螺管線圈組合而形成以複數個頻率構成並聯共振之分布常數線路的筒形外導體；該螺管線圈係在軸方向上具有分別絕緣披覆有線圈導體比介電率相異的第1及第2線圈管的第1及第2區間。
上述第3觀點中，藉由將螺管線圈與外導體間所形成的同軸線路之距離間隔保持固定，並以區間單位變化同軸線路之每單位長度的靜電容量，可使得特性阻抗以區間單位來變化，而改變並聯多重共振中的共振頻率之一部分或全部。
根據本發明之電漿處理裝置，藉由上述般的構成及作用，來將從處理容器內高頻電極以外的電性構件進入至供電線或訊號線等線路上的高頻雜訊利用分布常數線路之多重並聯共振特性而加以阻斷的情形中，不會使針對高頻雜訊的阻抗功能或耐電壓特性降低，而任意地改變共振頻率來加以調整或最佳化。
10‧‧‧腔室
12‧‧‧晶座(下部電極)
28‧‧‧(電漿生成用)高頻電源
30‧‧‧(離子引入用)高頻電源
40(IN)‧‧‧內側發熱線
40(OUT)‧‧‧外側發熱線
54(IN)、54(OUT)‧‧‧濾波器單元
58(IN)、58(OUT)‧‧‧加熱器電源
100(1)、100(2)‧‧‧供電線
102(1)、102(2)‧‧‧濾波器
104(1)、104(2)‧‧‧螺管線圈
106(1)、106(2)‧‧‧電容
110‧‧‧外導體
114‧‧‧棒狀梳齒構件
128‧‧‧板狀梳齒構件
M、M1~M3‧‧‧梳齒
[圖1]顯示本發明一實施形態中電漿處理裝置之全體構成的縱剖面圖。
[圖2]顯示實施形態中用以供給電力至晶座之發熱體的加熱器供電部之電路構成的圖式。
[圖3]顯示實施形態中發熱體之構成例的圖式。
[圖4A]顯示第1實施例中濾波器單元構造的縱剖面圖。
[圖4B]顯示上述濾波器單元構造的橫剖面圖。
[圖5]顯示上述濾波器單元中重要部分之構成的部分放大立體圖。
[圖6A]顯示上述濾波器單元中繞螺管線圈之子件的具體構成例的立體圖。
[圖6B]顯示上述子件之重要部分的部分放大立體圖。
[圖7]顯示上述子件之具體構成的一變形例的立體圖。
[圖8]顯示第1實施例中螺管線圈之捲線間距相關的比較基準的圖式。
[圖9A]顯示第1實施例中螺管線圈之捲線間距相關的第1分割圖形的圖式。
[圖9B]顯示將上述第1分割圖形之頻率-阻抗特性與上述比較基準(圖8)之頻率-阻抗特性對比的圖式。
[圖10A]顯示第1實施例中第2分割圖形的圖式。
[圖10B]顯示將上述第2分割圖形之頻率-阻抗特性與上述比較基準(圖8)之頻率-阻抗特性對比的圖式。
[圖11A]顯示第1實施例中第3分割圖形的圖式。
[圖11B]顯示將上述第3分割圖形之頻率-阻抗特性與上述比較基準(圖8)之頻率-阻抗特性對比的圖式。
[圖12A]顯示第1實施例中第4分割圖形的圖式。
[圖12B]顯示將上述第4分割圖形之頻率-阻抗特性與上述比較基準(圖8)之頻率-阻抗特性對比的圖式。
[圖13A]顯示第1實施例中第5分割圖形的圖式。
[圖13B]顯示將上述第5分割圖形之頻率-阻抗特性與上述比較基準(圖8)之頻率-阻抗特性對比的圖式。
[圖14]顯示第2實施例中濾波器單元之構造的縱剖面圖。
[圖15]顯示第2實施例之濾波器單元中重要部分之構成的部分放大立體圖。
[圖16]顯示第2實施例中螺管線圈之捲線間距相關的比較基準的圖式。
[圖17A]顯示第2實施例中螺管線圈之捲線間距相關的第1分割圖形的圖式。
[圖17B]顯示將上述第1分割圖形中頻率-阻抗特性與上述比較基準 (圖16)中頻率-阻抗特性對比的圖式。
[圖18A]顯示第2實施例中第2分割圖形的圖式。
[圖18B]顯示將上述第2分割圖形之頻率-阻抗特性與上述比較基準(圖16)之頻率-阻抗特性對比的圖式。
[圖19A]顯示第2實施例中第3分割圖形的圖式。
[圖19B]顯示將上述第3分割圖形之頻率-阻抗特性與上述比較基準(圖16)之頻率-阻抗特性對比的圖式。
[圖20A]顯示第2實施例中第4分割圖形的圖式。
[圖20B]顯示將上述第4分割圖形之頻率-阻抗特性與上述比較基準(圖16)之頻率-阻抗特性對比的圖式。
[圖21A]顯示第2實施例中第5分割圖形的圖式。
[圖21B]顯示將上述第5分割圖形之頻率-阻抗特性與上述比較基準(圖16)之頻率-阻抗特性對比的圖式。
[圖22]顯示第2實施例之一變形例中螺管線圈之捲線間距相關的比較基準的圖式。
[圖23A]顯示上述變形例中螺管線圈之捲線間距相關的第1分割圖形的圖式。
[圖23B]顯示將上述第1分割圖形之頻率-阻抗特性與上述比較基準(圖22)之頻率-阻抗特性對比的圖式。
[圖24A]顯示上述變形例中第2分割圖形的圖式。
[圖24B]顯示將上述第2分割圖形之頻率-阻抗特性與上述比較基準(圖22)之頻率-阻抗特性對比的圖式。
[圖25A]顯示上述變形例中第3分割圖形的圖式。
[圖25B]顯示將上述第3分割圖形之頻率-阻抗特性與上述比較基準(圖22)之頻率-阻抗特性對比的圖式。
[圖26A]顯示上述變形例中第4分割圖形的圖式。
[圖26B]顯示將上述第4分割圖形之頻率-阻抗特性與上述比較基準(圖22)之頻率-阻抗特性對比的圖式。
[圖27A]顯示上述變形例中第5分割圖形的圖式。
[圖27B]顯示將上述第5分割圖形之頻率-阻抗特性與上述比較基準 (圖22)之頻率-阻抗特性對比的圖式。
[圖28]顯示第3實施例中線圈捲線間構造之構成的部分放大立體圖。
以下，參照附加圖式就本發明之較佳實施形態加以說明。
[電漿處理裝置全體構成]
於圖1顯示本發明一實施形態中電漿處理裝置之構成。此電漿處理裝置係構成為下部施加2頻率方式之電容耦合型電漿處理裝置，並具有例如鋁或不鏽鋼等金屬製圓筒形腔室(處理容器)10。腔室10係接地。
腔室10內係水平地配置有作為下部電極之載置作為被處理基板，例如半導體晶圓W的圓板狀晶座12。此晶座12係例如由鋁所構成，並藉由從腔室10底部往垂直上方延伸的例如陶瓷製的絕緣性筒狀支撐部14而以非接地加以支撐。沿著此絕緣性筒狀支撐部14外周而從腔室10底部往垂直上方延伸的導電性筒狀支撐部16與腔室10內壁之間形成有環狀的排氣路18，此排氣路18底部設置有排氣口20。此排氣口20係透過排氣管22連接有排氣裝置24。排氣裝置24係具有渦輪分子幫浦等真空幫浦，並可將腔室10內的處理空間減壓至所欲的真空度。腔室10側壁係安裝有開閉半導體晶圓W之搬出入口的閘閥26。
晶座12係透過匹配單元32及供電棒34而電性連接有第1及第2高頻電源28、30。於此，第1高頻電源28主要係輸出有助於電漿生成之固定頻率(通常27MHz以上，較佳為60MHz以上)的第1高頻HF。另一方面，第2高頻電源30主要係輸出有助於針對晶座12上的半導體晶圓W之離子引入(通常13MHz以下)的第2高頻LF。匹配單元32係收納有用以匹配第1與第2高頻電源28、30與電漿負載間之阻抗的第1及第2匹配器(未圖示)。
供電棒34係由具有既定外徑的圓筒形或圓柱形導體所構成，且其上端會連接至晶座12下面中心部，而其下端會連接至匹配單元32內之上述第1及第2匹配器的高頻輸出端子。又，腔室10內底面與匹配單元32之間係設置有包圍供電棒34周圍之圓筒形導體罩35。更詳細而言，於腔室10底面(下面)係形成有具有較供電棒34外徑更大上一圈之既定口徑的圓形開口部，且導體罩35上端部會連接至此腔室開口部，而導體罩35下端部會連接至上述 匹配器的接地(地線)端子。
晶座12係具有較半導體晶圓W更大上一圈之直徑或口徑。晶座12上面係區劃成與晶圓W略同形狀(圓形)並且略同大小之中心區域，亦即晶圓載置部，以及延伸於此晶圓載置部外側的環狀周邊部。晶圓載置部上載置有處理對象的半導體晶圓W。環狀周邊部上係安裝有具有較半導體晶圓W口徑要大之內徑的環狀板材，即所謂的聚焦環36。此聚焦環36係對應於半導體晶圓W之被蝕刻材而以例如Si、SiC、C、SiO2中任一者之材質來加以構成。
晶座12上面的晶圓載置部係設置有吸附晶圓用靜電吸盤38及發熱體40。靜電吸盤38係在一體成形或者被一體黏著於晶座12上面的膜狀或板狀介電體42中封入DC電極44，DC電極44係透過開關46、高阻值電阻48及DC高壓線50而電性連接有腔室10外所配置的外加直流電源45。藉由施加來自直流電源45的高壓直流電壓至DC電極44，便能以靜電力將半導體晶圓W吸附保持在靜電吸盤38上。另外，DC高壓線50係披覆線，會通過圓筒體的下部供電棒34之中，並從晶座12下方貫通而連接至靜電吸盤38之DC電極44。
發熱體40係由與靜電吸盤38之DC電極44一起被封入至介電體42中之例如螺旋狀的電阻發熱線所構成，並且在此實施形態中如圖3所示，晶座12的半徑方向上係被一分為二成內側發熱線40(IN)與外側發熱線40(OUT)。其中，內側發熱線40(IN)係透過被絕緣披覆的供電導體52(IN)、濾波器單元54(IN)，以及電纜線56(IN)而電性連接至腔室10外所配置的專用加熱器電源58(IN)。外側發熱線40(OUT)係透過被絕緣披覆的供電導體52(OUT)、濾波器單元54(OUT)，以及電纜線56(OUT)而電性連接至仍為腔室10外所配置的專用加熱器電源58(OUT)。其中，濾波器單元54(IN)、54(OUT)為此實施形態中主要的特徵部分，關於其內部構成及作用將於後詳細地加以說明。
晶座12內部係設置有例如往周圍方向延伸的環狀冷媒室或冷媒通路60。此冷媒室60係從冷卻單元(未圖示)透過冷媒供給管而循環供給有既定溫度的冷媒，例如冷卻水cw。藉由冷媒之溫度可將晶座12之溫度朝下降方面加以控制。然後，為了使半導體晶圓W熱偶合至晶座12，來自傳熱氣體 供給部(未圖示)的傳熱氣體，例如He氣會透過氣體供給管及晶座12內部的氣體通路62而供給至靜電吸盤38與半導體晶圓W之接觸界面。
腔室10之頂部係設置有平行地面對晶座12並兼作為上部電極的噴頭64。此噴頭64係具有面對晶座12的電極板66以及可將此電極板66從背後(上)裝卸而加以支撐的電極支撐體68，在此電極支撐體68內部設置氣體室70，並將從此氣體室70貫通至晶座12側的多數氣體吐出孔72形成在電極支撐體68與電極板66上。電極板66與晶座12間的空間SP會成為電漿生成空間或處理空間。氣體室70上部所設置的氣體導入口70a係連接有來自處理氣體供給部74之氣體供給管76。電極板66係由例如Si、SiC或C所構成，且電極支撐體68係由例如經氧化鋁膜處理的鋁所構成。
此電漿蝕刻裝置內之各部，例如排氣裝置24、高頻電源28,30、直流電源45之開關46、加熱器電源58(IN),58(OUT)、冷卻單元(未圖示)、傳熱氣體供給部(未圖示)及處理氣體供給部74等各動作及裝置全體的動作(循序)係藉由包含微電腦之控制部75來加以控制。
此電漿蝕刻裝置中，在進行蝕刻時，首先讓閘閥26處於打開狀態而將加工對象之半導體晶圓W搬入至腔室10內，並載置於靜電吸盤38上。然後，藉由處理氣體供給部74將蝕刻氣體(一般為混合氣體)以既定流量導入至腔室10內，並藉由排氣裝置24讓腔室10內之壓力達到設定值。進一步地，使第1及第2高頻電源28,30開啟，使得第1高頻HF及第2高頻LF分別以既定功率輸出，並將該等高頻HF,LF透過匹配單元32及供電棒34而施加至晶座(下部電極)12。又，藉由傳熱氣體供給部來將傳熱氣體(He氣)供給至靜電吸盤38與半導體晶圓W間的接觸界面，並讓靜電吸盤用開關46開啟，藉由靜電吸附力來將傳熱氣體封入上述接觸界面。另一方面，讓加熱器電源58(IN),58(OUT)開啟，使得內側發熱線40(IN)及外側發熱線40(OUT)以各自獨立的焦耳熱發熱，來將晶座12上面之溫度乃至於溫度分布控制在設定值。從噴頭64所吐出的蝕刻氣體係在兩電極12、64間藉由高頻放電而電漿化，藉由此電漿所生成的自由基或離子來將半導體晶圓W表面之被加工膜蝕刻成所欲的圖案。
此電容耦合型電漿蝕刻裝置係藉由施加適合生成電漿之較高頻率(較佳為60MHz以上)的第1高頻HF至晶座12，來將電漿以較佳解離狀態而高密 度化，且即使在較低壓條件下亦可形成高密度電漿。與此同時地，藉由施加適合引入離子之較低頻率(通常13MHz以下)的第2高頻LF至晶座12，來針對晶座12上的半導體晶圓W實施選擇性高的異向性蝕刻。
又，此電容耦合型電漿蝕刻裝置中，將冷卻器之冷卻與加熱器之加熱同時給予至晶座12，並且因為將加熱器之加熱在半徑方向之中心部與邊緣部獨立地加以控制，便可高速的溫度切換或升降溫，並任意或多樣地控制溫度分布的形態。
[濾波器單元內之電路構成]
接著，說明此電漿蝕刻裝置中的濾波器單元54(IN),54(OUT)內之電路構成。
圖2顯示用以供給電力至晶座12所設置的發熱體40之加熱器供電部的電路構成。此實施形態中，係針對各自發熱體40之內側發熱線40(IN)及外側發熱線40(OUT)而連接具有實質相同的電路構成的各別加熱器供電部，來獨立地控制內側發熱線40(IN)及外側發熱線40(OUT)之發熱量或發熱溫度。以下的說明中，係針對內側發熱線40(IN)之加熱器供電部的構成與作用加以描述。針對外側發熱線40(OUT)之加熱器供電部的構成與作用則亦完全相同。
加熱器電源58(IN)係例如使用SSR而進行商用頻率切換(ON/OFF)動作的交流輸出型電源，並以閉迴路電路而與內側發熱線40(IN)連接。更詳細而言，加熱器電源58(IN)的一對輸出端子中，第1輸出端子係透過第1供電線(電源線)100(1)而電性連接至內側發熱線40(IN)之第1端子h1，而第2輸出端子係透過第2供電線(電源線)100(2)而電性連接至內側發熱線40(IN)之第2端子h2。
濾波器單元54(IN)係具有分別設置於第1及第2供電線100(1),100(2)途中的第1及第2濾波器102(1),102(2)。兩濾波器102(1),102(2)之電路構成係實質相同。
更詳細而言，兩濾波器102(1),102(2)係分別具有透過電容106(1),106(2)而接地的螺管線圈104(1),104(2)。螺管線圈104(1),104(2)之一邊的端子或濾波器端子T(1),T(2)係透過一對供電導體52(IN)而分別連接至內側發熱線 40(IN)之兩端子h1,h2，且螺管線圈104(1),104(2)之另一邊的端子與接地電位之導電性構件(例如腔室10)間係分別連接有電容106(1),106(2)。然後，螺管線圈104(1),104(2)與電容106(1),106(2)間的連接點n(1),n(2)係透過電纜線(雙纜線)56(IN)而分別連接至加熱器電源58(IN)之第1及第2輸出端子。
相關構成的加熱器供電部中，從加熱器電源58(IN)所輸出的電流係在正極性的循環中通過第1供電線100(1)，亦即電纜線56(IN)、螺管線圈104(1)及供電導體52(IN)而從一邊的端子h1進入至內側發熱線40(IN)，藉由在內側發熱線40(IN)之各部通電而使得焦耳熱產生，並從另一邊的端子h2流出後，通過第2供電線100(2)，亦即供電導體52(IN)、螺管線圈104(2)及電纜線56(IN)而返回。在負極性的循環中，電流會與上述反向地流過相同電路。因為此加熱器交流輸出的電流係商用頻率，故螺管線圈104(1)、104(2)之阻抗或其壓降係小到可加以忽略，又通過電容106(1),106(2)而往大地洩漏的漏電流亦是少到可忽略。
[濾波器單元內的物理構成(實施例1)]
圖4A、圖4B與圖5顯示第1實施例中濾波器單元54(IN)內之物理構造。濾波器單元54(IN)係如圖4A與圖4B所示，在例如由鋁所構成之圓筒形外導體110中同軸地收容第1濾波器102(1)之螺管線圈104(1)以及第2濾波器102(2)之螺管線圈104(2)，且在濾波器端子T(1)、T(2)之相反側於例如由鋁所構成的電容箱112中一併收容第1濾波器102(1)之電容106(1)以及第2濾波器102(2)之電容106(2)(圖2)。外導體110係以螺固而連接至接地電位之導電性構件，例如腔室10。
各螺管線圈104(1),104(2)為空心線圈，且除了有將非常大的(例如30A程度)電流從加熱器電源52(IN)流至內側發熱線40(IN)之供電線的功能之外，從防止發熱(功率損失)的觀點上，為了在不持有鐵氧體等磁心下而藉由空心來得到非常大的阻抗，並為了進一步得到長的線路長度，便具有粗的線圈線或線圈導體與大線圈尺寸(例如直徑為22~45mm，長度為130~280mm)。
在圓筒形外導體110內側，兩螺管線圈104(1),104(2)係透過由絕緣體，例如樹脂所構成的線圈支撐軸(未圖示)來垂直地站立在電容箱112上。兩螺管線圈104(1),104(2)之線圈導體係以不被線圈管包覆而實質裸線的狀態下， 以複數段可變的捲線間距p一邊重合並進且一邊螺旋狀地捲繞，而具有相同的線圈長度S。
兩螺管線圈104(1),104(2)周圍係設置有鄰接於該等外周面且在周圍方向上以固定間隔置放複數條，例如4條與線圈軸方向平行延伸的棒狀梳齒構件114。各梳齒構件114係由絕緣體，例如PEEK或PCTFE般之硬度、加工性及耐熱性優異的樹脂所構成，從螺管線圈104(1),104(2)獨立而固定在濾波器單元54(IN)內。
如圖5所示般，各梳齒構件114內側面係形成有咬入(亦即進入)兩螺管線圈104(1),104(2)之捲線間的梳齒M。若以其他觀點，兩螺管線圈104(1),104(2)之線圈導體會嵌入至相鄰接的2個梳齒M、M之間的縫隙。如此一來，兩螺管線圈104(1),104(2)之捲線間距p便會藉由梳齒M之間距m來加以決定。此實施形態中，因為兩螺管線圈104(1),104(2)會一邊相互並進一邊螺旋狀地捲繞，故各螺管線圈104(1),104(2)之捲線間距p便會為梳齒M之間距m的2倍。亦即，為p=2m之關係。
然後，兩螺管線圈104(1),104(2)之捲線間距p並非在線圈軸方向中從端至端為固定(固定值)，而是能以區間單位而獨立地加以設定或調整。亦即，關於捲線間距p，兩螺管線圈104(1),104(2)係在線圈軸方向上被分割成複數個區間K1,K2，…，且基本上會選定依各區間Ki(i=1,2，…)所獨立的捲線間距pi。因此，各梳齒構件114會關係到梳齒間距m而被分割成與捲線間距p相同的複數個區間K1,K2，…，且選定依各區間Ki所獨立的梳齒間距mi。
圖4A係顯示將兩螺管線圈104(1),104(2)分割成3個區間K1,K2,K3之範例。此般的3分割類型的情形中，典型而言，最接近於濾波器單元54(IN)之入口，亦即濾波器端子T(1),T(2)的第1區間K1與距入口最遠的第3區間K3之捲線間距p1,p3係相同，而中間的第2區間K2之捲線間距p2會如圖4A所示般較其他捲線間距p1,p3要小上一截(較佳為1/2以下)，或者相反地大上一截(較佳為2倍以上)，而採用2段可變捲線間距。亦即，因為對於捲線間距m1而根據電極間距離之電容容量的影響度係正比於1/m1，故便為1/2以下或2倍以上之效果。
如此般濾波器單元54(IN)中，就將螺管線圈104(1)、104(2)關係到捲線間距p而分割成複數個區間K1,K2，…，並獨立地選定或調整各區間Ki之捲線間 距pi的技術意義乃至作用則於後詳細地加以說明。
外導體110上端之開口部係安裝有環狀蓋體116與樹脂製上部連接器118。上述未圖示的線圈支撐軸及梳齒構件114之上端會被固定在上部連接器118。然後，在上部連接器118內部或周圍，兩螺管線圈104(1),104(2)上端會分別電性連接至濾波器端子T(1),T(2)。
電容箱112上面係安裝有下部連接器120。上述線圈支撐軸及梳齒構件114之下端會被固定在此下部連接器120。然後，兩螺管線圈104(1),104(2)下端會在下部連接器120之內部或周圍分別連接至連接點n(1),n(2)乃至電容106(1),106(2)(圖2)。
另外，外導體110係例如藉由穿孔加工而形成有用以以氣冷來冷卻於內部所收容的螺管線圈104(1),104(2)之多數個通氣孔(未圖示)。
圖6A與圖6B顯示此實施例中繞螺管線圈104(1),104(2)之具體例之子件的構成。如圖示，複數條(4條)棒狀梳齒構件114會以螺絲124來結合至在軸方向之複數位置(兩端及中間的3個位置)上圍繞該等之環狀的例如由樹脂所構成的支撐體122。然後，各梳齒構件114會將其內側面所形成的梳齒M咬入(進入)至兩螺管線圈104(1),104(2)之捲線間。藉此，兩螺管線圈104(1),104(2)之捲線間距p對於梳齒M之間距m會對應p=2m之關係，且線圈捲線間係在除了梳齒M之外的部分上形成有相當於梳齒M厚度之氣隙G(圖6B、圖5)。
兩個螺管線圈104(1),104(2)的內側係插入有例如剖面十字形的線圈支撐軸126。此線圈支撐軸126係藉由在線圈半徑方向中以接觸線圈104(1),104(2)內周面之方式放射狀延伸，並在線圈軸方向中由與線圈104(1),104(2)平行延伸的複數片絕緣體，例如樹脂所構成的板狀構件128來加以構成。另外，圖6A及圖6B中，在螺管線圈104(1),104(2)之一邊的端部保持線圈支撐軸126及梳齒構件114等的塊體130係組合此子件時所使用的治具。
圖7顯示一變形例中繞螺管線圈104(1),104(2)之具體的子件構造。此變形例係在構成上述線圈支撐軸126的板狀構件128外側端面上形成梳齒M，板狀構件128之梳齒M會從線圈半徑方向內側咬入至兩螺管線圈104(1),104(2)之捲線間，而仍以p=2m關係來規定捲線間距p。此情形，因為構成線圈支撐軸126之板狀構件128會兼作梳齒構件，故便不需要將上述般 的棒狀梳齒構件114設置在螺管線圈104(1),104(2)周圍。
然而，亦可以藉由如圖7所示般在螺管線圈104(1),104(2)內側所配置的板狀構件128外側端面上以既定間距m形成梳齒M，並且如圖6A所示般將在內側面上以相同間距m而形成有梳齒M的棒狀梳齒構件114配置於螺管線圈104(1),104(2)周圍，使得在周圍方向之相異位置上從線圈半徑方向之內側及外側兩邊將梳齒M咬入(或者進入)至螺管線圈104(1),104(2)之捲線間的構成來作為其他變形例。又，亦可以配置複數條棒狀梳齒構件114至螺管線圈104(1),104(2)內側，將各梳齒構件114外側面上所形成的梳齒M咬入(進入)至線圈104(1),104(2)之捲線間的構成來作為再一其他的變形例。
[濾波器單元之作用(實施例1)]
此實施形態之濾波器單元54(IN)中，第1及第2濾波器102(1),102(2)之螺管線圈104(1),104(2)與外導體110之間會形成有分布常數線路。
一般而言，傳送線路之特性阻抗Zo係使用無損之情形中每單位長度之靜電容量C、感抗L，而為Zo=√(L/C)。又，波長λ係為下式(1)。
λ=2 π/(ω √(L C))…(1)
一般的分布常數線路(特別是同軸線路)中，相對線路中心為棒狀圓筒導體者，此濾波器單元54(IN)中以圓筒狀螺管線圈作為中心導體之點會有所差異。每單位長度之感抗L係被認為主要是起因於此圓筒狀線圈之感抗會是佔最重要的。另一方面，單位長度之靜電容量係規定為線圈表面與外導體所形成的電容之靜電容量C。因此，即使在此濾波器單元54(IN)中，每單位長度之感抗及靜電容量各為L、C時，亦可認為是形成有為特性阻抗Zo=√(L/C)之分布常數線路。
將具有如此般分布常數線路之濾波器單元從端子T側觀之時，因為相反側會在具有大容量(例如5000pF)之電容處疑似短路，故會得到以依固定頻率間隔將大的阻抗反覆操作方式之頻率-阻抗特性。此般的阻抗特性會在波長與分布線路長同等時獲得。
此濾波器單元54(IN)中，並非螺管線圈104(1)、104(2)之捲線長度，而是軸方向之線圈長度S(圖4A)會成為分布線路長度。然後，藉由在中心導體使用螺管線圈104(1),104(2)，由於可使得相較於棒狀圓筒導體之情形會讓L遠 大而λ較小，故可實現為較短線路長度(線圈長度S)卻與波長同等以上之實效長度，便能獲得反覆操作以較短頻率間隔而持有較大阻抗方式的阻抗特性。
相關構成的分布常數線路中，如圖8所示，在螺管線圈104(1),104(2)之捲線間距橫跨全長S而為固定(ps)的情形中，會得到以藉由規則的頻率間隔而阻抗會角狀地上升方式之並聯多重共振頻率-阻抗特性。因此，若使得透過晶座12乃至發熱體40而進入至供電線100(1),100(2)之高頻雜訊的頻率設計為會一致或近似於並聯多重共振中任一者的並聯共振頻率，則濾波器單元54(IN)中便可有效地阻斷此般高頻雜訊，並由高頻雜訊中安定確實地保護加熱器電源58。
然而，如此實施形態之電漿處理裝置，在施加頻率相異的複數個高頻(第1高頻HF，第2高頻LF)至晶座12之情形下，必須使並聯多重共振中任2個並聯共振頻率同時匹配(一致或近似)於該等複數個高頻HF,LF之各自的頻率。此情形下，在如上述般螺管線圈104(1),104(2)之捲線間距會橫跨全長S而為固定(ps)的構成中，因為並聯共振頻率會以規則的頻率間隔而得到，故從製程種類或樣式等各種觀點，使並聯多重共振同時匹配於所任意選定的兩高頻HF,LF之頻率是非常困難的。
為了處理此問題，上述專利文獻1之先前技術係採用藉由在濾波器單元54(IN)中的螺管線圈104(1),104(2)與外導體110之間設置環構件，來局部地讓同軸線路之縫隙狹窄而使得C(單位長度的靜電容量)變化，甚至局部地使得特性阻抗Zo=√(L/C)變化，來改變並聯多重共振中共振頻率之一部分或全部的手法。
相對於此，本發明係在濾波器單元54(IN)中，取代設置此般環構件，而採用對於藉由在線圈軸方向上所分割的各複數個區間K1,K2，…而獨立地設定或調整影響同軸線路之C及/或L的螺管線圈104(1)、104(2)的物理特性，在不使同軸線路之縫隙變化下卻使特性阻抗Zo=√(LC)以區間單位變化，來改變並聯多重共振中共振頻率之一部分或全部的手法。
此第1實施例中，係藉由關係到捲線間距p而將螺管線圈104(1),104(2)分割成複數個區間K1,K2，…，並獨立地設定或調整各區間Ki中捲線間距pi，使得同軸線路的C,L以區間單位變化，甚至使得特性阻抗Zo=√(LC)以區間 單位變化，來改變並聯多重共振中共振頻率之一部分或全部。此情形下，各區間Ki中，螺管線圈104(1),104(2)之捲線間距p越小，則每單位長度的C,L會越大，且特性阻抗Zo=√(LC)便越大。相反地，螺管線圈104(1),104(2)之捲線間距p越大，則每單位長度的C,L會越小，且特性阻抗Zo=√(LC)便越小。
本發明人為了驗證此實施例中的上述技法效果，便就具有S/5長度之一區間的捲線間距會在單獨或合計下為具有4S/5長度之其他區間的捲線間距的1/2之5組分割圖案A1~A5，而藉由電磁場計算來取得含有螺管線圈104(1)的第1濾波器102(1)之頻率-阻抗特性。然後，將各分割圖案An(n=1~5)所取得的頻率-阻抗特性對比於如圖8所示般未進行區間分割之構成，亦即從線圈之端至端使捲線間距一致為固定值ps之構成(比較基準AS)中藉由電磁場計算而取得的頻率-阻抗特性。另外，含有螺管線圈104(2)的第2濾波器102(2)係因為具有與第1濾波器102(1)相同的構成，故頻率-阻抗特性亦可視為實質相同。
首先，第1分割圖案A1係如圖9A所示，以長度1：4的比例將螺管線圈104(1),104(2)從濾波器單元54(IN)之入口(IN)朝向出口(OUT)分割成2個區間K1,K2，並將兩區間K1,K2之捲線間距p1,p2選擇為1：2的比例。此情形中，針對比較基準AS(圖8)中的捲線間距ps，藉由讓p1=0.56ps，且p2=1.12ps，便可使得線圈全體的長度S與比較基準AS(圖8)保持相同。
圖9B顯示將第1分割圖案A1(圖9A)中之頻率-阻抗特性對比於比較基準AS(圖8)中之頻率-阻抗特性。如圖示，第2個與第3個串聯共振頻率及並聯共振頻率會分別往較低頻率區域側改變(fs2>f’s2)、(fp2>f’p2)、(fs3>f’s3)、(fp3>f’p3)，而第5個串聯共振頻率及並聯共振頻率會往較高頻率區域側改變(fs5<f’s5)、(fp5<f’p5)。
例如，第1高頻HF之頻率使用60MHz之情形中，比較基準(圖8)之頻率-阻抗特性中在60MHz附近因為存在有第3個串聯共振頻率fs3，故此附近的阻抗便會成為10Ω而相當的低，要完全阻斷濾波器單元54(IN)中第1高頻HF之雜訊便很困難。然而，若從比較基準AS變更成第1分割圖案A1(圖9A)，則因為第3個串聯共振頻率f’s3會改變到57MHz的位置上，且第3個並聯共振頻率f’p3會位於60MHz附近，故可以數100Ω以上的高阻抗來 確實地阻斷第1高頻HF之雜訊。
接著，第2分割圖案A2係如圖10A所示，以長度1：1：3的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成3個區間K1,K2,K3，並將該等3區間K1,K2,K3之捲線間距p1,p2,p3選擇為2：1：2的比例。此情形中，藉由讓p1=1.12ps、p2=0.56ps，且p3=1.12ps，便可使得線圈全體的長度S與比較基準AS保持相同。
圖10B顯示將第2分割圖案A2(圖10A)中之頻率-阻抗特性對比於比較基準AS(圖8)中之頻率-阻抗特性。如圖示，第2個與第4個串聯共振頻率及並聯共振頻率會分別往較低頻率區域側改變(fs2>f’s2)、(fp2>f’p2)、(fs4>f’s4)、(fp4>f’p4)，而第3個串聯共振頻率及並聯共振頻率會往較高頻率區域側改變(fs3<f’s3)、(fp3<f’p3)。
例如，第1高頻HF之頻率使用85MHz之情形中，比較基準AS(圖8)之頻率-阻抗特性中在84MHz附近因為存在有第4個串聯共振頻率fs4，故此附近的阻抗便會成為10Ω以下而相當的低，要完全阻斷濾波器單元54(IN)中第1高頻HF之雜訊便很困難。然而，若選擇第2分割圖案A2(圖10A)，則因為第4個串聯共振頻率f’s4會改變成80MHz以下，且第4個並聯共振頻率f’p4會位於85MHz附近，故可以數100Ω以上的高阻抗來確實地阻斷第1高頻HF之雜訊。
接著，第3分割圖案A3係如圖11A所示，以長度2：1：2的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成3個區間K1,K2,K3。此情形中，p1=1.12ps、p2=0.56ps，且p3=1.12ps。
圖11B顯示將第3分割圖案A3(圖11A)中之頻率-阻抗特性對比於比較基準AS(圖8)中之頻率-阻抗特性。如圖示，第2個與第4個串聯共振頻率及並聯共振頻率會分別往較高頻率區域側改變(fs2<f’s2)、(fp2<f’p2)、(fs4<f’s4)、(fp4<f’p4)，而第3個與第5個串聯共振頻率及並聯共振頻率會分別往較低頻率區域側改變(fs3>f’s3)、(fp3>f’p3)、(fs5>f’s5)、(fp5>f’p5)。
例如，第1高頻HF之頻率為60MHz之情形中，即使選擇第3分割圖案A3，則因為第3個並聯共振頻率f’p3(約57MHz)會接近於第1高頻HF之頻率(60MHz)，故可以數100Ω以上的高阻抗來確實地阻斷第1高頻HF之雜訊。
接著，第4分割圖案A4係如圖12A所示，以長度3：1：1的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成3個區間K1,K2,K3。此情形中，p1=1.12ps、p2=0.56ps，且p3=1.12ps。
圖12B顯示將第4分割圖案A4(圖12A)中之頻率-阻抗特性對比於比較基準AS(圖8)中之頻率-阻抗特性。如圖示，第3個串聯共振頻率及並聯共振頻率會往較高頻率區域側改變(fs3<f’s3)、(fp3<f’p3)，而第4個與第5個串聯共振頻率及並聯共振頻率會分別往較低頻率區域側改變(fs4>f’s4)、(fp4>f’p4)、(fs5>f’s5)、(fp5>f’p5)。
特別是第4分割圖案A4中，藉由第3個串聯共振頻率f’s3會改變成65MHz以上，而與第2個並聯共振頻率f’p2(約40MHz)之間隔便會變大，來在60MHz得到100Ω以上之阻抗。因此，例如第1高頻HF之頻率為60MHz之情形中，即使選擇此第4分割圖案A4，亦可確實地阻斷第1高頻HF之雜訊。
最後，第5分割圖案A5係如圖13A所示，以長度4：1的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成2個區間K1,K2。此情形中，p1=1.12ps，且p2=0.56ps。
圖13B顯示將第5分割圖案A5(圖13A)中之頻率-阻抗特性對比於比較基準AS(圖8)中之頻率-阻抗特性。如圖示，第2個與第3個串聯共振頻率及並聯共振頻率會分別往較低頻率區域側改變(fs2>f’s2)、(fp2>f’p2)、(fs3>f’s3)、(fp3>f’p3)，而第5個串聯共振頻率及並聯共振頻率會往較高頻率區域側改變(fs5<f’s5)、(fp5<f’p5)。
第5分割圖案A5中，第3個串聯共振頻率f’s3會改變成約57MHz以下，而第3個並聯共振頻率f’p3會位於60MHz附近。因此，例如第1高頻HF之頻率為60MHz之情形中，即使選擇此第5分割圖案A5，亦可確實地阻斷第1高頻HF之雜訊。
另外，如圖9B~圖13B所示，即使是分割圖案A1~A5之任一者，第1個串聯共振頻率f’s1與並聯共振頻率f’p1皆幾乎未改變，而維持f’s1≒fs1、f’p1≒fp1之關係。特別是第1個並聯共振頻率f’p1係保持在13MHz附近的數值。如此般，即便為了得到針對電漿生成用第1高頻HF頻率之最佳的頻率-阻抗特性，而如何地選定分割圖案A，針對離子引入用第2高頻LF之 頻率(通常13MHz以下)亦會總是確保有固定的高阻抗。藉此，可簡化針對兩高頻HF,LF之頻率同時匹配並聯多重共振之濾波器設計。
又，此實施例中，為了將螺管線圈104(1),104(2)關係到捲線間距p而分割成附數個區間K1,K2，…，便於螺管線圈104(1),104(2)周圍或內側設置與線圈軸方向平行延伸的梳齒構件(114,128)，並於梳齒構件(114,128)內側面或外側面所形成的每個區間Ki將具有對應於捲線間距pi之間距mi的梳齒Mi咬入至螺管線圈104(1),104(2)之捲線間。
根據相關構成，因為將各區間Ki之螺管線圈104(1),104(2)之捲線間距pi依據梳齒間距mi而正確地跟設定值一致，故可得到再現性會較高而個體差異較少的頻率-阻抗特性或濾波器特性。又，因為螺管線圈104(1),104(2)之捲線間係在除了梳齒M之外的部分上形成有氣隙G，故在線圈所產生的熱會透過氣隙G迅速地被排出。因此，亦具有可效率良好地冷卻螺管線圈104(1),104(2)之優點。
進一步地，因為在濾波器單元54(IN)內之螺管線圈104(1),104(2)與外導體110之間不具備環構件，故進入至濾波器單元54(IN)的高頻雜訊就不會在走在螺管線圈104(1),104(2)途中於半徑方向外側，亦即外導體110旁路出去而往大地洩漏。因此，針對高頻雜訊之阻抗功能或耐電壓特性就不會降低。
另外，此實施例中，為了使濾波器102(1),102(2)之並聯多重共振特性中一部分的共振頻率如上述般選擇性地改變，必須在螺管線圈104(1),104(2)上所設定的複數個區間K1,K2，…之間將區間長度之比與捲線間距p1,p2…之比選定為適當值。例如，上述第1分割圖案A1中，當第1區間K1為例如S/100以下般極短時，會難以得到如圖9B所示般一部分共振頻率之改變效果，且即使是第1區間K1中捲線間距p1與第2區間K2中捲線間距p2僅例如數%差異之情形亦相同。
本發明人根據已進行的電磁場計算，第1區間K1之長度較佳是第2區間K2之長度的1/5以上5倍以下。又，第1區間K1之捲線間距p1較佳是第2區間K2之捲線間距p2的2倍以上或1/2以下。
[濾波器單元內之物理構成(實施例2)]
圖14顯示第2實施例中濾波器單元54(IN)內之物理構造。此第2實施 例中，將螺管線圈104(1),104(2)在線圈軸方向上分割成複數個區間K1,K2，…，在一個區間例如K2中與上述第1實施例同樣地使梳齒構件114(126)之梳齒M2在周圍方向上局部地咬入至捲線間，而其他區間例如K1,K3中則藉由線圈管J來堵塞捲線間周圍方向的全區域。此外，幾乎與上述第1實施例相同。
此情形中，使用線圈管J之區間K1,K3中，如圖15所示，通常是採用僅讓單一邊的螺管線圈104(2)之線圈導體穿過至線圈管J之構成。即使不讓另一邊的螺管線圈104(1)之線圈導體穿過至線圈管J，亦可在兩線圈104(1),104(2)間確保固定捲線間距p與電性絕緣性。但是，亦可為讓兩線圈104(1),104(2)之線圈導體各穿過線圈管J之構成。
[濾波器單元內之作用(實施例2)]
此第2實施例亦與上述第1實施例相同地在濾波器單元54(IN)中，取代在螺管線圈104(1),104(2)與外導體110之間所設置的環構件，而採用對於藉由在線圈軸方向上所分割的各複數個區間而將影響同軸線路之C及/或L的螺管線圈104(1),104(2)的物理特性獨立地設定或調整，而在不使同軸線路之縫隙變化下卻使特性阻抗Zo=√(L/C)以區間單位變化，來改變並聯多重共振中共振頻率之一部分或全部的手法。
更詳細而言，如上述般藉由關係到捲線間構造而將螺管線圈104(1),104(2)分割成複數個區間K1,K2，…，並讓梳齒M咬入至捲線間的區間與以線圈管J來堵塞捲線間的區間混在一起，而使得同軸線路的C,L以單位區間變化，甚至使得特性阻抗Zo=√(LC)以區間單位變化，來改變並聯多重共振中共振頻率之一部分或全部。例如圖14之分割圖案的情形中，讓梳齒M咬入至捲線間的區間K2中，當捲線間距p2越小，則每單位長度的C,L會越大，且特性阻抗Zo=√(LC)便越大。相反地，捲線間距p2越大，則每單位長度的C,L會越小，且特性阻抗Zo=√(LC)便越小。又，以線圈管J來堵塞捲線間的區間K1,K3中，在該等捲線間距為固定的情形下，當線圈管J之比介電率ε越大，則每單位長度的C會越大，且特性阻抗Zo=√(LC)便越大。相反地，當線圈管J之比介電率ε越小，則每單位長度的C會越小，且特性阻抗Zo=√(LC)便越小。
本發明人為了驗證此第2實施例中上述技法的效果，便就螺管線圈104(1),104(2)之捲線間距從線圈之端至端一致為固定值ps，並僅在長度為S/5之一個區間中讓梳齒M咬入捲線間，而在其他全部的區間中都以線圈管J來堵塞捲線間之5組分割圖案B1~B5，而藉由電磁場計算來取得含有螺管線圈104(1)的第1濾波器102(1)之頻率-阻抗特性。然後，將各分割圖案Bn(n=1~5)所取得的頻率-阻抗特性對比於如圖16所示般在讓捲線間距一致為固定值ps而不進行區間分割下，在從線圈之端至端以線圈管J來堵塞捲線間之構成(比較基準BS)，而藉由電磁場計算所取得的頻率-阻抗特性。此情形中，含有螺管線圈104(2)的第2濾波器102(2)亦因為具有與第1濾波器102(1)相同的構成，故頻率-阻抗特性亦可視為實質相同。另外，上述電磁場計算中，將線圈管J的比介電率選為4。例如，當使用PEEK為線圈管J的材質時，可得到此比介電率的值(4)。
首先，第1分割圖案B1係如圖17A所示，以長度1：4的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成2個區間K1,K2，且第1區間K1係將梳齒M1咬入至捲線間，而第2區間K2係以線圈管J來堵塞捲線間。
第2分割圖案B2係如圖18A所示，以長度1：1：3的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成3個區間K1,K2,K3，且第2區間K2係將梳齒M2咬入至捲線間，而第1區間與第3區間K1、K3係以線圈管J來堵塞捲線間。
第3分割圖案B3係如圖19A所示，以長度2：1：2的比例將螺管線圈104(1),104(2)從濾波器單元54(IN)之入口(IN)朝向出口(OUT)分割成3個區間K1,K2,K3，且第2區間K2係將梳齒M2咬入至捲線間，而第1區間與第3區間K1,K3係以線圈管J來堵塞捲線間。
第4分割圖案B4係如圖20A所示，以長度3：1：1的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成3個區間K1,K2,K3，且第2區間K2係將梳齒M2咬入至捲線間，而第1區間與第3區間K1,K3係以線圈管J來堵塞捲線間。
最後，第5分割圖案B5係如圖21A所示，以長度4：1的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成2個區間K1,K2，且第1區間 K1係以線圈管J來堵塞捲線間，而第2區間K2係將梳齒M2咬入至捲線間。
於圖17B~圖21B顯示將第1~第5分割圖案B1~B5(圖17A~圖21A)中的頻率-阻抗特性分別對比於比較基準BS(圖16)中的頻率-阻抗特性。如圖示般，即使分割圖案B1~B5之任一者，第3個以後的串聯共振頻率與並聯共振頻率會分別往高頻區域側改變(fs3<f’s3)、(fp3<f’p3)~(fs6<f’s6)、(fp6<f’p6)。
進一步地，本發明人係就螺管線圈104(1),104(2)之捲線間距從線圈之端至端一致為固定值ps，並僅在長度為S/5之一個區間中以線圈管J來堵塞捲線間，而在其他全部的區間中都讓梳齒M咬入至捲線間之5組分割圖案C1~C5，而藉由電磁場計算來取得頻率-阻抗特性，以作為第2實施例相關的相反模式之驗證(模擬)。然後，將各分割圖案Cn(n=1~5)所取得的頻率-阻抗特性對比於就如圖22所示般在讓捲線間距一致為固定值ps而不進行區間分割下，從線圈之端至端將梳齒M咬入至捲線間之構成(比較基準CS)，而藉由電磁場計算所取得的頻率-阻抗特性。此情形中，將線圈管J的比介電率選為4。
第1分割圖案C1係如圖23A所示，以長度1：4的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成2個區間K1,K2，且第1區間K1係以線圈管J來堵塞捲線間，而第2區間K2係將梳齒M2咬入至捲線間。
第2分割圖案C2係如圖24A所示，以長度1：1：3的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成3個區間K1,K2,K3，且第2區間K2係以線圈管J來堵塞捲線間，而第1區間與第3區間K1,K3係將梳齒M1,M3咬入至捲線間。
第3分割圖案C3係如圖25A所示，以長度2：1：2的比例將螺管線圈104(1),104(2)從濾波器單元54(IN)之入口(IN)朝向出口(OUT)分割成3個區間K1,K2,K3，且第2區間K2係以線圈管J來堵塞捲線間，而第1區間與第3區間K1,K3係將梳齒M1,M3咬入至捲線間。
第4分割圖案C4係如圖26A所示，以長度3：1：1的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成3個區間K1,K2,K3，且第2區間K2係以線圈管J來堵塞捲線間，而第1區間與第3區間K1,K3係將梳齒M1,M3 咬入至捲線間。
第5分割圖案C5係如圖27A所示，以長度4：1的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成2個區間K1,K2，且第1區間K1係將梳齒M1咬入至捲線間，而第2區間K2係以線圈管J來堵塞捲線間。
於圖23B~圖27B顯示將第1~第5分割圖案C1~C5(圖23A~圖27A)中的頻率-阻抗特性分別對比於比較基準CS(圖22)中的頻率-阻抗特性。如圖示般，即使分割圖案C1~C5之任一者，第3個以後的串聯共振頻率與並聯共振頻率會分別往低頻區域側改變(fs3>f’s3)、(fp3>f’p3)~(fs6>f’s6)、(fp6>f’p6)。
如此一來，此第2實施例中，若選擇上述般的第1~第5分割圖案B1~B5，則可將在比較基準Bs中所得到的並聯多重共振中第3個以後的共振頻率往高頻區域側改變，且若選擇上述般相反模式的第1~第5分割圖案C1~C5，則可將在比較基準Cs中所得到的並聯多重共振中第3個以後的共振頻率往低頻區域側改變。
此第2實施例中，第1個串聯共振頻率f’s1與並聯共振頻率f’p1亦幾乎未改變，而維持f’s1≒fs1、f’p1≒fp1之關係。特別是第1個並聯共振頻率f’p1係保持在13MHz附近的數值。因此，即便為了針對電漿生成用第1高頻HF之頻率而得到最佳的頻率-阻抗特性，而如何地選定分割圖案B，針對離子引入用第2高頻LF之頻率(通常13MHz以下)亦會總是確保有固定的高阻抗。藉此，可簡化針對兩高頻HF,LF之頻率同時匹配並聯多重共振之濾波器設計。
又，此第2實施例中，未以線圈管J來堵塞螺管線圈104(1),104(2)之捲線間的區間Ki係將具有對應於捲線間距pi的間距mi之梳齒Mi咬入至螺管線圈104(1),104(2)之捲線間。藉此，相較於在該區間Ki未接觸梳齒Mi之情形，可得到個體差異較少的頻率-阻抗特性或濾波器特性。
進一步地，此第2實施例中，因為亦不具備螺管線圈104(1),104(2)與外導體110之間的環構件，故針對高頻雜訊之阻抗功能或耐電壓特性就不會降低。
此第2實施例中，為了使濾波器102(1),102(2)之並聯多重共振特性中一部分的共振頻率如上述般選擇性地改變，必須將線圈管J之比介電率選定成 較1(氣隙G的比介電率)要大上一段或很多段的數值。本發明人根據所進行的電磁場計算，較佳是在如此第2實施例般讓全區間之捲線間距一致為固定值(ps)而僅在一個區間讓梳齒M咬入至捲線間，在其他全部的區間中以線圈管J堵塞捲線間之分割圖案中，將線圈管J之比介電率選為至少2以上。
[其他實施形態或變形例]
以上已就本發明較佳的實施形態加以說明，然本發明係不限於上述實施形態，在其技術思想之範圍內可為各種變形。
例如，濾波器單元54(IN)中，即使是將螺管線圈104(1),104(2)分割成複數個區間之一態樣的上述第1實施例，亦可採用與上述第1~第5分割圖案A1~A5相反模式之分割圖案，亦即讓一區間之捲線間距p較其他區間之捲線間距p大上一段的分割圖案。
例如，第2分割圖案A2之相反模式係以長度1：1：3的比例將螺管線圈104(1),104(2)從入口(IN)朝向出口(OUT)分割成3個區間K1,K2,K3，並將該等3區間K1,K2,K3之捲線間距p1,p2,p3選擇為1：2：1的比例。於是，p1=0.56ps、p2=1.12ps，且p3=0.56ps。此相反模式之頻率-阻抗特性中，第2個與第4個串聯共振頻率及並聯共振頻率會分別往高頻率區域側改變(fs2<f’s2)、(fp2<f’p2)、(fs4<f’s4)、(fp4<f’p4)，而第3個串聯共振頻率及並聯共振頻率會往低頻率區域側改變(fs3>f’s3)、(fp3>f’p3)。
上述第1及第2實施例中的分割圖案(A1~A5)、(B1~B5)、(C1~C5)係為一範例，分割區間之數目、捲線間距等可進行相關的各種變形。
又，如圖28所示，亦可將螺管線圈104(1),104(2)關係到捲線間構造而分割成複數個區間K1,K2，…，並讓在周圍方向的全區域上以具有第1比介電率的第1線圈管J1來堵塞捲線間之區間(例如K1)，與在周圍方向的全區域上以具有第2比介電率的第2線圈管J2來堵塞捲線間之區間(例如K2)混在一起之構成來作為第3實施例。可於第1線圈管J1之材質使用比介電率1的鐵氟龍(註冊商標)，並於第2線圈管J2之材質使用比介電率4的PEEK來作為一範例。
上述實施形態中，在一個外導體110中分別構成第1濾波器102(1)之螺 管線圈104(1)與第2濾波器102(2)之螺管線圈104(2)之線圈導體會一邊重合而並進一邊螺旋狀地捲繞。相關的線圈捲線構造在兩螺管線圈104(1),104(2)之間，自感會相等，並可得到最大的互感。藉此，會有所謂濾波器單元54(IN)中的RF電力損失會減少，且進一步地RF功率損失之機差會減少的優點。 然而，雖然圖示省略，亦可為將第1濾波器102(1)之螺管線圈104(1)與第2濾波器102(2)之螺管線圈104(2)各自收容於外導體110內之構成。於此情形，在具備如上述般的梳齒構件114,128之情形中，捲線間距p與梳齒間距m為相同，而成立p=m之關係。
上述實施形態係關於在重疊施加電漿生成用第1高頻HF與離子引入用第2高頻LF至腔室10內之晶座12的下部2頻率施加方式的電容耦合型電漿蝕刻裝置中，用以在電性連接晶座12所裝入的發熱體40與腔室10外所設置的加熱器電源58的一對加熱器供電線100(1)，線100(2)上使兩頻率之雜訊衰減的濾波器。然而，即使是施加電漿生成用第1高頻HF至上部電極64，並施加離子引入用第2高頻LF至晶座12的上下部2頻率施加方式的電容耦合型電漿蝕刻裝置，或者施加單一高頻至晶座12的下部1頻率施加方式的電容耦合型電漿蝕刻裝置，亦可直接適宜地適用上述實施形態之濾波器或濾波器單元。
又，本發明絕非限於加熱器供電線等電源線用濾波器，亦可適用於電性連接腔室內所設置的既定電性構件與腔室外所設置的電力系統或訊號系統外部電路的一對線路或單一線路上所設置的任意濾波器或濾波器單元。
本發明不限於電容耦合型電漿蝕刻裝置，亦可適用於微波電漿蝕刻裝置或感應耦合電漿蝕刻裝置、螺旋波電漿蝕刻裝置等，亦可進一步地適用於電漿CVD、電漿氧化、電漿氮化、濺鍍等其他電漿處理裝置。又，本發明中的被處理基板不限於半導體晶圓，亦可為平板顯示器、有機EL、太陽電池用的各種基板，或光罩、CD基板、印刷基板等。

Claims (19)

  1. 一種電漿處理裝置，係具有透過線路而被電性連接至進行電漿處理的處理容器內之既定的電性構件的電力系或訊號系之外部電路，並將從該電性構件往該外部電路而進入至該線路之既定頻率的高頻雜訊利用該線路上所設置的濾波器加以衰減或阻斷的電漿處理裝置，其中該濾波器具有：構成該線路一部分的1個螺管線圈；以及收容或包圍該螺管線圈並與該螺管線圈組合而形成以複數個頻率構成並聯共振之分布常數線路的筒形外導體；該螺管線圈係在軸方向上具有捲線間距相異的第1及第2區間；該濾波器在該第1區間中係具有在周圍方向的複數位置上局部進入該螺管線圈之捲線間的絕緣性第1梳齒；該第1梳齒係設置成鄰接於該螺管線圈之外周面，並在線圈軸方向上形成於由與該螺管線圈平行延伸的複數條絕緣體所構成的棒狀構件之內周面。
  2. 如申請專利範圍第1項之電漿處理裝置，其中該濾波器在該第2區間中係具有在周圍方向的複數位置上局部進入該螺管線圈之捲線間的絕緣性第2梳齒。
  3. 如申請專利範圍第1項之電漿處理裝置，其中該濾波器在該第2區間中係具有在周圍方向之全區域阻塞該螺管線圈之捲線間的絕緣性第2線圈管。
  4. 如申請專利範圍第1項之電漿處理裝置，其中該螺管線圈在軸方向上係具有夾持該第2區間而與該第1區間排成一列，並與該第1區間為相同捲線間距的第3區間。
  5. 如申請專利範圍第4項之電漿處理裝置，其中該濾波器在該第1與第3區間中係具有在周圍方向的複數位置上分別局部進入於該螺管線圈之捲線間的絕緣性第1及第3梳齒。
  6. 如申請專利範圍第5項之電漿處理裝置，其中該濾波器在該第2區間中係具有周圍方向之全區域阻塞該螺管線圈之捲線間的絕緣性第2線圈管。
  7. 如申請專利範圍第4項之電漿處理裝置，其中該濾波器在該第1與第3區間中係具有在周圍方向之全區域分別阻塞該螺管線圈之捲線間的絕緣性第1及第3線圈管。
  8. 如申請專利範圍第7項之電漿處理裝置，其中該濾波器在該第2區間中係具有在周圍方向的複數位置上進入該螺管線圈之捲線間的絕緣性第2梳齒。
  9. 如申請專利範圍第1、4至8項任一項之電漿處理裝置，其中該第1區間之捲線間距為該第2區間之捲線間距的2倍以上或1/2以下。
  10. 如申請專利範圍第1、4至8項任一項之電漿處理裝置，其中在線圈軸方向中，該第1區間之長度為該第2區間之長度的1/5以上5倍以下。
  11. 一種電漿處理裝置，係具有透過線路而被電性連接至進行電漿處理的處理容器內之既定的電性構件的電力系或訊號系之外部電路，並將從該電性構件往該外部電路而進入至該線路之既定頻率的高頻雜訊利用該線路上所設置的濾波器加以衰減或阻斷的電漿處理裝置，該濾波器具有：構成該線路一部分，並在軸方向上具有獨立線圈間距之第1及第2區間的1個螺管線圈；收容或包圍該螺管線圈並與該螺管線圈組合而形成以複數個頻率構成並聯共振之分布常數線路的筒形外導體；該第1區間中在周圍方向的複數位置上局部進入該螺管線圈之捲線間的絕緣性第1梳齒；以及該第2區間中在周圍方向之全區域阻塞該螺管線圈之捲線間的絕緣 性第2線圈管；該第1梳齒係設置成鄰接於該螺管線圈外周面，並在線圈軸方向上形成於由與該螺管線圈平行延伸的複數條絕緣體所構成的棒狀構件之內周面。
  12. 一種電漿處理裝置，係具有透過線路而被電性連接至進行電漿處理的處理容器內之既定的電性構件的電力系或訊號系之外部電路，並將從該電性構件往該外部電路而進入至該線路之既定頻率的高頻雜訊利用該線路上所設置的濾波器加以衰減或阻斷的電漿處理裝置，該濾波器具有：構成該線路一部分，並在軸方向上具有獨立線圈間距之第1及第2區間的1個螺管線圈；收容或包圍該螺管線圈並與該螺管線圈組合而形成以複數個頻率構成並聯共振之分布常數線路的筒形外導體；該第1區間中在周圍方向的複數位置上局部進入該螺管線圈之捲線間的絕緣性第1梳齒；以及該第2區間中在周圍方向之全區域阻塞該螺管線圈之捲線間的絕緣性第2線圈管；該第1梳齒係設置成鄰接於該螺管線圈內周面，並在線圈軸方向上形成於由與該螺管線圈平行延伸的複數條絕緣體所構成的棒狀構件之外周面。
  13. 一種電漿處理裝置，係具有透過線路而被電性連接至進行電漿處理的處理容器內之既定的電性構件的電力系或訊號系之外部電路，並將從該電性構件往該外部電路而進入至該線路之既定頻率的高頻雜訊利用該線路上所設置的濾波器加以衰減或阻斷的電漿處理裝置，該濾波器具有：構成該線路一部分，並在軸方向上具有獨立線圈間距之第1及第2區間的1個螺管線圈；收容或包圍該螺管線圈並與該螺管線圈組合而形成以複數個頻率構成並聯共振之分布常數線路的筒形外導體；該第1區間中在周圍方向的複數位置上局部進入該螺管線圈之捲線 間的絕緣性第1梳齒；以及該第2區間中在周圍方向之全區域阻塞該螺管線圈之捲線間的絕緣性第2線圈管；該第1梳齒係設置在該螺管線圈中，並在線圈半徑方向中以接觸該螺管線圈內周面之方式放射狀延伸，並在線圈軸方向中形成於由與該螺管線圈平行延伸的複數條絕緣體所構成的板狀構件之外側端面。
  14. 一種電漿處理裝置，係具有透過線路而被電性連接至進行電漿處理的處理容器內之既定的電性構件的電力系或訊號系之外部電路，並將從該電性構件往該外部電路而進入至該線路之既定頻率的高頻雜訊利用該線路上所設置的濾波器加以衰減或阻斷的電漿處理裝置，該濾波器具有：構成該線路一部分的1個螺管線圈；以及收容或包圍該螺管線圈並與該螺管線圈組合而形成以複數個頻率構成並聯共振之分布常數線路的筒形外導體；該螺管線圈係在軸方向上具有分別絕緣披覆有線圈導體比介電率相異的第1及第2線圈管的第1及第2區間。
  15. 如申請專利範圍第14項之電漿處理裝置，其中該第1線圈管之比介電率為該第2線圈管之比介電率的2倍以上或1/2以下。
  16. 如申請專利範圍第1、4至8、11、14至15項任一項之電漿處理裝置，其中該螺管線圈及該外導體分別的橫剖面形狀及大小係沿著該分布常數線路而固定。
  17. 如申請專利範圍第1、4至8、11、14至15項任一項之電漿處理裝置，其中該螺管線圈與該外導體間的間隔距離係沿著該分布常數線路而固定。
  18. 如申請專利範圍第1、4至8、11、14至15項任一項之電漿處理裝置，其中該螺管線圈為空心線圈。
  19. 如申請專利範圍第1、4至8、11、14至15項任一項之電漿處理裝置，其中：該電性構件係設置於為了電漿處理而施加該既定頻率之高頻的高頻電極之內部或周圍的發熱體；該外部電路係用以供給發熱用電力至該發熱體的加熱器電源；以及該線路係將該加熱器電源及該發熱體電性連接的供電線。
TW103117437A 2013-05-21 2014-05-19 Plasma processing device TWI616947B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013106895A JP6138581B2 (ja) 2013-05-21 2013-05-21 プラズマ処理装置

Publications (2)

Publication Number Publication Date
TW201507027A TW201507027A (zh) 2015-02-16
TWI616947B true TWI616947B (zh) 2018-03-01

Family

ID=51933250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117437A TWI616947B (zh) 2013-05-21 2014-05-19 Plasma processing device

Country Status (5)

Country Link
US (1) US9754766B2 (zh)
JP (1) JP6138581B2 (zh)
KR (1) KR102168961B1 (zh)
TW (1) TWI616947B (zh)
WO (1) WO2014188681A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6218650B2 (ja) * 2014-03-11 2017-10-25 東京エレクトロン株式会社 プラズマ処理装置
US10153136B2 (en) * 2015-08-04 2018-12-11 Lam Research Corporation Hollow RF feed with coaxial DC power feed
JP6637846B2 (ja) * 2016-06-23 2020-01-29 東京エレクトロン株式会社 フィルタを設計する方法
US11456160B2 (en) * 2018-03-26 2022-09-27 Tokyo Electron Limited Plasma processing apparatus
TW202013581A (zh) * 2018-05-23 2020-04-01 日商東京威力科創股份有限公司 電漿處理裝置
TWI737503B (zh) * 2020-09-28 2021-08-21 棨揚企業有限公司 水溶性廢氣淨化設備
TW202226897A (zh) * 2020-11-06 2022-07-01 日商東京威力科創股份有限公司 濾波器電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726611A (en) * 1993-05-26 1998-03-10 Nippon Telegraph And Telephone Corporation EMC filter for a balanced multi-wired telecommunication line with bifilar windings
US20090133839A1 (en) * 2007-11-14 2009-05-28 Tokyo Electron Limited Plasma processing apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5157330U (zh) * 1974-10-31 1976-05-06
JPH0517854Y2 (zh) * 1989-04-24 1993-05-13
JP3003067B2 (ja) * 1993-05-26 2000-01-24 日本電信電話株式会社 多線条平衡通信線用ｅｍｃフィルタ
JPH10284429A (ja) * 1997-03-31 1998-10-23 Sumitomo Sitix Corp ウェーハ支持装置
JP3719946B2 (ja) * 2001-04-16 2005-11-24 シャープ株式会社 Ｉｆトランス
JP5042661B2 (ja) 2007-02-15 2012-10-03 東京エレクトロン株式会社 プラズマ処理装置及びフィルタユニット
JP5643062B2 (ja) * 2009-11-24 2014-12-17 東京エレクトロン株式会社 プラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726611A (en) * 1993-05-26 1998-03-10 Nippon Telegraph And Telephone Corporation EMC filter for a balanced multi-wired telecommunication line with bifilar windings
US20090133839A1 (en) * 2007-11-14 2009-05-28 Tokyo Electron Limited Plasma processing apparatus

Also Published As

Publication number Publication date
WO2014188681A1 (ja) 2014-11-27
JP2014229426A (ja) 2014-12-08
US20160126067A1 (en) 2016-05-05
KR20160013002A (ko) 2016-02-03
KR102168961B1 (ko) 2020-10-22
TW201507027A (zh) 2015-02-16
US9754766B2 (en) 2017-09-05
JP6138581B2 (ja) 2017-05-31

Similar Documents

Publication Publication Date Title
TWI616947B (zh) Plasma processing device
KR102293504B1 (ko) 플라즈마 처리 장치
KR102580823B1 (ko) 플라즈마 처리 장치
JP6027374B2 (ja) プラズマ処理装置及びフィルタユニット
JP6050722B2 (ja) プラズマ処理装置及びフィルタユニット
TWI472267B (zh) Plasma processing device
JP5643062B2 (ja) プラズマ処理装置
KR102070471B1 (ko) 플라즈마 처리 장치 및 필터 유닛