TWI613647B - 實施增強磁性記憶體單元 - Google Patents

實施增強磁性記憶體單元 Download PDF

Info

Publication number
TWI613647B
TWI613647B TW105127332A TW105127332A TWI613647B TW I613647 B TWI613647 B TW I613647B TW 105127332 A TW105127332 A TW 105127332A TW 105127332 A TW105127332 A TW 105127332A TW I613647 B TWI613647 B TW I613647B
Authority
TW
Taiwan
Prior art keywords
conductor
magnetic memory
memory unit
magnetic
magnetization
Prior art date
Application number
TW105127332A
Other languages
English (en)
Other versions
TW201719647A (zh
Inventor
茲沃尼米爾 Z 班迪克
傑佛瑞 羅賓森 查德斯
內透 路易茲Ｍ 法蘭卡
喬丹 亞設 凱婷
奈爾 雷斯里 羅伯森
Original Assignee
Ｈｇｓｔ荷蘭公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｈｇｓｔ荷蘭公司 filed Critical Ｈｇｓｔ荷蘭公司
Publication of TW201719647A publication Critical patent/TW201719647A/zh
Application granted granted Critical
Publication of TWI613647B publication Critical patent/TWI613647B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種磁性記憶體單元及一種用於實施該磁性記憶體單元以於固態磁碟機(SSD)中使用之方法。一磁性記憶體單元包含一第一導體M1，及一第二導體M2以及使用未圖案化可程式化磁性媒體之一可程式化區域。該等導體M1、M2之至少一者由一磁性材料形成，且該導體M2比導體M1更具導電性。提供電流之操縱用於程式化該磁性記憶體單元。

Description

實施增強磁性記憶體單元
本發明大體上係關於資料儲存領域，且更特定言之係關於一種磁性記憶體單元及一種用於實施磁性記憶體單元以於固態磁碟機(SSD)中使用之方法。
通常NAND快閃記憶體係用於固態磁碟機(SSD)中之固態非揮發性記憶體。已提出數個替代非揮發性記憶體技術。相變記憶體(PCM)及電阻性RAM係該等替代技術之兩者，其等接收顯著關注且兩者皆被視為新興技術。 當前可用固態非揮發性記憶體技術之一缺點係程式/擦除循環之低持久性限制。亦在一些已知固態非揮發性記憶體技術中，在保持力與程式功率之間存在一取捨，且在程式功率與透過一可靠性相依性之持久力之間存在一取捨。 需要用於實施一增強磁性記憶體單元以於固態磁碟機(SSD)中使用之有效機構。
較佳實施例之態樣係提供一種磁性記憶體單元及一種用於實施磁性記憶體單元以於固態磁碟機(SSD)中使用之方法。較佳實施例之其他重要態樣係提供實質上無負面效應之此等磁性記憶體單元及方法且克服先前技術配置之一些缺點。 簡而言之，提供一種磁性記憶體單元及一種用於實施磁性記憶體單元以於固態磁碟機(SSD)中使用之方法。一磁性記憶體單元包含一第一導體M1，及一第二導體M2以及使用未圖案化可程式化磁性媒體之一可程式化區域。導體M1、M2之至少一者由一磁性材料形成，且導體M2比導體M1更具導電性。提供電流之操縱用於程式化磁性記憶體單元。
相關申請案 由本受讓人及發明者在與本申請案同一天申請之具有序列號____________且標題為「IMPLEMENTING MAGNETIC MEMORY PILLAR DESIGN 」(H20141165US1)之一相關申請案。 由本受讓人及發明者在與本申請案同一天申請之具有序列號____________且標題為「IMPLEMENTING 3D SCALABLE MAGNETIC MEMORY 」(H20141166US1)之一相關申請案。 由本受讓人及發明者在與本申請案同一天申請之具有序列號____________且標題為「IMPLEMENTING MAGNETIC MEMORY INTEGRATION WITH CMOS DRIVING CIRCUITS 」(H20141167US1)之一相關申請案。 由本受讓人及發明者在與本申請案同一天申請之具有序列號____________且標題為「IMPLEMENTING DEPOSITION GROWTH METHOD FOR MAGNETIC MEMORY 」(H20141168US1)之一相關申請案。 由本受讓人及發明者在與本申請案同一天申請之具有序列號____________且標題為「IMPLEMENTING SEGREGATED MEDIA BASED MAGNETIC MEMORY 」(H20141169US1)之一相關申請案。 在本發明之實施例之下列詳細描述中，參考圖解說明例示性實施例之隨附圖式，可藉由該等例示性實施例實踐本發明。應瞭解，可利用其他實施例且可作出結構變化而不背離本發明之範疇。 本文中使用之術語僅出於描述特定實施例之目的而非旨在限制本發明。如本文中所使用，除非上下文另外明確指示，否則單數形式「一」及「該」旨在亦包含複數形式。將進一步瞭解，術語「包括」當用於此說明書中時，指定所陳述特徵、整數、步驟、操作、元件及/或組件之存在，但不排除存在或添加一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組。 根據較佳實施例之特徵，提供磁性記憶體單元及一種用於實施磁性記憶體單元以於固態磁碟機(SSD)中使用之方法。一磁性記憶體單元包含一第一導體M1，及一第二導體M2以及使用未圖案化可程式化磁性媒體之一可程式化區域。導體M1、M2之至少一者由一磁性材料形成，且導體M2比導體M1更具導電性。例如，用於儲存級記憶體(SCM)應用之磁性記憶體單元藉由一自旋偏壓操縱電流或自旋偏壓穿隧電流而在其磁化狀態之至少一者中程式化。在一讀出操作中(例如)運用一低對比度讀出操作中之操縱電流或(例如)運用一高對比度讀出操作中之穿隧電流感測磁性記憶體單元之磁化狀態。在各種應用中，磁性記憶體單元具有高持久力、低功率及足夠保持力。 以足以理解較佳實施例之簡化形式展示圖式。熟習此項技術者將注意，在圖式及文本描述中常常省略對磁性層之間之一間隔層之引用。假定熟習此項技術者理解對於此一層之需求且僅爲了簡化圖式而在下文描述之圖中省略間隔件。 現在參考圖式，圖1A及圖1B分別圖解說明根據較佳實施例之電等效磁性記憶體單元之一垂直通道構造及一水平通道構造。在圖1A及圖1B中，展示大體上藉由參考符號100、110指定之具有一垂直通道構造且具有一水平通道構造之例示性各自磁性記憶體單元設計。 在圖1A中，磁性記憶體單元100包含使用可程式化磁性媒體之可程式化區域，其包含一第一導體102 M1及一第二導體104 M2。視情況，導體102 M1、104 M2由磁性材料形成，且導體104 M2比導體102 M1更具導電性。導體104 M2經設計以具有一永久磁化方向(諸如由一箭頭A指示)，而導體102 M1可在平行或反平行磁化狀態(諸如由各自箭頭B及C指示)中程式化。一字線106具備一適合氧化物或穿隧障壁107以用於磁性字線106與通道導體102 M1之間之電流流動。一線108在導體102 M1、104 M2之間延伸朝向一位元線。 在圖1B中，磁性記憶體單元110包含使用可程式化磁性媒體之可程式化區域，其包含一第一導體112 M1及一第二導體114 M2。導體112 M1、114 M2視情況由磁性材料形成，且導體114 M2比導體112 M1更具導電性。導體114 M2經設計以具有一永久磁化方向(諸如由一箭頭A指示)，而導體112 M1可在平行或反平行磁化狀態(諸如由各自箭頭B及C指示)中程式化。一字線116具備一適合氧化物或穿隧障壁117以用於磁性字線116與通道導體112 M1之間之電流。一線118在導體102 M1、104 M2之間延伸朝向一位元線。 根據較佳實施例之特徵，導體104 M2及導體114 M2視情況由一非磁性材料(較佳具有自旋軌道耦合效應之鉭(Ta))形成。由一磁性材料形成之導體104 M2及導體114 M2在磁性記憶體單元100、110之操作中提供自旋方向之更佳過濾。例如，使用鉭(Ta)來代替一磁性材料形成導體104 M2及導體114 M2。若自旋霍爾效應(SHE)在一實施方案中足夠強，則使用鉭係一有效選擇。若鉭中之SHE係一足夠強效應，則代替過濾自旋，鉭可提供亦將使可程式化M1區域旋轉之一自旋電流。可使用磁性導體M2以運用可使可程式化導體M1中之磁化旋轉之自旋過濾電子。 根據較佳實施例之特徵，磁性記憶體單元100、110之垂直及水平構造係電等效的，同時實現製程中之不同優點。磁性記憶體單元110之水平構造可能較易於在概念之一個單元示範中實現，而磁性記憶體單元100之垂直構造可證明更適於該等磁性記憶體單元之一有利三維(3D)陣列結構。 根據較佳實施例之特徵，有利地未圖案化導體102 M1、104 M2中之磁性材料。導體102 M1、104 M2之關聯被稱為圖騰。注意在如圖1A及圖1B中展示之垂直方向上，視情況藉由在蝕刻孔或筒倉中沈積材料而建構此圖騰，因此命名為筒倉記憶體。 根據較佳實施例之特徵，由於磁性記憶體單元100、110之垂直及水平構造係電等效的，故使用磁性記憶體單元100之垂直構造描述程式化及讀取操作。 根據較佳實施例之特徵，記憶體單元100包含一未圖案化適合氧化物/障壁及非查詢單元透明度。借助於適於影響易於可程式化性及低功率之未圖案化氧化物/障壁而使用電控應力/應變。記憶體單元100包含一未圖案化可程式化單元區域。提供用於程式化一記憶體單元之電流之操縱及用於讀取一記憶體單元之自旋極化電流之操縱。提供視情況運用一自旋極化操縱電流或一自旋極化穿隧電流程式化之組合。 參考圖2A及圖2B，分別展示根據較佳實施例例示性程式化圖1A之垂直通道磁性記憶體單元100之向上磁化(大體上藉由參考符號200指定)及向下磁化(大體上藉由參考符號210指定)。應瞭解，圖2A及圖2B提供例示性操作，且熟習此項技術者將辨識可找到其他變動，而不背離較佳實施例之精神。垂直圖騰中之電流偏好留在更具導電性之導體104 M2中。 在圖2A中，藉由將圖騰中之自旋偏壓電流操縱至緊鄰字線閘106、107之區域中之可程式化導體102 M1中而執行程式化設計100中之向上磁化之狀態。線108在導體102 M1、104 M2之間延伸朝向一位元線。在圖2B中，藉由操縱透過適合氧化物或障壁107從圖騰流動至字線閘106之自旋偏壓穿隧電流而執行程式化設計100中之向下磁化之狀態。 根據較佳實施例之特徵，可藉由兩個不同方法完成讀取。圖3A及圖3B中展示之方法1被稱為低對比度讀出操作。圖4A及圖4B中展示之方法2被稱為高對比度讀出操作。 參考圖3A及圖3B，展示根據較佳實施例之圖1A之垂直通道磁性記憶體單元100之大體上藉由參考符號300指定之例示性向上磁化低電阻狀態讀取操作及大體上藉由參考符號310指定之向下磁化高電阻狀態讀取操作。在圖3A及圖3B中，延伸在導體102 M1、104 M2之間之線108經連接至一位元線302且展示一參考304。一電阻器306將線108及位元線302連接至一電壓供應器V。 根據較佳實施例之特徵，在圖3A及圖3B之低對比度讀出操作300、310中，藉由操縱在垂直圖騰中流動之電流朝向程式化磁性區域而感測記憶體單元100之磁化之狀態。注意，用於讀出之一穩健自我參考演算法可包含一多步驟自我參考操作，其中單元首先經感測，接著經寫入至一已知內容，且接著再次經感測。該等經感測之狀態讀出之間之差異接著用來判定原始單元內容。在此一多步驟讀出操作中，原始內容可被毀壞且單元可能需要在讀取之後重新寫入。 參考圖4A及圖4B，展示根據較佳實施例之圖1A之垂直通道磁性記憶體單元100之大體上藉由參考符號400指定之例示性向上磁化高電阻讀取操作及大體上藉由參考符號410指定之例示性向下磁化低電阻狀態讀取操作。圖4A及圖4B展示包含一接地電位連接與線108及位元線302之間之一切換器402之高對比度讀出操作。 根據較佳實施例之特徵，在圖4A及圖4B之高對比度讀出操作400、410中，藉由流動通過適合氧化物或障壁107之自旋偏壓電流而感測磁性單元100之內容。類似於低對比度讀出之情況，可運用一讀出操作設想用於讀出之一穩健多步驟(其係自我參考)，接著進行一已知磁化狀態之一程式化操作，及一第二讀出操作。因此，藉由兩個讀出操作結果之間之差異判定單元內容。 根據較佳實施例之特徵，在低及高兩個讀出操作中，所使用之電流之位準必須足夠低以免軟程式化所感測之記憶體單元。 圖5A及圖5B分別圖解說明根據較佳實施例之具有多個字線之電等效一維(1D)陣列磁性記憶體單元之大體上藉由參考符號500指定之一垂直通道構造及大體上藉由參考符號512指定之一水平通道構造。 在圖5A中，磁性記憶體單元陣列500包含使用可程式化磁性媒體之可程式化區域，包含一第一導體502 M1及一第二導體504 M2。導體502 M1、504 M2由磁性材料形成，且導體504 M2比導體502 M1更具導電性。導體504 M2經設計以具有一永久磁化方向(諸如由一箭頭A指示)，而導體502 M1可在平行或反平行磁化狀態中(諸如由各自箭頭B及C指示)程式化。複數個字線506具備一適合氧化物或穿隧障壁507以用於磁性字線#1-N 506與通道導體502 M1之間之電流。一線508在導體502 M1、504 M2之間延伸朝向一位元線。 在圖5B中，磁性記憶體單元陣列510包含使用可程式化磁性媒體之可程式化區域，包含一第一導體512 M1及一第二導體514 M2。導體512 M1、514 M2視情況由磁性材料形成，且導體514 M2比導體512 M1更具導電性。導體514 M2經設計以具有一永久磁化方向(諸如由一箭頭A指示)，而導體512 M1可在平行或反平行磁化狀態中(諸如由各自箭頭B及C指示)程式化。複數個字線#1-N 516具備一適合氧化物或穿隧障壁517以用於磁性字線516與通道導體512 M1之間之電流。一線518在導體512 M1、514 M2之間延伸朝向一位元線。 根據較佳實施例之特徵，磁性記憶體單元陣列500及磁性記憶體單元陣列510電等效但隱含製程中之不同優點。水平構造可更易於在概念之一示範中實現，而垂直構造可能證明更適於該等磁性記憶體單元之一有利3D陣列結構。由於垂直及水平構造電等效，故分別使用圖6A與圖6B及圖7A與圖7B以及圖8A與圖8B中之垂直構造描述程式化及讀取操作。 圖6A及圖6B分別圖解說明根據較佳實施例程式化圖5A之垂直通道磁性記憶體單元陣列之向上磁化(大體上藉由參考符號600指定)及向下磁化。圖6A及圖6B圖解說明一例示設計，而熟習此項技術者將認知可找到其他變動而不背離較佳實施例之精神。垂直圖騰中之電流偏好留在更具導電性之導體504 M2中。藉由將圖騰中之自旋偏壓電流操縱至緊鄰字線閘506之區域中之可程式化導體502 M1中而執行程式化圖6A之設計600中之向上磁化之狀態。可藉由透過適合氧化物或障壁507從圖騰流動至字線閘506之自旋偏壓穿隧電流而完成程式化圖6B之設計612中之向下磁化之狀態，該氧化物或障壁507包含分別連接在線508與電壓軌V及接地與指示比-更負之一電壓之位置之間之一對切換器612、614。 根據較佳實施例之特徵，注意電流在不影響非查詢記憶體單元之情況下流動通過圖騰。陣列允許一共用媒體在不干擾非查詢單元之情況下程式化該陣列中之任何單元之此特徵被稱為允許非查詢單元變得透明之一特徵。又，適合氧化物/障壁507之未圖案化層允許添加電控制強加在經程式化具有緩和程式化或降低程式化所需之電流位準之效應之導體502 M1之區域上之應力/應變之特徵。 圖7A及圖7B分別圖解說明根據較佳實施例程式化圖5A之垂直通道磁性記憶體單元500之向上磁化低電阻狀態低對比度讀出操作(大體上藉由參考符號700指定)及向下磁化高電阻狀態低對比度讀出操作(大體上藉由參考符號710指定)。圖7A及圖7B圖解說明連接至線508之一位元線702、一參考704及連接在位元線702與電壓軌V之間之一電阻器706。 根據較佳實施例之特徵，在圖7A及圖7B之低對比度讀出操作中，藉由操縱在垂直圖騰中流動之電流朝向經程式化磁性區域而感測記憶體單元之磁化之狀態。注意，用於讀出之一穩健自我參考演算法可包含一多步驟操作，其中單元首先經感測，接著經寫入至一已知內容，且接著再次經感測。使用該等經感測之狀態讀出之間之差異來判定原始單元內容。在此一多步驟讀出操作中，原始內容可被毀壞且單元可能需要在讀取之後重新寫入。 圖8A及圖8B分別圖解說明根據較佳實施例程式化垂直通道磁性記憶體單元500之向上磁化高電阻狀態高對比度讀出操作(大體上藉由參考符號800指定)及向下磁化低電阻狀態高對比度讀出操作(大體上藉由參考符號810指定)。圖8A及圖8B圖解說明連接至線508之一位元線702、一參考704及連接在位元線702與電壓軌V之間之一電阻器706以及連接在線508與接地電位之間之一切換器802。 根據較佳實施例之特徵，在圖8A及圖8B之高對比度讀出操作中，藉由流動通過適合氧化物或障壁507之自旋偏壓電流而感測磁性單元之內容。類似於圖7A及圖7B之低對比度讀出操作之情況，用於讀出之一穩健多步驟(其係自我參考)可與讀出操作一起使用，接著進行一已知磁化狀態之一程式化操作及一第二讀出操作。因此，藉由兩個讀出操作結果之間之差異判定單元內容。 根據較佳實施例之特徵，在圖7A及圖7B以及圖8A及圖8B之低及高讀出操作兩者中，使用之電流之位準必須足夠低以免軟程式化所感測之記憶體單元。 圖9A、圖9B及圖9C分別圖解說明根據較佳實施例使用繞垂直軸旋轉來建構垂直通道磁性記憶體單元500之磁性記憶體單元使用之一垂直一維(1D)陣列實施例。 根據較佳實施例之特徵，在圖9A中，展示具有多個字線506之磁性記憶體單元陣列500之大體上藉由參考符號900指定之一起始構造。在圖9B中，大體上藉由參考符號910指定之一下一構造經展示延伸氧化物912。在圖9C中，大體上藉由參考符號920指定之一下一構造包含延伸磁性導線914且作出由箭頭R指示之一個旋轉。將導電材料502 M1沈積在一孔916之壁上。在孔916之前沈積界定磁性導線914之層。 圖10圖解說明根據較佳實施例之來自在一二維(2D)平面或字平面1002上延伸之構造920之大體上藉由參考符號1000指定之一垂直三維(3D)陣列實施例。在圖10中，磁性導線或字線914延伸至字平面1002。 根據較佳實施例之特徵，可運用針對所有垂直圖騰之一單一關鍵蝕刻步驟、接著沈積一適合氧化物/障壁及磁性材料來建構一3D陣列1000。 圖11A及圖11B分別圖解說明根據較佳實施例之使用一層間介電質(IDL)堆疊之磁性記憶體單元之一磁性記憶體三維(3D)陣列實施例。在圖11A中，展示大體上藉由參考符號1100指定之一層間介電質(IDL)堆疊。在圖11B中，展示大體上藉由參考符號1110指定之一磁性記憶體三維(3D)陣列，其包含具有由一平面層級中之所有記憶體單元500所共用之多個字平面1-N (代替字線)之圖9C之複數個垂直一維(1D)陣列920。一各自位元線#1-4僅由相同圖騰中之記憶體單元共用。如圖11B中所展示，一電阻器1112連接在位元線#1-4之各者之間。 圖12A、圖12B及圖12C圖解說明根據較佳實施例之展示按每一字平面產生一個接觸件之各自例示性步驟之磁性記憶體單元之一三維(3D)陣列實施例。在圖12A中，根據較佳實施例大體上藉由參考符號1200指定一起始結構。起始結構1200包含藉由一各自層間介電質(IDL) 1204分開之複數個字平面1202。在圖12B中，執行大體上藉由參考符號1210指定之一單一蝕刻步驟以曝露各自隔開字平面1202。在圖12B中，藉由沈積一介電質之一第一沈積步驟、蝕刻各自孔及用氧化物層塗佈各自孔且用M1及M2磁性記憶體單元材料填充孔而提供大體上藉由參考符號1220指定之一最終結構，其中M1金屬形成各自字平面接觸件1206。 圖13A、圖13B及圖13C以及圖14A、圖14B、圖14C、圖14D及圖14E圖解說明根據較佳實施例之用於將磁性記憶體單元之三維(3D)陣列實施例整合至一互補金屬氧化物半導體(CMOS)晶圓上之各自例示性路徑。 在圖13A、圖13B及圖13C中，一第一路徑包含磁性層且層間介電質沈積至具有必要程式化及讀取電路之一已經修整CMOS晶圓上。大體上藉由圖13A中之參考符號1300指定之一初始結構包含一CMOS晶圓1302。大體上藉由圖13B中之參考符號1310指定之一下一結構包含磁性層及層間介電質1312、1314之一堆疊。一初步蝕刻曝露已存在於CMOS晶圓中之對準標記。此等對準標記(未展示)導引一關鍵蝕刻，其產生各自圖騰1306以沈積將形成大體上藉由圖13C中之參考符號1320指定之3D磁性記憶體陣列之磁性材料。 在圖14A、圖14B、圖14C、圖14D及圖14E中，圖解說明一第二路徑2。在圖14A及圖14B中，大體上藉由參考符號1400及1410分別指定不同初始結構。在圖14A中，結構1400包含一CMOS晶圓1402且在圖14B中，結構1410包含一晶圓1414，該晶圓1414包含在單獨晶圓中經充分修整之記憶體單元之一3D陣列。在圖14C中，大體上藉由參考符號1420指定之一下一結構包含晶圓1414，該晶圓1414包含接合至CMOS晶圓1402之記憶體單元之一3D陣列。例如，運用包含藉由電場形成導電細絲之一能力之一修整處理晶圓1402、1414。在圖14C中將兩個晶圓接合在一起之後，將結構1420鋸成晶粒列，大體上藉由圖14D中之參考符號1430指定一個晶粒。 根據較佳實施例之特徵，例如，如大體上藉由圖14E中之參考符號1442、1444及1446分別指定之例示性結構(各包含各自導電細絲1440)中所展示，CMOS及3D記憶體陣列中之電路接著經啟動以形成複數個導電細絲1440，其等將製成對於最終記憶體解決方案晶粒/晶片之完整功能性之必要電連接件。導電細絲1440提供抵抗在接合之後晶圓1402、1414之間之微小未對準之穩健性。 圖15A、圖15B、圖15C、圖15D及圖15E圖解說明根據較佳實施例之用於在一互補金屬氧化物半導體(CMOS)晶圓上生長磁性記憶體單元之例示性步驟。在圖15A中，大體上藉由參考符號1500指定之一第一步驟包含一核心(偏壓)，該核心包含(例如)導體M2 1502之電鍍生長或柱形生長。步驟1500可能需要利用陰影效應且經計劃以攔截未來CMOS技術節點。例如，F＜20 nm可能係可行尺寸。在圖15B中，大體上藉由參考符號1510指定之一下一步驟包含塗佈有一非磁性間隔層1512 (諸如釕層)之導體M2 1504及生長在包含Ru 1512及導體M2 1504之柱上之一軟可程式化層或導體M1 1514。提供形成導體M1 1514之磁性材料中之一金屬粒度以實現或允許域壁之更佳產生，故每一圓柱形磁性隨機存取記憶體(MRAM)單元可獨立地程式化。在圖15C中，大體上藉由參考符號1520指定之一下一步驟包含(例如)氧化物層1522 (諸如經沈積之MgO層)，從而減小電縮短柱之風險。在圖15D中，大體上藉由參考符號1530指定之一下一步驟包含具有反平行垂直偏壓之ILD層1532及字平面層1534之沈積。在圖15E中，大體上藉由參考符號1540指定之一下一步驟(例如)包含形成通孔1542、導電連接件1544及添加之封裝球1546。 圖16A及圖16B圖解說明根據較佳實施例之例示性基於分段媒體之筒倉磁性媒體。在圖16A中，大體上藉由參考符號1600指定之一例示性基於分段媒體之柱狀或筒倉磁性記憶體單元之一俯視圖展示為由一字平面1601包圍。筒倉磁性記憶體單元1600包含藉由一非磁性間隔層1606 (諸如釕層)分開之一導體M1 1602及一導體M2 1604。一電子穿隧障壁、薄氧化物層1608包圍導體M1 1602。兩個導體1602 M1、1604 M2導電且視情況該等導體1602 M1、1604 M2由磁性材料形成，且導體1604 M2具有一較低電阻且比導體102 M1更具導電性。一設定磁化1610經圖解說明離開磁性導體1604 M2之平面。字平面1601由一導電且磁性材料形成。一參考層1612經圖解說明進入字平面1601之平面中。 參考圖16B，展示根據較佳實施例之具有字平面1601之基於分段媒體之筒倉磁性媒體單元1600之大體上藉由參考符號1620指定之一例示性陣列。視情況，導體1604 M2由一非磁性材料(例如，鉭)形成且導體1602 M1由一磁性材料形成。非磁性導體1604 M2比磁性導體1602 M1更具導電性。 參考圖17A及圖17B，根據較佳實施例在圖17A中展示形成複數個記憶體單元1702之一垂直柱狀通道磁性記憶體之大體上藉由參考符號1700指定之一例示性陣列且在圖17B中展示一個圓柱形記憶體單元1702之一詳細視圖。 根據較佳實施例之特徵，每一記憶體單元1702包含一中心導體M2 1604及一導體M1 1602 (諸如圖16A及圖16B中所展示)。如展示，導體M1 1602耦合至各自字平面1至5 1706。字平面1至5 1706係參考層且藉由層間介電質(IDL) 1708分開。導體M1 1602具有磁性材料中之一金屬粒度以便能夠獨立地程式化圓柱形磁性隨機存取記憶體(MRAM)單元1702。垂直柱狀通道磁性記憶體陣列1700之包含導體M1 1602及導體M2 1604之每一柱1704未經圖案化。不存在對每一字平面1至5 1706處柱1704內之導體M1 1602之可程式化單元區域執行之單獨蝕刻步驟。導體M1 1602之可程式化單元區域能夠在M1分段媒體之每一域內部向上或向下程式化；導體M1 1602內之雙箭頭可在每一字平面層級處設定為向上或設定為向下。導體M2 1604內之箭頭指示由一磁性材料形成之導體M2內之磁化之一方向。 圖18A、圖18B、圖18C、圖18D及圖18E以及圖19圖解說明根據較佳實施例之用於程式化媒體M1中之分段媒體。 參考圖18A、圖18B、圖18C、圖18D及圖18E，展示根據較佳實施例之垂直柱狀通道磁性記憶體之偏壓元件之大體上藉由參考符號1800、1810、1820、1830及1840分別指定之例示性替代磁化變動。 在圖18A、圖18B、圖18C中，展示在導體M2由一磁性材料形成之情況下程式化媒體或導體M1 1602內之偏壓元件之替代磁化實施例變動1800、1810及1820。在圖18D及圖18E中，展示在導體M2由一非磁性材料形成之情況下程式化媒體或導體M1 1602內之偏壓元件之替代磁化實施例變動1830及1840。 根據較佳實施例之特徵，可運用用於程式化媒體或導體M1 1602中之分段媒體建立各種所要磁化狀態。 根據較佳實施例之特徵，在圖19中，大體上藉由參考符號1900指定之一例示性基於分段媒體之柱狀或筒倉磁性記憶體單元之一俯視圖展示為由一字平面1601包圍。筒倉磁性記憶體單元1900包含具有由各自區域1904隔開之大體上藉由參考符號1902指定之複數個分段媒體區域之一分段媒體導體M1 1602。 根據較佳實施例之特徵，關於導體M1 1602中之連續媒體之挑戰包含(例如)可程式化媒體導體M1 1602中之圓形磁化可迫使程式化僅在奧斯特場之情況下可行，且垂直柱中之所有位元可同時程式化。在過高柱之情況下，容易可程式化性迫使位元需要顯著磁量。具有複數個分段媒體區域之分段媒體導體M1 1602 (諸如圖20A及圖20B以及圖21及圖22中圖解說明)減輕關於導體M1 1602中之連續媒體之挑戰。 現在參考圖21及圖22，展示根據較佳實施例之大體上藉由參考符號2100、2200指定之一例示性基於分段媒體之柱狀或筒倉磁性記憶體單元之一各自俯視圖。每一筒倉磁性記憶體單元2100、2200包含具有大體上藉由參考符號2102指定之複數個分段媒體區域與間隔各自區域2104之一分段媒體導體M1 1602。 亦參考圖20A及圖20B，展示根據較佳實施例之圖21及圖22之具有複數個分段媒體區域或域2102之分段媒體導體M1 1602之偏壓元件之大體上藉由參考符號2000、2010分別指定之例示性替代磁化實施例變動。在圖20A中，例示性替代磁化實施例變動2000圖解說明每一域2102內部之可能向上或向下程式化。在圖20B中，例示性替代磁化實施例變動2010圖解說明每一域2102內部之可能側對側程式化。 雖然已參考圖式中展示之本發明之實施例之細節描述本發明，但此等細節並非旨在限制如隨附申請專利範圍中主張之本發明之範疇。
100‧‧‧磁性記憶體單元
102‧‧‧第一導體
104‧‧‧第二導體
106‧‧‧字線
107‧‧‧氧化物/穿隧障壁
108‧‧‧線
110‧‧‧磁性記憶體單元
112‧‧‧第一導體
114‧‧‧第二導體
116‧‧‧字線
117‧‧‧氧化物/穿隧障壁
118‧‧‧線
200‧‧‧向上磁化
210‧‧‧向下磁化
300‧‧‧低對比度讀出操作
302‧‧‧位元線
304‧‧‧參考
306‧‧‧電阻器
310‧‧‧低對比度讀出操作
400‧‧‧高對比度讀出操作
402‧‧‧切換器
410‧‧‧高對比度讀出操作
500‧‧‧磁性記憶體單元陣列
502‧‧‧第一導體/導電材料
504‧‧‧第二導體
506‧‧‧字線/字線閘
507‧‧‧氧化物/穿隧障壁
508‧‧‧線
510‧‧‧磁性記憶體單元陣列
512‧‧‧第一導體
514‧‧‧第二導體
516‧‧‧字線
517‧‧‧氧化物/穿隧障壁
518‧‧‧線
600‧‧‧設計
610‧‧‧設計
612‧‧‧切換器
614‧‧‧切換器
700‧‧‧向上磁化低電阻狀態低對比度讀出操作
702‧‧‧位元線
704‧‧‧參考
706‧‧‧電阻器
710‧‧‧向下磁化高電阻狀態低對比度讀出操作
800‧‧‧向上磁化高電阻狀態高對比度讀出操作
802‧‧‧切換器
810‧‧‧向下磁化低電阻狀態高對比度讀出操作
900‧‧‧起始構造
910‧‧‧下一構造
912‧‧‧氧化物
914‧‧‧磁性導線
916‧‧‧孔
920‧‧‧構造/垂直一維(1D)陣列
1000‧‧‧三維(3D)陣列
1002‧‧‧二維(2D)平面/字平面
1100‧‧‧層間介電質(IDL)堆疊
1110‧‧‧磁性記憶體三維(3D)陣列
1112‧‧‧電阻器
1200‧‧‧起始結構
1202‧‧‧字平面
1204‧‧‧層間介電質(IDL)
1206‧‧‧字平面接觸件
1210‧‧‧單一蝕刻步驟
1220‧‧‧最終結構
1300‧‧‧初始結構
1302‧‧‧互補金屬氧化物半導體(CMOS)晶圓
1306‧‧‧圖騰
1310‧‧‧結構
1312‧‧‧磁性層
1314‧‧‧層間介電質
1320‧‧‧三維(3D)磁性記憶體陣列
1400‧‧‧初始結構
1402‧‧‧互補金屬氧化物半導體(CMOS)晶圓
1410‧‧‧初始結構
1414‧‧‧晶圓
1420‧‧‧結構
1430‧‧‧晶粒
1440‧‧‧導電細絲
1442‧‧‧結構
1444‧‧‧結構
1446‧‧‧結構
1500‧‧‧第一步驟
1504‧‧‧導體
1510‧‧‧下一步驟
1512‧‧‧非磁性間隔層
1514‧‧‧軟可程式化層/導體
1520‧‧‧下一步驟
1522‧‧‧氧化物層
1530‧‧‧下一步驟
1532‧‧‧ILD層
1534‧‧‧字平面層
1540‧‧‧下一步驟
1542‧‧‧通孔
1544‧‧‧導電連接件
1546‧‧‧封裝球
1600‧‧‧筒倉磁性記憶體單元/基於分段媒體之筒倉磁性記憶體單元
1601‧‧‧字平面
1602‧‧‧導體
1604‧‧‧導體
1606‧‧‧非磁性間隔層
1608‧‧‧電子穿隧障壁/薄氧化物層
1610‧‧‧設定磁化
1612‧‧‧參考層
1620‧‧‧陣列
1700‧‧‧垂直柱狀磁性記憶體陣列
1702‧‧‧記憶體單元/圓柱形磁性隨機存取記憶體(MRAM)單元
1704‧‧‧柱
1706‧‧‧字平面
1708‧‧‧層間介電質(IDL)
1800‧‧‧磁化實施例變動
1810‧‧‧磁化實施例變動
1820‧‧‧磁化實施例變動
1830‧‧‧磁化實施例變動
1840‧‧‧磁化實施例變動
1900‧‧‧筒倉磁性記憶體單元
1902‧‧‧分段媒體區域
1904‧‧‧區域
2000‧‧‧例示性替代磁化實施例變動
2010‧‧‧例示性替代磁化實施例變動
2100‧‧‧筒倉磁性記憶體單元
2102‧‧‧分段媒體區域
2104‧‧‧區域
2200‧‧‧筒倉磁性記憶體單元
A‧‧‧箭頭
B‧‧‧箭頭
C‧‧‧箭頭
R‧‧‧箭頭
V‧‧‧電壓供應器
可從圖式中圖解說明之本發明之較佳實施例之下列詳細描述最佳地理解本發明以及上述及其他物件及優點，其中： 圖1A及圖1B分別圖解說明根據較佳實施例之電等效磁性記憶體單元之一垂直通道構造及一水平通道構造； 圖2A及圖2B分別圖解說明根據較佳實施例程式化圖1A之垂直通道磁性記憶體單元之向上磁化及向下磁化； 圖3A及圖3B分別圖解說明根據較佳實施例程式化圖1A之垂直通道磁性記憶體單元之向上磁化低電阻狀態讀出操作及向下磁化高電阻狀態讀出操作； 圖4A及圖4B分別圖解說明根據較佳實施例程式化圖1A之垂直通道磁性記憶體單元之向上磁化高電阻狀態高對比度讀出操作及向下磁化低電阻狀態讀出操作； 圖5A及圖5B分別圖解說明根據較佳實施例之具有多個字線之電等效磁性記憶體單元之一垂直通道構造及一水平通道構造； 圖6A及圖6B分別圖解說明根據較佳實施例程式化圖5A之垂直通道磁性記憶體單元之向上磁化及向下磁化； 圖7A及圖7B分別圖解說明根據較佳實施例程式化圖5A之垂直通道磁性記憶體單元之向上磁化低電阻狀態及向下磁化高電阻狀態； 圖8A及圖8B分別圖解說明根據較佳實施例程式化圖5A之垂直通道磁性記憶體單元之向上磁化高電阻狀態及向下磁化低電阻狀態； 圖9A、圖9B及圖9C分別圖解說明根據較佳實施例使用繞垂直軸旋轉來構造圖5A之垂直通道磁性記憶體單元之磁性記憶體單元使用之一垂直一維(1)陣列實施例； 圖10圖解說明根據較佳實施例之經延伸以建構圖5A之垂直通道磁性記憶體單元之磁性記憶體單元使用之一垂直三維(3D)陣列實施例之一二維(2D)平面； 圖11A及圖11B分別圖解說明根據較佳實施例之使用一層間介電質(IDL)堆疊之磁性記憶體單元之一磁性記憶體三維(3D)陣列實施例； 圖12A、圖12B及圖12C圖解說明根據較佳實施例之展示按每一字平面產生一個接觸件之各自例示性步驟之磁性記憶體單元之一三維(3D)陣列實施例； 圖13A、圖13B及圖13C以及圖14A、圖14B、圖14C、圖14D及圖14E圖解說明根據較佳實施例之用於將磁性記憶體單元之三維(3D)陣列實施例整合至一互補金屬氧化物半導體(CMOS)晶圓上之各自例示性路徑； 圖15A、圖15B、圖15C、圖15D及圖15E圖解說明根據較佳實施例之用於在一互補金屬氧化物半導體(CMOS)晶圓上生長磁性記憶體單元之例示性步驟； 圖16A及圖16B圖解說明根據較佳實施例之例示性基於分段媒體之筒倉(silo)磁性媒體； 圖17A及圖17B圖解說明根據較佳實施例之記憶體單元之一垂直柱狀通道磁性記憶體之一例示性詳細側視圖； 圖18A、圖18B、圖18C、圖18D及圖18E圖解說明根據較佳實施例之圖17A及圖17B之垂直柱狀通道磁性記憶體之偏壓元件之例示性替代磁化變動； 圖19圖解說明根據較佳實施例之記憶體單元之一垂直柱狀通道磁性記憶體之一例示性詳細俯視圖； 圖20A及圖20B圖解說明根據較佳實施例之圖21及圖22之垂直柱狀通道磁性記憶體之偏壓元件之例示性替代磁化變動；及 圖21及圖22圖解說明根據較佳實施例之記憶體單元之垂直柱狀通道磁性記憶體之層M1中之一分段媒體之例示性詳細俯視圖。
100‧‧‧磁性記憶體單元
102‧‧‧第一導體
104‧‧‧第二導體
106‧‧‧字線
107‧‧‧氧化物/穿隧障壁
108‧‧‧線
A‧‧‧箭頭
B‧‧‧箭頭
C‧‧‧箭頭

Claims (17)

  1. 一種磁性記憶體單元，其包括：一第一導體M1；一第二導體M2；該第一導體M1由一磁性材料形成，且該第二導體M2比該導體M1更具導電性，且該第二導體M2未經圖案化；及一氧化物障壁，其與一字線及該第一導體M1直接接觸，該氧化物障壁經設置為緊鄰於該第一導體M1及該字線之間；使用未經圖案化之可程式化磁性媒體之該磁性記憶體單元之一可程式化區域經設置為鄰近該氧化物障壁；且該磁性記憶體單元藉由操縱流向該可程式化區域之電流而被程式化。
  2. 如請求項1之磁性記憶體單元，其中該第二導體M2由一磁性材料形成。
  3. 如請求項1之磁性記憶體單元，其中該第二導體M2由一非磁性材料形成。
  4. 如請求項1之磁性記憶體單元，其中該第二導體M2由鉭形成。
  5. 如請求項1之磁性記憶體單元，其中藉由一自旋偏壓操縱電流而在該磁性記憶體單元之磁化狀態之至少一者中程式化該磁性記憶體單元。
  6. 如請求項1之磁性記憶體單元，其中藉由一自旋偏壓穿隧電流而在該磁性記憶體單元之磁化狀態之一者中程式化該磁性記憶體單元。
  7. 如請求項1之磁性記憶體單元，其中在一讀出操作中運用操縱電流感測該磁性記憶體單元之一磁化狀態。
  8. 如請求項1之磁性記憶體單元，其中在一讀出操作中運用穿隧電流感測該磁性記憶體單元之一磁化狀態。
  9. 一種用於實施磁性記憶體單元之方法，其包括：提供一第一導體M1及一第二導體M2；形成一磁性材料之該導體M1，及提供比該第一導體M1更具導電性之該第二導體M2，該第一導體M1與該第二導體M2未經圖案化；提供一氧化物障壁，該氧化物障壁與一字線及該第一導體M1直接接觸，該氧化物障壁經設置為緊鄰於該第一導體M1及該字線之間；及提供使用未經圖案化之可程式化磁性媒體之該磁性記憶體單元之一可程式化區域，該可程式化區域經設置為鄰近該氧化物障壁；且藉由操縱流向該可程式化區域之電流來程式化該磁性記憶體單元。
  10. 如請求項9之方法，其包含形成一磁性材料之該第二導體M2。
  11. 如請求項9之方法，其包含形成一非磁性材料之該第二導體M2。
  12. 如請求項9之方法，其包含形成鉭之該第二導體M2。
  13. 如請求項9之方法，其包含藉由一自旋偏壓操縱電流而在該磁性記憶體單元之磁化狀態之至少一者中程式化該磁性記憶體單元。
  14. 如請求項9之方法，其包含藉由一自旋偏壓穿隧電流而在該磁性記憶體單元之磁化狀態之一者中程式化該磁性記憶體單元。
  15. 如請求項9之方法，其包含在一讀出操作中運用操縱電流感測該磁性記憶體單元之一磁化狀態。
  16. 如請求項9之方法，其包含在一讀出操作中運用穿隧電流感測該磁性記憶體單元之一磁化狀態。
  17. 如請求項9之方法，其包含藉由一自旋偏壓操縱電流及一自旋偏壓穿隧電流之一者之一組合在該磁性記憶體單元之磁化狀態之一者中程式化該磁性記憶體單元。
TW105127332A 2015-08-25 2016-08-25 實施增強磁性記憶體單元 TWI613647B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/834,743 2015-08-25
US14/834,743 US10157656B2 (en) 2015-08-25 2015-08-25 Implementing enhanced magnetic memory cell

Publications (2)

Publication Number Publication Date
TW201719647A TW201719647A (zh) 2017-06-01
TWI613647B true TWI613647B (zh) 2018-02-01

Family

ID=58011322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127332A TWI613647B (zh) 2015-08-25 2016-08-25 實施增強磁性記憶體單元

Country Status (6)

Country Link
US (1) US10157656B2 (zh)
JP (1) JP6386503B2 (zh)
KR (1) KR102034920B1 (zh)
CN (1) CN106504784B (zh)
DE (1) DE102016010312A1 (zh)
TW (1) TWI613647B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020042890A (ja) 2018-09-13 2020-03-19 キオクシア株式会社 メモリシステムおよびメモリシステムの制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117840A1 (en) * 2001-12-20 2003-06-26 Manish Sharma Magnetic memory device having soft reference layer
US20120281465A1 (en) * 2011-04-07 2012-11-08 Agan Tom A High Density Magnetic Random Access Memory
US20130148418A1 (en) * 2011-12-07 2013-06-13 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
WO2013100939A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Memory module architecture
WO2013101179A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Write mechanism for storage class memory

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549447B1 (en) 2001-10-31 2003-04-15 Peter Fricke Memory cell structure
US6970379B2 (en) 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
US7577017B2 (en) 2006-01-20 2009-08-18 Industrial Technology Research Institute High-bandwidth magnetoresistive random access memory devices and methods of operation thereof
JP4444257B2 (ja) 2006-09-08 2010-03-31 株式会社東芝 スピンｆｅｔ
US7535069B2 (en) * 2006-06-14 2009-05-19 International Business Machines Corporation Magnetic tunnel junction with enhanced magnetic switching characteristics
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US8199576B2 (en) 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
TWI492432B (zh) 2009-12-17 2015-07-11 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
US20110297912A1 (en) 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
JP5633729B2 (ja) * 2010-06-23 2014-12-03 日本電気株式会社 磁壁移動素子及びその製造方法
US8824183B2 (en) 2010-12-14 2014-09-02 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with vertical bit lines and select devices and methods thereof
US8638600B2 (en) 2011-04-22 2014-01-28 Hewlett-Packard Development Company, L.P. Random-access memory with dynamically adjustable endurance and retention
JP5856490B2 (ja) 2012-01-20 2016-02-09 ルネサスエレクトロニクス株式会社 磁気抵抗効果素子及び磁気メモリ
US9147439B2 (en) 2012-06-15 2015-09-29 Sandisk 3D Llc Non-volatile memory having 3D array architecture with staircase word lines and vertical bit lines and methods thereof
US9281467B2 (en) 2012-06-29 2016-03-08 Intel Corporation Spin hall effect memory
US9298383B2 (en) 2012-08-17 2016-03-29 International Business Machines Corporation Memory with mixed cell array and system including the memory
US20140101370A1 (en) 2012-10-08 2014-04-10 HGST Netherlands B.V. Apparatus and method for low power low latency high capacity storage class memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117840A1 (en) * 2001-12-20 2003-06-26 Manish Sharma Magnetic memory device having soft reference layer
US20120281465A1 (en) * 2011-04-07 2012-11-08 Agan Tom A High Density Magnetic Random Access Memory
US20130148418A1 (en) * 2011-12-07 2013-06-13 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
WO2013100939A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Memory module architecture
WO2013101179A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Write mechanism for storage class memory

Also Published As

Publication number Publication date
TW201719647A (zh) 2017-06-01
CN106504784B (zh) 2019-06-18
JP6386503B2 (ja) 2018-09-05
US10157656B2 (en) 2018-12-18
JP2017092450A (ja) 2017-05-25
KR20170024570A (ko) 2017-03-07
CN106504784A (zh) 2017-03-15
DE102016010312A1 (de) 2017-03-02
KR102034920B1 (ko) 2019-10-21
US20170062034A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
TWI613758B (zh) 以互補金氧半導體驅動電路實施磁性記憶體整合
US9443905B1 (en) Implementing 3D scalable magnetic memory with interlayer dielectric stack and pillar holes having programmable area
US9444036B1 (en) Implementing segregated media based magnetic memory
US7885105B2 (en) Magnetic tunnel junction cell including multiple vertical magnetic domains
US8953361B2 (en) Stack memory apparatus
TWI760510B (zh) 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置
TWI549126B (zh) 半導體儲存裝置
US7936596B2 (en) Magnetic tunnel junction cell including multiple magnetic domains
JP5477371B2 (ja) 半導体記憶装置及びその製造方法
US9679946B2 (en) 3-D planes memory device
KR20130132373A (ko) 수직 비트 라인들을 갖는 판독/기입 엘리먼트들과 횡으로 정렬된 액티브 엘리먼트들의 3d 어레이를 갖는 비휘발성 메모리 및 그 방법
US20210126052A1 (en) Cross-point spin-transfer torque magnetoresistive memory array and method of making the same
TWI613647B (zh) 實施增強磁性記憶體單元
TWI381385B (zh) 具有嵌入式多類型記憶體的記憶體結構
US10361365B2 (en) Implementing deposition growth method for magnetic memory
JP2013069753A (ja) 半導体記憶装置およびその製造方法
US9673387B2 (en) Implementing magnetic memory pillar design
US20190221608A1 (en) Method for manufacturing a magnetic tunnel junction device and device manufactured using such method