TWI613631B

TWI613631B - 畫素陣列

Info

Publication number: TWI613631B
Application number: TW105136674A
Authority: TW
Inventors: 吳妮曄; 莊博鈞; 黃霈霖
Original assignee: 元太科技工業股份有限公司
Priority date: 2016-11-10
Filing date: 2016-11-10
Publication date: 2018-02-01
Also published as: TW201818380A

Abstract

一種畫素陣列包含多條第一訊號線、多條第二訊號線、多條主動元件、多條畫素電極及多條選擇線。第二訊號線與第一訊號線交錯且電性絕緣以定義出多個畫素區。各主動元件及各畫素電極配置於畫素區的其中一者中，各主動元件與第一訊號線之一及第二訊號線之一電性連接，各畫素電極與主動元件的其中一者電性連接。選擇線配置於第一訊號線上方，與第一訊號線交錯以形成多個第一交錯處及多個第二交錯處，選擇線在第一交錯處與第一訊號線電性連接，在第二交錯處與第一訊號線電性絕緣，其中選擇線與畫素電極位於同一層，且與第二訊號線電性絕緣。

Description

畫素陣列

本發明係關於一種畫素陣列，特別係關於一種能夠滿足窄邊框設計需求的畫素陣列。

隨著顯示技術的蓬勃發展，顯示面板已被廣泛地應用在各式各樣的的顯示裝置中，例如：電視、筆記型電腦、平板電腦、電子紙(e-paper)及行動電話。在影響消費者選購顯示裝置的眾多因素中，除了顯示面板的性能之外，顯示面板的外觀設計亦會大幅影響消費者的購買意願。因此，顯示面板相關業者正朝向設計窄邊框(Narrow boarder)顯示面板的目標前進。

為了滿足窄邊框的設計需求，通常會藉由縮小可視螢幕周圍的用於遮蔽走線的非可視區，並同時增加可視螢幕的面積來達到上述需求。如第1圖所示，第1圖係習知的一種畫素陣列的局部示意圖，第一訊號線110與第二訊號線120交錯，並亦與第一選擇線130a及第二選擇線130b交錯而形成第一交錯點a1及第二交錯點a2，第一訊號線110與第一選擇線130a在第一交錯點a1電性連接，因此外部訊號源的訊號可藉由第一選擇線130a傳遞至第一訊號線 110，因此，第二選擇線130b不需電性連接第一選擇線130a，而是在他處與其他條第一訊號線電性連接，所以第二選擇線130b與第一訊號線110在第二交錯點a2係電性絕緣。當第二訊號線120與位於第1圖的上側或下側的訊號源(未示出)連接時，第一訊號線110亦可藉由第一選擇線130a而亦與訊號源連接，而取代了傳統上第一訊號線110需由第1圖的左側或右側拉線至訊號源的設計，因此，透過第1圖的畫素陣列能夠實現窄邊框的設計。

然而，由於第二選擇線130b與第一訊號線110係電性絕緣，當用於分隔第二選擇線130b及第一訊號線110的絕緣層厚度不足時，此二者之間容易產生較大的雜散電容(stray capacitance)而影響顯示面板的顯示性能。有鑒於此，需要一種新的畫素陣列來解決上述的問題。

本發明提供一種畫素陣列，包含複數條第一訊號線、複數條第二訊號線、複數個主動元件、複數個畫素電極及複數條選擇線。這些第二訊號線與這些第一訊號線交錯，定義出複數個畫素區，且與這些第一訊號線電性絕緣。各主動元件配置於這些畫素區的其中一者中，且與這些第一訊號線的其中一者及這些第二訊號線的其中一者電性連接。各畫素電極配置於這些畫素區的其中一者中，且與這些主動元件的其中一者電性連接。這些選擇線配置於這些第一訊號線上方，與這些第一訊號線交錯以形成複數個第一交錯處及複數個第二交錯處，這些選擇線在這些第一交錯處與這些第一訊號線電性連接，這些選擇線在這些第二交錯處與這些第一訊號線電性絕緣，其中這些選擇線與這些畫素電極位於同一層，且與這些第二訊號線電性絕緣。

在本發明一實施方式中，畫素陣列進一步包含一保護層，配置於這些選擇線與這些第一訊號線之間，這些選擇線在這些第二交錯處係藉由保護層與這些第一訊號線電性絕緣。

在本發明一實施方式中，畫素陣列進一步包含一第一絕緣層，配置於保護層與這些選擇線之間，這些選擇線在這些第二交錯處係藉由保護層及第一絕緣層與這些第一訊號線電性絕緣。

在本發明一實施方式中，畫素陣列進一步包含一第二絕緣層位於這些選擇線上。

在本發明一實施方式中，這些選擇線之材料與這些畫素電極之材料相同。

在本發明一實施方式中，第一訊號線為資料線，第二訊號線為掃描線。

本發明提供一種畫素陣列，包含複數條第一訊號線、複數條第二訊號線、複數個主動元件、複數個畫素電極、複數條選擇線、一絕緣層及一光阻層。這些第二訊號線與這些第一訊號線交錯，定義出複數個畫素區，且與這些第一訊號線電性絕緣。各主動元件配置於這些畫素區的其中一者中，且與這些第一訊號線的其中一者及這些第二訊號線的其中一者電性連接。各畫素電極配置於這些畫素區的其中一者中，且與這些主動元件的其中一者電性連接。這些選擇線配置於這些第一訊號線下方，與這些第一訊號線交錯以形成複數個第一交錯處及複數個第二交錯處，這些選擇線在這些第一交錯處與這些第一訊號線電性連接，這些選擇線在這些第二交錯處與這些第一訊號線電性絕緣，且這些選擇線與這些第二訊號線電性絕緣。絕緣層配置於這些選擇線與這些第一訊號線之間。光阻層配置於絕緣層與這些第一訊號線之間。

在本發明一實施方式中，這些選擇線之材料與這些第二訊號線之材料相同。

在本發明一實施方式中，這些選擇線與這些第二訊號線位於同一層。

110、210‧‧‧第一訊號線

120、220‧‧‧第二訊號線

130a‧‧‧第一選擇線

130b‧‧‧第二選擇線

200‧‧‧畫素陣列基板

202‧‧‧基板

204‧‧‧驅動單元

230‧‧‧選擇線

240‧‧‧主動元件

250‧‧‧畫素電極

410‧‧‧第三絕緣層

420、620‧‧‧保護層

430‧‧‧第一絕緣層

440‧‧‧第二絕緣層

610、630‧‧‧絕緣層

640‧‧‧光阻層

a1、X1‧‧‧第一交錯處

a2、X2‧‧‧第二交錯處

A‧‧‧畫素陣列

A-A’、B-B’、C-C’、D-D’、E-E’‧‧‧剖線

AC‧‧‧主動層

B‧‧‧連接處

D1‧‧‧第一方向

D2‧‧‧第二方向

DE‧‧‧汲極

GE‧‧‧閘極

H1、H2、H3、H4、H5‧‧‧開口

L‧‧‧區域

P‧‧‧畫素區

SE‧‧‧源極

W1、W2‧‧‧寬度

本發明上述和其他態樣、特徵及其他優點參照說明書內容並配合附加圖式得到更清楚的了解，其中：第1圖係習知的一種畫素陣列的局部示意圖；第2圖係根據本發明之一實施方式所繪示的一種畫素陣列基板的上視示意圖；第3圖係第2圖的區域L的一種畫素陣列的放大示意圖；第4A圖係第3圖中剖線A-A’的剖面示意圖；第4B圖係第3圖中剖線B-B’的剖面示意圖；第4C圖係第3圖中剖線C-C’的剖面示意圖；第5圖係第2圖的區域L的另一種畫素陣列的放大示意圖；第6A圖係第5圖中剖線D-D’的剖面示意圖；以及第6B圖係第5圖中剖線E-E’的剖面示意圖。

第2圖係根據本發明之一實施方式所繪示的一種畫素陣列基板的上視示意圖。第3圖係第2圖的區域L的一種畫素陣列的放大示意圖。請同時參照第2圖及第3圖，畫素陣列基板200包括一基板202、一驅動單元204及一畫素陣列A，畫素陣列A含有複數條第一訊號線210、複數條第二訊號線220、複數條選擇線230、複數個主動元件240及複數個畫素電極250。畫素陣列A及驅動單元204皆位於基板240之上。並且，這些第二訊號線220及選擇線230自畫素陣列A延伸出來，以與驅動單元204電性連接以傳遞來自驅動單元204的訊號。

在畫素陣列A中，這些第一訊號線210沿第一方向D1延伸且沿第二方向D2排列，這些第二訊號線220沿第二方向D2延伸且沿第一方向D1排列。在一實施方式中，第一方向D1垂直於第二方向D2，但不限於此。這些第一訊號線210與這些第二訊號線220交錯且電性絕緣，定義出複數個畫素區P，各主動元件240配置於這些畫素區P的其中一者中，且與這些第一訊號線210的其中一者及這些第二訊號線220的其中一者電性連接。

請同時參照第2圖及第3圖，這些選擇線230沿第二方向D2延伸且沿第一方向D1排列，配置於第一訊號線210上方，與這些第一訊號線210交錯以形成複數個第一交錯處X1及複數個第二交錯處X2，這些選擇線230在這些第一交錯處X1與這些第一訊號線210電性連接，將驅動單元204的訊號傳遞至第一訊號線210。另一方面，這些選擇線230在這些第二交錯處X2與這些第一訊號線210電性絕緣。並且，這些選擇線230與這些第二訊號線220電性絕緣。值得注意的是，第二訊號線220及選擇線230可自畫素陣列A的同一側拉線至驅動單元204，因此相較於傳統的不含選擇線而促使第一訊號線必須從畫素陣列的兩側拉線至驅動單元的結構設計，本發明如第1圖所示之畫素陣列能夠縮小邊框的寬度W1及W2，而實現窄邊框的設計。

接下來，請同時參照第3圖及第4A圖，第4A圖係第3圖中剖線A-A’的剖面示意圖。主動元件240包含一閘極GE、一主動層AC、一源極SE及一汲極DE。閘極GE配置於基板202上，主動層AC係位於閘極GE上，源極SE及汲極DE配置於主動層AC上。畫素陣列A可進一步包含一保護層420及一第一絕緣層430，汲極DE可透過保護層420的開口H1及第一絕緣層430的開口H2電性連接畫素電極250。畫素陣列A可進一步包含一第三絕緣層410於閘極GE及主動層AC之間，覆蓋閘極GE及基板202。在第3圖中，以連接處B標示出汲極DE與畫素電極250的電性連接的位置。

在第3圖中，第一訊號線210與源極SE電性連接，第二訊號線220與閘極GE電性連接，因此，第一訊號線210係資料線，第二訊號線220係掃描線，第一訊號線210與選擇線230電性連接而將驅動單元204的訊號傳遞至源極SE。然而，在另一實施方式中，主動元件的源極與第二訊號線220電性連接，主動元件的閘極與第一訊號線210電性連接，因此，在此實施方式中，第一訊號線210係掃描線，第二訊號線220係資料線，第一訊號線210與選擇線230電性連接將驅動單元204的訊號傳遞至閘極。

接下來，請同時參照第3圖、第4B圖及第4C圖，第4B圖係第3圖中剖線B-B’的剖面示意圖，亦即第一交錯處X1的剖面示意圖，第4C圖係第3圖中剖線C-C’的剖面示意圖，亦即第二交錯處X2的剖面示意圖。特別注意的是，選擇線230配置於第一訊號線210上方。

在第4B圖中，在第一交錯處X1的畫素陣列A的疊層包含基板202、第三絕緣層410、第一訊號線210、保護層420、第一絕緣層430、選擇線230及第二絕緣層440。第三絕緣層410位於基板202上，第一訊號線210位於第三絕緣層410上，保護層420位於第一訊號線210上，第一絕緣層430位於保護層420上，選擇線230配置於第一絕緣層430上，第二絕緣層440位於選擇線230上。保護層420具有對應第一交錯處X1的開口H3，第一絕緣層430具有對應該些第一交錯處X1的開口H4，選擇線230透過保護層420的開口H3及第一絕緣層430的開口H4與第一訊號線210接觸並電性連接。

在第4C圖中，在第二交錯處X2的畫素陣列A的疊層包含基板202、第三絕緣層410、第一訊號線210、保護層420、第一絕緣層430、選擇線230及第二絕緣層440。第三絕緣層410位於基板202上，第一訊號線210位於第三絕緣層410上，保護層420位於第一訊號線210上，第一絕緣層430位於保護層420上，選擇線230配置於第一絕緣層430上，第二絕緣層440位於選擇線230上。選擇線230在第二交錯處X2係藉由保護層420及第一絕緣層430與第一訊號線210電性絕緣。一般而言，保護層420及第一絕緣層430係用於隔絕主動元件及其他的電路元件，以避免此二元件相互干擾，因此，保護層420及第一絕緣層430通常會設計地較厚，舉例來說，保護層420的厚度約為2000至3000埃(Å)，第一絕緣層430的厚度約為2000至3600Å，因此，本發明的選擇線230與第一訊號線210之間有足夠厚度的絕緣材料，而能夠盡可能地降低兩者之間的雜散電容(stray capacitance)，雜散電容亦稱之為寄生電容(parasitic capacitance)，而使得本發明的畫素陣列具有良好的表現。此外，根據不同的設計需求，可調整本發明的保護層420及第一絕緣層430的厚度來達到最佳的降低雜散電容的效果。

在一實施方式中，保護層420之材料可為任何合適的絕緣材料，其包含但不限於氧化矽(silicon monoxide，SiO)、二氧化矽(silicon dioxide，SiO₂)、氮化矽(silicon nitride，Si₃N₄)、氮氧化矽(silicon oxynitride，SiO_xN_y)、氧化鋁(aluminum oxide，Al₂O₃)、氮化鋁(aluminum nitride，AlN)、氮氧化鋁(aluminum oxynitride，AlON)、或其組合。第一絕緣層430之材料可為任何合適的光阻材料，包含但不限於聚對羥基苯乙烯(poly(p-hydroxystyrene))、聚丙烯酸鈉(polyacrylate)或其組合。

在另一實施方式中，可省略畫素陣列A的第一絕緣層430，因此，選擇線230在這些第二交錯處X2僅係藉由保護層420與第一訊號線210電性絕緣。然而，可根據不同的設計需求，調整本發明的保護層420的厚度來達到最佳的降低雜散電容的效果。

請同時參照第4A圖及第4C圖，可以看出畫素電極250與選擇線230皆位於第一絕緣層430上，因此，選擇線230與畫素電極250係位於同一層。在一實施方式中，可於第一絕緣層430上形成一金屬層後，再圖案化金屬層形成選擇線230與畫素電極250，因此，選擇線230之材料與畫素電極250之材料相同。

此外，由於本發明的畫素陣列基板200可應用於各種顯示裝置中，舉例來說，畫素陣列基板200可做為電子紙顯示器(e-paper display)的主動陣列基板，因此，當貼合電子紙顯示器之電子墨水顯示層(圖中未顯示)於畫素陣列基板200上時，第二絕緣層440可將電子墨水顯示層與選擇線230隔開。然而，當畫素陣列基板200用於其他的顯示裝置時，根據不同的設計需求，第二絕緣層440可被省略。

接下來，請同時參照第5圖、第6A圖及第6B圖，第5圖係第2圖的區域L的另一種畫素陣列的放大示意圖，第6A圖係第5圖中剖線D-D’的剖面示意圖，亦即第一交錯處X1的剖面示意圖，第6B圖係第5圖中剖線E-E’的剖面示意圖，亦即第二交錯處X2的剖面示意圖。特別注意的是，選擇線230配置於第一訊號線210下方。

參照第6A圖，詳細來說，在第一交錯處X1的畫素陣列A的疊層包含基板202、選擇線230、絕緣層610、第一訊號線210、保護層620及絕緣層630。選擇線230配置於基板202上，絕緣層610位於選擇線230上，第一訊號線210配置於絕緣層610上，並透過對應於第一交錯處X1的絕緣層610的開口H5與選擇線230接觸並電性連接，保護層620位於第一訊號線210上，絕緣層630位於保護層620上。

參照第6B圖，詳細來說，在第二交錯處X2的畫素陣列A的疊層包含基板202、選擇線230、絕緣層610、光阻層640、第一訊號線210、保護層620及絕緣層630。選擇線230配置於基板202上，絕緣層610位於選擇線230上，光阻層640配置於絕緣層610上，第一訊號線210配置於光阻層640上，保護層620位於第一訊號線210上，絕緣層630位於保護層620上。選擇線230在第二交錯處X2係藉由絕緣層610及光阻層640與第一訊號線210電性絕緣。在一實施方式中，光阻層640之材料可為任何合適的光阻材料，包含但不限於聚對羥基苯乙烯(poly(p-hydroxystyrene))、聚丙烯酸鈉(polyacrylate)或其組合。

第5圖的主動元件240的剖面結構可參照第4A圖。接下來，請同時參照第4A圖及第6B圖，可以看出閘極GE與選擇線230皆位於基板202上，由於閘極GE與第二訊號線220電性連結並位於同一層，因此可知，選擇線230與第二訊號線220位於同一層。在一實施方式中，可於基板202上形成一金屬層後，再圖案化金屬層形成閘極GE、第二訊號線220及選擇線230，因此，選擇線230之材料與第二訊號線220之材料相同。

並且，由第4A圖及第6B圖可知，第三絕緣層410和絕緣層610位於同一層，且可藉由同一道製程形成。由於第三絕緣層410係閘絕緣層，因此通常傾向選擇高介電係數介電材料作為第三絕緣層410的材料，並且，厚度僅大約為400Å左右。然而，本發明的畫素陣列A包含配置於絕緣層610及第一訊號線210之間的光阻層640，而使得本發明的選擇線230與第一訊號線210之間有足夠厚度的絕緣材料，而能夠盡可能地降低兩者之間的雜散電容。並且，根據不同的設計需求，可調整本發明的光阻層640的厚度來達到最佳的降低雜散電容的效果。舉例來說，光阻層640的厚度為2000Å至3600Å，但不限於此。

綜上所述，本發明的畫素陣列藉由保護層及第一絕緣層來分隔選擇線及第一訊號線，以及藉由絕緣層及光阻層來分隔選擇線及第一訊號線，來達到改善選擇線及第一訊號線之間雜散電容的效果。

雖然本發明已以實施方式揭露如上，以上所述僅為本發明之較佳實施例，並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之均等變化與修飾，皆應屬本發明之涵蓋範圍，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

210‧‧‧第一訊號線

220‧‧‧第二訊號線

230‧‧‧選擇線

240‧‧‧主動元件

250‧‧‧畫素電極

A-A’、B-B’、C-C’‧‧‧剖線

X1‧‧‧第一交錯處

X2‧‧‧第二交錯處

Claims

一種畫素陣列，包含：複數條第一訊號線；複數條第二訊號線，與該些第一訊號線交錯，定義出複數個畫素區，且與該些第一訊號線電性絕緣；複數個主動元件，各該主動元件配置於該些畫素區的其中一者中，且與該些第一訊號線的其中一者及該些第二訊號線的其中一者電性連接；複數個畫素電極，各該畫素電極配置於該些畫素區的其中一者中，且與該些主動元件的其中一者電性連接；複數條選擇線，配置於該些第一訊號線上方，與該些第一訊號線交錯以形成複數個第一交錯處及複數個第二交錯處，該些選擇線在該些第一交錯處與該些第一訊號線電性連接，該些選擇線在該些第二交錯處與該些第一訊號線電性絕緣，其中該些選擇線與該些畫素電極位於同一層，且與該些第二訊號線電性絕緣；以及一保護層，配置於該些選擇線與該些第一訊號線之間，該些選擇線在該些第二交錯處係藉由該保護層與該些第一訊號線電性絕緣。
如請求項1所述之畫素陣列，進一步包含一第一絕緣層，配置於該保護層與該些選擇線之間，該些選擇線在該些第二交錯處係藉由該保護層及該第一絕緣層與該些第一訊號線電性絕緣。
如請求項1所述之畫素陣列，進一步包含一第二絕緣層位於該些選擇線上。
如請求項1所述之畫素陣列，其中該些選擇線之材料與該些畫素電極之材料相同。
如請求項1所述之畫素陣列，其中該第一訊號線為資料線，該第二訊號線為掃描線。
一種畫素陣列，包含：複數條第一訊號線；複數條第二訊號線，與該些第一訊號線交錯，定義出複數個畫素區，且與該些第一訊號線電性絕緣；複數個主動元件，各該主動元件配置於該些畫素區的其中一者中，且與該些第一訊號線的其中一者及該些第二訊號線的其中一者電性連接；複數個畫素電極，各該畫素電極配置於該些畫素區的其中一者中，且與該些主動元件的其中一者電性連接；複數條選擇線，配置於該些第一訊號線下方，與該些第一訊號線交錯以形成複數個第一交錯處及複數個第二交錯處，該些選擇線在該些第一交錯處與該些第一訊號線電性連接，該些選擇線在該些第二交錯處與該些第一訊號線電性絕緣，且該些選擇線與該些第二訊號線電性絕緣；一絕緣層，配置於該些選擇線與該些第一訊號線之間；以及一光阻層，配置於該絕緣層與該些第一訊號線之間。
如請求項6所述之畫素陣列，其中該些選擇線之材料與該些第二訊號線之材料相同。
如請求項6所述之畫素陣列，其中該些選擇線與該些第二訊號線位於同一層。
如請求項6所述之畫素陣列，其中該第一訊號線為資料線，該第二訊號線為掃描線。