TWI613537B - 多相電流調整期間的電流斜變 - Google Patents

多相電流調整期間的電流斜變 Download PDF

Info

Publication number
TWI613537B
TWI613537B TW103110861A TW103110861A TWI613537B TW I613537 B TWI613537 B TW I613537B TW 103110861 A TW103110861 A TW 103110861A TW 103110861 A TW103110861 A TW 103110861A TW I613537 B TWI613537 B TW I613537B
Authority
TW
Taiwan
Prior art keywords
current
voltage
value
voltage regulator
phase
Prior art date
Application number
TW103110861A
Other languages
English (en)
Other versions
TW201508435A (zh
Inventor
克里斯Ｍ 楊
桑德Ｓ 奇達比
詹姆士Ｒ 托克
Original Assignee
英特希爾美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特希爾美國公司 filed Critical 英特希爾美國公司
Publication of TW201508435A publication Critical patent/TW201508435A/zh
Application granted granted Critical
Publication of TWI613537B publication Critical patent/TWI613537B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

電流共享配置中的電壓調整器可將總電流提供給共同負載，並可同時被導通以使部分電流向上斜變。每個電壓調整器可提供在電流共享配置中相應的部分電流。目標電流值可從部分電流的循環平均的電流值以及電壓調整器的電壓誤差值中確定，並且當電壓調整器導通時每個部分電流可被斜變至目標電流值而不是循環平均電流值，由此導致更穩定和平衡的電流斜變。預測性多相位數位控制器因此可基於測得或推斷出的電感器電流所確定的目標電流和誤差電壓來工作。可根據預測性多相位數位控制器的操作來計算脈寬、脈衝位置和脈衝頻率(增加或跳過脈衝)。

Description

多相電流調整期間的電流斜變
本發明涉及調整電流，更具體地涉及多相位電流調整。
優先權聲明
本申請案主張2013年5月8日和2013年12月31日提交的題為“Current Ramping During Multiphase Current Regulation(多相電流調整期間的電流斜變)”的美國臨時專利申請61/820,821和美國非臨時專利申請14/144785的優先權，這兩件申請的發明人為Chris M.Young、Sundar Kidambi和Jim Toker，並且這兩件申請案就像在本文中充分和完全闡述那樣被援引包含於此。
DC-DC電壓轉換經常通過切換電壓調整器或步降調整器來實現，該調整器也被稱為電壓轉換器或負載點(POL)調整器/轉換器，它根據需要通過一個或多個負載設備將較高電壓(例如12V)轉換成較低值。更概括地說，電壓調整器和電流調整器被統稱為功率轉換器，在本文中，術語功率轉換器旨在涵蓋所有這些設備。常見架構的特徵在於將較高電壓分配給多個電壓調整器，每個電壓調整器產生不同的(或可能相同的)電壓至一個或多個負載。切換電壓調整器經常使用兩個或更多個功率電晶體，以將一個電壓處的能量轉換至另一電壓。通常被稱為“降壓調整器”的這種電壓調整器100的一個常見例示出於圖1中。降壓調整器100一般切換一對功率電 晶體(138和140)以在這對電晶體的公共節點SW處產生方波。可以使用包括電感器142和電容器144的LC電路來平滑化所產生的方波，以產生要求的電壓Vout。由誤差放大器146、比例積分微分(PID)濾波器132、脈寬調變器(PWM)134和輸出控制電路136構成的控制迴路可被配置成控制輸出方波的工作週期，並因此控制Vout的結果值。
通過共享的負載點供電分配功率與單負載點供電或POL調整器相比具有許多吸引人的優勢。通過在寬範圍的輸出電流上的更高效率、通過冗餘實現的可靠性以及分布的熱耗散，分配或電流共享可用來適應與低電壓應用關聯的不斷增大的電流需求。電流共享配置的一個例子示出於圖2中。POL轉換器102、104和106(代表第一、第二和第N POL轉換器)可耦合至數位通信匯流排120，它們相應的調整的電壓輸出通過相應的電感器103、105和107和電容器110而共享，以在由電阻112表示的負載處提供單個電壓。應當注意，儘管在圖2中輸出級(HS FET和LS FET電晶體對)圖示為在相應的POL轉換器之外，但在圖1中輸出級被表示為POL調整器的一部分，以最好地突出不同實施例的某些指定的特徵。也應當注意，儘管輸出級是POL轉換器的功能部分，當POL轉換器例如被配置在積體電路(IC)上時，控制電路和輸出級可被配置在同一IC上，也可以不那樣。本領域內技術人員將理解，本文描述的POL調整器的各種例示旨在包括根據本文描述的電流共享原理的所有可能的實現。
在一組實施例中，低帶寬、多階數位控制迴路可被配置成通過將從屬設備(在數位通信匯流排上作為從屬設備工作的POL調整器)的負載線對準於主設備(在數位通信匯流排上作為主設備工作的POL調整器)來 平衡設備輸出之間的不均等性。然而，一階數位控制迴路可能是足够的。自治的或專用的主POL調整器(例如POL調整器104)可將其感測到的輸出電流數位化，並在傳統的主-從配置中將指示數位通信匯流排120上的該電流的值的信息發送至該組中所有的從屬POL調整器(例如POL調整器102、106)。所有從屬設備可基於主設備的輸出電流的值和相應的從屬設備的輸出電流的值之間的差來調整它們相應的控制FET的工作週期以有效地向上或向下增加或减少它們的目標輸出電壓。輸出電壓的修整的一個實施例可通過調節前端誤差放大器(調整器150中的放大器146)的目標電壓(調整器150中的Vref)來實現。輸出電壓的修整的其它實施例可通過縮放工作週期來實現，所述縮放工作週期要麽通過校正控制濾波器(調整器150中的132)中的抽頭要麽通過調整對工作週期控制塊(調整器150中的134)的控制數來實現。主設備可在諸如I2C、SMBus或一些其它通信匯流排(例如圖2配置中的120)的通信匯流排上主動地發送指示其電流值的信息，而從屬設備可使用該信息來修整其已編程的基準電壓從而平衡該系統中的每個設備的電流加載。主設備可繼續發送該信息直到錯誤出現、其相位下落、或其通信接口失效為止，此時該組中的其它從屬設備可調處新的主設備。部分電流(即在電流共享組中的諸POL調整器的各電流)由此可被平衡至例如具有16Hz更新帶寬的平均部分負載電流的5%之內。
例如，圖1所示的電壓調整器100和圖2所示的調整器102、104、106這樣的電壓調整器例如通常包括用於從暫態輸出電壓偏離中恢復的機制。這些短期電壓偏離可能是由多種控制迴路干擾造成的，例如目標基準電壓變化、輸入匯流排電壓階變、負載電流暫態以及可能使輸出電壓 從其預期的額定值偏離的其它事件。典型地，電壓調整器的控制迴路(包括輸出控制136)內的信號處理電路處理這些電壓偏離。然而，由控制迴路實現的恢復過程是相對慢的。總地來說，在可靠的電壓調整器的設計中最常被考慮的因素包括暫態響應、寬範圍上的輸出穩定性、使用的方便性以及成本。這些因素也是電流共享配置中的考量因素，例如圖2所示的那個配置。
為了獲得專門要求的系統性能，因此也需要對電壓調整器(或更具體地，對具有至少一個受控輸出的功率轉換器或系統)進行補償以從暫態輸出電壓偏離中恢復。然而，補償經常是難以實現的。許多應用需要暫態響應以及高帶寬響應。例如，使用電壓模式控制(例如電壓模式PWM控制(例如圖1所示))的傳統調整器一般需要補償。電流模式控制機制需要較少的補償，但仍舊是需要補償的。另外，電流模式控制可能容易使系統對電流測量過程中經常引入的雜訊更為敏感。儘管磁滯控制模式需要非常少的補償或者不需要補償，但它們需要切換頻率的穩定，因為穩定的頻率在某些應用中通常是一種重要的需求，例如在電信應用中。此外，磁滯控制在多相應用中難以同步。
在一組實施例中，電壓調整器可工作在恒定的切換頻率處，並可具有第一暫態響應而無需用於調整的電流測量(而是至少基於電壓調整器的輸出的已建立的穩態表現來推測電感器電流，儘管其它實施例如較佳地那樣可包括電流測量而不是推測電感器電流)，並且無需補償。無補償供電的一種方法是一循環(或單循環)控制。在一些實施例中，在系統200中的每個POL調整器中實現的數位調變器可工作在固定頻率處並具有高帶寬， 以有可能實現各POL調整器的良好暫態響應。調變器也可被設計成無補償地工作。儘管這種單循環控制對於單POL調整器可良好地工作，然而當在例如圖2所示系統200的電流共享配置中運作POL調整器時數位控制中固有的等待時間可能成為問題。更具體地，數位等待時間和固定頻率可能限制了暫態響應，同時仍然需要應付在高重複率暫態事件期間的動態電流平衡。前面提到的數位調變器可作為單循環調整器(ASCR)而工作，ASCR可校正單個切換循環中的電壓偏離。切換循環可具有固定周期(恒定切換頻率)，這對電信應用是有優勢的，並且天生是穩定的，並易於使用。ASCR也可省去執行快速電流測量的需要，所述快速電流測量可能導致雜訊並且產生類比至數位轉換器(ADC)的費用支出，該類比至數位轉換器(ADC)是產生用於數位處理的數位測量值所必需的。
因此，要求實現高帶寬控制，這可通過固有的穩定性和波紋濾波來幫助實現。也要求實現雙邊緣調變以避免不得不等待下一循環以校正當前的循環，由此有效地使“採樣”率翻倍。增益被確定為足以校正單循環中的暫態，其中響應受到電感器/電容器濾波器限制而不是受到控制器限制。單循環方法的一個例子經由電路圖300示出於圖3中，電路圖300示出負載電流IL的表現，其示出不盡如人意的結果。如圖3所示，可調節工作週期(do代表穩態工作週期，而do’代表經調節的工作週期)以在一個循環內傳遞電荷/電流從而恢復電壓。然而，該方法可能無法生效，因為在循環結束時(在時間T之後，在時間T’)電流不與要求的電流值(對於電容性情形)匹配以維持要求的輸出電壓值。如圖3所示，作為由於調節輸出電壓所需的工作週期調整的緣故在單個校正循環期間所引入的電荷的結果，電流 過衝，由此導致輸出電壓過衝。
提供一種在電流共享配置中使相位電流斜變的方法，其中，所述相位電流求和至總電流。所述方法包括：通過複數個電壓調整器模組中的每個電壓調整器模組在電流共享配置中提供相應的相位電流；根據所述相應的相位電流和提供所述相應的相位電流的電壓調整器模組的電壓誤差值的循環平均的當前值，對每個相應的相位電流確定目標電流值；以及響應於命令複數個電壓調整器模組使其相應的部分電流斜變，而使每個相位電流斜變至所述目標電流值。
提供一種電壓調整器模組。所述電壓調整器模組包括：輸出級，所述輸出級被配置成提供一共同輸出電壓以及一個或多個附加電壓調整器模組，並進一步被配置成提供對應的相位電流，其中所述相應的相位電流代表由複數個電壓調整器模組建立的電流共享配置所提供的總電流的一部分，所述複數個電壓調整器模組中的每個電壓調整器模組被配置成提供在所述電流共享配置中的相應的相位電流；以及控制器，其被配置成：根據所述對應的相位電流的循環平均當前值和與所述共同輸出電壓對應的電壓誤差值來確定目標電流值；以及響應於命令複數個電壓調整器模組使其相應的相位電流斜變，而使所述輸出級將所述相位電流斜變至目標電流值。
提供一種預測性多相位控制器。所述預測性多相位控制器包括：輸出，其被配置成提供一個或多個控制值，所述一個或多個控制值用於產生控制電壓調整器模組的輸出級的控制信號，其中，所述電壓調整器 模組可用作被配置成建立電流共享配置的複數個電壓調整器模組中的一個，其中所述複數個電壓調整器模組中的每個電壓調整器模組用於提供在電流共享配置中的相應的相位電流；以及電路，其被配置成：確定根據第一相位電流的循環平均的當前值的目標電流值以及與由所述複數個電壓調整器模組提供的共同輸出電壓所對應的電壓誤差值，其中所述第一相位電流由所述電壓調整器模組提供；以及響應於命令使第一相位電流斜變而使所述第一相位電流斜變至所述目標電流值，其中為使所述第一相位電流斜變，所述控制器被進一步配置成調節一個或多個控制值中的一個或多個。
100‧‧‧降壓調整器
102‧‧‧POL轉換器
103‧‧‧電感器
104‧‧‧POL轉換器
105‧‧‧電感器
106‧‧‧POL轉換器
107‧‧‧電感器
110‧‧‧電容器
112‧‧‧電阻
120‧‧‧通信匯流排
132‧‧‧比例積分微分濾波器
134‧‧‧脈寬調變器
136‧‧‧輸出控制電路
138‧‧‧電晶體
140‧‧‧電晶體
142‧‧‧電感器
144‧‧‧電容器
146‧‧‧誤差放大器
200‧‧‧系統
300‧‧‧電流圖
400‧‧‧電流圖
500‧‧‧電流圖
600‧‧‧電流圖
702‧‧‧曲線圖
704‧‧‧曲線圖
802‧‧‧曲線圖
902‧‧‧電流
904‧‧‧電流
906‧‧‧PWM信號
908‧‧‧PWM信號
910‧‧‧工作週期命令信號
912‧‧‧跡線
914‧‧‧三角波形
1104‧‧‧跡線
1204‧‧‧跡線
1206‧‧‧跡線
1208‧‧‧跡線
1802‧‧‧圖中之位置
3002‧‧‧圖中之位置
3004‧‧‧圖中之位置
圖1示出根據先前技術作為降壓轉換器而已知的功率轉換器的一個實施例的電路圖；圖2示出根據先前技術具有向共同節點提供電流的多個電壓調整器的電流共享配置的電路圖；圖3示出根據先前技術的方法當電流在單個循環中被校正時工作週期的值和電感器電流之間的關係；圖4示出根據一個實施例當電流在單個循環中被校正時工作週期的值與電感器電流之間的關係；圖5示出根據一個實施例當電流在單個循環中被校正時工作週期的值與電感器電流之間的關係以及在功率轉換器輸出處的電荷；圖6示出根據另一實施例當電流在單個循環中被校正時工作週期的值與電感器電流之間的關係以及在功率轉換器輸出處的電荷； 圖7示出當斜變至循環平均值時電流共享配置中的兩個部分電感器電流的表現的波形圖，並進一步示出表示在同一時間周期內調整器輸出電壓的表現的波形圖；圖8更詳細地示出表示來自圖7的兩個部分電感器電流的表現的波形圖；圖9示出在斜變期間兩個部分電流、PWM驅動信號和工作週期控制命令的表現之間的關係的第一組波形；圖10示出在斜變期間多個部分電流、PWM驅動信號和工作週期控制命令的表現之間的關係的第二組波形；圖11示出在斜變期間多個部分電流、PWM驅動信號和工作週期控制命令的表現之間的關係的第三組波形，其指示了當强行地同時導通所有的部分電流時所產生的電流不平衡；圖12示出表示在斜變期間多個部分電流、PWM驅動信號和工作週期控制命令的表現之間的關係的第四組波形，這指示了當所有電流一起平移時電流鎖的效果，而PWM工作在穩態工作週期處並在平移電流時被“凍結”；圖13示出表示全部被驅動至與平均電流值不同的同一目標電流值的多個部分電流的表現的波形；圖14示出表示相位電流及其相應的驅動信號的表現之間的關係的波形圖，其指示了脈衝可處於循環中的任何位置；圖15示出可用於電流共享配置中的電壓調整器的控制器的一個實施例的方塊圖； 圖16示出表示當採用預測性中點電流調整器時的負載電流(相位電流)的表現的波形圖；圖17A示出表示揭露次諧波振盪問題的電感器電流的表現的波形圖；圖17B示出表示電感器電流的表現的波形圖以及如何可以消除圖17A中示出的次諧波振盪問題；圖18示出表示在10-150A的模擬期間使用1A/ns負載步進的輸出電壓和多相位電流的表現的波形圖；圖19示出表示在切換頻率為600KHz時負載頻率掃描的模擬期間輸出電壓和多相位電流的表現的波形圖；圖20示出表示在100mV/μs處對於1.8-->0.8V、0.8-->2.3V的模擬期間輸出電壓和多相位電流的表現的波形圖；圖21示出可用於電流共享配置中的電壓調整器的可變頻率數位EAPP(增强的有源脈衝定位)控制器的一個實施例的方塊圖；圖22示出提供電感器電流估計器的一個實施例的基礎的電路；圖23示出表示在圖22所示的電路的工作期間電感器電流和相應的驅動信號的表現的波形圖；圖24示出具有固定頻率的預測性電流調變器的一個實施例的方塊圖；圖25示出表示在圖24所示電路的工作期間電感器電流和相應的驅動信號的表現的波形圖；圖26示出數位EAPP調變器的一個實施例的方塊圖；圖27示出表示在圖26所示電路的工作期間電感器電流和相應的驅動信號的表現的波形圖； 圖28示出快速負載暫態檢測器(D-EAPP)的一個實施例的方塊圖；圖29A示出表示在電感器電流的背景下高側FET控制信號的“導通時間”的第一可能的布置的波形圖；圖29B示出表示在電感器電流的背景下高側FET控制信號的“導通時間”的第二可能的布置的波形圖；圖29C示出表示在電感器電流的背景下高側FET控制信號的“導通時間”的第三可能的布置的波形圖；圖30A示出表示高側FET控制信號和電感器電流的波形圖；圖30B示出表示高側FET控制信號和電感器電流的波形圖，其示出與用以執行預測性電流控制的可適用控制方程式對應的“開始時間”參數；圖30C示出表示高側FET控制信號和電感器電流的波形圖，其指示與用以執行預測性電流控制的可適用控制方程式對應的“導通時間”參數；圖31示出表示電感器電流和相應的驅動信號的表現的波形圖，其指示可用來向前移動脈衝而不改變脈寬(工作週期)的微分項；圖32示出表示根據第一控制序列的電感器電流和相應驅動信號的表現的波形圖；圖33示出表示根據第二控制序列的電感器電流和相應驅動信號的表現的波形圖；圖34示出表示根據第三控制序列的電感器電流和相應驅動信號的表現的波形圖；圖35示出表示根據第四控制序列的電感器電流和相應驅動信號的表現的波形圖； 圖36示出當在時脈循環之間存在一個“導通時間”時的電感器電流的波形；以及圖37示出表示具有逐個樣本進行的預測的模擬電流分布的波形圖。
雖然本發明容易得出多種修改和替代形式，但已經借助示例在附圖中示出且即將詳細描述其特定實施例。然而，應當理解的是，附圖和對其的詳細描述不旨在將本發明限制為所公開的具體形式，相反，本發明旨在涵蓋落在所附申請專利範圍所限定的本發明的精神和範圍內的所有修改、等效物以及替代物。注意，標題僅為了組織目的並且不旨在用來限制或解釋說明書或申請專利範圍書。此外，注意詞“可以”在本申請中全篇地用於容許的含義(即有可能、能够)，而不是强制含義(即必須)。術語“包括”及其衍生詞表示“包括，但不限於”。術語“耦合”表示“直接或間接地連接”。
一種不同的、改進的方法可以包括：響應於在恢復輸出電壓時輸出電壓的暫態偏離，調整電壓調整器的輸出處的電荷。可在電壓調整器對暫態偏離的響應被校正的(之前的)循環之後的循環期間，調節該電荷。可根據從當前循環/之前循環期間穩態工作週期被設定至的各值以及從表徵對該穩態工作週期值作出的調整的值推導出的控制值，來調整該電荷，以當響應於輸出電壓的瞬時偏離導通來校正輸出電壓時减少電壓調整器的響應時間。換句話說，平均電感器電流可跟踪負載電流，並且調節輸出電壓所需的電感器電流的改變可以被反轉。這種方法的可能的結果經由圖4中的電流圖400示出。電荷調整對輸出電流的影響的例子則示出於圖5和圖6 中。陰影區域表示在輸出處(具體地說在輸出電容器上)的附加電荷，該附加電荷來源於旨在在單個校正循環內響應暫態事件而調節輸出電壓的工作週期調節。如圖5和圖6所示，負載電流不過衝，事實上除了在作出工作週期調節的單個循環期間，負載電流不會改變。同樣如圖5和圖6所示，do再次表示穩態工作週期，而do’表示經調節的工作週期。
在這種背景下，“不穩”可被認為是從一個切換循環轉入至另一切換循環的“現象”，其最終建立一不合需結果的點。因此，穩定的關鍵可以是對單個切換循環隔離這種“現象”，從而不允許不合需的結果從一個循環至另一循環傳播和建立。當新的循環開始時，相對於之前循環的改變是“未做的”。在一循環“內”的比例控制則可恢復電流，由此導致循環內的電荷模式控制。然而應當理解，由於高帶寬和高增益，可能需要濾波來防止調變器嘗試校正所觀察到的“雜訊”。傳統的類比濾波器(例如IIR)可提供一些校正，但大量的濾波導致大量延遲，這不利地影響帶寬和穩定性。例如，當執行傳統濾波時，一階IIR濾波器(比如單級類比濾波器)降低了雜訊但引入了延遲，而較高階的濾波器更好地衰减但引入了額外的延遲。此外，儘管FIR濾波能消除雜訊(波紋)，但延遲仍然構成問題。因此，在各實施例中，可使用消除波紋並具有最小延遲的特定數位濾波器，這可導致20dB信噪比改善(這可被認為是“增益”改善)。
當考慮影響多相電流控制的各個問題時，動態電流平衡代表最大的挑戰之一。優化研究已表明，單相位ASCR已證明是强健的而不需要非線性增益。然而，從(例如圖1中的調整器100的單調整器的)單相位調整向(例如圖2中的電流共享配置200中示出的調整器102、104、106這樣 的多個調整器的)多相位電流共享調整的轉變仍然是一大挑戰。
電流斜變
圖7示出根據具有兩個相位(即兩個POL調整器，例如僅調整器102和104)的系統200的基本模型的表現，其中曲線圖704表示輸出電壓VOUT的表現，而曲線圖702示出電感器電流I103(由電感器103傳導的電流)和I105(由電感器105傳導的電流)的表現，平均電流由跡線706表示。如曲線圖702的上部所示，電流共享是適當的並且沒有多少雜訊存在。然而，同樣如曲線圖702用圓圈表示的下部所示，電流斜變被延遲，在電流I105的這個特例下，它被圖示為在朝向目標值再次上升之前先下滑，這代表不合需的表現。較佳地，希望電流在無顯著延遲的情况下向上斜變。圖8中的曲線圖802某種程度上更詳細地示出了圖7的曲線圖702中示出的延遲的電流斜變。對於I103，電流斜變可能由於PWM相位存在而被延遲。而對於I105，儘管一開始不存在延遲，但是該電流在到達要求值之前會“反轉”。總地來說，電流共享使電流斜變减慢，其中較快的斜變電流被减慢以與平均電流(跡線706)匹配。應當注意，圖7和圖8中表示的跡線和曲線圖旨在示出包括兩個POL調整器的電流共享配置中的相應電感器電流的斜變，所述POL調整器在圖2中以示例方式給出。圖7和圖8(以及後面給出的其它曲線圖)中表示的分析旨在突出某些工作原理，這些工作原理可被考慮在內以提供消除或最小化電流共享配置中電流斜變期間的延遲的方案，而不旨在表示圖2所示的POL調整器的表現，但表示在沒有用來消除或最小化POL調整器(例如圖2所示的那些POL調整器)中的電流斜變期間的延遲的附加的 系統和方法的情况下POL調整器的表現。此外，為簡化起見，只示出兩電感器電流，然而該分析等同地適用於電流共享配置中連接的三個或更多個POL調整器。
圖9示出相位(電感器)電流(920)、與相位電流對應的PWM控制信號(930)以及用於控制/產生PWM信號的工作週期命令(940)的時序圖。如圖9所示，對於“相位1”(902)和“相位3”(904)兩者的電流在其達到命令的工作週期之前下降了。在這段時間期間的工作週期命令是50%，如工作週期命令信號910以及對應的PWM信號906、908指示的那樣，所述PWM信號906、908驅動用於分別產生電流902、904的調整器的相應輸出級。跡線912表示PWM信號906、908的工作週期的移動平均值，而三角波形914表示雙邊緣PWM控制的鋸齒控制信號。同樣如圖9所示那樣，耗費“相位3”幾乎第1/4個循環以作出響應，並且耗費“相位1”幾乎一整個周期來達到命令的工作週期。還要注意，“相位1”在到達命令的工作週期之前截止。
圖10再次示出相位(電感器)電流(1020)、與相位電流對應的PWM控制信號(1030)以及用於控制/產生PWM信號的工作週期命令(1040)的時序圖，但圖10針對四個相位電流而不是僅針對兩個相位電流。如圖10所示，平均電流共享顯著地减慢了電流斜坡。其它相位被延遲，直到“導通”的相位達到其穩態峰為止。然後，所有的相位導通，但存在具有最低瞬時電流的相位。由此在短時間之後，所有其它相位必須截止以使最低相位能趕上。該循環繼續，藉此所有的相位短暫地導通，然後在其它相位截止的同時最低的相位保持導通。時序圖1040再次給出工作週期命令1026 的圖示。
圖11示出强制導通所有的相位如何導致電流不平衡。圖11也示出對於四個相位電流的相位(電感器)電流(1120)、與相位電流對應的PWM控制信號(1130)以及用於控制/產生PWM信號的工作週期命令(1140)的時序圖。曲線圖1120示出基於整合的工作週期與穩態工作週期的差异的模擬電流的表現。圖12示出相位(電感器)電流(1220)、與相位電流對應的PWM控制信號(1230)以及用於控制/產生PWM信號的工作週期命令(1240)的時序圖，並示出電流鎖的影響，藉此所有電流一起平移(向上或向下)，否則PWM工作在穩態工作週期處，並在平移電流時被“凍結”。跡線1204表示(各相位的)各電感器電流，並指示電流在電流斜變之後是平衡的。跡線1206表示由跡線1204表示的電流的移動平均值。曲線圖1240中的工作週期控制跡線1226示出如何在大約時間點50處停止調變，並在大約時間點70處以之前調變停止時所在的同一值再次開始調變以恢復斜變。因此，如圖12所示，在調變停止的時間周期內，電流共享實際上被禁用。
儘管圖12中的電流波形看上去很好地平衡，但模擬的電流指示了該電流並不平衡直到斜變停止後的大約一個循環為止。由此，如圖所示的例如模擬電流這樣的電流可能無法用於實時地平衡這些電流。然而，如果在這個時間(即在斜變已停止後)調節“導通”時間以平衡這些模擬電流，則電流平衡可能受到破壞。在今日的系統中，一般確定電流的平均值，並且當開始電流共享配置時所有電流被驅動至所確定的平均值。然而，當嘗試將所有電流驅動至平均值時，前述問題出現了。嘗試將電流驅動至最大或最小電流值也可能無法解决這個問題，因為驅動至最大電流可能僅 對施加負載有效，而驅動至最小電流可能僅對釋放負載有效。
預測性電流定位
在一組實施例中，前述問題的一種解决方案包括驅動所有的相位，即將所有相位中的相應電流驅動至不同於平均電流值的同一目標電流。這示出於圖13中，圖13示出一波形圖1300，該波形圖1300示出對於四個相應相位(電感器)電流的電流波形(跡線)1302、1304、1306和1308，並且由相應跡線1310、1312、1314和1316表示這些電流的相應移動平均值。所有相位中的電流可盡可能快地斜變，並且它們自然地平衡在穩態中，同時也可平衡在非穩態中，只要對於所有相位(內的電流)該目標值是相同的就行。在一組實施例中，可基於電壓誤差來確定該目標電流值，如下文中進一步描述的那樣。“外環”(即電壓調整環)可用來驅動電流目標，即將電流驅動至目標值。在一些實施例中，這可通過使用驅動脈衝的數位脈衝布置(也就是驅動POL調整器的輸出級的脈衝，例如HS和LS FET)來達成。
如圖14的時序圖1400所示，使用數位控制，驅動信號(即驅動調整器的輸出級的PWM信號)的脈衝的開始和停止可被布置在循環內的任何位置。圖14中的示例性循環在左側和右側分別由時脈邊緣1和時脈邊緣2界定。考慮到在循環開始時的電流，“導通時間”可由循環結束時的要求的電流確定。可根據誤差信號(例如，由圖1所示的放大器146輸出的誤差信號)確定該要求的電流。開始時間可通過使脈衝位於循環中的中心、使循環中的平均電流與要求的電流匹配並根據例如dV/dt在一循環中使脈衝前移或後移來確定。在圖14所示的時間線上，直至“t”的時間點表示 過往的操作(1408)，計算出的脈衝1410被表示在t+ton之間，並且計劃的未來的操作1412在時間點t+ton之後。Iphase 1402表示在過往操作1408期間的相位電流，平均電流Iaver 1406對應於(Iphase的)之前的循環平均電流，而Itarg 1404表示對於計劃的未來的操作1412的作為目標的新平均電流。
在一組實施例中，數位多相位系統的架構的主要特徵可包括預測性模擬電流定位，該預測性模擬電流定位可以：用以基於計劃的脈衝來預測電流波形以消除等待時間，在每個Fsw(切換周期)對每個相位進行一次電流ADC讀取；並被適配成估計電路參數(L,DCR,Ron)。這些特徵也可包括簡單PID(比例積分微分)電壓外環、固定頻率基礎加上脈衝超前、根據需要的額外脈衝(其具有最大值每-相位切換頻率限幅器，例如1.5*Fsw)以及作為FW的倍數(例如24*Fsw到30*Fsw)的特定內部採樣率。模擬數位多相位模型的一組模擬條件如下：具有6個相位的VR12.5負載，其中L/DCR=150n/300μ,C=4*470μ+52*14.4μ,Fsw=600KHz,VID=1.8V,Rdroop=1.2m歐姆，負載10-150A(1A/ns)。
圖15示出根據前述原理可用於電流共享配置中的POL調整器的控制器的環設計1500的一個實施例的方塊圖。該控制器可包括類比區1502和數位區1504，並可控制用於驅動負載1532的功率設施1506。圖16示出一波形圖1600，該波形圖1600示出當採用預測性中點電流調整器時的負載電流的表現(並類似於圖14所示的波形圖1400)。每相位的新目標平均電流可從當前電流的值和電壓誤差中計算出。因此，對於每個相位，可使用下面的方程式來確定目標電流值Itarg，每個相位電流可朝向該目標電流值Itarg斜變，這是使用PID控制方法來達成的，所述方程式表示如下： Itarg=Iaver+P*verror+I*integ(verror)+D*deriv(verror).
如從前面方程式可以知道的那樣，可根據電壓誤差來施加比例、積分和微分控制。電流共享配置中的電流斜變，即每個相位電流的斜變是朝著前面示出的目標值的，而不是朝著計算出的平均電流值。這導致所有電流更穩定和更快的斜變。使電感器電流在tend處擊中Itarg的脈衝導通時間(ton)可被計算出：ton=(Itarg-I(t))* L/Vin+Vout/Vin *(tend-t).
該系統在Itarg處保持在與穩態操作相容的狀態下。此外，在該循環中傳遞電荷的脈衝開始時間(tstart)可被計算為等於tsw*Itarg。
如果在向上斜坡開始之後新的電荷命令(即新的較高目標電流值)到達，尤其如果它在該循環中較晚，則峰電流可變得過大。下面的公式限定了峰電流，以使循環結束時的電流等於平均電流。參見圖16，t=tstart，並且tend=tsw。
Figure TWI613537BD00001
其中Qci=(tstart前)命令的電荷；以及Qc=(tstart後)命令的電荷。
如果命令的電荷在tstart之後改變，則循環中的結束電流被設定至新命令 的平均電流的值。
圖17a示出表示揭露次諧波振盪問題的電感器電流1706的表現的波形圖1700。平均電流位準由虛線表示。在循環中將電荷目標定位到QC並將脈衝約束在循環的中心可能導致次諧波振盪。同樣類型的次諧波振盪可在傳統電流模式和電荷模式控制中發現。如圖17b中的波形圖1750所示，次諧波振盪問題的解决方案是使由箭頭表示的端點瞄準在Qc/tsw，因為Qc的平均電荷在後繼脈衝仍然集中在穩態的同時消除了次諧波振盪。
圖18示出對於10-150A、1A/ns負載步進(中點控制)的模擬結果。上方的曲線圖是相位電流曲線圖，它表示相位電流和限值，而下方的曲線圖表示輸出電壓和限值。對於每個曲線圖示出了時間線的標度。如同從相位電流曲線圖的放大(微小標度)版本中在1802位置處觀察到的那樣，連續的脈衝超前特徵意味著在任何步進高度處不存在過衝。圖19示出負載頻率掃描(Fsw=600KHz)的模擬結果。然而應當注意，重複的負載和切換頻率之間的“搏動”可能導致不合需的表現。這可通過在切換頻率處的波紋濾波器得到某一程度的緩解。使用目標電流控制而不是電流平衡控制也减緩了“搏動”影響。圖20示出在100mV/μs處對於1.8-->0.8V、0.8-->2.3V的模擬結果。在曲線圖2012中放大地示出圓圈區2002，並且在曲線圖2014中放大地示出圓圈區2004。補償器可包括：計算出的電壓比工作週期，用以卸載積分器；以及Rdroop*Cload*dV/dT補償，用以避免滯後。在該速率處回轉的負載電容器的峰電流是很高的，因此較寬的電壓ADC滿標度範圍的使用可有利於覆蓋Rdroop*Icharge。
數位計算多相位控制器
數位VR(電壓調整器)控制器或電壓調整器模組(VRM)的控制器的一些共同因素可包括支持具有1-6個相位的VR12.5特徵、指定的採樣率(FS)(例如額定24*Fsw)、在電壓誤差ADC之前施加在類比域內的Vdroop、為了平衡通過單個多路複用電流ADC執行的電流感測、為DC精確性用低通濾波的測量值更新的波紋的數位電流估計器以及使用功能性Fs延遲以在數位PWM中得到高解析度。儘管這些共同因素是關於VR控制器的，更具體地一般針對數位VR控制器，但將進一步變得明顯的是如何在本文披露的新穎數位多相位控制器的各實施例中說明這些因素。在各實施例中，對於數位多相位控制器可考慮兩種不同的調變架構。具有負載驅動的脈衝超前的固定頻率預測性電流(在圖15中例示出)和/或具有負載暫態檢測比較器(在圖21中例示出)的可變頻率數位EAPP(增强的主動脈衝定位)調變器。
基於控制器的固定頻率預測性電流環的一個實施例的方塊圖示出於圖15中並在前面已討論過。可變頻率數位EAPP環的一個實施例的方塊圖示出於圖21中。它與圖15的固定頻率控制器的差別包括還添加了HPF(高通濾波器)2116和用於負載暫態(LT)檢測的比較器2114，它們被添加至補償器，從而取代該微分項。由此，如圖21所示，不是PID補償器(其出現在圖15中的數位區1504中)，而是PI+LT補償器出現在圖21中的數位區2104。電感器電流估計器2118被用來通過額外的低頻增益升高來取得電流平衡，從而去除靜態平衡誤差。圖22示出可為電感器電流估計器提供基礎的電路2200。電路2200的電感器電流的表現示出於圖23中。參見圖22和圖23，對於電流可獲得如下的微分方程式： (RH+DCR)* IL(t)+L * dIL(t)/dt=VIN-VOUT(如果PWM==1) (RH+DCR)* IL(t)+L * dIL(t)/dt=-VOUT(如果PWM==0).對於一階並作為時間函數的近似斜率被表示為：SON~=(-VOUT-(RH+DCR)* IL(t))/L(向上斜率) SOFF~=(VOUT+(RL+DCR)* IL(t))/L(向下斜率)。
離散時間近似值可表示為：IL(n*tS)=IL((n-1)*tS)+tS * SON * PWM-tS * SOFF(1-PWM) IL(n*tS)=IL((n-1)*tS)*(1-(DCR+RL*(1-PWM)+RH*PWM)*tS/L)-tS*VOUT/L+PWM*tS* VIN/L。
這可被實現為：IL(n)=IL(n-1)*(1-loss)-const1+PWM*const2+K *(LPF(lsense)-LPF(IL)).
在D-EAPP模型中可使用更簡單的估計器(使用損失項)，而在預測性環模型中可使用具有高/低電阻的更複雜的估計器。更複雜版本可從SOFF/(SON+SOFF)計算穩態電壓工作週期，這是從與上述參數相同的參數推導出的，而不是VID/Vin。
圖24示出具有固定頻率的預測性電流調變器2400的一個實施例的方塊圖，而圖25中示出相應的電感器電流波形。基本脈衝定位可如同APP那樣執行，從而用後緣調整前緣。如果誤差經由非線性曲線變高，脈衝觸發器可超前。如果誤差超出規定的閾值，可在早期脈衝之後發射額外脈衝。潛在的斜變可具有固定速率(例如來自斜變發生器2402)，並可計時直到切換循環結束為止。這可用來計算導致到達目標電流值的脈寬。早期 脈衝可被設定為在循環結束時到達目標電流值。可計算脈衝開始/結束和分數延遲以得到高的PWM解析度。
參見圖24：Vduty=VOUT/Vin Itarg=sum(Iest)/Nph+PID(Verror)+Iripple/2 Iduty=(Iest-Itarg)*(Son+Soff) 宽度=Iduty+Tend * Vduty adv=F(Iduty-(1-Tend)* Vduty)
圖26示出數位EAPP調變器2600的一個實施例的方塊圖，而圖27示出相應電感器電流波形。Vduty(總補償器輸出)的快速增加可使(在方塊2602產生的)向下斜變加速，由此使脈衝更早地開始並超前整個時脈循環。當斜變在該採樣時間內橫跨Vduty的值表徵時，脈衝可觸發(根據脈衝觸發器框2604)，每循環一個脈衝。如果工作週期下降並且沒有脈衝存在，則斜變可凍結。可重排序這些相位以快速地平衡這些電流(根據發射排序模組2602)。當前工作週期斜變可用小的向上斜變調整(根據向上斜變和寬度模組2608)來設定剩餘的導通時間。可根據模組2610執行斜率補償，其中根據模組2612產生這些脈衝。
快速負載暫態檢測器(D-EAPP)2800的一個實施例的方塊被圖示於圖28中。數位EAPP模型2800增設一低等待時間負載暫態檢測器，以加速脈衝觸發和負載釋放時的截止。HPF 2812(高通濾波器，例如在800KHz處截止)可向用於負載施加(即當施加負載時)的三個比較器2816、2818和2820進行饋送，並向用於負載釋放的比較器2822進行饋送。施加峰 可被拉長並用來產生微分項。可在比較器中使用高採樣率，並可在Fs處(根據模組2812)執行下游的計算。
預測性電流控制
預測性電流控制--關於前述數位脈衝布置--可被用來確定脈衝被設置在哪里，也就是在哪里可施加脈衝。在穩態中，高側FET控制信號的時脈邊緣之間的“導通時間”可被定位在任何合需的時間點。“導通時間”的可能定位示出於圖29A-29C中。虛線表示“導通時間”的定位。如圖29A的圖表2900所示，控制信號2904的“導通時間”被“盡可能快”(ASAP)地定位，這導致電感器電流波形2902。如圖29B的圖表2920所示，控制信號2924的“導通時間”被“盡可能晚”(ALAP)地定位，這導致電感器電流波形2922。最後，如圖29C的圖表2930所示，控制信號2934的“導通時間”居中，這導致電感器電流波形2932。考慮到在循環開始時的已知的電流，對於每種這樣的情形，可定義目標電流值、結束電流值、開始時間和停止時間。ASAP控制在循環開始時啟動脈衝。由此，唯一受控制的邊緣是截止。ALAP和居中模式允許雙邊緣調變。ALAP和居中模式兩者均向前推動相關的邊緣以對暫態作出響應。如果電流需要增加，則導通邊緣及時地向前推動。如果電流需要减小，則截止邊緣也及時地前移。
如圖30A的圖表3000(3002)所示，考慮到在3010處較大的目標電流(相對於循環開始時3008處的電流)，通過ALAP，控制信號3006的導通及時地前移(見3014)。此外，儘管ALAP推動導通以使截止瞄準到該時脈邊緣處(見圖30A中的3004，也是3012處的電流值)，然而一旦導通， 則截止邊緣可隨著目標電流3002减小而被更早地調節。與居中調變相反，ALAP調變提供更多的機會以及時地向前拉動脈衝。從穩態開始，ALAP調變使脈衝前移了工作週期的約90%(例如假設12V至1.2V)並且直接與誤差命令成比例。由於導通邊緣前移而截止邊緣後移，從穩態開始，居中的調變允許脈衝前移了工作週期的約45%，同時導通邊緣以若使用ALAP調變會發生的速率的一半被拉動。通過使用ALAP調變，由於導通邊緣在循環中根據需要盡可能晚地被推動並仍然取得目標電流，因此不大可能產生顫動。這不留給顫動多少機會。另外，當使用ALAP調變時保持脈衝居中不存在任何約束。
可如下地建立與圖30A所示的ALAP調變對應的控制方程式。參見圖30B，其指示開始時間tstart以及電流Io和Ic：
Figure TWI613537BD00002
 t start =t sss -K．△I
一旦被導通，可調節導通時間。參見圖30C，其指示導通時間ton：
Figure TWI613537BD00003
應當注意，可將一些磁滯施加於ton(即在該時脈邊緣之前截止)以在截止邊緣移動之前施加在電流命令中的顯著改變，這進一步减少了顫動。
進一步的分析表明，小的電感器(以及跨電感器的大電壓)可 能導致快速向上斜變的電流。例如，對於Vin=12V、Vout=1.2V、L=100nH、最大電流步=20Amp並且fsw=600kHz：
Figure TWI613537BD00004
這意味著工作週期的小改變(例如11%)可獲得要求的電流。如果穩態工作週期是10%(1.2V/12V)，則最大工作週期可能不需要超過30%。在該例中，100%工作週期導致180A的電流改變。因此，較佳地不要排它地使用該工作週期及時地向前拉動電流斜坡的開始點，否則可能超出電感器的電流限值。因此，在一個實施例中，可使用微分項來前移脈衝而不改變脈寬(工作週期)，如圖31的圖表3100所示。如圖表3100所示，控制信號3106的脈衝可前移(3108)，這導致目標電流3102的改變，該改變偏離在脈衝尚未被前移的情况下預期的目標電流的改變(3104)。這有效地增加了循環內的改變，但維持了退出的電流值，如下面方程式中示出的那樣：
Figure TWI613537BD00005
一旦被導通，可調節導通時間t on =K 0．△I+t oss 。
回來參見tstart的方程式，經由tsss實現調整，tsss代表設定穩態電壓的積分項，穩定和電流共享是經由“K0 * △I”實現的，K0 * △I代表設定端點電流的比例項，而快速響應是經由“K1 * dVerror/dt”實現的，K1 * dVerror/dt代表設定循環中的額外電荷的微分項。由此，控制被實現為電壓模 式、電流模式和電荷控制的組合。換句話說，積分項設定穩態轉換率，由此對第一階而言，它是與電流無關的。比例項調節循環的退出電流，而微分項將電荷加至循環而不影響該退出電流。由此，所有這三項通常是彼此去耦合的，這可很大程度地簡化“調諧”。
應當注意，導通時間方程式不包含dv/dt項。一旦脈衝已開始，則dV/dT項對該脈衝沒有影響。例如，如果前緣由於正的dV/dt而移動至左側，則該脈衝可開始，但隨後dV/dt將變為負並將開始點推向較晚的時間。脈衝不會返回截止，直到滿足導通時間為止。也應當注意，一旦脈衝開始了，導通時間就可改變，這可通過在每個切換周期使目標電流更新超過一次而促成。脈衝的右邊緣是否將會繼續朝向左時脈邊緣移動也會引起問題，這可能在dV/dt項太大以至於推動該脈衝的左邊緣使其越過左時脈邊緣時導致零工作週期脈衝。然而，dV/dt項可以不影響工作週期。即便dV/dt項將該脈衝的左邊緣驅動至右時脈邊緣，工作週期也可維持在由積分項和比例項確定的值處。
前述方法包括許多非線性。dV/dt項作用在開始時間而不是作用在導通時間，並且它起作用直到該脈衝開始。由於ALAP，dV/dt項及時地使該脈衝前移。由此，通過dV/dt可以增加而非去除電荷。如果使用居中調變，則可去除該非線性，這表示可考慮居中調變代替ALAP調變。
固定頻率預測性電流控制迴路
在一組實施例中，根據前述的預測性電流控制，控制器可被實現為根據數位多相位電壓調整器控制迴路來執行調整，該數位多相位電 壓調整器控制迴路工作在固定頻率處並使用電流預測以計算脈寬。調整器可包括電感器電流估計器電路以减少對電流感測電路帶寬和等待時間的要求。電流估計器電路的一個例子示出於圖22。控制器可在每相位切換頻率的大倍數的採樣頻率(例如24x至32x)處執行其計算，以提供對負載暫態的快速響應以及具有高閉環帶寬(Fsw/2)的穩定響應。
如前面提到的，電感器電流估計器的基本電路模型的一個實施例被示出於圖22。電感器(IL)中的電流被建模為驅動波形PWM的基本函數，並由圖23示出的電流波形表示。為了這種模型，假設Vin、Vind和Vout是已知的。電感器電流是使用對於該支路的基本KVL方程式來求解的：(1)VIN-VIND=IL*RH+IL*DCR+L*dIL/dT當PWM==1(導通)時
或者(2)-VIND=IL*RL+IL*DCR+L*dIL/dT當PWM==0(截止)時
電流的瞬時斜率(dIL/dT)的大小是如此計算的：(3)SON=(VIN-VIND-IL*(RH+DCR))/L
(4)SOFF=(VIND+IL*(RL+DCR))/L
這可使用Ts的採樣間隔利用離散時間近似來求解。在每個時間步長中，PWM對於時間TON(n)是導通的，這被表示為每採樣工作週期DS(n)=TON(n)/TS。對於IL(n)求解：(5)IL(n)=IL(n-1)+SON*TS*DS(n)-SOFF*TS*(1-DS(n))
展開就是(6)IL(n)=IL(n-1)+(VIN-VIND-IL(n-1)*(RH+DCR))/L * TS * DS(n)-(VIND+IL(n-1)*(RL+DCR))/L *(1-DS(n))
採集項：(7)IL(n)=IL(n-1)*[1-(RH+DCR)/L*TS*DS(n)-(RL+DCR)/L*TS*(1-DS(n))]+VIN/L*TS*DS(n)-VIND/L*TS
或者(8)IL(n)=IL(n-1)*[1-(RL+DCR)/L*TS-(RH-RL)/L*TS*DS(n)]+VIN/L*TS*DS(n)-VIND/L*TS
前面的描述假設了調整器正在使用同步整流連續導通模式，但也不總是這種情形。更具體地，兩個FET可被截止一定次數，並且然後有可能它們的體二極體中的一個可根據電感器電流的符號而導電。當電感器電流為負時，高側二極體可導通，這通過VJ的正向壓降加上RJH的有效串聯電阻而將電流送入VIN源。KVL等式是：(9)VIN+VJ-VIND=IL*RJH+IL*DCR+L*dIL/dT當FETs截止且IL<0時。
低側二極體對於正電流是導通的，由此從地面提供電流：(10)-VJ-VIND=IL*RJL+IL*DCR+L*dIL/dT當FET截止且IL>0時。
如果電感器電流為零，這兩個二極體都將不導電，並且電流將保持為零。
(11)0=IL當FET和二極體截止時。
在不連續導通模式中，控制器運作下側FET以模擬二極體，就在其電流達到0時使其截止。該時間被計算為DLO(n)=TLO(n)/TS，其不大於1-DS(n)，連續導通情形(應當注意此時DS(n)=THI(n)/TS)。控制器可命令高側FET導通、下側FET導通，或命令這兩FET截止(高-Z)。每個採樣周期可使狀態作一次改變，從低到高、從高到低、從高-Z到高、從高-Z到低、從高 到高-Z、或從低到高-Z。在每個採樣周期內時間高或低的分數分別由DS(n)或DLO(n)表示，其中高-Z時間被表示為1-DS(n)-DLO(n)。
二極體自然確定它們本身的導通時間，這導致複雜的計算。當FET處於高-Z時，電流向零衰减。可供二極體導通所用的時間為TS*(1-DS-DLO)。如果電流的大小很高，則二極體在可供使用的時間內不截止。如果電流接近零，則最終電流為零。該問題領域涉及下面的系列：高-Z部分出現在被驅動部分之前還是之後？如果高-Z是第一個，則電流可在FET導通前被放電至零，由此最終電流僅由FET“導通時間”設定。如果高-Z是最末的，則最終電流可以是零。該信息通過調變器被發信給估計器電路，如果該循環開始時FET導通，則調變器可將lo_level_d設定為1。
首先，可計算由於FET而導致的電流改變：(12)IM=-IL(n-1)*[(RL+DCR)/L*TS*DLO(n)+(RH+DCR)/L*TS*DS(n)]+VIN/L*TS*DS(n)-VIND/L*TS *(DLO(n)+DS(n))
在HiZ時間內可能的高側二極體貢獻為：(13)IJH0=[-IL(n-1)*(RJH+DCR)/L*TS+(VIN+VJ-VIND)/L*TS]*(1-DS(n)-DLO(n))
而低側二極體為：(14)IJH0=[-IL(n-1)*[(RJL+DCR)/L*TS]-(VJ+VIND)/L*TS]*(1-DS(n)-DLO(n))
如果lo_level_d為1(開始於FET導通，可能結束在高-Z)，則在FET效應之後二極體放電被應用於該電流：(15)如果IL(n-1)+IM<-IJH0 IL(n)=IL(n-1)+IM+IJH0否則，如果IL(n-1)+ILM>-ILJL0 IL(n)=IL(n-1)+IM+IJL0否則，如果(1-DS(n)-DLO(n))==0(無高-Z時間，由此沒有二極體效應)IL(n)=IL(n-1)+IM否則(存在高-Z時間且電流接近零)IL(n)=0
如果lo_level_d為0(開始於高-Z，結束在FET導通)，則二極體放電被施加到FET被添加之前的電流：(16)如果IL(n-1)<-IJH0 IL(n)=IL(n-1)+IJH0+IM否則，如果IL(n-1)>-ILJL0 IL(n)=IL(n-1)+IJL0+IM否則，如果(1-DS(n)-DLO(n))==0 IL(n)=IL(n-1)+IM否則IL(n)=IM
系統模型包括若干其它變型。首先，Ds(n)可被下列取代：(17)duty_hi_ts，它是：duty_hi_ts(n)=Thi(n)/Tsw=Ds(n)*Ts/Tsw以及 (18)Dlo(n)被duty_lo_ts取代：duty_lo_ts(n)=Tlo(n)/Tsw=Dlo(n)*Ts/Tsw
另外，電流可通過ADC單側輸入範圍從幾安培縮放至“滿標度”(FS)。(19)Jsense_fs=Isense/Iadc_range
最新版本可以被設定以不再直接轉換到Hi-時間工作週期單位，因為這樣可能使二極體模擬模式中的低側FET導通時間的計算、下垂和IR下降的電壓比計算以及動態改變的Vin計算變得複雜。滿標度電流的改變與高側和低側FET的導通時間之間的轉換可基於斜率被計算出，從而忽略IL*R損失，通過Tsw/Ts進行縮放以允許使用duty_x_ts：(20a)Xduty2ifs=VIN *(TSW/L/Iadc_range)
(20b)Xdutylo2ifs=VIND *(TSW/L/Iadc_range)
可由預測性電流電路使用這些倒數來計算脈寬(21)Xifs2duty=(1/VIN)*(Iadc_range*L/TSW)
(22)Xifs2dutylo=(1/VIND)*(Iadc_range*L/TSW)
儘管對於二極體模擬模式中的低側FET導通時間計算而言可使用1/VREF代替1/VIND以避免對快速變化的電壓的除法計算。由於二極體模擬被用在相對低的電流處，這樣做是合理的，因此在電路板上具有小的下垂或下降。也可對來自二極體下降的電流改變引入一個項，假設這兩個二極體是相似的：(23a)Xdutyj2ifs=VJ *(TSW/L/Iadc_range)
電感器電流計算中的IL*R下降是相當小的，並且與哪種器件是導通的相關的電阻變化不會有什麽區別。結果，可使用對正常操作而言合理地接 近的平均值。在該常數中使用該值，這給予每循環成比例的電流損失(每樣本時間Ts進行縮放)：(23b)Kestave=Rave*TS/L
考慮到所有這些變化，從前一值J(n-1)、FET導通時間分數duty_hi_ts、duty_lo_ts等中計算新縮放的電流J(n)(其中J=IL/Iadc_range)可被公式化：(24)Jloss=J(n-1)*Kestave
(24a)Jm=Xduty2ifs*duty_hi_ts-Xdutylo2ifs *(duty_lo_ts+duty_hi_ts)
(25)Jjh=(Xduty2ifs+Xdutyj2ifs-Xdutylo2ifs)*(Ts/Tsw-duty_lo_ts-duty_hi_ts)
(26)Jjl=-(Xdutylo2ifs+Xdutyj2ifs)*(Ts/Tsw-duty_lo_ts-duty_hi_ts)
(27)J1=J(n-1)-Jloss+Jm如果lo_level==1，否則：=J(n-1)-Jloss
(28)J2=J1+Jjh如果J1<-Jjh，否則=J1+Jjl如果J1>-Jjl，否則=J1如果DS(n)+DLO(n)==1，否則=0
(29)J(n)=J2如果lo_level==1，否則=J2+Jm
如果duty_lo_ts+duty_high_ts為0，則一種可能的簡化是通過1位乘法在二極體電流計算中實現乘以1的乘法運算(方程式25、26)。這可能引入誤差，然而如果FET導通時間足够長以完全使電感器放電，則該誤 差並不顯著。
電壓比和穩態工作週期估計
可計算穩態工作週期，該穩態工作週期是根據設施參數和負載電流來維持要求的電壓轉換比所必需的。在圖22所示的示意圖中，可以觀察到，為更精確起見，可包括板和槽寄生電阻(集總表示為Rb)以及開關和電感器電阻。在該系統中，可測量Vin和Vout，同時可估計Vind。電感器電流IL也可被測量或估計。在穩態中，濾波器電容中沒有位移電流，除了通過僅考慮跨切換循環Tsw的平均值而被忽略的波紋電流以外。模擬系統可通過從基準電壓减去下垂電壓再减去測得的輸出電壓來計算出誤差電壓。
(30)VERROR=VREF-RDROOP*sum(IL)-VOUT
為了計算電壓比，可使用估計的電感器電流來重構輸出電壓。
(31)VOUT_EST=VREF-RDROOP*Iadc_range*sum(JEST)-VERROR
(應當注意，模型Verror中的信號是VERROR/adc_range)。
設定PWM的工作週期以實現電感器匯流排處的電壓VIND，該電壓VIND在板電阻之後降至VOUT。該電壓可被計算為：(32)VIND=VOUT+ILOAD * RB.
在穩態處，ILOAD=sum(IL)，由此：(33)VIND=VOUT_EST+RB*Iadc_range*sum(JEST)
在該系統中，跨RB的電壓降可比擬於Rdroop，從中可計算轉換比：(34)Vratio=VIND/VIN
在穩態中，電感器電流每一循環都回到同一水平，因此可通過每一循環的導通時間(Tss)來求解這種關係。
(35)Son*Tss=Soff*(Tsw-Tss)
(其中Soff是向下斜率的正幅度)。
(36)Tss=Soff/(Son+Soff)* Tsw
穩態工作週期Dss是：(37)Dss=Tss/Tsw=Soff/(Son+Soff)
代換前面的方程式(3)、(4)，但使用循環和相位平均的電流IL0：(38)Dss=[(VIND+IL0*(RL+DCR))/L]/[(VIN-VIND-IL0*(RH+DCR))/L+(VIND+IL0*(RL+DCR))/L] Dss=[VIND+IL0*(RL+DCR)]/[VIN-VIND-IL0*(RH+DCR)+VIND+IL0*(RL+DCR)] Dss=[VIND+IL0*(RL+DCR)]/[VIN+IL0*(RL-RH)]
以(1-IL0*(RL-RH)/VIN)對1/(1+IL0*(RL-RH)/VIN)求近似：(39)Dss~=[VIND+IL0*(RL+DCR)]/VIN *(1-IL0*(RL-RH)/VIN)
並隨後擴展：(40)Dss~=VIND/VIN+IL0*(RL+DCR)/VIN-VIND/VIN * IL0*(RL-RH)/VIN
消除兩個相對小的I*R下降的積：(41)Dss~=VIND/VIN *(1-IL0*(RL-RH)/VIN)+IL0*(RL+DCR)/VIN
該電路使用循環和相位平均的滿標度電流Javer，它是從J(n)計算出的。 引入下列常數：(42)Kest2=Iadc_range*(RL+DCR)
(43)Kest1=Iadc_range*(RL-RH)
Vduty則可被計算為：(44)Vduty=VIND *(1/VIN)*(1-Kest1*Javer*(1/VIN))+Kest2*Javer*(1/VIN)
利用VIN的事先計算的倒數。
預測性電流脈寬計算
正常的調變器時序對於小誤差信號變化而言類似於APP調變器。脈衝名義上可被定位在切換循環的結束時。脈衝開始時間(前緣)可通過從循環中的剩餘時間减去要求的寬度來計算--當對於該脈衝而言僅留下其開始前足够的時間時。如果在脈衝期間要求的脈寬發生改變，如有可能則調節結束時間(後緣)。如果在低於脈衝已導通的時間所命令的脈寬急劇减小，則脈衝可立即終止。對兩個邊緣調變允許快速的暫態響應。
可基於需要多少導通時間以獲得該相位的電流以滿足目標電流來計算脈寬。目標電流由電壓誤差路徑設定，並代表在其當前切換循環結束時該相位應當達到的電流(值)。由於正常開始時間就是循環結束前的導通時間，因此脈衝結束在循環結束時，此時電流剛剛達到目標。如果目標電流在脈衝期間改變，則脈寬被調節以截斷在循環結束時穿過目標電流的預測電流放電斜率(SOFF)線。隨著目標减小，脈衝較早地結束，由此在剩餘時間放電後，電流將擊中目標。該序列3200示出於圖32。當從3210的 目標值開始時，PWM控制信號3206的脈寬被調節以根據需要獲得更寬的脈衝3216和更短的脈衝3218從而分別到達目標電流3202增加的目標值3212或减小的目標值3214。電流波形3204也可表徵估計的電流3208，以防電感器電流不是測得的而是如前面提到被推斷出的。
圖33中示出一不同序列3300。如果目標電流3302在脈衝期間增加(3310)，則可能在循環結束前無法到達目標。這可能是由於已將開始時間選擇為足够晚以僅使其擊中舊目標而導致的。在這種情形下，控制信號3306的脈衝繼續進入下一循環，直到電流在最初的循環結束時截斷通過將放電斜率外推回目標電流而形成的線。由此，其餘第二循環的電流波形可以是相同的，就像電流已擊中目標那樣。在目標在脈衝期間减小時(3312)，當電流截斷預測的截止斜率時，它可及早結束。如果目標在脈衝的晚期急劇地减小(3314)，則因為電流3304已變得過高可能無法到達目標，由此脈衝立即停止。同樣，電流3304可以代表估計的電流3308，以防電感器電流不是測得的而是被推斷出的。
圖34中示出第三序列。當大的誤差步長使目標電流值3410顯著增加(3412)時，脈衝觸發器電路可使控制信號3406的脈衝的開始時間提前(3414)。在這種情形下，脈寬可被設定為具有在循環結束時截斷目標的預測的截止斜率。系統可能無法跟隨目標電流中的大量减小(3416)，這造成如果計算出的脈衝寬度為負或低於經編程的最小寬度則脈衝在該循環中被跳過(來源於3420的3418)。只要目標電流是可實現的(3422)，正常操作就重新開始。同樣，電流可以代表估計的電流3408，以防電感器電流不是測得的而是被推斷出的。
圖35中示出另一可能的序列3500。它使得跟隨目標電流值3510的大的增加3512變得可能，目標電流值3510中的第二增加3514可在循環期間發生。在這種情形下，如果控制信號3506的第一脈衝(超前的觸發3518)足够早地結束(3516)，則可以允許有額外的脈衝3522。額外的脈衝脈寬可被設定為超出某一最小的“大於正常的”最小脈寬。另外，該相位的最近的脈衝率可被規定為低於編程的限值以有可能獲得額外的脈衝。同樣，電流3504可以代表估計的電流3508，以防電感器電流不是測得的而是被推斷出的。
由於被計算的脈衝可在該循環中的任何時間t處開始，因此計算可從當前瞬時相位電流I(t)開始。當相位驅動器被導通時，電感器電流可以SON的速率增加，而當相位驅動器被截止時，電感器電流可以SOFF的速率减小。這些轉換速率可由電流估計器和電壓比電路使用。
計算導通時間以在TEND處從I(t)移動至ITARG涉及對下列方程式求解：I(t)+SON*TON=ITARG-SOFF*(TEND-(t+TON))
對Ton求解：TON=(ITARG-I(t))* L/VIN+VOUT/VIN *(TEND-t)
當/如果該計算出的校正脈衝開始時，可通過脈衝觸發器電路對該脈衝單獨進行控制。事實上，有可能的是，觸發器在之前的採樣時間中已開始一脈衝並且觸發器已導通，若如此，則通過計算來確定該脈衝要持續多少更長的時間。如果目標電流改變，則在該脈衝期間的總脈寬可改變。這提供了定時脈衝中的可觀的靈活性，由此允許對改變的負載狀况 快速地響應。例如，如果ITARG顯著改變，則可增加附加的脈衝，且這些附加的脈衝的脈寬是基於該改變而計算出的。
該計算方法的另一特性在於，它不假設之前的循環是穩態。之前的脈衝可發生在任何點，並且當前的相位電流可以不對應於之前的循環的平均電流。這能够在改變狀態期間進行精確的校正。在多相位系統中，每個相位可以相同的新電流為目標，由此，各相位之間任何已有的不平衡往往被去除。當目標電流快速改變時，並且不同的相位驅動脈衝發生在不同時間，在各相位之間將存在某些差異。但是，這些差异在下一次機會被校正。有可能的是，如果檢測到在其當前電流值和最近目標值之間具有大的差異，則脈衝觸發器電路可增加附加的脈衝。在那種情形下，計算出的校正脈寬被恰當地計算。
在前述實施例中，假設電流轉換如預期那樣。如果一個相位具有與其它相位不同的分量值，則其轉換速率可以是不同的，並且電流的改變可能與預期不同。該電路可嘗試修復在隨後的脈衝中的錯誤，但它可能繼續產生新的錯誤。可執行另一形式的誤差檢測以獲得要求的相位平衡。這種誤差檢測的例子包括不平衡誤差積分器，或者可能包括電路參數估計器。
確定脈衝的目標以在基礎切換頻率(對於多相位具有相位移)處使軌跡上的相位電流與穩態操作相位兼容意味著：系統非常接近於作為固定頻率調整器的操作，即使脈衝頻率可能不同。系統由此可望在如負載暫態允許盡可能快地在同一時序返回到固定頻率操作。
當前相位電流的測量的準確性和適時性是很重要的。任何滯 後或其它誤差可能導致不正確的脈寬並可能影響環穩定性。這種限制可通過將前述脈寬計算方法與合成電流估計環組合來解决，在該合成電流估計環中可消除滯後誤差。
一般來說，如果在時脈循環之間存在一個“導通時間”，則電流波形表現為如圖36中的圖表3600中的電流波形3604那樣。平均電流可通過梯形法則來推導出：
Figure TWI613537BD00006
其中d是工作週期ton/tsw(ton是由3606表示的，而tsw是由圖36中的3602表示的)。
時脈邊緣電流獨立於tst並且是關聯的。方程式Y1由此可被重寫成：
Figure TWI613537BD00007
考慮穩態，Io=Ie。前面推導出的穩態工作週期(dss)可在方程式Y2中被代換，由此得到：
Figure TWI613537BD00008
或者
Figure TWI613537BD00009
如果電流處於穩態，即Io=Ie，該方程式成立。
使用一種不同的方法，與穩態相位比小的工作週期偏離dss+dd可以被假設成與假設穩態相反。應當注意，被推導以預測一個切換循環以前的電流的各個方程式可能無法預測一個採樣以前的電流。也就是說，那些方程式可能無法正確地預測一個採樣以前的電流。圖37示出了使 用逐個樣本進行的預測的模擬電流分布3700。如圖37所示，預測3704在切換周期結束時與實際電流3702匹配。預測一個採樣以前的電流IL可以是使用當前電流值並加上斜率(導通或截止)與採樣時間之積來執行的：i L (k)=i L (k-1)±S x t s
PWM脈衝整形器
下面給出的所有數值僅為解說目的，並在適當時候在不同參數和/或實體之間建立各種關係。本領域內技術人員將理解，根據需要可採用具有不同值的替代實施例。在一組實施例中，脈衝成形器可產生具有隨時間解析度定位的上升緣和下降緣的輸出脈衝，該時間解析度是時脈周期的一小部分。脈衝成形器塊可在採樣頻率Fs(=1/Ts，其中Ts是採樣周期)處接收控制信號，該控制信號指示新的脈衝位準以及直到改變發生為止的分數Ts延遲。輸出信號可每一採樣周期至多改變狀態一次。除了0到(將近)Ts的可變延遲，還可以有小的固定傳播延遲。傳播延遲可保持在Ts之下，具有較佳地較小延遲。典型地，Fs可通過adc_osr*Fsw確定，例如，32*2MHz=64MHz。可給予微小延遲dpwmFracBits位，dpwmFracBits位是總的dpwm_nbits减去log2(adc_osr)(例如12-5，留下7位的微小延遲)。在各實施例中，微小延遲的一部分可使用2^N*Fs時脈向下計數。
應用最小脈寬(高時間)可以是至少30ns，最小脈衝間隔(低時間)至少為300ns(它也可被規定為更短，如果不是在一行中重複的若干脈衝)。供給位準和延遲的電路可被用來加强這些限制，而脈衝成形器可工作以實現它們。在較低的採樣率處，Ts可比30ns更長以使最小寬度脈衝的開 始時間被延遲以延伸到下一採樣時間。由此，在第一採樣中，成形器電路可觀察到具有長延遲(Ts-30ns)的0到1位準變化，隨後是在下一採樣中具有零延遲的1到0位準變化。
成形器可被設計成能够產生具有與短脈寬相似的短脈衝間隔的輸出信號，每個採樣具有一次暫態。微小延遲值僅對位準具有改變的狀態時的採樣有意義。在位準保持靜止的連續採樣中，可忽略延遲值，而輸出仍然在所指示的位準處。根據前述原理的脈衝成形器電路的各實施例可包括下列輸入和輸出：
輸入：
位準-用於在延遲後設定的輸出信號(1或0)的新位準
延遲[dpwmfracbits-1：0]-以Ts/2^(dpwmFracBits)為單位的微小延遲。對位準具有改變的狀態的採樣有效。
Clkfs-輸入數據的採樣率(Fs)時脈
輸出：
pwm_out.
用於固定的Fsw環的方程式的概述(具有固定的切換頻率的基線實現)
下面的方程式給出根據前述原理的固定切換頻率控制器的一個實施例的基線實現。
comPID
comp輸出是Tsw的高側FET導通時間分數。
vRatioCalc
輸入：
jEstSum-總電流安培/IadcRange
vError-以伏特為單位的電壓誤差/VadcRange
vRef-以伏特為單位的基準電壓/VrefDacRange
vIn-以伏特為單位的供電電壓/VinRange
krDroopBrd-以歐姆為單位的電阻*IadcRange=IadcRange*(Rdroop-Rboard)
被縮放為伏特的歸一化電感值*(安培滿標度)/(切換周期)
kiDuty-乘以1/Vin以計算xifs2duty kiDuty=(IadcRange/Tsw)*L_nom
kiDutyInv--(Tsw/IadcRange)/L_nom-乘以Vin以計算xduty2ifs kiDutyInv=(Tsw/IadcRange)/L_nom
vDio-以伏特為單位的體二極體正向電壓降
輸出
電感器匯流排電壓，以伏特為單位vInd=vRef*vrefDacRange-jEstSsum*krDroopBrd-vError*VadcRange
基準電壓的倒數，以1/伏特為單位vRefInv=1/(vRef*VrefDacRange)
輸入供電電壓的倒數，以1/伏特為單位 vInInv=1/(vIn*VinRange)
以伏特/伏特為單位的電壓轉換比vRatio=vInd *(vInInv)
歸一化的倒數向上斜率--從電流變化(作為滿標度的分數)至工作週期分數(導通時間/切換周期)的縮放因數，以(一個循環上的△工作週期)/(△安培/一個循環上的IadcRange)為單位。
xifs2duty=vInInv * kiDuty
歸一化的向上斜率--(一個循環上的△安培/IadcRange)/(一個循環上的△工作週期)xduty2ifs=(vIn*VinRange)* kiDutyInv
歸一化的倒數向下斜率--從電流變化(作為滿標度的分數)至低側FET工作週期分數(低側FET導通時間/切換周期)的縮放因數，以(一個循環上的△低側FET工作週期)/(△安培/一個循環上的IadcRange)為單位。
xifs2dutylo=vRefInv*kiDuty
歸一化的向下斜率--(一個循環上的△低側工作週期分數)/(△安培/IadcRange)idutylo2ifs=vInd * kiDutyInv
由於低側體二極體導電在一個採樣時間內的電流步長的負性，以每TS的安培/IadcRange為單位 jDioL=(1/OSR)*(xdutylo2ifs+vDio*kiDutyInv)
由於高側體二極體導電在一個採樣時間內的電流步長的負性，以每Ts的安培/IadcRange為單位jDioH=(1/OSR)*(xdutylo2ifs-xduty2ifs-vDio*kiDutyInv)
dutyTarg
輸入
瞬時相位電流的平均值，以安培滿標度(安培/IadcRange)為單位jEstAve=sum(jEst)/phCount
被縮放至等同高側FET工作週期分數的瞬時相位電流的平均值diEstAve=sum(diEst)/phCount
不包括穩態的補償器工作週期分數需求comp=PID(vError)+CFB(jEstSum)
電壓轉換比vRatio=Vind/Vin
對穩態工作週期的電流校正kEst1=(Ron_ls_nom-Ron_hs_nom).*Tsw./L_nom kEst2=(Ron_ls_nom+DCR_nom).*Tsw./L_nom
對目標電流的限幅器，其被縮放為工作週期分數diTargMax=(50/IadcRange)*(IadcRange*L_nom/Vg/Tsw)
有效相位數的倒數nPhasesInv=1/phCount
輸出
用於穩態的高側FET工作週期分數(高側FET導通時間/Tsw)vDuty=vRatio+kEst1*jEstAve*vRatio+kEst2*jEstAve
內部不受限目標電流，作為工作週期分數(高側FET導通時間/Tsw)diTargPre=diEstAve+vDuty/2+comp*nPhasesInv
受限的目標電流，作為工作週期分數(高側FET導通時間/Tsw)diTarg=min(diTargMax,diTargPre)
電流限制指標iLimit=(diTargPre>=diTargMax)
currEst
輸入
對估計電流的校正，以安培滿標度為單位 jEstErr(see currEstErr)
在該採樣時間期間的高側FET導通時間，作為Tsw的分數dutyHiTs=(Ts期間的高側FET導通時間)/Tsw
在該採樣時間期間的低側FET導通時間，作為Tsw的分數dutyLoTs=(Ts期間的底側FET導通時間)/Tsw
低側FET在之前的採樣時間是否根本導通的指標。如果為0，則PWM開始在高-Z處並可稍後切換高/低側FET。二極體一開始首先導通，並可在FET導通前將電流放電至零。如果loEnLevelReg為1，則FET首先導通，因此首先FET電流被增加，隨後二極體放電電流被增加。問題情形是當電流足够小以使二極體擊中零電流時，這可以在FET恢復導通之前發生也可以在FET已截止之後發生。
loEnLevelReg--1，如果低側FET在之前的採樣時脈期間根本導通。
電感器和開關中的電阻損失，每採樣時間流過的每安培的安培損失kEstAve=(Ron_ls*0.85+Ron_hs*0.15+DCR).*Ts./L_nom.*1.385
內部計算
Mosfet電流改變貢獻，在一個Ts期間的△安培滿標度jm=dutyHiTs*xduty2ifs-(dutyHiTs+dutyLoTs)*xdutylo2ifs
低側二極體電流改變的負性，在一個Ts期間的△安培滿標度
如果(dutyHiTs+dutyLoTs)<=0[無Mosfet導通時間]minus_jjl=jDioL
否則minus_jjl=0
高側二極體電流改變的負性，在一個Ts期間的△安培滿標度
如果(dutyHiTs+dutyLoTs)<=0[無Mosfet導通時間]minus_jjh=jDioH
否則minus_jjh=0
估計的電流的首次部分更新，以安培滿標度為單位
如果(loEnLevelReg==1)[mosfets首先導通]j1=jEstFB(之前的循環)-jEstFB*kEstAve+jm
否則j1=jEstFB(之前的循環)-jEstFB*kEstAve
更新的第二部分，其具有二極體電流效應
如果(j1-minus_jjh)<0[高側二極體導通，但電流不到達0]j2=j1-minus_jjh
否則，如果(j1-minus_jjl)>=0[低側二極體導通，但電流不到達0]j2=j1-minus_jjl
否則，如果(1/OSR-dutyHiTs-dutyLoTs)<=0[FET在整個循環導通，沒有二極體]j2=j1
否則j2=0
更新的第三部分，在二極體之後採用MOSFET
如果(loEnLevelReg==1)[MOSFET首先導通，然後是二極體]j3=j2
否則[在二極體改變後增加MOSFET電流]j3=j2+jm
估計的電流，以安培滿標度為單位
如果(預設)jnext=0
否則jnext=j3+jEstErr
輸出：
以安培滿標度為單位的估計的電流一直有效用於誤差反饋jEstFB=jnext * z-1
估計的電流，以安培滿標度為單位
如果(useSenseCurr==1)jEst=jSense
否則jEst=jEstFB
被縮放至Tsw的等同高側FET導通時間分數的估計的電流diEst=jEst * xifs2duty
被縮放至Tsw的等同低側FET導通時間分數的估計的電流diLoEst=jEst * xifs2dutyLo
icorr
Tsw的電流校正高側FET導通時間工作週期分數iDuty=diTarg-diEst
脈寬
用於脈衝開始領先的平整化的(無波紋)電流調整項iDutyFlat=iDuty-(1-tEndx-1/OSR)*vDuty
脈寬(作為Tsw的分數的高側FET保持導通時間)寬度=iDutyFlat+vDuty-vDuty*(tEndx+1/OSR-min(0.25,tEndx+1/OSR))
表示該寬度的另一種方式，其指示領先脈衝的預測性部分被限制在僅 0.25。穩態貢獻的大部分實際上源自iDuty中出現的波紋。
寬度=iDuty+vDuty*min(0.25,tEndx+1/OSR)
基於Ts的可變的Fsw環的修整的方程式
設計參數
DpwmFracBits-對脈衝定時的分數Ts位的數目。
DpwmIntBits-對脈衝定時計算的整數Ts位的數目(不包括符號)。
compPID
comp輸出是Ts的高側FET導通時間倍數。
舊值與swPer相乘。
vRatioCalc
輸入
jEstSum-總電流安培/IadcRange
vError-以伏特為單位的電壓誤差/VadcRange
vRef-以伏特為單位的基準電壓/VrefDacRange
vIn-以伏特為單位的供電電壓/VinRange
Vref和Vind之間的有效電阻降，以歐姆為單位的電阻*IadcRange krDroopBrd=IadcRange*(Rdroop-Rboard)
被縮放至伏特的歸一化電感值*(安培滿標度)/(採樣周期)，再乘以1/Vin 以計算xifs2duty。
kiDuty=(IadcRange/Ts)*L_nom
倒數電感乘以Vin以計算xduty2ifs kiDutyInv=(Ts/IadcRange)/L_nom
vDio-以伏特為單位的體二極體正向電壓降
輸出
電感器匯流排電壓，以伏特為單位vInd=vRef*vrefDacRange-jEstSum*krDroopBrd-vError*VadcRange
倒數基準電壓，以1/伏特為單位vRefInv=1/(vRef*VrefDacRange)
倒數輸入供電電壓，以1/伏特為單位vInInv=1/(vIn*VinRange)
以伏特/伏特為單位的電壓轉換比vRatio=vInd*(vInInv)
歸一化的倒數向上斜率--從電流變化(作為滿標度的分數)至每採樣工作週期分數(導通時間/採樣周期)的縮放因子，以(一個循環上的△工作週期)/(△安培/一個採樣上的IadcRange)為單位。
xifs2duty=vInInv * kiDuty
歸一化向上斜率--(一個採樣上的△安培/IadcRange)/(一個採樣上的△工作週期)xduty2ifs=(vIn*VinRange)* kiDutyInv
歸一化的倒數向下斜率--從電流變化(作為滿標度的分數)至採樣的低側FET工作週期分數(低側FET導通時間/採樣周期)的縮放因數，以(一個採樣上的△低側FET工作週期)/(△安培/一個採樣上的IadcRange)為單位。
xifs2dutylo=vRefInv*kiDuty
歸一化向下斜率--(一個採樣上的△低側工作週期分數)/(△安培/IadcRange)idutylo2ifs=vInd * kiDutyInv
由於低側體二極體導電而導致的在一個採樣時間內的電流步長的負性，以每TS的安培/IadcRange為單位jDioL=(1/OSR)*(xdutylo2ifs+vDio*kiDutyInv)
由於高側體二極體導電而導致的在一個採樣時間內的電流步長的負性，以每Ts的安培/IadcRange為單位jDioH=(1/OSR)*(xdutylo2ifs-xduty2ifs-vDio*kiDutyInv)
dutyTarg
輸入
瞬時相位電流的平均值，以安培滿標度(安培/IadcRange)為單位jEstAve=sum(jEst)/phCount
被縮放至Ts的等同高側FET工作週期分數的瞬時相位電流的平均值diEstAve=sum(diEst)/phCount
不包括穩態的補償器工作週期分數需求comp=PID(vError)+CFB(jEstSum)
電壓轉換比vRatio=Vind/Vin
對穩態工作週期的電流校正kEst1=(Ron_ls_nom-Ron_hs_nom).*Ts./L_nom kEst2=(Ron_ls_nom+DCR_nom).*Ts./L_nom
對目標電流的限幅器，其被縮放為Ts的工作週期分數diTargMax=(50/IadcRange)*(IadcRange*L_nom/Vg/Ts)
有效相位數的倒數 nPhasesInv=1/phCount
輸出
對穩態的Ts的高側FET工作週期(高側FET導通時間/Ts)vDuty=vRatio+kEst1*jEstAve*vRatio+kEst2*jEstAve
內部不受限目標電流，作為Ts的工作週期分數(高側FET導通時間/Ts)diTargPre=diEstAve+vDuty/2+comp*nPhasesInv
受限的目標電流，作為Ts的工作週期分數(高側FET導通時間/Ts)diTarg=min(diTargMax,diTargPre)
电流限制指标iLimit=(diTargPre>=diTargMax)
currEst
輸入
對估計的電流的校正，以安培滿標度為單位jEstErr(參見currEstErr)
在該採樣時間期間的高側FET導通時間，作為Ts的分數dutyHiTs=(Ts期間的高側FET導通時間)/Ts
在該採樣時間期間的低側FET導通時間，作為Ts的分數dutyLoTs=(Ts期間的低側FET導通時間)/Ts
低側FET在之前的採樣時間期間是否根本導通的指標。如果為0，則PWM開始在高-Z處並可稍後使高/低側FET切換至導通。二極體一開始首先導通，並可在FET導通前將電流放電至零。如果loEnLevelReg為1，則FET首先導通，因此首先FET電流被增加，隨後二極體放電電流被增加。問題情形是當電流足够小以使二極體擊中零電流時，這可以在FET恢復導通前發生也可以在FET已截止後發生。
loEnLevelReg-1，如果低側FET在之前的採樣時脈期間根本導通。
電感器和開關中的電阻損失，每採樣時間流過的每安培的安培損失kEstAve=(Ron_ls*0.85+Ron_hs*0.15+DCR).*Ts./L_nom.*1.385
內部計算
Mosfet電流改變貢獻，在一個Ts期間的△安培滿標度jm=dutyHiTs*xduty2ifs-(dutyHiTs+dutyLoTs)*xdutylo2ifs
低側二極體電流變化的負性，在一個Ts期間的△安培滿標度
如果(dutyHiTs+dutyLoTs)<=0[無MOSFET導通時間]minus_jjl=jDioL
否則minus_jjl=0
高側二極體電流改變的負性，在一個Ts期間的△安培滿標度
如果(dutyHiTs+dutyLoTs)<=0[無MOSFET導通時間]minus_jjh=jDioH
否則minus_jjh=0
估計的電流的首次部分更新，以安培滿標度為單位
如果(loEnLevelReg==1)[mosfet首先導通]j1=jEstFB(之前的循環)-jEstFB*kEstAve+jm
否則j1=jEstFB(之前的循環)-jEstFB*kEstAve
更新的第二部分，其具有二極體電流效應
如果(j1-minus_jjh)<0[高側二極體導通，但電流不到達0]j2=j1-minus_jjh
否則，如果(j1-minus_jjl)>=0[低側二極體導通，但電流到達]j2=j1-minus_jjl
否則，如果(1/OSR-dutyHiTs-dutyLoTs)<=0[FET在整個循環導通，沒有二極體]j2=j1
否則 j2=0
更新的第三部分，在二極體之後採用MOSFET
如果(loEnLevelReg==1)[MOSFET首先導通，然後是二極體]j3=j2
否則[在二極體改變後增加MOSFET電流]j3=j2+jm
估計的電流，以安培滿標度為單位
如果(預設)jnext=0
否則jnext=j3+jEstErr
輸出：
以安培滿標度為單位的估計的電流一直有效用於誤差反饋jEstFB=jnext * z-1
估計的電流，以安培滿標度為單位
如果(useSenseCurr==1)jEst=jSense
否則 jEst=jEstFB
被縮放至Ts的等同高側FET導通時間分數的估計的電流diEst=jEst * xifs2duty
被縮放至Ts的等同低側FET導通時間分數的估計的電流diLoEst=jEst * xifs2dutyLo
iCorr
Ts的電流校正高側FET導通時間工作週期分數iDuty=diTarg-diEst
脈衝寬度
採樣周期內測得的切換循環中剩餘的時間，其在懸伸脈衝期間延伸入下一循環。
tEndx
用於脈衝開始領先的平整化(無波紋)電流調整項iDutyFlat=iDuty-(swPer-tEndx-1/OSR)*vDuty
脈寬(作為Ts的分數的高側FET保持導通時間)脈寬=iDutyFlat+vDuty-vDuty*(tEndx+1/OSR-min(0.25*swPer,tEndx+1/OSR))
表示該寬度的另一種方式，其指示領先脈衝的預測性部分被限制在僅0.25。穩態貢獻的大部分實際上源自iDuty中出現的波紋。
寬度=iDuty+vDuty*min(0.25 *swPer,tEndx+1/OSR)
儘管已相當詳細地描述了前述實施例，然而本領域內技術人員在完全理解上述公開的情况下能清楚知道多種變型和修正。旨在將下面的申請專利範圍書解釋成涵蓋所有這些變型和修正。如前面提到的，本文披露的單循環預測性控制方法可等同地應用於多種系統，在這些系統中以本文描述的方式利用控制機制來調整要求的狀態變量，例如輸出狀態變量或其它調整的狀態變量。

Claims (21)

  1. 一種在電流共享配置中使相位電流斜變的方法，其中，所述相位電流求和至總電流，所述方法包括：通過複數個電壓調整器模組中的每個電壓調整器模組在電流共享配置中提供相應的相位電流；根據所述相應的相位電流的循環平均當前值以及提供所述相應的相位電流的電壓調整器模組的電壓誤差值，對每個相應的相位電流確定目標電流值；以及響應於命令複數個電壓調整器模組使其相應的部分電流斜變，而使每個相位電流斜變至所述目標電流值。
  2. 如申請專利範圍第1項所述的方法，其中，根據所述電壓誤差確定所述目標電流值包括獲得下列參數中的一個或多個：根據所述電壓誤差的比例控制值；根據所述電壓誤差的積分控制值；或者根據所述電壓誤差的微分控制值。
  3. 如申請專利範圍第1項所述的方法，還包括：通過每個電壓調整器模組產生共同輸出電壓；其中產生相應的相位電流是根據所述共同輸出電壓來執行的。
  4. 如申請專利範圍第3項所述的方法，還包括：通過每個電壓調整器模組產生相應的控制脈衝；其中產生共同輸出電壓是響應於所述相應的控制脈衝來執行的。
  5. 如申請專利範圍第4項所述的方法，還包括：根據下列參數來確定 所述控制脈衝的寬度：相應的切換循環結束時的目標電流值；以及相應的切換循環開始時的相應的相位電流的值。
  6. 如申請專利範圍第4項所述的方法，還包括：確定所述控制脈衝的開始時間，包括計算一開始時間，所述開始時間導致根據相應的切換循環內的目標電流值傳遞特定量的電荷。
  7. 如申請專利範圍第6項所述的方法，其中，所述特定量的電荷與所述目標電流值乘以表徵相應的切換循環的時間周期相當。
  8. 一種電壓調整器模組，包括：輸出級，所述輸出級被配置成與一個或多個另外的電壓調整器模組一起提供一共同輸出電壓，並進一步被配置成提供相應的相位電流，其中所述相應的相位電流代表由複數個電壓調整器模組建立的電流共享配置所提供的總電流的一部分，所述複數個電壓調整器模組中的每個電壓調整器模組被配置成提供在所述電流共享配置中的相應的相位電流；以及控制器，其被配置成：根據所述相應的相位電流的循環平均當前值和與所述共同輸出電壓對應的電壓誤差值來確定目標電流值；以及響應於命令複數個電壓調整器模組使其相應的相位電流斜變，而使所述輸出級將所述相位電流斜變至目標電流值。
  9. 如申請專利範圍第8項所述的電壓調整器模組，其中，所述控制器被進一步配置成根據下面的一個或多個參數來確定所述目標電流值：基於所述電壓誤差的比例控制值； 基於所述電壓誤差的積分控制值；或者基於所述電壓誤差的微分控制值。
  10. 如申請專利範圍第8項所述的電壓調整器模組，其中，所述控制器被進一步配置成產生控制脈衝；以及其中，所述輸出級被配置成響應於所述控制脈衝而與一個或多個另外的電壓調整器模組一起產生和提供輸出電壓。
  11. 如申請專利範圍第10項所述的電壓調整器模組，其中，所述控制器被進一步配置成根據下列參數確定控制脈衝的寬度；以及相應的切換循環結束時的目標電流值；以及相應的切換循環開始時的相位電流的值。
  12. 如申請專利範圍第10項所述的電壓調整器模組，其中，所述控制器被進一步配置成確定所述控制脈衝的開始時間，所述開始時間導致根據相應的切換循環內的目標電流值傳遞特定量的電荷。
  13. 如申請專利範圍第12項所述的電壓調整器模組，其中，所述特定量的電荷與所述目標電流值乘以表徵相應的切換循環的時間周期相稱。
  14. 一種預測性多相位控制器，包括：輸出，其被配置成提供一個或多個控制值，所述一個或多個控制值用於產生控制電壓調整器模組的輸出級的控制信號，其中，所述電壓調整器模組可用作被配置成建立電流共享配置的複數個電壓調整器模組中的一個，其中所述複數個電壓調整器模組中的每個電壓調整器模組用於提供在電流共享配置中的相應的相位電流；以及電路，其被配置成： 根據第一相位電流的循環平均當前值以及與由所述複數個電壓調整器模組提供的共同輸出電壓所對應的電壓誤差值來確定目標電流值，其中所述第一相位電流由所述電壓調整器模組提供；以及響應於命令使第一相位電流斜變而使所述第一相位電流斜變至所述目標電流值，其中為使所述第一相位電流斜變，所述控制器被進一步配置成調節一個或多個控制值中的一個或多個。
  15. 如申請專利範圍第14項所述的預測性多相位控制器，其中，所述電路被進一步配置成根據下面的一個或多個參數來確定所述目標電流值：基於所述電壓誤差的比例控制值；基於所述電壓誤差的積分控制值；或者基於所述電壓誤差的微分控制值。
  16. 如申請專利範圍第14項所述的預測性多相位控制器，其中，所述一個或多個控制值包括控制脈衝的脈寬值；以及其中所述控制信號包括所述控制脈衝。
  17. 如申請專利範圍第16項所述的預測性多相位控制器，其中，所述電路被進一步配置成根據下列參數來確定所述脈寬值：相應的切換循環結束時的目標電流值；以及相應的切換循環開始時的第一相位電流的值。
  18. 如申請專利範圍第14項所述的預測性多相位控制器，其中，所述一個或多個控制值包括控制脈衝的開始時間；以及其中所述控制信號包括所述控制脈衝。
  19. 如申請專利範圍第18項所述的預測性多相位控制器，其中，所述電 路被進一步配置成確定所述控制脈衝的開始時間，所述開始時間導致根據相應的切換循環內的所述目標電流值傳遞特定量的電荷。
  20. 如申請專利範圍第19項所述的預測性多相位控制器，其中，所述特定量的電荷與所述目標電流值乘以表徵相應的切換循環的時間周期相稱。
  21. 如申請專利範圍第14項所述的預測性多相位控制器，其中，所述電路進一步被配置成根據在切換循環開始時的第一相位電流的估計值來確定所述目標電流值。
TW103110861A 2013-05-08 2014-03-24 多相電流調整期間的電流斜變 TWI613537B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361820821P 2013-05-08 2013-05-08
US61/820,821 2013-05-08
US14/144,785 2013-12-31
US14/144,785 US9244473B2 (en) 2013-05-08 2013-12-31 Current ramping during multiphase current regulation

Publications (2)

Publication Number Publication Date
TW201508435A TW201508435A (zh) 2015-03-01
TWI613537B true TWI613537B (zh) 2018-02-01

Family

ID=51864323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110861A TWI613537B (zh) 2013-05-08 2014-03-24 多相電流調整期間的電流斜變

Country Status (2)

Country Link
US (1) US9244473B2 (zh)
TW (1) TWI613537B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742741B2 (en) 2020-09-08 2023-08-29 Analog Devices International Unlimited Company Spurious noise reduction by monotonic frequency stepping with compensation of error amplifier's output in peak current mode switching regulator
US11973424B2 (en) 2020-09-08 2024-04-30 Analog Devices International Unlimited Company Spur free switching regulator with self-adaptive cancellation of coil current ripple

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9977057B2 (en) 2014-05-08 2018-05-22 Intersil Americas LLC Input current compensation during current measurement
JP6504429B2 (ja) * 2014-12-08 2019-04-24 富士電機株式会社 スイッチング電源装置
US20160248324A1 (en) * 2015-02-20 2016-08-25 Zentrum Mikroelektronik Dresden Ag Pulse translation modulation for power converters
US11005370B2 (en) * 2015-04-10 2021-05-11 Texas Instruments Incorporated Dynamic phase change mechanism in multi-phase converters
TW201642592A (zh) * 2015-04-17 2016-12-01 中心微電子德累斯頓股份公司 數位輔助電流感測電路及數位化感測信號方法
US9742280B2 (en) * 2015-06-10 2017-08-22 Dialog Semiconductor (Uk) Limited Dynamic clock divide for current boosting
US9627974B1 (en) * 2015-10-30 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Adaptive voltage regulator
US10170986B2 (en) * 2016-06-22 2019-01-01 Dialog Semiconductor (Uk) Limited Hybrid buck
CN106253727B (zh) * 2016-08-23 2019-01-29 重庆大学 基于误差变化量的多电平滞环控制方法
DE102016122089A1 (de) * 2016-11-17 2018-05-17 HELLA GmbH & Co. KGaA Verfahren zum Betrieb eines mehrphasigen Gleichspannungswandlers
US10447027B1 (en) * 2016-12-23 2019-10-15 Intersil Americas LLC Method and apparatus for reverse over current protection
JP6749231B2 (ja) * 2016-12-27 2020-09-02 株式会社京三製作所 電源装置、及び電源装置の制御方法
US10116231B2 (en) * 2017-03-16 2018-10-30 Dell Products, L.P. Digital current-sharing loop design of PSUs to ensure output voltage regulation during dynamic load transients
CN108733187A (zh) * 2017-04-17 2018-11-02 伊姆西Ip控股有限责任公司 用于平衡供电电流的方法和用于供电的设备
CN107508462B (zh) * 2017-07-10 2020-01-07 昂宝电子（上海）有限公司 针对负载的切换控制器和方法
US10281972B2 (en) * 2017-07-18 2019-05-07 Hewlett Packard Enterprise Development Lp Memory power circuitry
KR102485380B1 (ko) * 2017-11-30 2023-01-05 현대자동차주식회사 차량용 알터네이터 제어 장치 및 그 방법
US11002771B2 (en) * 2018-03-20 2021-05-11 Renesas Electronics America Inc. Predictive sample queueing for time-shared ADC in a multiphase PWM controller
US10523124B1 (en) 2018-06-21 2019-12-31 Dialog Semiconductor (Uk) Limited Two-stage multi-phase switching power supply with ramp generator DC offset for enhanced transient response
US11431247B1 (en) 2018-12-13 2022-08-30 Empower Semiconductor, Inc. Power delivery control circuit
US10523102B1 (en) * 2019-01-10 2019-12-31 Alpha And Omega Semiconductor (Cayman) Limited Methods and apparatuses for stable control in power converters
US11409312B1 (en) * 2019-04-24 2022-08-09 Renesas Electronics America Inc. Non-linear load line for a multiphase voltage regulator
US11658569B2 (en) * 2020-06-08 2023-05-23 Infineon Technologies Austria Ag Load line regulation for power converters
US11658570B2 (en) * 2020-09-01 2023-05-23 Intel Corporation Seamless non-linear voltage regulation control to linear control apparatus and method
JP7176136B2 (ja) * 2020-10-21 2022-11-21 中国電子科技集団公司第十三研究所 マルチレベルコンバータの制御方法
CN114142432B (zh) * 2021-03-10 2023-12-05 保定钰鑫电气科技有限公司 一种三相供电系统的保护方法
US11682974B2 (en) 2021-09-22 2023-06-20 Alpha And Omega Semiconductor International Lp Multi-phase switching regulator with variable gain phase current balancing using slope-compensated emulated phase current signals
WO2023076969A1 (en) * 2021-10-27 2023-05-04 Maxlinear, Inc. Current information sharing of constant-on-time point-of-load converters
CN113978256B (zh) * 2021-11-10 2023-10-20 华人运通(江苏)技术有限公司 一种电动汽车双dcdc的控制方法、装置、设备及存储介质
CN114257109B (zh) * 2021-12-21 2023-07-14 郑州轻工业大学 一种npc变换器电流传感器故障模型预测控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI269516B (en) * 2003-07-24 2006-12-21 Sony Corp Power supply circuit and electronic apparatus
TWI290413B (en) * 2001-12-12 2007-11-21 Semiconductor Components Ind Controlled frequency power factor correction circuit and method
TWI293542B (zh) * 2002-11-22 2008-02-11 Toko Inc
TW200921309A (en) * 2007-09-28 2009-05-16 Cirrus Logic Inc Time-based control of a system having integration response

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137274A (en) 2000-02-02 2000-10-24 National Semiconductor Corporation Switching DC-to-DC converter and conversion method with current sharing between paralleled channels
US6271650B1 (en) 2000-04-13 2001-08-07 Intel Corporation Method and apparatus to provide a DC-DC converter with ripple regulation and multiphase current sharing
US6262901B1 (en) 2000-09-29 2001-07-17 Anastastios V. Simopoulos Adjustable DC-to-DC converter with synchronous rectification and digital current sharing
US6515460B1 (en) 2001-09-10 2003-02-04 National Semiconductor Corporation Multiphase switching regulator control architecture for low on time systems that enforces current sharing
WO2003085476A1 (en) 2002-04-03 2003-10-16 International Rectifier Corporation Synchronous buck converter improvements
US6534960B1 (en) 2002-06-18 2003-03-18 Texas Instruments Incorporated Multi-channel interleaved power converter with current sharing
US7023672B2 (en) 2003-02-03 2006-04-04 Primarion, Inc. Digitally controlled voltage regulator
US7107468B2 (en) 2003-07-08 2006-09-12 California Micro Devices Peak current sharing in a multi-phase buck converter power system
US7479772B2 (en) 2005-02-25 2009-01-20 The Regents Of The University Of Colorado Active current sharing multiphase DC-DC converter
US7405545B2 (en) 2005-06-08 2008-07-29 System General Corp. Voltage-regulator and power supply having current sharing circuit
US7777460B2 (en) 2005-09-16 2010-08-17 International Rectifier Corporation Multi-phase converter with improved current sharing
US8405368B2 (en) 2010-03-26 2013-03-26 Intersil Americas Inc. Multiple phase switching regulator with phase current sharing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI290413B (en) * 2001-12-12 2007-11-21 Semiconductor Components Ind Controlled frequency power factor correction circuit and method
TWI293542B (zh) * 2002-11-22 2008-02-11 Toko Inc
TWI269516B (en) * 2003-07-24 2006-12-21 Sony Corp Power supply circuit and electronic apparatus
TW200921309A (en) * 2007-09-28 2009-05-16 Cirrus Logic Inc Time-based control of a system having integration response

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742741B2 (en) 2020-09-08 2023-08-29 Analog Devices International Unlimited Company Spurious noise reduction by monotonic frequency stepping with compensation of error amplifier's output in peak current mode switching regulator
US11973424B2 (en) 2020-09-08 2024-04-30 Analog Devices International Unlimited Company Spur free switching regulator with self-adaptive cancellation of coil current ripple

Also Published As

Publication number Publication date
US20140333270A1 (en) 2014-11-13
US9244473B2 (en) 2016-01-26
TW201508435A (zh) 2015-03-01

Similar Documents

Publication Publication Date Title
TWI613537B (zh) 多相電流調整期間的電流斜變
US10892686B2 (en) Hysteretic control for transformer based power converters
US9537409B2 (en) Method of feedback commanding a monophase resonant converter, a related monophase resonant converter and a polyphase resonant converter
US10338625B2 (en) Voltage regulation system and method for providing power to a load
CN107112895B (zh) 开关稳压器及其操控方法
KR101840412B1 (ko) 벅 스위치 모드 파워 컨버터 큰 신호 천이 응답 최적화기
CN109997301B (zh) 用于控制dc-dc电压转换器的功率级的装置和方法
JP2010541530A (ja) スイッチモード電源（ｓｍｐｓ）およびその方法
US10381927B2 (en) Pulse-frequency modulation constant on-time with peak-current servo
US10734899B2 (en) DC-DC converter with a pulse-skipping mode (PSM) transitions controller
CN104143914B (zh) 多相电流调整期间的电流斜变
US10658918B2 (en) Electronic converter and related control method, control circuit and computer-program
WO2014106203A1 (en) Switching regulator circuits and methods
EP3014750A1 (en) Digital serializer based pulsewidth modulator controller
US8901899B1 (en) DC to DC converter control systems and methods
US8760134B2 (en) Simulating power supply inductor current
KR20160102337A (ko) 파워 컨버터들에 대한 펄스 변환 변조
Liu et al. Hysteresis droop controller with one sample delay for DC-DC converters in DC microgrids
Taeed et al. Adaptive slope compensation for high bandwidth digital current mode controller
Kapat Real-Time Reconfiguration in Digital Current Mode Control for Fast Transient with Robust Stability
Wang et al. Trajectory prediction control for digital control DC–DC converters with fast transient response
TW202220349A (zh) 用於開關電源轉換器的佔空比控制
Zhou et al. Transient performance comparison on digital peak current controlled switching dc-dc converters in DCM with different digital pulse-width modulations
Nawang Analysis of Control Methods for Buck DC-DC Converter