TWI602263B - Cu wiring formation method and memory medium - Google Patents

Cu wiring formation method and memory medium Download PDF

Info

Publication number
TWI602263B
TWI602263B TW103122015A TW103122015A TWI602263B TW I602263 B TWI602263 B TW I602263B TW 103122015 A TW103122015 A TW 103122015A TW 103122015 A TW103122015 A TW 103122015A TW I602263 B TWI602263 B TW I602263B
Authority
TW
Taiwan
Prior art keywords
film
forming
wiring
alloy
pvd
Prior art date
Application number
TW103122015A
Other languages
English (en)
Other versions
TW201517212A (zh
Inventor
Osamu Yokoyama
Cheonsoo Han
Takashi Sakuma
Chiaki Yasumuro
Tatsuo Hirasawa
Tadahiro Ishizaka
Kenji Suzuki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201517212A publication Critical patent/TW201517212A/zh
Application granted granted Critical
Publication of TWI602263B publication Critical patent/TWI602263B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

Cu配線形成方法及記憶媒體
本發明係關於一種在基板所形成之溝槽或孔般之凹部形成Cu配線的Cu配線形成方法。
半導體裝置之裝置中，係對半導體晶圓反覆進行成膜處理或蝕刻處理等各種處理而製造所欲之裝置，但在最近，對應於半導體裝置之高速化、配線圖案之微細化以及高集積化之要求，而被要求配線之低電阻化(提升導電性)及電子遷移耐受性之提升。
對應於此點，係使用導電性會較鋁(Al)或鎢(W)要高(低電阻)且電子遷移耐受性優異之銅(Cu)於配線材料。
作為Cu配線之形成方法，係提案有以為PVD之電漿濺鍍在形成有溝槽或孔之層間絕緣膜整體形成由鉭金屬(Ta)、鈦(Ti)、鉭氮化膜(TaN)以及鈦氮化膜(TiN)等所構成之阻隔膜，而藉由相同之電漿濺鍍來在阻隔膜上形成Cu晶種膜，進一步地在其上實施鍍Cu，而完全地埋入溝槽或孔，並藉由CMP(Chemical Mechanical Polishing)處理來將晶圓表面多餘的銅薄膜及阻隔膜研磨處理而去除之技術(例如專利文獻1)。
然而，半導體裝置之設計規則更微細化，而隨著因此之電流密度提升，即便將Cu作為配線材料來加以使用，電子遷移耐受性仍不足夠，而探討讓Cu配線之電子遷移耐受性提升之技術。
作為此般之技術，係提案有將Cu-Mn或Cu-Al等Cu合金用於晶種層來取代Cu晶種膜，並在Cu配線與其之上所形成的介電質蓋體(SiCN蓋體)之間讓Mn或Al等合金成分分凝而使得Cu與介電質蓋體之密合性提升的技術(非專利文獻1等)，或在Cu配線之表面選擇性地形成金屬蓋體而使得Cu 與介電質蓋體之密合性提升的技術(專利文獻2、3、4等)。
【先行技術文獻】
【專利文獻】
專利文獻1：日本特開2006-148075號公報
專利文獻2：日本特開2011-023456號公報
專利文獻3：美國專利第7799681號說明書
專利文獻4：日本特表2012-504347號公報
【非專利文獻】
非專利文獻1：Nogami et. al. IEDM2010 pp764-767
然而，上述非專利文獻1之技術中，Cu合金晶種中之合金成分及鍍Cu中之雜質會被包含於配線中，而產生有所謂配線電阻提升的問題。
又，如上述專利文獻2~4般，在Cu配線上形成金屬蓋體的情況，從抑制配線間之漏電流的觀點看來，則需要僅在Cu配線上選擇性地形成金屬蓋體，但為了確保選擇性，便會使得工序數增加，而使得成本變高。
又，隨著上述般之半導體裝置的設計規則的日益微細化，溝槽之寬度或孔徑便成為數十nm，要在如此般狹窄的溝槽或孔等凹部內，如專利文獻1或非專利文獻1般，在以電漿濺鍍來形成阻隔膜或晶種膜後，藉由鍍Cu來埋入溝槽或孔的情況，便會產生有埋入性不夠充分而產生空隙等問題。
本發明係有鑑於相關情事，而提供一種Cu配線形成方法，係可在溝槽或孔般之凹部形成Cu配線時，抑制配線電阻之上升或工序之增加，且充分地確保埋入性，而可得到高電子遷移耐受性之Cu配線。
為了解決上述課題，本發明係提供一種Cu配線形成方法，係將Cu配線形成於存在於基板表面之絕緣膜所形成之既定圖案的凹部之Cu配線形成方法，其具有：至少在該凹部表面形成有作為阻隔Cu擴散之阻隔膜的工序；藉由CVD來在該阻隔膜上形成Ru膜之工序；藉由PVD來在該Ru膜上形成Cu合金膜而將該Cu合金膜埋入至該凹部內之工序；從該凹部內之Cu合金膜來形成Cu配線之工序；以及在該Cu配線上形成介電質膜之工序。
本發明中，該Cu合金膜之形成較佳地係藉由電漿生成氣體來在收容有基板之處理容器內生成電漿，讓粒子從與所欲得之Cu合金膜相同之Cu合金所構成之靶材飛起，而讓粒子在該電漿中離子化，並施加偏壓電力至該基板而藉由將離子吸引至基板上之裝置來加以進行。
從該凹部內之Cu合金膜來形成Cu配線的工序係可成為在該Cu合金膜上形成沉積層後，研磨整面者。在該情況，該沉積層之形成係可藉由PVD形成Cu合金膜或是純Cu膜來加以進行，亦可藉由鍍Cu來加以進行。該沉積層之形成亦可在形成該Cu合金膜後，藉由相同裝置形成相同Cu合金來加以進行。
構成該Cu合金膜之Cu合金係可使用選自Cu-Mn、Cu-Al、Cu-Mg、Cu-Ag、Cu-Sn、Cu-Pb、Cu-Zn、Cu-Pt、Cu-Au、Cu-Ni、Cu-Co以及Cu-Ti者。
該阻隔膜可使用選自由Ti膜、TiN膜、Ta膜、TaN膜、Ta/TaN雙層膜、TaCN膜、W膜、WN膜、WCN膜、Zr膜、ZrN膜、V膜、VN膜、Nb膜以及NbN膜所構成之群者。
本發明又提供一種記憶媒體，係記憶有用以在電腦上動作，並控制Cu配線形成系統之程式的記憶媒體，其中該程式係在實行時，以進行上述Cu配線形成方法的方式，來讓電腦控制該Cu配線形成系統。
本發明中，係藉由CVD在阻隔膜上形成Ru膜，而藉由PVD來在Ru膜上形成Cu合金膜並將Cu合金膜埋入凹部內。因此，由於Cu合金膜中之合金成分可在與Cu配線上之介電質膜(介電質蓋體)的界面分凝，而使得該等之密合性提升，故可使得Cu配線之電子遷移耐受性提升。又，在Cu合金膜中作為雜質存在之合金成分係在形成Cu配線，而進一步地在其上形成介電質膜時，會因擴及至此之熱，而朝向因CVD的Ru膜所存在之微量氧等雜質來擴散而被該等捕捉，並且，PVD在本質上雜質會較鍍覆要少，且由於可藉由PVD成膜時之熱來使得Cu結晶粒增大，故可實現低電阻之Cu配線。進一步地，在形成濕潤性相對於Cu要高之Ru膜後，由於以PVD來形成Cu合金膜並埋入凹部，故可不產生如鍍Cu的情況般之空隙而得到良好的埋入性。
1‧‧‧成膜系統
12a,12b‧‧‧阻隔膜成膜裝置
14a,14b‧‧‧Ru內襯膜成膜裝置
22a,22b‧‧‧Cu合金膜成膜裝置
24a,24b‧‧‧Cu膜成膜裝置
201‧‧‧下部構造
202‧‧‧層間絕緣膜
203‧‧‧溝槽
204‧‧‧阻隔膜
205‧‧‧Ru內襯膜
206‧‧‧Cu合金膜
207‧‧‧沉積層
208‧‧‧Cu配線
209‧‧‧介電質蓋層
W‧‧‧半導體晶圓(被處理基板)
圖1係顯示本發明一實施形態相關的Cu配線形成方法之流程圖。
圖2係用以說明本發明一實施形態相關的Cu配線形成方法之工序剖面圖。
圖3係顯示Cu合金膜中之合金成分(Mn)會朝與介電質蓋層之界面及Ru膜中移動的狀態之概略圖。
圖4顯示適於本發明實施形態相關的Cu配線形成方法實施的多腔室型成膜系統的一範例之俯視圖。
圖5係顯示圖4之成膜系統所搭載之形成Cu合金膜用的Cu合金膜成膜裝置的剖面圖。
圖6係顯示圖4之成膜系統所搭載之形成Ru內襯膜用的Ru膜成膜裝置的剖面圖。
圖7係顯示將藉由PVD來在CVD-Ru膜上形成CuMn合金膜之樣品，以及藉由PVD來在PVD-Ta膜上形成CuMn合金膜之樣品的退火時間與容積比電阻之關係，與純Cu膜比較之圖式。
圖8係顯示將藉由PVD來在CVD-Ru膜上形成CuMn合金膜之樣品，以及藉由PVD來在PVD-Ta膜上形成CuMn合金膜之樣品退火後之膜中的Mn濃度之圖式。
圖9係就藉由PVD來在CVD-Ru內襯膜上形成純Cu膜而製作Cu配線之樣品及藉由PVD來在CVD-Ru內襯膜上形成CuMn合金膜而製作Cu配線之樣品來顯示測量線電阻之結果的圖式。
圖10係顯示圖9中，形成CuMn合金膜後之樣品剖面之TEM照片，以及，藉由附屬於TEM之EDX所分析元素的結果之圖式。
圖11係就藉由PVD來在CVD-Ru內襯膜上形成純Cu膜而製作Cu配線之樣品、藉由PVD來在CVD-Ru內襯膜上形成CuMn合金膜而製作Cu配線之樣品、在PVD-TaN膜上形成純Cu晶種後，以鍍Cu來填埋而製作Cu配線之樣品以及在PVD-TaN膜上形成CuMn合金晶種後，以鍍Cu來填埋而製作Cu配線之樣品，來顯示配線電阻與線間電容之積(RC)與電子遷移 壽命之關係的圖式。
圖12係顯示用於可靠度評價的圖案之圖式。
圖13係就具有圖12之圖案，並藉由PVD來在CVD-Ru內襯膜上形成純Cu膜而製作Cu配線之樣品、藉由PVD來在CVD-Ru內襯膜上形成CuMn合金膜而製作Cu配線之樣品以及在PVD-TaN膜上形成CuMn合金晶種後，以鍍Cu來填埋而製作Cu配線之樣品，來顯示電子遷移壽命與損壞率之關係的圖式。
圖14係就具有圖12之圖案，並在CVD-Ru內襯膜上藉由PVD來形成純Cu膜而製作Cu配線之樣品、在CVD-Ru內襯膜上藉由PVD來形成CuMn合金膜而製作Cu配線之樣品，來顯示線電阻之SigmaPlot的圖式。
圖15係以與純Cu膜的線電阻之比率來顯示在讓線寬改變的情況之藉由PVD來在CVD-Ru內襯膜上形成CuMn合金膜而形成Cu配線之樣品的線電阻之圖式。
以下，便參照添附圖式就本發明之實施形態來具體地說明。
<Cu配線形成方法之一實施形態>
首先，便參照圖1之流程圖及圖2之工序剖面圖，就Cu配線形成方法之一實施形態來加以說明。
本實施形態中，首先，準備有在下部構造201(省略細節)上具有SiO2膜、Low-k膜(SiCO、SiCOH等)等之層間絕緣膜202，並於該處以既定圖案來形成有用以朝溝槽203及下層配線連接之貫孔(未圖示)的半導體晶圓(以下，僅記錄為晶圓)W(步驟1，圖2(a))。此般之晶圓W較佳地係藉由Degas程序或Pre-Clean程序來去除絕緣膜表面之水分或蝕刻/灰化時的殘渣。
接著，在包含溝槽203及貫孔之表面的整面將Cu遮蔽(阻隔)而成膜出抑制Cu擴散之阻隔膜204(步驟2，圖2(b))。
阻隔膜204較佳地係相對於Cu具有高阻隔性，並具有低電阻者，而可合適地使用Ti膜、TiN膜、Ta膜、TaN膜、Ta/TaN雙層膜。又，亦可使用TaCN膜、W膜、WN膜、WCN膜、Zr膜、ZrN膜、V膜、VN膜、Nb膜 以及NbN膜等。由於Cu配線係埋入至溝槽或孔內之Cu的體積越大則電阻越低，故阻隔膜越薄越好，而從此般之觀點看來其厚度較佳地係1~20nm。更佳係1~10nm。阻隔膜可藉由離子化PVD(Ionized Physical Vapor Deposition；iPVD)，例如電漿濺鍍來加以成膜。又，亦可以通常之濺鍍、離子披覆等其他PVD來加以成膜，亦可以CVD或ALD、使用電漿之CVD或ALD來加以成膜。
接著，藉由CVD來在阻隔膜204上成膜出Ru內襯膜205(步驟3，圖2(c))。Ru內襯膜從讓所埋入之Cu的體積變大而使配線為低電阻的觀點看來，較佳地係薄薄地形成為例如1~5nm。
由於Ru相對於Cu之濕潤性較高，故藉由在Cu之基底形成Ru內襯膜，便可在之後藉由iPVD來形成Cu膜時，確保良好的Cu移動性，而可讓阻塞溝槽或孔的範圍之突出難以產生。因此，即便於微細之溝槽或孔仍不會產生空隙而可確實地埋入Cu。又，由於Ru內襯膜係以CVD來加以形成，故會包含少量之氧等雜質，而該雜質係具有吸附在Cu配線中被包含為雜質的合金成分之機能，而有助於Cu配線之低電阻化。
利用CVD之Ru內襯膜可藉由將十二羰基三釕(Ru3(CO)12)作為成膜原料來加以使用之熱CVD來適當地加以形成。藉此，便可以高純度、高階段覆蓋來成膜出薄Ru膜。此時的成膜條件係例如處理容器內的壓力為1.3~66.5Pa的範圍，而成膜溫度(晶圓溫度)為150~250℃的範圍。利用CVD之Ru內襯膜205亦可使用十二羰基三釕以外其他的成膜原料，例如(環戊二烯)(2,4-二甲基戊二烯)釕，(2,4-甲基戊二烯)二茂釕，(2,4-二甲基戊二烯)(乙基戊二烯)釕，以及雙(2,4-甲基戊二烯)(乙基環戊二烯)釕般之釕的茂化合物來加以成膜。
接著，藉由PVD來形成由低純度之Cu合金所構成的Cu合金膜206，而埋入溝槽203及貫孔(未圖式)(步驟4，圖2(d))。此時之成膜較佳地係使用iPVD，例如電漿濺鍍。
通常PVD成膜之情況雖會因Cu之凝合，而容易產生阻塞溝槽或孔之範圍的突出，但藉由使用iPVD，並調整施加至晶圓之偏壓功率，而控制Cu離子之成膜作用與電漿生成氣體之離子(Ar離子)的蝕刻作用，便可讓Cu 移動而抑制突出之生成，即便為狹窄開口之溝槽或孔亦可得到良好的埋入性。此時，從讓Cu帶有流動性而得到良好之埋入性的觀點看來，可使用適合Cu遷移之高溫程序(65~350℃，較佳為230~300℃)。如此般藉由以高溫程序來PVD成膜，便可讓Cu結晶粒子成長，而可使得Cu配線之電阻降低。又，如上述，藉由在Cu合金膜206之基底設置相對於Cu之濕潤性較高之Ru內襯膜205，由於在Ru內襯膜上Cu不會凝聚而流動，故即便在微細之凹部中亦可抑制突出之生成，而可不讓空隙產生並確實地埋入Cu。
另外，該工序中，雖在溝槽或孔之開口寬度較小的情況，可幾乎完全地將Cu合金埋入，但在開口寬度較大的情況等，可容許產生有少許的凹陷。
又，Cu合金膜成膜時的處理容器內之壓力(程序壓力)較佳地係1~100mTorr(0.133~13.3Pa)，更佳地係35~90mTorr(4.66~12.0Pa)。
構成Cu合金膜206之Cu合金可舉例有Cu-Mn、Cu-Al、Cu-Mg、Cu-Ag、Cu-Sn、Cu-Pb、Cu-Zn、Cu-Pt、Cu-Au、Cu-Ni、Cu-Co以及Cu-Ti等。構成Cu合金膜206之Cu合金較佳地係Cu-Mn。
Cu合金膜206雖使用所欲得之Cu合金製的靶材來加以成膜，但由於此時靶材的合金組成與所成膜之Cu合金膜之組成的關係會因壓力等成膜條件而有所變化，故在實際上所採用之製造條件中，有需要以可得到所欲之合金組成的方式來調整靶材之合金組合。另外，朝Cu合金靶材之直流電力較佳地係4~12kW，更佳地係6~10kW。
如此般地將Cu合金埋入至溝槽203或貫孔(孔)內後，便具備在其之後的平坦化處理而在Cu合金膜206上成膜出沉積層207(步驟5，圖2(e))。
沉積層207亦可藉由接續Cu合金膜206而以iPVD等PVD來成膜出相同的Cu合金膜而加以形成，亦可藉由PVD或是鍍覆來形成純Cu膜。其中，從得到良好的產率之觀點，及裝置的簡易化之觀點等看來，較佳地係藉由使用與形成Cu合金膜206相同之PVD(iPVD)裝置來形成與Cu合金膜206相同之Cu合金膜，以形成沉積層207。由於沉積層207幾乎不需要考量埋入性，故在以PVD成膜時，較佳地係以較Cu合金膜206要快之成膜速度來加以形成。
如此一來，在成膜出沉積層207後，便依必要來進行退火處理(步驟6， 圖2(f))。藉由該退火處理，便會使得Cu合金膜206穩定化。
之後，藉由CMP來研磨晶圓W表面之整面，並去除沉積層207、Cu合金膜206、Ru內襯膜205以及阻隔膜204而平坦化(步驟7，圖2(g))。藉此，便會在溝槽及貫孔(孔)內形成有Cu配線208。
之後，在CMP研磨後之Cu配線208上成膜出由介電質，例如SiCN所構成之介電質蓋體(介電質膜)209(步驟8，圖2(h))。此時之成膜可以CVD來加以進行。
在成膜出介電質蓋層209時，存在於Cu配線208中之合金成分(例如Mn)如圖3所示，會在介電質蓋層209之界面分凝而形成分凝層208a。然後，藉由該分凝層208a，便會提升Cu配線208與介電質蓋層209之密合性。亦即，介電質蓋層209中會存在有為雜質之微量氧等，而藉由成膜時之熱會使得Cu配線208中之合金成分朝向介電質蓋層209中之雜質擴散而形成分凝層208a，並且使得介電質蓋層209與分凝層208a中之合金成分鍵結，來使得密合性提升。因此，便可使得Cu配線208之電子遷移耐受性提升。
另一方面，Cu合金膜206中雖存在有較分凝層208a之形成所必須量要多之過量合金成分(例如Mn)，但該過量的合金成分會因退火時之熱或成膜出介電質蓋層209時之熱，而朝向Ru內襯膜205中所存在之氧等雜質擴散，而被該雜質捕捉(參照圖3)。因此，Cu配線208中便可為幾乎不存在有合金成分的狀態，而可抑制因合金成分導致Cu配線208之電阻上升。
如此般，根據本實施形態，由於在Cu合金膜206中之合金成分會在形成Cu配線208，且形成其上之介電質蓋層209時，在該等界面分凝，故可使得Cu配線208與介電質蓋層209之密合性提升，並可使得Cu配線之電子遷移耐受性提升。又，Cu合金膜206中作為雜質所殘留之合金成分會因形成至介電質蓋層209所給予之熱，而朝向存在於利用CVD之Ru內襯膜205的微量氧等雜質擴散而被該雜質捕捉，並且，由於PVD在本質上雜質較少，且可藉由PVD成膜時之熱來使得Cu結晶粒子增大，故可實現Cu配線208之低電阻化。進一步地，在形成相對於Cu之濕潤性較高之Ru內襯膜205後，由於以PVD來形成Cu合金膜206而埋入溝槽及貫孔，故不會產生如鍍Cu的情況般之空隙而可得到良好的埋入性。
另外，上述一連串之工序中，成膜出阻隔膜204之步驟2、成膜出Ru內襯膜205之步驟3、成膜出Cu合金膜206之步驟4以及成膜出沉積層207之步驟5較佳地係在真空中不經由大氣暴露而連續成膜，但亦可在該等任一者之期間大氣暴露。
<適於本發明實施形態實施的成膜系統>
接著，便就適於本發明實施形態相關的Cu配線形成方法的實施之成膜系統來加以說明。圖4係顯示適於本發明實施形態相關的Cu配線形成方法之實施的多腔室型成膜系統的一範例之俯視圖。
成膜系統1係具有形成阻隔膜及Ru內襯膜之第1處理部2、形成純Cu膜及Cu合金膜之第2處理部3以及搬出入部4，而用以對晶圓W來形成Cu配線者，並為進行至上述實施形態中之沉積層的形成者。
第1處理部2係具有平面形狀為七角形之第1真空搬送室11以及連接於對應在該第1真空搬送室11之4個邊的壁部之2個阻隔膜成膜裝置12a,12b以及2個Ru內襯膜成膜裝置14a,14b。阻隔膜成膜裝置12a及Ru內襯膜成膜裝置14a與阻隔膜12b阻隔膜成膜裝置12b及Ru內襯膜成膜裝置14b會被配置於線對稱之位置。
對應於第1真空搬送室11之其他2邊的壁部係分別連接有進行晶圓W之除氣處理的除氣室5a,5b。又，第1真空搬送室11之除氣室5a與5b之間的壁部係連接有在第1真空搬送室11與後述之第2真空搬送室21之間進行晶圓W之收授的收授室5。
阻隔膜成膜裝置12a,12b、Ru內襯膜成膜裝置14a,14b、除氣室5a,5b以及收授室5係透過閘閥G來連接至第1真空搬送室11之各邊，而該等會藉由開啟所對應之閘閥G來連通於第1真空搬送室11，而藉由關閉所對應之閘閥G來從第1真空搬送室11遮斷。
第1真空搬送室11內係被保持為既定之真空氛圍，其中係設置有對阻隔膜成膜裝置12a,12b、Ru內襯膜成膜裝置14a,14b、除氣室5a,5b及收授室5進行晶圓W之搬出入的第1搬送機構16。該第1搬送機構16係配設於第1真空搬送室11的略中央，並具有可旋轉及伸縮之旋轉．伸縮部17，該旋轉．伸縮部17之前端設置有支撐晶圓W的2個支撐臂18a,18b，該等2 個支撐臂18a,18b係以相互地朝向相反方向之方式來安裝於旋轉．伸縮部17。
第2處理部3係具有平面形狀為八角形之第2真空搬送室21、連接於對應在與該第2真空搬送室21對向的2個邊之壁部之用以成膜出Cu合金膜之2個Cu合金膜成膜裝置22a,22b以及用以成膜出純Cu膜或Cu合金膜之2個Cu膜成膜裝置24a及24b。
第2真空搬送室21之對應於第1處理部2側的2邊之壁部係分別連接有該除氣室5a,5b，而除氣室5a與5b之間的壁部係連接有該收授室5。亦即，收授室5以及除氣室5a及5b之任一者都設置於第1真空搬送室11與第2真空搬送室21之間，而收授室5兩側則配置除氣室5a及5b。進一步地，搬出入部4側的邊係連接有可大氣搬送及真空搬送之裝載室6。
Cu合金膜成膜裝置22a,22b、Cu膜成膜裝置24a,24b、除氣室5a,5b及裝載室6係透過閘閥G來連接於第2真空搬送室21之各邊，該等係藉由開啟所對應之閘閥來連通於第2真空搬送室21，而藉由關閉所對應之閘閥G來從第2真空搬送室21遮斷。又，收授室5係不透過閘閥而連接於第2真空搬送室21。
第2真空搬送室21內係被保持為既定之真空氛圍，其中係設置有對於Cu合金膜成膜裝置22a,22b、Cu膜成膜裝置24a,24b、除氣室5a,5b、裝載室6及收授室5進行晶圓W之搬出入的第2搬送機構26。該第2搬送機構26係配置於第2真空搬送室21之略中央，並具有可旋轉及伸縮之旋轉．伸縮部27，而在該旋轉．伸縮部27之前端設置有支撐晶圓W的2個支撐臂28a,28b，該等2個支撐臂28a,28b係以相互地朝向相反方向之方式來安裝於旋轉．伸縮部27。
搬出入部4係夾置該裝載室6而設置於第2處理部3的相反側，並具有連接裝載室6之大氣搬送室31。裝載室6與大氣搬送室31之間的壁部係設置有閘閥G。與大氣搬送室31之連接有裝載室6的壁部對向之壁部係設置有連接收容作為被處理基板之晶圓W的載具C之2個連接埠32,33。該等連接埠32,33係分別設置有未圖示之擋門，並於該等連接埠32,33直接安裝有收容有晶圓W之狀態，或是空的載具C，而在此時，擋門會移走而防止外氣之入侵，並且連通於大氣搬送室31。又，大氣搬送室31之側面係設 置有對位腔室34，並在此進行晶圓W之對位。大氣搬送室31內係設置有進行晶圓W對載具C的搬出入及晶圓W對裝載室6的搬出入之大氣搬送用搬送機構36。該大氣搬送用機構36係具有2個多關節臂，並可沿載具C之配列方向在軌道38上移動，而讓晶圓W載置於個別前端的手部37上，以進行搬送。
該成膜系統1係具有用以控制該成膜系統1之各構成部的控制部40。該控制部40係具備有由實行各構成部之控制的微處理裝置(電腦)所構成之程序控制器41、由用以讓操作者管理成膜系統1而進行指令之輸入操作等鍵盤，以及將成膜系統1之運行狀況可視化顯示的顯示器等所構成之使用者介面42以及儲存有以成膜系統1來在程序控制器41之控制下用以實現所實行之處理的控制程式，或是各種資料及用以對應於處理條件而在處理裝置之各構成部實行處理的程式，亦即配方之記憶部43。另外，使用者介面42及記憶部43係連接於程序控制器41。
該配方係被記憶於記憶部43中之記憶媒體43a。記憶媒體可為硬碟，亦可為CDROM、DVD以及快閃記憶體等可搬性者。又，亦可從其他裝置，透過例如專用電路來適當地傳送配方。
然後，依必要，藉由來自使用者介面42之指示等來從記憶部43叫出任意之配方而讓程序控制器41實行，便會在程序控制器41之控制下，進行成膜系統1中之所欲的處理。
此般之成膜系統1中，會從載具C藉由大氣搬送用搬送機構36來將形成有具有溝槽或孔之既定圖案的晶圓W取出，而搬送至裝載室6，在將該裝載室減壓至與第2真空搬送室21相同程度之真空度後，藉由第2搬送機構26來將裝載室之晶圓W取出，並透過第2真空搬送室21來搬送至除氣室5a或5b，以進行晶圓W之除氣處理。之後，藉由第1搬送機構16來將除氣室之晶圓W取出，而透過第1真空搬送室11來搬入至阻隔膜成膜裝置12a或12b，以成膜出上述般之阻隔膜。阻隔膜成膜後，藉由第1搬送室16來從阻隔膜成膜裝置12a或12b將晶圓W取出，而搬入至Ru內襯膜成膜裝置14a或14b，以成膜出上述般之Ru內襯膜。Ru內襯膜成膜後，藉由第1搬送機構16來從Ru內襯膜成膜裝置14a或14b將晶圓W取出，而搬 送至收授室5。之後，藉由第2搬送機構26來將晶圓W取出，並透過第2真空搬送室21來搬入至Cu合金膜成膜裝置22a或22b，以形成上述之Cu合金膜。之後，在Cu合金膜上形成沉積層，而沉積層之形成可藉由在相同Cu合金膜成膜裝置22a或22b內連續Cu合金膜而形成來加以進行，亦可藉由第2搬送機構26來從Cu合金膜成膜裝置22a或22b將晶圓W取出，而搬入至Cu膜成膜裝置24a或24b，並在此形成純Cu膜或Cu合金膜來作為沉積層。
沉積層形成後，將晶圓W搬送至裝載室6，而讓該裝載室回復至大氣壓後，藉由大氣搬送機構36來將形成有Cu膜之晶圓W取出，而移回載具C。將此般之處理重複有載具內之晶圓W數量的次數。
根據成膜系統1，由於不大氣開放而在真空中成膜出阻隔膜、內襯膜、Cu合金膜以及沉積層，故可防止在各膜界面之氧化，而可得到高性能之Cu配線。
另外，在以鍍Cu來形成沉積層之情況，在成膜出Cu合金膜後，便將晶圓W從成膜系統1搬出。
<Cu膜成膜裝置>
接著，便就形成Cu合金膜之Cu合金膜成膜裝置22a(22b)之適當的範例來加以說明。
圖5係顯示Cu膜成膜裝置之一範例的剖面圖。在此，作為Cu合金膜成膜裝置係將為iPVD之ICP(Inductively Coupling Plasma)型電漿濺鍍裝置作為範例來加以說明。
如圖5所示，該Cu合金膜成膜裝置22a(22b)係具有藉由例如鋁等來形成為筒體狀之處理容器51。該處理容器51係接地，其底部52係設置有排氣口53，而排氣口53係連接有排氣管54。排氣管54係連接有進行壓力調整之節流閥55及真空泵56，而可將處理容器51內抽真空。又，處理容器51之底部52係設置有朝處理容器51內導入既定氣體之氣體導入口57。該氣體導入口57係連接有氣體供給配管58，氣體供給配管58係連接有用以供給作為電漿激發用氣體之稀有氣體，例如Ar氣體或其他必要之氣體，例如N2氣體等的氣體供給源59。又，氣體供給配管58係介設有由氣體流量 控制器、閘閥等所構成之氣體控制部60。
處理容器51內係設置有用以載置為被處理基板之晶圓W的載置機構62。該載置機構62係具有形成為圓板狀之載置台63以及支撐該載置台63並且接地之中空筒狀支柱64。載置台63係由例如鋁合金等導電性材料所構成，並透過支柱64來加以接地。載置台63中係設置有冷卻夾套65，並透過未圖示之冷媒流道來供給冷媒。又，載置台63內係埋設有在冷卻夾套65上以絕緣材料來加以披覆之電阻加熱器87。電阻加熱器87係從未圖示之電源來被加以供電。載置台63係設置有熱電偶(未圖示)，而藉由基於以該熱電偶所檢出之溫度，來控制朝冷卻夾套65之冷媒的供給及朝電阻加熱器87之供電，便可將晶圓溫度控制為既定之溫度。
載置台63之上面側係設置有在例如氧化鋁等介電質構件66a中埋入電極66b而加以構成之薄圓板狀靜電夾具66，並可以靜電力來將晶圓W吸附保持。又，支柱64之下部係貫穿處理容器51之底部52中心部所形成之貫穿孔67而朝下方延伸。支柱64可藉由未圖示之升降機構來上下移動，並藉此來升降載置機構62整體。
設置有構成為包圍支柱64，並可伸縮之蛇腹狀金屬波紋管68，該金屬波紋管68係其上端會氣密地接合於載置台63下面，又，下端會氣密地接合於處理容器51之底部52上面，以維持處理容器51內之氣密性，並且可容許載置機構62之升降移動。
又，底部52係直立設置有朝向上方之例如3根(圖5中僅顯示2根)的支撐銷69，又，對應於該支撐銷69而在載置台63形成有銷貫穿孔70。從而，在讓載置台63下降時，可以貫穿銷貫穿孔70之支撐銷69的上端部來承受晶圓W，而在與從外部入侵的搬送臂(未圖示)之間移載該晶圓W。為此，處理容器51之下部側壁係設置有用以讓搬送臂入侵之搬出入口71，而該搬出入口71係設置有可進行開閉之閘閥G。該閘閥G之相反側係設置有前述之第2真空搬送室21。
又，上述靜電夾具66之電極66b係透過供電線路72來連接有夾具用電源73，藉由從該夾具用電源73施加直流電壓至電極66b，來以靜電力吸附保持晶圓W。又，供電線路72係連接有偏壓用高頻電源74，並透過該 供電線路72來對靜電夾具66之電極66b供給偏壓用高頻電力，而對晶圓W施加偏壓電力。該高頻電力之頻率較佳係400kHz~60MHz，例如採用13.56MHz。
另一方面，處理容器51之頂部係透過O型環等密封構件77來氣密性地設置有由例如氧化鋁等介電質所構成之對於高頻有穿透性的穿透板76。然後，在該穿透板76之上部設置有用以於處理容器51內之處理空間S將作為電漿激發用氣體的稀有氣體，例如Ar氣體電漿化而產生電漿之電漿產生源78。另外，作為該電漿激發用氣體，亦可使用例如He、Ne以及Kr等其他氣體來取代Ar。
電漿產生源78係具有對應穿透板76而設置之感應線圈80，該感應線圈80係連接有電漿產生用之例如13.56MHz的高頻電源81，並透過該穿透板76來將高頻電力導入至處理空間S而形成感應電場。
又，穿透板76之正下方係設置有讓所導入的高頻電力擴散之例如由鋁所構成的隔板82。然後，該隔板82之下部係設置有以圍繞該處理空間S上部側邊之方式，而設置有由例如剖面會朝向內側傾斜的環狀(去頂圓錐殼狀)Cu合金所構成的靶材83，該靶材83係連接有施加用以吸引Ar離子的直流電力之靶材用可變電壓直流電源84。另外，亦可使用交流電源來取代直流電源。靶材83係以與Cu合金膜同種類之Cu合金來加以形成。
又，靶材83外周側係設置有用以對其給予磁場之磁石85。靶材83係藉由電漿中之Ar離子而噴濺出Cu的金屬原子，或是金屬原子團，並在通過電漿中時將其多數離子化。
又，該靶材83下部係以圍繞該處理空間S之方式來設置有例如由鋁或銅所構成之圓筒狀保護罩構件86。該保護罩構件86係接地，並且其下部係朝內側彎曲而位於載置台63之側部附近。從而，保護罩構件86之內側端部係設置為圍繞載置台63之外周側。
另外，Cu合金膜成膜裝置之各構成部亦係藉由該控制部40來加以控制。
如此般構成之Cu合金膜成膜裝置中，係將晶圓W朝圖5所顯示之處理容器51內搬入，並將該晶圓W載置於載置台63上，而藉由靜電夾具66 來加以吸附，並在控制部40之控制下進行以下之動作。此時，載置台63會基於以熱電偶(未圖示)所檢出之溫度，藉由控制朝冷卻夾套65之冷媒供給及朝電阻加熱器87之供電，以進行溫度控制。
首先，在藉由讓真空泵56動作而成為既定真空狀態的處理容器51內，操作氣體控制部60並以既定流量來流通Ar氣體並且控制節流閥55來將處理容器51內維持為既定真空度。之後，從可變直流電源84來施加直流電力至靶材83，進一步地從電漿產生源78之高頻電源81供給高頻電力(電漿電力)至感應線圈80。另一方面，從偏壓用高頻電源74對靜電夾具66之電極66b供給既定之偏壓用高頻電力。
藉此，處理容器51內，會藉由供給至感應線圈80之高頻電力來形成氬電漿，並生成氬離子，而該等離子會被施加至靶材83之直流電壓所吸引而衝撞至靶材83，使得該靶材83被濺鍍而放出粒子。此時，適當地控制因施加直流電壓至靶材83所放出之粒子量。
又，自被濺鍍之靶材83的粒子會在通過電漿中時大多被離子化。在此，從靶材83所放出之粒子會在成為被離子化者與電中性原子混合之狀態下朝下方飛散。特別是，藉由將該處理容器51內之壓力升高某種程度，並藉此提高電漿密度，便可以高效率來離子化粒子。此時之離子化率會藉由從高頻電源81所供給之高頻電力來加以控制。
然後，離子係在藉由自高頻電源74施加至靜電夾具66之電極66b的偏壓用高頻電力來進入至形成於晶圓W面上之厚度數mm左右的離子鞘區域時，會以帶有強的指向性而朝晶圓W側加速之方式來被吸引而沉積於晶圓W，以形成Cu合金膜。
此時，藉由將晶圓溫度較高地設定(65~350℃，較佳地為230~300℃)，並且調整自偏壓用高頻電源74對靜電夾具66之電極66b所施加之偏壓功率，並調整Cu合金之成膜與Ar之蝕刻，而使得Cu合金之流動性變得良好，則即便為開口狹窄之溝槽或孔仍可以良好的埋入性來埋入Cu合金。具體而言，在將Cu合金成膜量(成膜速率)為TD，將電漿生成用氣體的離子之蝕刻量(蝕刻速率)為TE時，較佳地係以0≦TE/TD<1，進一步地為0<TE/TD<1之方式來調整偏壓功率。
從得到良好的埋入性的觀點看來，處理容器51內之壓力(程序壓力)較佳地係1~100mTorr(0.133~13.3Pa)，更佳係35~90mTorr(4.66~12.0Pa)，而朝靶材的直流電力較佳地係4~12kW，更佳係6~10kW。
另外，在溝槽或孔的開口較寬的情況等係不限於iPVD，亦可使用通常之濺鍍、離子鍍覆等通常的PVD。
<Cu膜成膜裝置>
Cu膜成膜裝置24a(24b)，基本上可使用與圖5所示之Cu合金膜成膜裝置22a(22b)相同之裝置。此時，靶材83係使用純Cu。又，在無須重視埋入性的情況等，係不限於iPVD，亦可使用通常之濺鍍、離子鍍覆等通常的PVD。
<阻隔膜成膜裝置>
阻隔膜成膜裝置12a(12b)係可僅改變使用靶材83之材料，而使用與圖5之成膜裝置相同構成的成膜裝置，並藉由電漿濺鍍來加以成膜。又，不限於電漿濺鍍，亦可為通常之濺鍍、離子鍍覆等通常的PVD，亦可為CVD或ALD(Atomic Layer Deposition)，或以使用電漿之CVD或ALD來加以成膜。從降低雜質之觀點看來較佳地係PVD。
<Ru內襯膜成膜裝置>
接著，便就用以形成Ru內襯膜之Ru內襯膜成膜裝置14a(14b)來加以說明。Ru內襯膜係可藉由CVD來適當地形成。圖6係顯示Ru內襯膜成膜裝置之一範例的剖面圖，且為藉由熱CVD來形成Ru膜者。
如圖6所示，該Ru內襯膜成膜裝置14a(14b)係具有由例如鋁等來形成為筒體的處理容器101。處理容器101之內部係配置有載置晶圓W的例如由AlN等陶瓷所構成之載置台102，該載置台102內係設置有加熱器103。該加熱器103係藉由自加熱電源(未圖示)之供電來發熱。
處理容器101之頂壁係以與載置台12對向之方式來設置有用以將形成Ru膜之處理氣體或沖淨氣體等噴淋狀地導入至處理容器101內的噴淋頭104。噴淋頭104係具有氣體導入口105於其上部，並在其內部形成有氣體擴散空間106，其底面係形成有多數氣體噴出孔107。氣體導入口105係連接有氣體供給配管108，氣體供給配管108係連接有用以供給形成Ru膜之 處理氣體或沖淨氣體等的氣體供給源109。又，氣體供給配管108係介設有由氣體流量控制器、閘閥等所構成之氣體控制部110。用以成膜Ru之氣體係如上述般，作為適合者可舉出十二羰基三釕(Ru3(CO)12)為例。該十二羰基三釕可藉由熱分解來形成Ru膜。
處理容器101之底部係設置有排氣口111，該排氣口111係連接有排氣管112。排氣管112係連接有進行壓力調整之節流閥113及真空泵114，並可將處理容器101內抽真空。
載置台102係相對於載置台102之表面伸縮地設置有晶圓搬送用之3根(圖式僅2根)晶圓支撐銷116，該等晶圓支撐銷116係固定於支撐板117。然後，晶圓支撐銷116係藉由以汽缸等驅動機構118來將桿119升降，而透過支撐板117加以升降。另外，符號120係波紋管。另一方面，處理容器101之側壁係形成有晶圓搬出入口121，並在開啟閘閥G之狀態下來與第1真空搬送室11之間進行晶圓W之搬出入。
此般之Ru內襯膜成膜裝置14a(14b)中，係在開啟閘閥G，並將晶圓W載置於載置台102上後，關閉閘閥G，而藉由真空泵114來將處理容器101內排氣並調整處理容器101內至既定的壓力，並且在從加熱器103透過載置台102來將晶圓W加熱至既定溫度的狀態下，從氣體供給源109透過氣體供給配管108及噴淋頭104來朝處理容器101內導入十二羰基三釕(Ru3(CO)12)氣體等處理氣體。藉此，便會在晶圓W進行處理氣體之反應，而在晶圓W表面上形成Ru內襯膜。
Ru內襯膜之成膜係可將十二羰基三釕以外的其他成膜原料，例如上述之釕的戊二烯基化合物與O2氣體般之分解氣體一同加以使用。
<用於其他工序之裝置>
藉由以上之成膜系統1雖可進行至上述實施形態中之沉積層的形成，但其後之退火工序、CMP工序、蓋層成膜工序則是可對從成膜系統1搬出後之晶圓W使用退火裝置、CMP裝置以及蓋層成膜裝置來加以進行。該等裝置可為通常所使用者。藉由該等裝置與成膜系統1來構成Cu配線形成系統，並以具有與控制部40相同機能之共通控制部來總括控制，便可藉由一個配方來總括控制上述實施形態所顯示之方法。
<實驗例>
接著，便就實驗例來加以說明。
(實驗例1)
在此，就在基板上形成有PVD-TaN膜及CVD-Ru膜後，藉由PVD來形成Cu-2at%Mn合金(包含2at%Mn的Cu合金)膜後之樣品(樣品A)；在基板上形成有PVD-TaN膜及PVD-Ta膜後，藉由PVD來形成Cu-2at%Mn合金膜後之樣品(樣品B)，以400℃讓時間變化至12.5小時而進行退火後，測定了容積比電阻。為了比較，同樣地，就在基板上形成有PVD-TaN膜及CVD-Ru膜後，及形成有PVD-TaN膜及PVD-Ta膜後，藉由PVD來形成純Cu膜之樣品(樣品C、D)，亦以400℃進行0.5小時的退火後，測定了容積比電阻。另外，該等皆形成有包護膜而進行了實驗。又，於圖7顯示其結果。又，將藉由二次離子質量分析(SIMS)來測定經10.5小時退火後之樣品A及樣品B之Cu合金膜中的Mn濃度之結果顯示於圖8。
如圖7所示，確認了相對於藉由PVD來在PVD-Ta膜上形成Cu合金膜之樣品B係即便增加退火時間，而比電阻依然為高，然藉由PVD來在CVD-Ru膜上形成Cu合金膜的樣品A則係依照退火時間增加則比電阻會下降，在退火時間為12.5小時便會使得比電阻成為幾乎與純Cu膜相等。又，如圖8所示，確認了相較於樣品B，樣品A方面會因退火而使得膜中之Mn濃度下降。因此，得知藉由將CVD-Ru膜作為Cu合金膜之基底來加以形成，便會使得Cu合金膜中之Mn濃度下降，而藉此便會使得膜之電阻下降。
(實驗例2)
接著，對於具有形成有線與空間圖案(L/S=60nm/60nm)之層間絕緣膜的晶圓，製作在形成PVD-TaN阻隔膜、CVD-Ru內襯膜後，藉由使用純Cu靶材之PVD來形成純Cu膜而埋入溝槽的樣品(#1~4)，以及藉由使用Cu-Mn合金膜來形成Cu-2at%Mn合金膜而埋入溝槽的樣品(#5~8)，而對該等以100℃實施30分之退火後，進行CMP研磨，以及利用CVD之介電質(SiNC)蓋層之形成以形成Cu配線後，測定了Cu配線之電阻值。於圖9顯示其結果，如該圖所示，確認了不論形成有純Cu之樣品，或形成有Cu合金膜之樣品，皆為相同程度之電阻值。
藉由將此時形成有CuMn合金膜(Cu-2at%Mn合金膜)的樣品剖面的穿透式顯微鏡(TEM)照片，以及TEM所附屬之能量分散型X光分光裝置(EDX)來將分析元素之結果顯示於圖10。如圖10所示，在介電質蓋層附近部分中，雖於結晶粒內及結晶粒邊界皆檢出有Mn，但在容積部分中卻未檢出有Mn。
由以上結果，便確認了藉由在形成CVD-Ru內襯膜後埋入溝槽，則即便在形成Cu合金膜的情況，亦可使得Cu配線中之合金成分變得極少，而可得到與使用純Cu膜之情況同等之電阻值。
(實驗例3)
在此，對於具有形成有線與空間圖案的層間絕緣膜之晶圓，製作形成PVD-TaN阻隔膜、CVD-Ru內襯膜後，藉由使用純Cu靶材之PVD來形成純Cu膜而埋入溝槽後，進行CMP研磨及利用CVD之介電質(SiNC)蓋層的形成以形成Cu配線的樣品(樣品E)；形成PVD-TaN阻隔膜、CVD-Ru內襯膜後，藉由使用CuMn合金靶材之PVD來形成Cu-2at%Mn合金膜而埋入溝槽後，進行CMP研磨及利用CVD之介電質(SiNC)蓋層的形成以形成Cu配線的樣品(樣品F)；在形成PVD-TaN阻隔膜後，藉由PVD來形成純Cu晶種，進一步地藉由鍍Cu來埋入溝槽，之後進行退火、CMP研磨及利用CVD之介電質(SiNC)蓋層的形成以形成Cu配線之樣品(樣品G)；以及在形成PVD-TaN阻隔膜後，藉由PVD來形成Cu-2at%Mn合金晶種，進一步地藉由鍍Cu來埋入溝槽，之後進行退火、CMP研磨及利用CVD之介電質(SiNC)蓋層的形成以形成Cu配線之樣品(樣品H)，並就該等測定了配線電阻(R)、配線電容(C)以及電子遷移(EM)耐受性。另外，就配線電阻(R)及線間電容(C)係使用L/S=100nm/100nm之樣品，就EM耐受性則係使用L/S=140nm/140nm之樣品。
彙整配線電阻(R)與線間電容(C)之積(RC)以及與電子遷移壽命之關係，並於圖11顯示該等之結果。另外，由於不論何種樣品線間電容(C)都幾乎相同，故RC值係反映配線電阻(R)之差異者。
如圖11所示，確認了在形成CVD-Ru內襯膜後，利用PVD以CuMn合金來埋入溝槽之樣品F以及在利用PVD形成CuMn合金晶種後，以鍍Cu來埋入溝槽之樣品H的電子遷移壽命均會較以純Cu來埋入溝槽之樣品 E、G有顯著地改善。又，相對於使用CuMn合金晶種的樣品H之RC值會較使用純Cu晶種之樣品G要大幅地上升，然形成CVD-Ru內襯膜後利用PVD以CuMn來埋入溝槽的樣品F相較於利用PVD以純Cu來埋入溝槽的樣品E，RC上升係小到可以無視，且不如說是比使用純Cu晶種後以鍍Cu來埋入之樣品G更小之值。由該結果，確認了藉由形成CVD-Ru內襯膜後，利用PVD以CuMn合金來埋入溝槽，以形成Cu配線，便可使得電子遷移耐受性之提升與配線之低電阻化同時成立。
(實驗例4)
接著，對於具有圖12般之測試圖案(配線寬：140nm，貫孔徑：120nm)之晶圓形成Cu配線並評估了可靠度。在此，製作形成PVD-TaN阻隔膜、CVD-Ru內襯膜後，藉由使用純Cu靶材之PVD來形成純Cu膜而埋入溝槽後，進行CMP研磨及利用CVD之介電質(SiNC)蓋層之形成以形成Cu配線的樣品(樣品I)；形成PVD-TaN阻隔膜、CVD-Ru內襯膜後，藉由使用CuMn合金靶材之PVD來形成Cu-2at%Mn合金膜而埋入溝槽後，進行CMP研磨及利用CVD之介電質(SiNC)蓋層之形成以形成Cu配線的樣品(樣品J)；形成PVD-TaN阻隔膜後，藉由PVD來形成Cu-2at%Mn合金晶種，而進一步地藉由鍍Cu來埋入溝槽，之後進行CMP研磨及利用CVD之介電質(SiNC)蓋層之形成以形成Cu配線的樣品(樣品K)，而實施了可靠度試驗。
可靠度試驗係以300℃，1MA/cm2之條件來加以實施。於圖13顯示此時之電子遷移壽命與破壞率之關係。如該圖所示，確認了依照本實施形態，藉由PVD來在CVD-Ru內襯膜上形成Cu-2at%Mn合金膜而埋入溝槽之樣品J之EM耐受性會較藉由PVD來形成純Cu膜而埋入溝槽之樣品I要顯著地提升，且EM耐受性亦較形成CuMn合金晶種後形成鍍Cu之樣品K要高。
就可靠度試驗後之樣品J，藉由TEM所附屬之EDX進行了剖面之元素分析的結果，確認了Mn會在與介電質蓋層之界面及Ru膜中分凝，而Cu配線之容積部分係幾乎不會存在有Mn。
接著，圖12中，使用將M1為30nm(相當於L/S=60nm/60nm)的測試圖案，而測定了該樣品I及樣品J之線電阻。圖14係顯示線電阻之SigmaPlot 的圖式。如該圖所示，確認了該線寬中，依照本實施形態，藉由PVD來在CVD-Ru內襯膜上形成Cu-2at%Mn合金膜而埋入溝槽之樣品J會顯示與藉由PVD來形成純Cu膜而埋入溝槽之樣品I相同之線電阻。
讓L/S寬度變化而同樣地測定了線電阻。圖15係求取使用此時純Cu膜之線電阻與使用Cu合金膜之情況的線電阻之比率的結果。如該圖所示，確認了在線寬較窄的情況即便使用Cu合金膜亦顯示與純Cu膜相同之線電阻，但隨著線寬變寬，CuMn合金膜方面之線電阻會有些許的上升。其中，該上升之比例係低於15%。
[其他之適用]
以上，雖已就本發明之實施形態來加以說明，但本發明不限於上述實施形態而可有各種變形。例如，成膜系統不限於圖4般之種類，亦可為於一個搬送裝置連接有所有的成膜裝置的種類。又，亦可不為圖4般之多腔室型之系統，而為將阻隔膜、Ru內襯膜以及Cu合金膜中，以相同之成膜系統來形成一部分，而藉由另外設置之裝置經由大氣暴露來成膜出其他部分，亦可全部都以另外之裝置經由大氣暴露來加以成膜。
進一步地，上述實施形態中，雖顯示對具有溝槽與貫孔(孔)之晶圓適用本發明之方法的範例，但僅有溝槽的情況，或僅有孔之情況當然亦可適用本發明。又，亦可適用於單鑲嵌結構、雙鑲嵌結構、三維實裝結構等各種結構之裝置的埋入。又，上述實施形態中，雖已就將半導體晶圓作為被處理基板來作為範例而加以說明，但半導體晶圓不僅為矽，亦包含GaAs、SiC、GaN等化合物半導體，進一步地，當然不限於半導體晶圓，本發明當然亦可適用液晶顯示裝置等FPD(平面顯示器)所使用之玻璃基板，或是陶瓷基板等。
W‧‧‧晶圓
201‧‧‧下部構造
202‧‧‧層間絕緣膜
203‧‧‧溝槽
204‧‧‧阻隔膜
205‧‧‧Ru內襯膜
206‧‧‧Cu合金膜
207‧‧‧沉積層
208‧‧‧Cu配線
209‧‧‧介電質蓋層

Claims (9)

  1. 一種Cu配線形成方法，係將Cu配線形成於存在於基板表面之絕緣膜所形成之既定圖案的凹部之Cu配線形成方法；其具有：至少在該凹部表面形成有作為阻隔Cu擴散之阻隔膜的工序；藉由CVD來在該阻隔膜上形成Ru膜之工序；藉由PVD來在該Ru膜上形成Cu合金膜而將該Cu合金膜埋入至該凹部內之工序；從該凹部內之Cu合金膜來形成Cu配線之工序；以及在該Cu配線上形成介電質膜之工序；該Cu合金膜之形成係藉由電漿生成氣體來在收容有基板之處理容器內生成電漿，讓粒子從與所欲得之Cu合金膜相同之Cu合金所構成之靶材飛起，而讓粒子在該電漿中離子化，並施加偏壓電力至該基板而藉由將離子吸引至基板上之裝置來加以進行。
  2. 一種Cu配線形成方法，係將Cu配線形成於存在於基板表面之絕緣膜所形成之既定圖案的凹部之Cu配線形成方法；其具有：至少在該凹部表面形成有作為阻隔Cu擴散之阻隔膜的工序；藉由CVD來在該阻隔膜上形成Ru膜之工序；藉由PVD來在該Ru膜上形成Cu合金膜而將該Cu合金膜埋入至該凹部內之工序；從該凹部內之Cu合金膜來形成Cu配線之工序；以及在該Cu配線上形成介電質膜之工序；從該凹部內之Cu合金膜來形成Cu配線的工序係在該Cu合金膜上形成沉積層後，研磨整面。
  3. 如申請專利範圍第2項之Cu配線形成方法，其中該沉積層之形成係藉由PVD形成Cu合金膜或是純Cu膜來加以進行。
  4. 如申請專利範圍第2項之Cu配線形成方法，其中該沉積層之形成係藉由鍍Cu來加以進行。
  5. 如申請專利範圍第2項之Cu配線形成方法，其中該沉積層之形成係在形成該Cu合金膜後，藉由相同裝置形成相同Cu合金來加以進行。
  6. 如申請專利範圍第1至5項任一項的Cu配線形成方法，其中構成該Cu合金膜之Cu合金係選自Cu-Mn、Cu-Al、Cu-Mg、Cu-Ag、Cu-Sn、Cu-Pb、Cu-Zn、Cu-Pt、Cu-Au、Cu-Ni、Cu-Co以及Cu-Ti。
  7. 如申請專利範圍第1至5項任一項的Cu配線形成方法，其中該阻隔膜係選自由Ti膜、TiN膜、Ta膜、TaN膜、Ta/TaN雙層膜、TaCN膜、W膜、WN膜、WCN膜、Zr膜、ZrN膜、V膜、VN膜、Nb膜以及NbN膜所構成之群。
  8. 如申請專利範圍第6項之Cu配線形成方法，其中該阻隔膜係選自由Ti膜、TiN膜、Ta膜、TaN膜、Ta/TaN雙層膜、TaCN膜、W膜、WN膜、WCN膜、Zr膜、ZrN膜、V膜、VN膜、Nb膜以及NbN膜所構成之群。
  9. 一種記憶媒體，係記憶有用以在電腦上動作，並控制Cu配線形成系統之程式的記憶媒體，其中該程式係在實行時，以進行下述Cu配線形成方法的方式，來讓電腦控制該Cu配線形成系統；該Cu配線形成方法，係將Cu配線形成於存在於基板表面之絕緣膜所形成之既定圖案的凹部之Cu配線形成方法；其具有：至少在該凹部表面形成有作為阻隔Cu擴散之阻隔膜的工序；藉由CVD來在該阻隔膜上形成Ru膜之工序；藉由PVD來在該Ru膜上形成Cu合金膜而將該Cu合金膜埋入至該凹部內之工序； 從該凹部內之Cu合金膜來形成Cu配線之工序；以及在該Cu配線上形成介電質膜之工序；該Cu合金膜之形成係藉由電漿生成氣體來在收容有基板之處理容器內生成電漿，讓粒子從與所欲得之Cu合金膜相同之Cu合金所構成之靶材飛出，而讓粒子在該電漿中離子化，並施加偏壓電力至該基板而藉由將離子吸引至基板上之裝置來加以進行。
TW103122015A 2013-06-28 2014-06-26 Cu wiring formation method and memory medium TWI602263B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013136366A JP6139298B2 (ja) 2013-06-28 2013-06-28 Ｃｕ配線の形成方法

Publications (2)

Publication Number Publication Date
TW201517212A TW201517212A (zh) 2015-05-01
TWI602263B true TWI602263B (zh) 2017-10-11

Family

ID=52115994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122015A TWI602263B (zh) 2013-06-28 2014-06-26 Cu wiring formation method and memory medium

Country Status (4)

Country Link
US (1) US9406557B2 (zh)
JP (1) JP6139298B2 (zh)
KR (3) KR20150002508A (zh)
TW (1) TWI602263B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
WO2015060193A1 (ja) * 2013-10-22 2015-04-30 日本精機株式会社 車両情報投影システム及び投影装置
US9685370B2 (en) * 2014-12-18 2017-06-20 Globalfoundries Inc. Titanium tungsten liner used with copper interconnects
US9449874B1 (en) * 2015-06-30 2016-09-20 International Business Machines Corporation Self-forming barrier for subtractive copper
US9613909B2 (en) * 2015-08-12 2017-04-04 Globalfoundries Inc. Methods and devices for metal filling processes
US10157784B2 (en) * 2016-02-12 2018-12-18 Tokyo Electron Limited Integration of a self-forming barrier layer and a ruthenium metal liner in copper metallization
KR20170110332A (ko) 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10229851B2 (en) * 2016-08-30 2019-03-12 International Business Machines Corporation Self-forming barrier for use in air gap formation
US10651365B2 (en) * 2017-03-16 2020-05-12 Vanguard International Semiconductor Corporation Electrical contact structure and methods for forming the same
US10163695B1 (en) * 2017-06-27 2018-12-25 Lam Research Corporation Self-forming barrier process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145062A1 (en) * 2003-01-23 2004-07-29 Markus Nopper Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst
US20080240187A1 (en) * 2007-03-30 2008-10-02 Sanyo Electric Co., Ltd. Semiconductor laser device and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269214A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20050079703A1 (en) * 2003-10-09 2005-04-14 Applied Materials, Inc. Method for planarizing an interconnect structure
JP2006148075A (ja) 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
US7799681B2 (en) 2008-07-15 2010-09-21 Tokyo Electron Limited Method for forming a ruthenium metal cap layer
JP2010045161A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置およびその製造方法
US8258626B2 (en) * 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
US20100081274A1 (en) 2008-09-29 2010-04-01 Tokyo Electron Limited Method for forming ruthenium metal cap layers
JP5396854B2 (ja) * 2008-12-25 2014-01-22 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5507909B2 (ja) 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
JP5788785B2 (ja) * 2011-01-27 2015-10-07 東京エレクトロン株式会社 Ｃｕ配線の形成方法および成膜システム
JP5767570B2 (ja) * 2011-01-27 2015-08-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
WO2012133400A1 (ja) * 2011-03-30 2012-10-04 東京エレクトロン株式会社 Ｃｕ配線の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145062A1 (en) * 2003-01-23 2004-07-29 Markus Nopper Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst
US20080240187A1 (en) * 2007-03-30 2008-10-02 Sanyo Electric Co., Ltd. Semiconductor laser device and method of manufacturing the same

Also Published As

Publication number Publication date
US20150004784A1 (en) 2015-01-01
KR20180069776A (ko) 2018-06-25
JP2015012132A (ja) 2015-01-19
TW201517212A (zh) 2015-05-01
KR20170080549A (ko) 2017-07-10
JP6139298B2 (ja) 2017-05-31
US9406557B2 (en) 2016-08-02
KR20150002508A (ko) 2015-01-07

Similar Documents

Publication Publication Date Title
TWI602263B (zh) Cu wiring formation method and memory medium
WO2012133400A1 (ja) Ｃｕ配線の形成方法
US9368418B2 (en) Copper wiring structure forming method
US9425093B2 (en) Copper wiring forming method, film forming system, and storage medium
KR101662369B1 (ko) Cu 배선의 형성 방법 및 기억매체
US9362166B2 (en) Method of forming copper wiring
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
US10163699B2 (en) Cu wiring forming method and semiconductor device manufacturing method
US10096548B2 (en) Method of manufacturing Cu wiring
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
TWI651807B (zh) Ｃｕ配線之製造方法
KR101800487B1 (ko) 동(Cu) 배선의 형성 방법 및 기억매체
US9892965B2 (en) Cu wiring manufacturing method and Cu wiring manufacturing system
US20170025308A1 (en) Method of cleaning bottom of via hole and method of manufacturing semiconductor device
TW201415554A (zh) Ｃｕ配線的形成方法及電腦可讀取之記憶媒體
TW201301443A (zh) 成膜方法及銅配線之形成方法
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체