TWI601314B - 光電半導體組件及用於生產其之方法 - Google Patents

光電半導體組件及用於生產其之方法 Download PDF

Info

Publication number
TWI601314B
TWI601314B TW105125415A TW105125415A TWI601314B TW I601314 B TWI601314 B TW I601314B TW 105125415 A TW105125415 A TW 105125415A TW 105125415 A TW105125415 A TW 105125415A TW I601314 B TWI601314 B TW I601314B
Authority
TW
Taiwan
Prior art keywords
layer
type
type contact
semiconductor component
carrier
Prior art date
Application number
TW105125415A
Other languages
English (en)
Other versions
TW201715755A (zh
Inventor
柯賓恩 佩利馬爾
扎羅卡 安娜 卡司扎克
路茲 霍普
克里斯帝恩 萊瑞爾
Original Assignee
歐司朗光電半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 歐司朗光電半導體公司 filed Critical 歐司朗光電半導體公司
Publication of TW201715755A publication Critical patent/TW201715755A/zh
Application granted granted Critical
Publication of TWI601314B publication Critical patent/TWI601314B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Photovoltaic Devices (AREA)

Description

光電半導體組件及用於生產其之方法
本申請案係關於包括半導體本體及由塑膠材料所組成之載板之光電半導體組件，以及係關於用於製造該光電半導體組件之方法。
本專利申請案請求德國專利申請案10 2015 114 587.1之優先權，該德國專利申請案之該揭露內容在此參照併入。
該光電半導體組件尤其可以包括半導體本體及藉由成型方法所製造提供具有電鍍導通孔用於電性接觸該半導體本體之塑膠載板。
本發明之目的在於達到詳述說明由改良的機械及/或電光性質所區別及以相對簡單的方式可製造的之改良的光電半導體組件。
這些目的依據該獨立專利請求項是藉由光電半導體組件及用於製造該光電半導體組件之方法而達成。該附屬請求項係關於本發明之有利配置及開發。
依據其中一項實施例，該光電半導體組件包括半導體本體，該半導體本體包括具有p型半導體區域、n型半導體區域及配置在該p型半導體區域及該n型半導體區域之間之主動層之半導體層序列。該主動層尤其可以是輻射放射主動層。該p型半導體區域、該n型半導體區域及該主動層在每一個例子中可以包括一個或一個以上之半導體層。該p型半導體區域含有一個或一個以上之p型摻雜半導體層，並且該n型半導體區域含有一個或一個以上之n型摻雜半導體層。對於該p型半導體區域及/或該n型半導體區域以含有一個或一個以上之未摻雜的半導體層也是可能的。
該主動層可以實施例如作為pn接面、作為雙異質結構、作為單一量子井結構或多重量子井結構。在這個例子中，該指定量子井結構包括其中電荷載子經歷本身的能量狀態之量化成為限制之結果之任何結構。尤其，該指定量子井結構並未包含關於該量化之該維度之任何指示。因此，該指定量子井結構尤其包括量子井、量子線及量子點與該結構之任何組合。
再者，該光電半導體組件包括載板，該載板包括塑膠。該載板尤其可以藉由成型(molding)之方法而製造。易言之，該載板為所謂的成型本體。在這個例子中，該語詞成型方法包括所有製造方法，在這些製造方法中，成型材料經導入至預定的模仁內並且尤其接著硬化。尤其，該語詞成型方法包括成型(鑄造、灌封)、射出成型、轉注 成型及壓縮成型。該載板最好是藉由壓縮成型或藉由薄膜輔助成型方法(薄膜輔助轉注成型)而形成。
該載板之塑膠最好包括鑄造樹脂，諸如例如環氧樹脂或矽膠。該塑膠可以含有一個或一個以上之添加劑作為混合物。例如，該載板可以包括用於設定該熱膨脹係數之SiO2顆粒。該載板之厚度可以例如在80微米及500微米之間，最好在100微米及200微米之間，通常接近100微米。
依據至少其中一項實施例，該載板包括第一電鍍導通孔及第二電鍍導通孔，該第一電鍍導通孔及該第二電鍍導通孔在每一個例子中為導引從該載板面向該半導體本體之第一主要表面至該載板背向該半導體本體之第二主要表面。
依據該電鍍導通孔是導引從該載板之該第一主要表面至該載板之該相對的第二主要表面之事實，該光電組件可以有利於提供具有在該載板之該第二主要表面之電性連接。尤其，該光電組件可以提供具有印刷電路板之傳導線路在該載板之該第二主要表面處，例如藉由該第一電鍍導通孔藉由焊層連接至印刷電路板之第一傳導線路及該第二電鍍導通孔藉由第二焊層連接至印刷電路板之第二傳導線路。該光電組件因此有利於表面安裝。
再者，該光電半導體組件有利於包括p型接觸層及n型接觸層，該p型接觸層及該n型接觸層至少區域性配置在該載板及該半導體本體之間，其中該p型接觸 層為電性傳導連接至該第一電鍍導通孔及該p型半導體區域，並且該n型接觸層為電性傳導連接至該第二電鍍導通孔及該n型半導體區域。該p型接觸層及該n型接觸層是由至少其中一個電性絕緣層而彼此絕緣。有利的部分是，在該光電半導體晶片中，該p型半導體區域及該n型半導體區域兩者是由該載板之該側端所接觸。這種配置有利的地方在於位在相對該載板之該半導體本體之輻射出射表面可以未具有連接層。該輻射效率在這種方法中有利於增加。
再者，若該n型接觸層及/或該p型接觸層對於由該主動層所發出之該輻射可反射時，這將是有利的，以反射在該載板之該方向上所發出之輻射朝向該輻射出射表面。該n型接觸層及/或該p型接觸層尤其可以包括反射金屬層並且最好含有銀、金或鋁。對於該n型接觸層及/或該p型接觸層以包括複數個部分材料層，尤其是金屬層及透明傳導氧化物所組成之材料層諸如，例如，氧化銦錫(ITO)或摻雜的氧化鋅(ZnO)，是可能的，其中該摻雜可以是，例如，鋁或鎵。
該光電半導體組件有利於包括金屬補強層，該金屬補強層是至少區域性配置在該半導體層序列及該載板之間。該金屬補強層尤其是至少區域性配置在該n型接觸層及該載板之間。該金屬補強層含有金屬或金屬合金並且其厚度是至少5微米，尤其最好至少10微米。由於該相對地厚的金屬補強層在該載板及該半導體層序列之間，改 良的機械穩定性在該光電半導體組件之該例子中可以達成。該金屬補強層至少可以區域性直接鄰接該載板及/或藉由介電層與該載板分隔。
再者，該光電半導體組件包括p型接觸通孔，該p型接觸通孔配置在該第一電鍍導通孔及該p型接觸層之間。類似該金屬補強層，該p型接觸通孔有利於包括金屬或金屬合金。
依據至少其中一項實施例，類似該金屬補強層，該至少一個p型接觸通孔的厚度為至少5微米，最好至少10微米。尤其，該p型接觸通孔可以藉由電沉積而產生。該至少一個p型接觸通孔最好在側向方向上至少區域上由該補強層所圍繞。易言之，該p型接觸接觸通孔及該補強層至少區域上位在其中一個平面中。在這個例子中，該p型接觸通孔並未直接地鄰接該補強層，而相反地是有利於藉由電性絕緣層由與該補強層絕緣，其中該電性絕緣層的厚度最好並未超過5微米。最好，除了該電性絕緣層之該區域以外，配置在該載板及該半導體層序列之間之該光電半導體組件之該整個區域是藉由該金屬補強層或藉由該p型接觸通孔所覆蓋。該兩個相對厚的材料層之該金屬補強層及該p型接觸通孔聯合地形成該光電半導體組件之機械補強在面向該載板之該區域處。
該金屬補強層在面向該載板之介面處最好具有至少50奈米之均方根粗度值。依據該事實為該金屬補強層具有至少50奈米之均方根粗度值，最好在至少100 奈米，尤其最好在至少200奈米，在面向該載板之介面處，該載板及/或該介電層對於該金屬補強層該附著性是有利於改善並且該光電半導體組件之該機械穩定性因此更進一步改善。
該金屬補強層最好含有或者由鎳或銅所組成。已經發現，例如，鎳層或銅層可以以簡單的方式產生具有相對高的粗糙度，尤其是藉由電沉積，其中該均方根粗糙度為至少50奈米或甚至至少200奈米。用於粗糙化該金屬補強層之個別的製程步驟，例如蝕刻製程，可以進行，但是不需要一定要進行，若至少50奈米之均方根粗糙度在該電沉積期間已經達到。
依據至少其中一種配置，介電層是配置在該載板及該金屬補強層之間。該介電層最好是非有機層，尤其最好是氧化矽層。該介電層最好相對於該金屬補強層是均勻地形成。易言之，該介電層之表面最好具有實質上與該金屬補強層相同的粗糙度。該介電層之該均方根粗糙度尤其可以是至少50奈米，最好至少100奈米，尤其最好至少200奈米。該介電層可以直接地鄰接該載板並且因為本身的粗糙度而改善該載板之該附著性。由於該金屬補強層之該粗糙度轉移至該介電層之結果，該介電層在該金屬補強層上之附著性也受到改善。
該介電層最好至少部分地配置在該金屬補強層及該p型接觸通孔之間。該介電層最好在該金屬補強層之施加之後而使用並且亦覆蓋該金屬補強層之該側壁。 該p型接觸通孔最好在該介電層之使用於該金屬補強層之開孔中之後而產生，其中面對該開孔之該補強層之該側壁為提供具有該介電層。
依據至少一個有利的配置，該半導體層序列在側向方向上至少區域上藉由該載板所圍繞。該半導體層序列是藉由該載板以該方式作側向地保護。最好，該半導體層序列在任何點處並未直接地鄰接該載板，而相反地是藉由至少一個金屬及/或介電層由該載板而分隔。在該方式中，該載板之塑膠材料是有利於受保護免於該主動層之該發出的輻射。尤其，該補強層，如同在側向方向上所觀之，可以至少區域性配置在該半導體層序列及該載板之間。在該方式中，該金屬補強層在大約側向方向上甚至帶來改善的機械穩定性及該半導體層序列之保護。
依據更進一步有利的配置，該光電半導體組件包括至少區域上藉由該載板之外部側端所形成之傾斜側壁。該側壁最好以此種方式傾斜地進行使得該光電組件之橫截面從該載板朝向輻射出射表面而漸收縮。易言之，該光電組件在該載板之該側端較寬於在位於相對該載板之輻射出射表面處。這種配置具有優點在於當從該側端夾取時，該光電半導體晶片實質上僅接觸在該載板之該側端處，而可能配罝在該輻射出射表面處之材料層並未接觸。
尤其，在較佳的配置中這是有利的，其中轉換層是配置在該光電半導體晶片之輻射出射表面處。該轉換層可以含有例如嵌入基體材料內之一個或一個以上之 螢光轉換物質，例如，諸如矽膠。當該晶片是因為該傾斜側壁由該側端而夾取時，該轉換層是有利於未作接觸，使得尤其該轉換層受到損壞及/或該夾取工具污染該轉換層之材料之風險將不會具有。
在其中一項較佳的配置中，該轉換層在側向方向上突出超過該半導體層序列在至少5微米之長度L，最好在至少5微米至至多50微米之間。這有利於避免一種其中並未穿越通過該轉換層並且，例如，具有不想要的藍色印象之輻射是發出在該光電半導體晶片之該邊緣處之情況。更進一步地對於該轉換層以側向地突出超過該較佳地傾斜側壁也是可能的。
依據更進一步有利的配置，該轉換層具有倒角。易言之，在該表面處之該轉換層之該邊緣並未以直角方式形成，而是傾斜地，例如具有相對該轉換層之該表面具有45°之角度，或者該邊緣是圓形的。該配置使得在該轉換層之該頂端邊緣之該方向上所發出之光線避免覆蓋了特別長的距離穿透該轉換層並且因此具有過度增加的轉換光之比例。
依據更進一步有利的配置，該轉換層之側端表面是以光吸收或反射層所覆蓋。這種配置避免一種其中在該轉換層中相較於在垂直方向上所發出之光線已經覆蓋非常大量距離並且因此具有不同顏色印象，例如，微黃顏色印象，之光線是在該轉換層之該邊緣處所發出之情況。
在光吸收層之該例子中，該後者最好具有朝向該轉換層之表面增加之變化的厚度。在這種方式中，在該轉換層之該上方邊緣處所發出及尤其已覆蓋長距離穿透該轉換層並且因此具有特別高的轉換光線之比例之該光線是衰減至更大的程度，例如藉以減少微黃顏色印象。
在更多可能的配置中，在該轉換層中之轉換粒子之濃度在朝向該轉換層之該外部側端之該方向中而減少。在這種方式中所能夠達到的在於雖然在該外部側端之該方向上所發出之該光線覆蓋穿透該轉換層之較長的距離，因為在該外部區域中之該轉換粒子之該較低的濃度，該光線是轉換至大致相同於垂直發出的光線之程度。
在更進一步可能的配置中，該轉換層在該中心中相較於在該外部側端處具有較大的厚度。這可以例如依據其中該半導體層序列是藉由蝕刻所粗糙化，在該半導體層序列之該中心中所移除之材料之該數量是多於在該外部區域中之方法步驟中之該事實而實現，使得凹陷產生於該中心中。若該轉換層接著是例如適用於液體或凝膠狀形式，在該中心中為較厚之轉換層將產生。在這種方法中，該輻射穿透用於垂直地發出光線之該轉換材料之該距離是增加的，以至少部分地補償穿透用於傾斜地發出光線之該轉換材料之該增加的距離，並且因此改善該輻射之該顏色隨角度變化之均勻性。
在一項較佳的實施例中，該n型接觸層包括至少一個n型穿透接觸，其被導引穿透在該p型半導體區 域中及該主動層之貫穿孔，而進入該p型半導體區域。在該貫穿之該區域中，該至少一個n型穿透接觸是藉由電性絕緣層與該主動層及該p型半導體區域而分隔。該至少一個p型接觸通孔最好與該至少一個n型穿透接觸在側向方向上所分隔。換另一種方式，該n型穿透接觸或該複數個n型穿透接觸在垂直方向上並未放置在該p型接觸通孔或該複數個p型接觸通孔之上方。在平面視圖中，因此，有利之處在於在任何時刻具有重疊在p型接觸通孔及n型穿透接觸之間。
在更多有利的配置中，該p型接觸層是藉由封裝層所區域性覆蓋。該封裝層最好是非有機介電層，尤其是氧化物或氮化物層，諸如，例如，氧化矽層、氧化鋁層或氮化矽層。
在用於製造該光電半導體晶片之方法中，該補強層及/或該p型接觸通孔是藉由電沉積而有利地產生。藉由該電沉積，尤其該補強層可以使用至少50奈米之相對高的均方根粗糙度而產生。尤其，在鎳層或銅層之該電沉積期間這是一種情況。
再者，在該製造方法中若至少區域性配置在該金屬補強層上之該介電層是由四乙氧基矽烷(TEOS,tetraethyl orthosilicate)藉由化學氣相沉積所製造之氧化矽層將是有利的。已經發現該方法使得沉積相對於該補強層是均勻的及具有實質上與該補強層相同的粗糙度之材料層是可能的。最好，該介電層之該均方根粗糙度，類似該金 屬補強層之該均方根粗糙度，是至少50奈米，尤其最好至少200奈米。
該方法之更多有利的配置從該光電半導體組件之該上文描述是顯而易見的，並且反之亦然。
1‧‧‧半導體本體
2‧‧‧半導體層序列
3‧‧‧p型半導體區域
4‧‧‧主動層
5‧‧‧n型半導體區域
6‧‧‧p型接觸層
7‧‧‧p型電鍍導通孔
8‧‧‧n型接觸層
8A‧‧‧n型穿孔接觸
9‧‧‧封裝層
10‧‧‧載板
11‧‧‧第一電鍍導通孔
12‧‧‧第二電鍍導通孔
13‧‧‧電性絕緣層
14‧‧‧補強層
15‧‧‧電性絕緣層
16‧‧‧輻射出射表面
17‧‧‧第一主要表面
18‧‧‧第二主要表面
19‧‧‧電性絕緣層
20‧‧‧轉換層
21‧‧‧該半導體層序列之側壁
22‧‧‧該半導體組件之側壁
23‧‧‧成長基板
24‧‧‧開孔
25‧‧‧開孔
26‧‧‧開孔
27‧‧‧光吸收或反射層
28‧‧‧倒角
29‧‧‧後側接觸
30‧‧‧後側接觸
100‧‧‧光電半導體組件
本發明依據結合第1至4圖之例示性的實施例於下文做更多細節之解釋。
在該圖式中：第1圖顯示依據第一個例示性的實施例透過光電組件之橫截面之概要說明；第2A至2M圖顯示依據中間步驟用於製造該光電組件之該方法之其中一項例示性實施例之概要說明；第3圖顯示依據第二例示性實施例透過光電組件之橫截面之概要說明；以及第4圖顯示依據第三例示性實施例透過光電組件之橫截面之概要說明。
相同或相同作用的組成部分在該圖式中是以相同的圖示標號提供於每一個例子中。該說明的組成部分以及在彼此之間之該組成部分之該尺寸關係不應視為是真實比例。
如同在第1圖中所說明之光電半導體組件100之第一例示性實施例是關於發光二極體(LED)。該發光 二極體包括半導體本體1，該半導體本體1包括半導體層序列2，該半導體層序列2具有適合用於發出輻射之主動層4。該主動層4可以包括例如用於產生輻射之pn接合或單一或多重量子井結構。該主動層4是配置在p型半導體區域3及n型半導體區域5之間。
該半導體層序列2最好是依據III-V化合物半導體材料，尤其在砷化物、氮化物或磷化物化合物半導體材料上。例如，該半導體層序列2可以含有InxAlyGa1-x-yN、InxAlyGa1-x-yP或InxAlyGa1-x-yAs，在每一個例子中其中0≦x≦1、0≦y≦1及x+y≦1。依據其中一個該上述的式子，該III-V化合物半導體材料在此並不需要必須具有數學上確切的組成。相反地，該III-V化合物半導體材料可以包括實質上並不改變該材料之該物理性質之該一種或一種以上之摻雜及額外的組成。為了簡化之故，然而，該上述的式子慬包含該晶格之該必要的組成，即使該必要組成可以部分藉由小量的更多物質所替代。
依據該例示性的實施例該LED是所謂的薄膜型LED，由該薄膜型LED，使用於成長該半導體層序列2之成長基板後續是由該半導體層序列2所分離。該初始的成長基板，例如藍寶石、矽或砷化鎵基板，是由該輻射出射表面16接著所位在之該半導體本體1之該側端所分離。該半導體本體1可以粗糙化或提供具有結構在本身的輻射出射表面16，藉以改善來自該半導體本體1之輻射之該耦出(coupling-out)。該半導體本體1在該輻射出射表面16處 之該結構或粗糙化尤其藉由蝕刻製程可以是有效果的。
在位在相對於該輻射出射表面16之表面處，該半導體本體1是連接至載板10。該載板10是由塑膠所形成。尤其，該載板10可以藉由壓縮成型、轉注成型或鑄造或灌封方法之成型所產生。該載板10之該塑膠材料例如可以包括環氧樹脂或矽膠。
該載板10具有面向該半導體本體1之第一主要表面17及背向該半導體本體之第二主要表面18。該載板10具有第一電鍍導通孔11及第二電鍍導通孔12，該第一電鍍導通孔11及該第二電鍍導通孔12在每一個例子中為導引從該載板10之該第一主要表面17至該第二主要表面18。該電鍍導通孔11、12有利於包括金屬或金屬合金並且尤其可以藉由電鍍而製造。該電鍍導通孔11、12可以含有例如銅、鎳或焊料。該兩個電鍍導通孔11、12負責用於電性接觸該半導體本體1。例如，該第一電鍍導通孔11為電性傳導連接至該半導體層序列2之該p型半導體區域3並且該第二電鍍導通孔12為電性傳導連接至該n型半導體區域5。
後側接觸29、30可以施加在該電鍍導通孔11、12之後側處。該後側接觸可以包括例如金屬或金屬合金，尤其是焊料。該後側接觸29、30可以含有例如金、鈀、銀、錫、銅、鎳、鈦、鋁、鎢及/或鉑。例如，該後側接觸29、30為銅錫、鎳錫、銅鎳錫、鈦金、鈦鉑金、鎳金、鈦金錫、鈦鉑金錫、鎳金錫或鎳鈀金層。再者，該後側接 觸29、30可以是錫銀銅層(SAC焊料層)、金錫層、銅銀鎳層或純銀、銅或金層。
在說明於第1圖中之該例示性的實施例中，該後側接觸突出超過該電鍍導通孔11、12。另外，然而，對於該後側接觸29、30全等於該電鍍導通孔11、12或者不完全覆蓋該電鍍導通孔11、12亦是可能的。
在該第一電鍍導通孔11及該p型半導體區域3之間之電性傳導連接尤其藉由p型接觸層6是有效的，該p型接觸層6鄰接該p型半導體區域，例如，及配置在該半導體本體1及該載板10之間之p型接觸通孔7。該p型接觸通孔7連接該第一電鍍通孔11至該p型接觸層6。對於該p型接觸通孔7成為該第一電鍍通孔11之組成部分亦是可能的。例如，該p型接觸通孔7及該第一電鍍導通孔11可以同時地產生，例如，藉由金屬或金屬合金之電沉積。
該第二電鍍導通孔12為藉由n型接觸層8、8A而電性傳導連接至該n型半導體區域5。該方法是有效的，例如在此類方式中部分該n型接觸層8經導引穿透經由該半導體層序列2之至少其中一個貫穿直接進入該n型半導體區域5並且以這種方式形成至少一個穿孔接觸8A。該n型接觸層8、8A是與該p型半導體區域3、該主動層4、該p型觸層6及該第一電鍍導通孔11藉由至少一個電性絕緣層13而電性絕緣。該至少一個電性絕緣層13可以，例如，包括氧化矽或氧化鋁。
藉由該n型接觸層8、8A導引穿越該主動區域4之該光電組件之接觸具有該優點在於接觸該n型半導體區域5及該p型半導體區域3兩者從面對該載板10之該半導體本體1之側端是有效的。該光電組件之該輻射出射表面16因此有利於不具有電性接觸元件，諸如，例如，焊墊、接觸金屬化或連接線路。由接觸元件在該輻射出射表面16處之輻射之吸收在這種方式中可以避免。
在位於相對該半導體本體1之該載板10之該第二主要表面18，該電鍍導通孔11、12可以有利於外部連接。尤其，該電性傳導電鍍導通孔11、12可以連接至印刷電路板之該傳導線路，例如，在該載板10之該第二主要表面18處。該光電半導體組件因此有利於表面安裝。
金屬補強層14是有利於配置在該n型接觸層8及該載板10之間。該金屬補強層14的厚度有利於至少5微米之厚度，尤其最好至少10微米。該金屬補強層14含有金屬或金屬合金，例如鎳或銅。該補強層14最好是藉由電沉積所產生。該補強層14最好具有至少50奈米之均方根粗糙度，尤其最好為至少200奈米。該補強層14之該相對高的粗糙度具有優點在於接續該補強層14之更多電性絕緣層15之該附著性在該載板10之該方向上可以改善。
在該載板10及該補強層14之間之該電性絕緣層15改善該載板10之該塑膠材料對於該光電組件之附著性。
該半導體層序列2之該側壁21是藉由包括一個或一個以上之電性絕緣層13、15及一個或一個以上之金屬層8、14之材料層序列而至少區域性，最好完全地覆蓋。尤其，該半導體層序列2之該側壁21並未直接地鄰接該載板10。在這種方式中，該載板10之該塑膠材料是有利於受到保護免於在該主動層4中所產生之輻射。最好，有利於具有至少5微米之厚度之該金屬補強層14是至少區域性配置在該半導體層序列2之該側壁21及該載板本體10之間。除了該載板本體10之該保護免於該主動層3之該輻射之外，該機械穩定性之改良在這種方式中亦能達到。該光電半導體組件100之該長期穩定性在這種方式中受到改善。
該電性絕緣層15帶來由該p型接觸通孔7及由該第一電鍍導通孔11之該補強層14之電性絕緣。該電性絕緣層15包括，例如，無機介電物並且其厚度最好為小於5微米。該p型接觸通孔7及該補強層14為至少僅區域性由該電性絕緣層15而彼此分隔。尤其，該p型接觸通孔7在垂直方向上經導引穿越該補強層14，其中在所說明之例示性的實施例中之該補強層14為電性傳導連接至該n型接觸層8並且因此必須是藉由該電性絕緣層15與該p型接觸通孔7而絕緣。該至少一個p型接觸通孔7最好與該至少一個n型穿孔接觸8A分隔，在側向方向上，造成該n型半導體區域5。換一種方式，該至少一個p型接觸通孔7及該至少一個n型穿孔接觸8A並未垂直放置於彼 此之上。
該金屬補強層14可以至少區域性鄰接該n型接觸層8並且藉由這種方式形成電性傳導連接在該第二電鍍導通孔12及該n型接觸層8之間。尤其，部分該第二電鍍導通孔12可以延伸穿越該電性絕緣層15及鄰接該金屬補強層14以電性接觸該後者。易言之，該第二電鍍導通孔12為經由該金屬補強層14及該n型接觸層8、8A而電性傳導連接至該n型半導體區域5。
在所說明之該例示性的實施例中，轉換層20是配置在該半導體層序列2之該輻射出射表面16處。該轉換層20尤其可以至少區域性直接鄰接該半導體層序列2並且尤其並未由該半導體層序列2藉由介電物所分隔。藉由該轉換層20，由該主動層4所發出之至少部分該輻射有利於轉換成為具有較長的波長之輻射。在這種方式中，白光可以例如利用發出在該藍或紫外光譜範圍中之半導體晶片而產生。為了這種目的，該轉換層20有利於包括可以例如嵌入成為基體材料(例如矽膠)之一個或一個以上之轉換物質。發光轉換及適當的轉換物質之原理對於熟習該項技藝之人士將是已知的並且因此將不在這個階段做更多詳細節上的解釋。
該轉換層20在側向方向上延伸超過該半導體層序列2為最好至少5微米及至多20微米之長度L。在這種方法中，有利的是，該發出的輻射之改善的顏色均勻性可以達到及/或該發出的輻射之顏色軌跡視該發出角度 而定可以以特定方式而設定。
該光電組件100有利於包括傾斜的側壁22。該側壁22尤其是相對於該半導體層序列2之主平面而傾斜達到不等於90度之角度。該傾斜的側壁22以該光電組件100在連續從該載板朝向該輻射出射表面16之方向上漸收縮之方式而有利於傾斜。該光電組件100因此在可以藉由該載板10之該第二主要表面18而形成之後側處，較寬於在該輻射出射表面16及可能該轉換層20所配置之前側處。該側壁22之該傾斜的實施例具有優點在於當該光電半導體組件100是由該側端所夾取時，該夾取工具與該轉換層20形成接觸將未具有風險。這種方法降低該夾取工具受到由該轉換層20所污染之該風險，包括，例如，黏性矽膠。
該光電組件100最好產生於具有多重相同類型之更進一步的光電組件之晶圓聚集中。當該晶圓是分離成為個別的光電組件100時，該傾斜的側壁22最好產生。該分離可以例如藉由切割或藉由雷射分離來實現。
該後續第2A至2M圖描述用於產生該光電半導體組件之方法之其中一項例示性實施例。該上文描述的該光電半導體組件之個別組成的部分之有利配置以相同的方式適用於下文所描述之方法，並且反之亦然。
在如同於第2A圖中所說明之該方法之該中間步驟中，包括該p型半導體區域3、該主動層4及該n型半導體區域5之該半導體層序列2已經成長於成長基板23之上。該成長基板23可以包括例如氮化鎵、藍寶石、 砷化鎵、矽或碳化矽。該半導體層序列2最好是磊晶產生，尤其藉由金屬有機氣相磊晶(MOVPE,Metal Organic Vapor Phase Epitaxy)。
在於第2B圖中所說明之該中間步驟中，p型接觸層6已經施加於該半導體層序列2，並且結構化於部分區域內。該p型接觸層6最好包括金屬或金屬合金，並且尤其可以是反射層。該p型接觸層6例如可以包括銀或者由銀所組成。對於該p型接觸層6是由複數個部分材料層所形成亦是可能的。再者，封裝層9已經施加至該p型接觸層6之上方。該封裝層9最好為無機介電層，尤其是氧化物或氮化物層，諸如，例如，氧化矽層或氮化矽層。另外，該封裝層可以含有例如鈦鎢氮、氮化鈦、鎢化鈦或鉻。該封裝層9例如負責用於電性絕緣該p型接觸層6相對於後續電性傳導層，尤其是n型接觸層，及或用於保護該p型接觸層6。
在於第2C圖中所說明之該中間步驟中，藉由蝕刻製程凹陷已經產生於該半導體層序列2中，例如，該凹陷直接延伸進入該n型半導體區域5內。在該更進一步的方法中該凹陷負責用於導引n型接觸層穿透進入該n型半導體區域5內。
在於第2D圖中所說明之該中間步驟中，平臺式結構已經產生於該半導體層序列2中。為了該目的，該半導體層序列2在該邊緣區域中藉由例如蝕刻製程已經移除，以結構化該半導體層序列2至所需的形狀及尺寸。 該平臺式結構最好直接延伸進入該成長基板23之該區域內，意即，該半導體層序列2在該邊緣區域中為幾乎完全地或完全地移除。再者，在於第2圖中所說明之該中間步驟中，更進一步的電性絕緣層13已經施加，該電性絕緣層13覆蓋及在這個方式中尤其電性絕緣在該平臺式結構之蝕刻溝槽中之該半導體層序列2之該側壁及該凹陷。在產生於該上一個中間步驟中用於之後導引穿透該n型接觸層之該凹陷之該底部處，該電性絕緣層13已經移除，以曝露該n型半導體區域5於該處。
在於第2E圖中所說明之該中間步驟中，n型接觸層8已經施加。該n型接觸層8最好包括金屬或金屬合金。尤其，該n型接觸層8可以包括諸如，例如，鋁或銀之反射金屬。在該凹陷之該區域中，該n型接觸層8延伸穿透該p型半導體區域3及該主動層4，直接進入該n型半導體區域5，並且形成穿孔接觸8A於該區域中。該n型接觸層8可以覆蓋該先前施加的電性絕緣層13在該半導體層序列2之該側壁處。
在於第2F圖中所說明之該中間步驟中，金屬補強層14已經施加。該金屬補強層14是由金屬或金屬合金所形成並且，尤其，可以藉由電沉積所施加。該補強層14例如可以含有鎳。對於電沉積該金屬補強層14而言，首先種子層可以施加，並且若適當的話進行結構化(未說明)。為了以結構化方式施加該金屬補強層，就本身而言已知的光學微影步驟，尤其使用光阻遮罩，可以額外地使用。
最好，該補強層14的厚度為至少5微米，尤其最好至少10微米。該補強層14尤其相對於該半導體層序列2亦至少部分橫向地配置。該補強層14在後續的製程步驟中及尤其在該完成的光電組件中增加該機械穩定性。
在於第2G圖中所說明之該中間步驟中，至少一個開孔24已經產生於該補強層14及該下方n型接觸層8中，其中該開孔24例如只在該電性絕緣層13延伸。另外，亦有可能施加該金屬補強層14在於第2F圖中之該方法步驟中利已經結構化之此類方式之方法中使得具有一個或一個以上之開孔24。再者，更進一步的電性絕緣層15已經施加在該補強層14之上方並且，類似該上文描述的封裝層9或該電性絕緣層13，最好可以包括至少一個無機介電物，諸如，例如，氧化矽。該電性絕緣層15最好完全覆蓋該補強層14之該表面。尤其，該電性傳導層8、14是由該電性絕緣層15所覆蓋於該開孔24之該區域中。
該電性絕緣層15最好為二氧化矽層，該二氧化矽層有利於藉由使用四乙氧基矽烷之化學氣相沉積所產生。已經發現藉由該方法有利於達到的在於該電性絕緣層15均勻地覆蓋該補強層14。該電性絕緣層15因此有利於具有實質上與該補強層14相同的粗糙度。最好，該電性絕緣層15之該均方根值粗糙度為至少50奈米，最好至少100奈米。該電性絕緣層15尤其均勻地覆蓋該補強層14於該至少一個開孔24之該區域中以在該處帶來電性絕 緣。
在於第2H圖中所說明之該中間步驟中，至少一個開孔25於該電性絕緣層13、15及該封裝層9中用於曝露該p型接觸層6及至少一個更進一步的開孔26於該電性絕緣層15中用於曝露該補強層14之區域已經產生。
在於第2I圖中所說明之該中間步驟中，在該p型接觸層6上方該先前產生的開孔已經填覆以形成p型穿孔接觸7之金屬層。該p型穿孔接觸7是連接至金屬接觸層，該金屬接觸層在該完成的組件中形成第一電鍍導通孔11穿越載板。在這種方式中，該第一電鍍導通孔11為經由該p型穿孔接觸7及該p型接觸層6而電性傳導連接至該p型半導體區域3。再者，在該中間步驟中，第二金屬接觸層(該第二金屬接觸層於該完成的組件中形成第二電鍍導通孔12穿透載板)已經產生於該先前產生的開孔上方於配置在該補強層14上方之該電性絕緣層15中。在這種方式中，該第二電鍍導通孔12為電性傳導連接至該補強層14，並且在這種方式中經由該n型接觸層8以該穿孔接觸8A接觸該n型半導體區域3。對於該第一電鍍導通孔11、該第二電鍍導通孔12及/或該p型穿孔接觸7為藉由在其中一個方法步驟中之電沉積所產生是可能的。該p型穿孔接觸7及該補強層14為配置至少區域性於其中一個平面中並且僅是藉由該電性絕緣層15之區域而彼此分離，該電性絕緣層15的厚度最好是小於5微米。
可能的情況為，除了單一p型接觸通孔7 之外，複數個p型接觸通孔7是產生在該第一電鍍導通孔11及該p型接觸層6(未例示)之間。在這種變化中，在該上一個中間步驟中，複數個開孔是產生於該補強層14、該n型接觸層8、該電性絕緣層13及該封裝層9中。該至少一個p型接觸通孔7例如在平面圖中可以具有圓形橫截面。若複數個p型接觸通孔7形成，則該複數個p型接觸通孔7例如可以形成複數個圓形之配置。該至少一個p型接觸通孔7不一定需要垂直排列，反而也可以另外以相對於該垂直方向而傾斜地排列及/或具有擁有彎曲形狀旳側壁。這種方式改善該p型接觸通孔7對於該p型接觸通孔7透過其所排列之該電性絕緣層15之附著性，以及該電性絕緣層15之包覆成型。
在於第2J圖中所說明之該中間步驟中，塑膠材料成型圍繞該光電組件背向成長基板23之該側端，藉以在這種方式中形成載板10。該載板10尤其可以包括聚合物，諸如，例如，以SiO2填覆之環氧樹脂、矽膠或複合材料。若該電鍍導通孔11、12在施加該載板10之該塑膠材料之期間受到覆蓋，則該電鍍導通孔11、12例如藉由磨削、研磨、抛光、其它機械加工步驟、雷射剝離、蝕刻或複數個此類方法步驟之組合，而再度曝露。最好，該電鍍導通孔11、12在移除該塑膠材料之期間，其本身是一起研磨。
在於第2K圖中所說明之該中間步驟中，該成長基板23已經由該半導體層序列2而分離。該成長基板 23例如可以藉由雷射剝離、蝕刻或研磨方法而分離。因為現在該半導體層序列2之該表面構成該前側，並且該載板10構成該光電半導體組件之該後側，因此，該光電半導體組件相較於該先前的中間步驟今將翻轉而作說明。再者，該電鍍導通孔11、12之該後側已經提供具有後側接觸29、30。
在於第2L圖中所說明之該更進一步的中間步驟中，擔任作為輻射出射表面16之該半導體層序列2之該表面已經粗糙化，尤其以改善該輻射之耦出。
在於第2M圖中所說明之更進一步的方法步驟中，傾斜的側壁22已經產生，其中該製程步驟尤其在將晶圓切單(singulation)成為個別的光電組件期間可以進行。藉由轉換層20之存在，該切單最好是藉由使用皮秒雷射之雷射分離或藉由水刀實現製程所進行，以最小化該轉換層20之熱負載。在第1圖中所說明之該光電半導體組件100可以藉由在這種方式中之例子而產生。
如同在第3圖中所說明之該光電半導體組件100之該第二例示性的實施例不同於在第1圖中所說明之該例示性的實施例在於該轉換層具有倒角28，意即，在該表面之該外部側端處之斜面邊緣。該倒角例如可以形成具有該轉換層20之該表面為45°之角度。另外，該轉換層20可以具有圓形的邊緣。在這種方式中，該發出的輻射之該均勻性(顏色之於角度)可以有利於做改善。關於更進一步的配置及結合該配置之優點，該第二例示性的實施例 對應於該第一例示性的實施例。
有利之處是，電性絕緣層19在每一個例子中是配置在該電鍍導通孔11、12及該載板10之間。該載板10之該塑膠材料對於該金屬電鍍導通孔11、12之附著性以這種方式作改善。該電性絕緣層19包括不同於該載板之材料的介電材料。尤其，該電性絕緣層19可以包括無機介電材料。
在如同於第4圖中所說明之該光電半導體組件100之該第三例示性的實施例中，光吸收或反射層27已經施加至該轉換層20之該側端表面。透過該轉換層20之側向發出於這種方式中將減少並且該發出的輻射之該顏色均勻性在這種方式中將作改善。該光吸收層27具有朝向該轉換層20之表面而增加之變化的厚度，在該轉換層20之該上方邊緣處所發出及透過該轉換層20已經特定覆蓋長距離並且因此具有特定高比例的轉換光線之光線為衰減至較大的程度，藉以減少例如顏色微黃印象。
再者，說明於第4圖中之該例示性的實施例不同於在第1圖中之該例示性的實施例在於該n型接觸層8並未鄰接該光電半導體晶片之該側壁22於任何點處。這特別有利於若該n型接觸層8包括對於諸如水氣之環境影響敏感之金屬，尤其，例如，諸如銀。為了確保該n型接觸層8並未鄰接在該完成的光電半導體組件100中之該晶片側壁，該n型接觸層8例如以結構化方式而施加在於第2E圖中之該方法步驟中，以此類方式在於該n型接觸層8 在側向方向上並未延伸至該成長基板23之側壁並且因此尤其在該後續的方法步驟中是藉由該介電層15所側向覆蓋。
關於更進一步的配置及結合該配置之優點，該第三例示性實施例對應於該第一例示性實施例。
本發明並非依據該例示性的實施例之描述所限定。而是，本發明涵括任何新穎的特徵以及特徵之任何組合，該特徵尤其包含在申請專利範圍中之特徵之任何組合，即使該特徵或該組合本身並未明確地詳述於申請專利範圍或例示性的實施例中。
1‧‧‧半導體本體
2‧‧‧半導體層序列
3‧‧‧p型半導體區域
4‧‧‧主動層
5‧‧‧n型半導體區域
6‧‧‧p型接觸層
7‧‧‧p型電鍍導通孔
8‧‧‧n型接觸層
8A‧‧‧n型穿孔接觸
9‧‧‧封裝層
10‧‧‧載板
11‧‧‧第一電鍍導通孔
12‧‧‧第二電鍍導通孔
13‧‧‧電性絕緣層
14‧‧‧補強層
15‧‧‧電性絕緣層
16‧‧‧輻射出射表面
17‧‧‧第一主要表面
18‧‧‧第二主要表面
20‧‧‧轉換層
22‧‧‧該半導體組件之側壁
29‧‧‧後側接觸
30‧‧‧後側接觸
100‧‧‧光電半導體組件

Claims (19)

  1. 一種光電半導體組件(100)，包括半導體本體(1)，其包括半導體層序列(2)，該半導體層序列(2)具有p型半導體區域(3)、n型半導體區域(5)、以及配置在該p型半導體區域(3)與該n型半導體區域(5)之間之主動層(4)；載板(10)，其包括塑膠及包括第一電鍍導通孔(11)及第二電鍍導通孔(12)；p型接觸層(6)及n型接觸層(8、8A)，該p型接觸層(6)及該n型接觸層(8、8A)為至少區域性配置在該載板(10)及該半導體本體(1)之間，其中該p型接觸層(6)為電性傳導連接至該第一電鍍導通孔(11)及該p型半導體區域(3)，並且該n型接觸層(8、8A)為電性傳導連接至該第二電鍍導通孔(12)及該p型半導體區域(5)；金屬補強層(14)，其為至少區域性配置在該n型接觸層(8)及該載板(10)之間，其中該金屬補強層(14)的厚度為至少5微米；以及至少一個p型接觸通孔(7)，其配置在該第一電鍍導通孔(11)及該p型接觸層(6)之間，其中該p型接觸通孔(7)的厚度為至少5微米並且在側向方向上由該補強層(14)至少區域性圍繞。
  2. 如申請專利範圍第1項所述之光電半導體組件，其中該金屬補強層(14)包括鎳或銅，或者由鎳或銅所組成。
  3. 如申請專利範圍第1或2項所述之光電半導體組件，其中該光電補強層(14)在面向該載板之介面處具有至少50奈米之均方根粗糙度。
  4. 如申請專利範圍第1項所述之光電半導體組件，其中介電層(15)是配置在該載板(10)及該金屬補強層(14)之間。
  5. 如申請專利範圍第4項所述之光電半導體組件，其中該介電層(15)是至少部分配置在該金屬補強層(14)及該p型接觸通孔(7)之間。
  6. 如申請專利範圍第1項所述之光電半導體組件，其中該半導體層序列(2)在側向方向上由該載板(10)至少區域性圍繞。
  7. 如申請專利範圍第6項所述之光電半導體組件，其中該補強層(14)，如同在側向方向上所觀之，是區域性配置在該半導體層序列(2)及該載板(10)之間。
  8. 如申請專利範圍第1項所述之光電半導體組件，其中該光電半導體組件(100)包括傾斜的側壁，該傾斜的側壁由該載板(10)之外部側端至少區域性所形成，並且其中該側壁(22)傾斜地進行，以使得該光電半導體組件(100)之橫截面由該載板(10)朝向輻射出射表面(16)而漸收縮。
  9. 如申請專利範圍第1項所述之光電半導體組件，其中轉換層(20)為配置在該光電半導體組件(100)之輻射出射表面(16)處。
  10. 如申請專利範圍第9項所述之光電半導體組件，其中該轉換層(20)在側向方向上突出超過該半導體層序列(2)達至少5微米之長度L。
  11. 如申請專利範圍第9或10項所述之光電半導體組件，其中該轉換層(20)具有倒角(28)。
  12. 如申請專利範圍第9或10項所述之光電半導體組件，其中該轉換層(20)之側端表面覆蓋有光吸收或反射層(27)。
  13. 如申請專利範圍第12項所述之光電半導體組件，其中該光吸收層(27)的厚度朝向該轉換層(20)之該表面而增加。
  14. 如申請專利範圍第1項所述之之光電半導體組件，其中該載板(10)包括環氧樹脂或矽膠。
  15. 如申請專利範圍第1項所述之光電半導體組件，其中該n型接觸層(8、8A)包括至少一個n型穿孔接觸(8A)，至少一個n型穿孔接觸(8A)導引穿透在該p型半導體區域(3)及該主動層(4)中之貫穿孔，而進入該n型半導體區域(5)。
  16. 如申請專利範圍第1項所述之光電半導體組件，其中該至少一個p型接觸通孔(7)在側向方向上是與該至少一個n型穿孔接觸(8A)所分隔。
  17. 如申請專利範圍第1項所述之光電半導體組件，其中該p型接觸層(6)是由無機介電封裝層(9)所區域性覆蓋。
  18. 一種用來產生如申請專利範圍第1至17項中任一項所述之光電半導體組件(100)的方法，其中該補強層(14)及該p型接觸通孔(7)是藉由電沉積所產生。
  19. 如申請專利範圍第18項所述之方法，其中該介電層(15)為氧化矽層，並且是從藉由化學氣相沉積之四乙氧基矽烷所產生。
TW105125415A 2015-09-01 2016-08-10 光電半導體組件及用於生產其之方法 TWI601314B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015114587.1A DE102015114587A1 (de) 2015-09-01 2015-09-01 Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
TW201715755A TW201715755A (zh) 2017-05-01
TWI601314B true TWI601314B (zh) 2017-10-01

Family

ID=56799461

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125415A TWI601314B (zh) 2015-09-01 2016-08-10 光電半導體組件及用於生產其之方法

Country Status (7)

Country Link
US (1) US20180254386A1 (zh)
EP (1) EP3345225B1 (zh)
JP (1) JP6474529B2 (zh)
CN (1) CN107924974B (zh)
DE (1) DE102015114587A1 (zh)
TW (1) TWI601314B (zh)
WO (1) WO2017036841A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015115900A1 (de) 2015-09-21 2017-03-23 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US10991861B2 (en) 2015-10-01 2021-04-27 Cree, Inc. Low optical loss flip chip solid state lighting device
DE102016103059A1 (de) 2016-02-22 2017-08-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102017104752B4 (de) 2017-03-07 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
DE102017107198A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
US11387389B2 (en) 2018-01-29 2022-07-12 Creeled, Inc. Reflective layers for light-emitting diodes
US11031527B2 (en) 2018-01-29 2021-06-08 Creeled, Inc. Reflective layers for light-emitting diodes
US11923481B2 (en) 2018-01-29 2024-03-05 Creeled, Inc. Reflective layers for light-emitting diodes
US10879441B2 (en) 2018-12-17 2020-12-29 Cree, Inc. Interconnects for light emitting diode chips
US10985294B2 (en) 2019-03-19 2021-04-20 Creeled, Inc. Contact structures for light emitting diode chips
US11094848B2 (en) * 2019-08-16 2021-08-17 Creeled, Inc. Light-emitting diode chip structures
US11508715B2 (en) 2020-04-24 2022-11-22 Creeled, Inc. Light-emitting diode chip with electrical overstress protection
CN112701205B (zh) * 2021-03-23 2021-09-24 元旭半导体科技股份有限公司 一种深紫外芯片的全无机封装制备方法及深紫外芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157333A1 (en) * 2007-01-03 2008-07-03 Chipmos Technologies Inc. Chip package and manufacturing method thereof
TW201234681A (en) * 2010-12-17 2012-08-16 Osram Opto Semiconductors Gmbh Carrier for an optoelectronic semiconductor chip and semiconductor chip
CN102959741A (zh) * 2010-06-28 2013-03-06 欧司朗光电半导体有限公司 光电子器件及其制造方法
US20150181711A1 (en) * 2013-12-24 2015-06-25 Nichia Corporation Wiring substrate and light emitting device
CN104823287A (zh) * 2012-09-20 2015-08-05 欧司朗光电半导体有限公司 具有多个并排设置的有源区域的光电子半导体芯片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
EP1774599B1 (de) * 2004-07-30 2015-11-04 OSRAM Opto Semiconductors GmbH Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
US7994514B2 (en) * 2006-04-21 2011-08-09 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with integrated electronic components
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102008031786B4 (de) * 2008-07-04 2012-11-08 Osram Ag LED-Modul mit einem Kühlkörper
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
KR101933001B1 (ko) * 2011-03-14 2018-12-27 루미리즈 홀딩 비.브이. 플립 칩 설치를 위해 재배치된 수직 콘택들을 가진 led
JP5816127B2 (ja) * 2012-04-27 2015-11-18 株式会社東芝 半導体発光装置およびその製造方法
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
DE102012217533A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
JP6306308B2 (ja) * 2013-09-19 2018-04-04 株式会社東芝 半導体発光装置
DE102014116935A1 (de) * 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
JP6555907B2 (ja) * 2015-03-16 2019-08-07 アルパッド株式会社 半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157333A1 (en) * 2007-01-03 2008-07-03 Chipmos Technologies Inc. Chip package and manufacturing method thereof
CN102959741A (zh) * 2010-06-28 2013-03-06 欧司朗光电半导体有限公司 光电子器件及其制造方法
TW201234681A (en) * 2010-12-17 2012-08-16 Osram Opto Semiconductors Gmbh Carrier for an optoelectronic semiconductor chip and semiconductor chip
CN104823287A (zh) * 2012-09-20 2015-08-05 欧司朗光电半导体有限公司 具有多个并排设置的有源区域的光电子半导体芯片
US20150181711A1 (en) * 2013-12-24 2015-06-25 Nichia Corporation Wiring substrate and light emitting device

Also Published As

Publication number Publication date
EP3345225A1 (de) 2018-07-11
JP6474529B2 (ja) 2019-02-27
JP2018526828A (ja) 2018-09-13
WO2017036841A1 (de) 2017-03-09
DE102015114587A1 (de) 2017-03-02
TW201715755A (zh) 2017-05-01
CN107924974B (zh) 2020-04-10
WO2017036841A8 (de) 2017-04-27
EP3345225B1 (de) 2019-11-27
CN107924974A (zh) 2018-04-17
US20180254386A1 (en) 2018-09-06

Similar Documents

Publication Publication Date Title
TWI601314B (zh) 光電半導體組件及用於生產其之方法
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
US9224919B2 (en) Semiconductor light emitting device
US8324649B2 (en) Light emitting device
US10734547B2 (en) Semiconductor device and semiconductor device package comprising same
JP6419077B2 (ja) 波長変換発光デバイス
CN107210341B (zh) Led以及制造方法
KR102496367B1 (ko) 발광다이오드를 구비한 광전자장치
US8890182B2 (en) Light emitting device, light emitting device package
EP2362438B1 (en) Method of manufacturing a light emitting diode
US8637893B2 (en) Light emitting device package, method of manufacturing the same, and lighting system
JPH11177138A (ja) 面実装型装置およびこれを用いた発光装置または受光装置
KR20170023522A (ko) 발광소자 및 이를 구비한 발광 소자 패키지
CN105874615B (zh) 具有反射性侧壁的发光器件
US20150349214A1 (en) Optoelectronic Semiconductor Chip
KR20070075164A (ko) 발광소자와 그 제조방법
US8217566B2 (en) Electroluminescent device and method for producing an electroluminescent device
CN212750918U (zh) 倒装led芯片
US20150303179A1 (en) Light Emitting Diode Assembly With Integrated Circuit Element
KR101115538B1 (ko) 발광소자와 그 제조방법
KR20170109167A (ko) 반도체 발광소자
KR101337613B1 (ko) 발광소자와 그 제조방법
KR20130051095A (ko) 리드 프레임, 그 제조방법 및 이를 이용한 발광 다이오드 패키지
KR20160089068A (ko) 리드 프레임
KR20120088046A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템