TWI599045B - 超級接面半導體裝置 - Google Patents

超級接面半導體裝置 Download PDF

Info

Publication number
TWI599045B
TWI599045B TW103114561A TW103114561A TWI599045B TW I599045 B TWI599045 B TW I599045B TW 103114561 A TW103114561 A TW 103114561A TW 103114561 A TW103114561 A TW 103114561A TW I599045 B TWI599045 B TW I599045B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor device
cell
regions
type column
Prior art date
Application number
TW103114561A
Other languages
English (en)
Other versions
TW201513354A (zh
Inventor
趙文秀
崔彰容
權純琢
全珖延
金大炳
禹赫
Original Assignee
美格納半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美格納半導體有限公司 filed Critical 美格納半導體有限公司
Publication of TW201513354A publication Critical patent/TW201513354A/zh
Application granted granted Critical
Publication of TWI599045B publication Critical patent/TWI599045B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

超級接面半導體裝置 相關申請案交叉參考
本申請案主張於2013年9月17日在韓國智慧財產局提出申請之韓國專利申請案第10-2013-0111894號之依據35 USC 119(a)之權益，該專利申請案之整個揭示內容出於所有目的以引用之方式併入本文中。
以下闡述係關於一種超級接面半導體裝置，且舉例而言，係關於一種其中在一個主體中選擇性地形成不同類型之複數個區域之超級接面半導體裝置。
在電力轉換及電力控制系統之電力積體電路(IC)設備中通常使用高電壓且高電力裝置。一平面閘極金屬氧化物半導體場效應電晶體(MOSFET)廣泛用作此一高電壓裝置。
一習用半導體裝置包含控制當前及接通狀態汲極至源極電阻Rds(on)之一胞元區域及維持對當裝置關斷時產生之一反向電壓之一崩潰電壓之一接面終止區域。
不幸地，此一習用超級接面半導體裝置具有難以獲得一穩定崩潰電壓之一問題。
專利文獻：美國註冊專利第6,696,728號
提供此發明內容以按一簡化形式引入下文在具體實施方式中進 一步闡述之概念精選。此發明內容並非意欲識別所主張標的物之關鍵特徵或實質特徵，亦不意欲用於協助判定所主張標的物之範疇。
在一項一般態樣中，一種超級接面半導體裝置包含：安置於一基板上之一胞元區域及一接面終止區域；及一過渡區域，其安置於該胞元區域與該接面終止區域之間，其中該胞元區域、該接面終止區域及該過渡區域各自包含一或多個單位胞元，該一或多個單位胞元包括在於該胞元區域與該接面終止區域之間交替之複數個N型柱區及複數個P型柱區當中之一N型柱區及一P型柱區，且該過渡區域中之一單位胞元之一平均寬度小於該胞元區域或該接面終止區域中之一單位胞元之一平均寬度。
該過渡區域及該胞元區域中之該等P型柱區之上部端可具有實質上相同之電位。
該接面終止區域可處於一浮動狀態中。
該接面終止區域之該單位胞元在一水平方向上之一平均寬度等於或小於至少該胞元區域之該單位胞元之一平均寬度。
該單位胞元內之該等N型柱區之寬度與該等P型柱區之寬度之比率可係實質上相同的。
該過渡區域及該接面終止區域可進一步包含一P型柱延伸區。
一場氧化物膜及複數個多晶矽板可安置於該P型柱延伸區上。
該超級接面半導體裝置之一般態樣可進一步包含連接至該過渡區域之一源極金屬電極。
該超級接面半導體裝置之一般態樣可進一步包含連接至該過渡區域之一源極金屬電極，且該源極金屬電極可朝該接面終端區域延伸以與該場氧化物膜重疊。
與該源極金屬電極重疊之一多晶矽板可包含在該複數個多晶矽板中。
該接面終止區域之一上部端處之該N型柱區之一寬度可小於其一下部端處之一寬度。
該過渡區域可包含一第一區域及一第二區域。
該第一區域之一單位胞元區域在一水平區中之一平均寬度可大於該第二區域之一單位胞元區域之一平均寬度。
該超級接面半導體裝置之該一般態樣可進一步包含該胞元區域中之一P型主體區，以及該P型主體區內之一源極區。
該源極區可不包含在該過渡區域中。
僅該P型柱延伸區可在不形成該P型柱區之情況下形成於該接面終止區域之一端處。
該等P型柱區與該等多晶矽板可彼此一對一對應地形成於該接面終止區域中。
在另一一般態樣中，一種超級接面半導體裝置可包含：第一導電類型之一磊晶層，其包括一胞元區域、圍繞該胞元區域之一接面終止區域，以及安置在該胞元區域與該接面終止區域之間之一過渡區域；複數個第二導電類型柱區，其交替地安置在該磊晶層之第一導電類型柱區之間，使得該胞元區域、該接面終端區域及該過渡區域各自包含兩個或兩個以上對之一第二導電類型柱區與一第一導電類型柱區，其中該胞元區域中之一第一導電類型柱區與一第二導電類型柱區之一水平寬度大於該過渡區域中之水平寬度。
該超級接面半導體裝置之一般態樣可進一步包含：第二導電類型之一主體區，其安置於該胞元區域內之第二導電類型柱區中之每一者上；一柱延伸區，其安置於該過渡區域及該接面終止區域內之第二導電類型柱區中之每一者上；及複數個多晶矽板，其各自安置於該接面終端區域中之該柱延伸區上方。
該接面終端區域中之一最外部柱延伸區可與具有大於該接面終 端區域中之其他多晶矽板之寬度之一水平寬度之一多晶矽板配對。
將自以下詳細說明、圖式及申請專利範圍顯而易見其他特徵及態樣。
10‧‧‧源極電極/金屬板(源極電極)
30‧‧‧P型柱區/柱區
30a‧‧‧P型柱區/P型柱(立柱)區
30c‧‧‧P型柱區/P型柱(立柱)區
30e‧‧‧P型柱區/P型柱(立柱)區
30g‧‧‧P型柱區/P型環
30i‧‧‧柱區/P型柱區
30k‧‧‧其他P型柱區/P型柱區
30m‧‧‧其他P型柱區/P型柱區
30x‧‧‧最後一個柱區/最後一個環/最後一個P型柱區
31‧‧‧P型主體區
32‧‧‧柱橋接環區/P型柱延伸區
32x‧‧‧柱橋接環區
40‧‧‧N型柱區/柱區
40b‧‧‧N型柱區/N型柱(立柱)區
40d‧‧‧N型柱區/N型柱(立柱)區
40f‧‧‧N型柱區/N型柱(立柱)區
40h‧‧‧N型柱區
40j‧‧‧柱區/N型柱區
42‧‧‧N型源極區/源極區
50‧‧‧多晶矽板/第一多晶矽板
51‧‧‧氧化膜/摻雜硼磷之矽玻璃氧化膜
52‧‧‧場氧化膜/場氧化物膜
53‧‧‧多晶矽板/第二多晶矽板
54‧‧‧多晶矽板
55‧‧‧多晶矽板/最後一個多晶矽板
56‧‧‧N型多晶矽板/第一多晶矽板
57‧‧‧N型多晶矽板/中間N型多晶矽板/中間多晶矽板
58‧‧‧N型多晶矽板/最後一個多晶矽板
60‧‧‧N型基板/基板
61‧‧‧N型磊晶層/磊晶層
100‧‧‧胞元區域
200‧‧‧接面終止區域/接面終端區域
300‧‧‧過渡區域
310‧‧‧第一區域/第一過渡區域
311‧‧‧邊界
320‧‧‧第二區域/第二過渡區域
A‧‧‧寬度/平均寬度
B‧‧‧寬度/平均寬度
C‧‧‧寬度/平均寬度
D‧‧‧寬度/平均寬度
E‧‧‧寬度/平均寬度
F‧‧‧寬度/平均寬度
G‧‧‧大小
H‧‧‧大小
I‧‧‧寬度
J‧‧‧寬度
K‧‧‧大小
L‧‧‧大小
Xi‧‧‧寬度
Xj‧‧‧寬度
Y-Y‧‧‧線
圖1圖解說明一超級接面半導體裝置之一實例之一剖視圖。
圖2圖解說明在圖1中圖解說明之超級接面半導體裝置之一過渡區域之一放大剖視圖。
圖3圖解說明在圖1中圖解說明之超級接面半導體裝置之一接面終止區域之一放大剖視圖。
圖4圖解說明根據本發明之一超級接面半導體裝置之另一實例之一剖視圖。
圖5圖解說明在圖4中圖解說明之超級接面半導體裝置之一放大剖視圖。
圖6圖解說明一超級接面半導體裝置之一實例之一平面視圖。
圖7係匯總用於根據本發明之超級接面半導體裝置之兩個不同實例中之相對尺寸之一表。
在圖式及詳細說明通篇中，除非另外闡述或提供，否則相同圖式參考編號將理解為指代相同元件、特徵及結構。圖式可不按比例繪製，且為清晰、圖解說明及方便起見，可放大圖式中之元件之相對大小、比例及繪製。
提供以下詳細說明以幫助讀者獲得對本文中所闡述之方法、裝置及/或系統之一綜合理解。然而，本文所闡述之系統、設備及/或方法之各種改變、修改及等效物對熟悉此項技術者將係顯而易見的。所闡述之處理步驟及/或操作之進程係一實例；然而，步驟及/或操作之序列不限制於本文所陳述之彼序列且可如此項技術中已知地經改變， 除非步驟及/或操作必須以一特定次序發生。同時，為了增加之清晰及簡潔，可省略對熟習此項技術者所熟知之功能及構造之闡述。
本文所闡述之特徵可以各種形式體現，且不應被視為限制於本文所闡述之實例。而是，提供本文所闡述之實例以使得本揭示內容將係透徹且完整的，且將向熟習此項技術者傳達本發明之完全範疇。
除非另有說明，否則一第一層在一第二層或一基板「上」之一陳述應被解讀為涵蓋以下兩種情形：第一層直接接觸第二層或基板之一情形，以及一或多個其他層安置於第一層與第二層或基板之間之一情形。
諸如「下方」、「下面」、「下部」、「上方」、「上部」及其類似者之空間上相對之表達可用於方便地闡述一個裝置或元件與其他裝置或元件當中的關係。該等空間上相對之表達應被理解為涵蓋在圖式中圖解說明之方向，加上裝置在使用或操作中之其他方向。此外，裝置可被定向至其他方向且因此，對該等空間上相對之表達的解讀基於該定向。
諸如如本文所使用之「第一導電類型」及「第二導電類型」之表達可指代諸如彼此相反之N型或P型之導電類型，且本文所闡釋及例示之一實例涵蓋其補充實例。
此後闡述各項實例。本發明之一態樣提供能夠藉由在一胞元區域與一接面終止區域之間添加一過渡區域獲得一穩定崩潰電壓之一超級接面半導體裝置之一實例。
根據一實例，在一超級接面半導體裝置中，在一胞元區域與一接面終止區域之間添加一過渡區域，使得由接面終止區域之一單位胞元中之一臨界電場產生之一崩潰電壓之量值大於由胞元區域之一單位胞元中之一臨界電場產生之一崩潰電壓之量值。因此，可在胞元區域中獲得將在一理想裝置中獲得之一崩潰電壓。藉由如此做，允許單位 胞元中之臨界電場彼此不同，使得藉由降低除胞元區域之外之其他胞元之電場且增加胞元相對於一臨界電場之一限度來獲得一穩定崩潰電壓係可能的。
本發明涵蓋各種修改及各項實施例。在其當中，參考附圖詳細闡述某些實例。在本發明之闡述中，當判定對與本發明有關之已知功能或組態之詳細闡述將模糊本發明之主旨時，不提供對其之闡述。
圖1至圖3係圖解說明根據本發明之一超級接面半導體裝置之一實例之剖視圖。所圖解說明之超級接面半導體裝置係一垂直結構超級接面半導體裝置，以及一電力MOSFET。
參考圖式，該超級接面半導體裝置包含一胞元區域100、一接面終止區域200，以及一過渡區域300。
胞元區域100包含形成於一N型基板60上之複數個N型柱區40及複數個P型柱區30。雖然圖1僅圖解說明胞元區域之一小部分以詳細展示接面終端區域200及過渡區域300，但在一實際裝置中，胞元區域之實際面積大於接面終止區域200與過渡區域300之面積。
N型柱區40與P型柱區30交替地形成，並配置在平行於基板60之一表面之一方向上。在形成一N型磊晶層61之後，藉由使用一P型摻雜劑執行離子植入來形成P型柱區30。最終經由藉由熱處理之摻雜劑擴散形成P型柱區30。在其中不執行P型離子植入之區變成N型柱區40。因而，N型柱區40係N型磊晶層61之部分。
P型柱區30經形成而不穿透N型基板60，且P型柱區30僅形成於N型磊晶層61內。當P型柱區經形成而穿透N型基板60時，由於N型基板60係一高濃度N型區，因此不增加一空乏層；而是，增加一電場以降低一崩潰電壓。
接面終止區域200經形成以圍繞胞元區域100，且過渡區域300形成於胞元區域100與接面終止區域200之間。因而，當電場延伸至接面 終止區域200時，形成於胞元區域與接面終止區域之間之過渡區域300充當一緩衝器以額外地形成一電壓降區域，使得減小對接面終止區域200中之一電壓之一負擔係可能的。在此實例中，過渡區域300經設計以便允許電壓在達到接面終止區域200之前充分地降落。
出於此原因，首先在延伸至過渡區域300之空乏層中致使電壓降，且其他電壓可實際上維持在接面終止區域200處。
經由此設計，過渡區域300中之柱區之最頂端部分在相同電位處連接以致使充分電壓降。相反，接面終止區域200處於柱區30與柱區40之上部部分不連接之一浮動狀態中。
亦即，根據該實例，安置過渡區域300，且P型柱區30之上部端在過渡區域300中之相同電位處連接至彼此，使得P型柱區30與N型柱區40之間之空乏層完全延伸以致使充分電壓降。
圖6圖解說明在圖1中圖解說明之超級接面半導體裝置之一平面視圖。如在圖6中所圖解說明，胞元區域100由接面終止區域200圍繞，且過渡區域300安置於胞元區域100與接面終止區域200之間。圖1反映沿著圖6之線Y-Y所取之超級接面半導體裝置之一剖視圖。
圖2係圖1之一放大視圖。參考圖2，過渡區域300可被劃分成兩個區。舉例而言，過渡區域可被劃分成靠近胞元區域100安置之一第一區域310以及靠近接面終止區域200安置之一第二區域320。參考圖2，第一區域310與第二區域320具有不同立柱(或柱)大小。雖然N型柱區40與P型柱區30皆形成於第一區域310與第二區域320中，但第一區域310中之N型柱區與P型柱區之寬度不同於第二區域320中之N型柱區與P型柱區之寬度。
參考圖2，P型柱區30a、30c及30e與N型柱區40b、40d及40f之寬度表示為A、C、E、B、D及F。A及B分別表示胞元區域中之P型柱(立柱)區30a之一寬度以及N型柱(立柱)區40b之一平均寬度。C及D分別表 示第一區域310中之P型柱(立柱)區30c之一寬度以及N型柱(立柱)區40d之一平均寬度。E及F分別表示第二區域320中之P型柱(立柱)區30e之一寬度以及N型柱(立柱)區40f之一平均寬度。
在N型柱區與P型柱區形成為溝槽型立柱之情況下，N型柱區與P型柱區之寬度係均勻的，而當N型柱區與P型柱區形成為藉由在以數個步驟生長磊晶層61時將P型粒子重複植入至磊晶層61而形成之堆疊型立柱時，N型柱區與P型柱區之寬度係不完全均勻的。例如，若每當生長磊晶層61之額外層時藉由摻雜磊晶層61之一區形成P型立柱，則P型立柱可能具有不均勻的寬度。出於此原因，使用平均寬度。
在過渡區域300之第一區域310中，P型柱區30c與N型柱區40d之一單位胞元之一平均寬度(C+D)近似於或等於胞元區域100之P型柱區30a與N型柱區40b之一單位胞元之一平均寬度(A+B)。
相反，第二區域320之P型柱區30e與N型柱區40f之一平均寬度(E+F)小於胞元區域100中之P型柱區30a與N型柱區40b之一寬度(A+B)或第一區域310中之P型柱區30c與N型柱區40d之一寬度(C+D)。換言之，第二區域320之柱區經形成以具有小於胞元區域100之柱區之平均寬度(A+B)之寬度。
然而，P型柱區30之寬度與N型柱區40之寬度之一比率(A/B)在所有區域中實質上近似或相同。亦即，當P型柱區30a之寬度與N型柱區40b之寬度之比率(A/B)係1時，過渡區域300中之一比率C/D或一比率E/F係1。此乃因不允許磊晶層61之比電阻係水平地不同的。亦即，藉由設計柱區具有相同比率，N型電荷與P型電荷之數量在所有區域中係平衡的，使得形成具有相同長度之空乏層係可能的。若該等比率彼此不同，則電荷之數量在一些區域中係不平衡的。出於此原因，一最大電場在一些區域中局部地達到一臨界電場，使得一非所要崩潰電壓可在一較低電壓處發生。
此外，在胞元區域中，N型源極區42形成於一P型主體區31內同時與P型主體區31接觸。然而，在過渡區域300中，僅形成P型主體區31，且不形成N型源極區。一源極電極10安置於第一區域310上且電連接至P型柱區30a及30c。相同源極電極10用於胞元區域100及過渡區域300中。
在一關斷狀態中，為延伸空乏區且減小電場，藉由使用一硼(B)摻雜劑在N型磊晶層之一表面附近之P型柱區30之上部部分處形成一P型柱延伸區(亦被稱為一柱橋接環(PBR)區)。僅在除了胞元區域100之外之過渡區域300及接面終止區域200處形成一PBR區32。P型柱延伸區(PBR區)具有實質上近似於P型柱區30之摻雜濃度之一摻雜濃度。
在形成一場氧化膜(諸如，LOCOS或STI)之後，藉由執行至過渡區域300之第一區域310中之N型磊晶層61之表面上之用於調整Vth之離子植入而在P型柱區之上部部分處形成P型主體區31，此類似於胞元區域100。在此實例中，P型主體區31歸因於高離子植入能量而在比PBR區32之深度深之一深度處形成有一較高劑量。將1013/cm2或更大之一劑量植入至P型主體區31，且將少於1013/cm2之一劑量植入至PBR區。因而，由於P型主體區31與PBR區32經形成而在第一區域310中之P型柱區之上部部分處重疊，因此第一區域中之P型摻雜濃度局部地大大高於胞元區域100、第二區域320或接面終止區域200中之P型摻雜濃度。
此乃因歸因於形成於第二區域320或接面終止區域200中之一場氧化膜52而阻止Vth離子植入且不形成P型主體。替代地，在於形成P型柱區之後且於形成場氧化膜之前執行用於形成PBR區32之離子植入時，在第二區域320中形成PBR區32。
參考圖2，第二區域320中之N型柱區40f比第一區域310中之N型柱區更靠近N型磊晶層61之表面而形成。此乃因不形成P型主體區31 且在第二區域中僅存在於比P型主體區31之離子植入能量低之離子植入能量處形成之PBR區32。
此外，由於PBR區32存在於第二區域320中之N型磊晶層61之表面附近，因此N型柱區40之一面積係相對小的。因而，在N型磊晶層61之表面附近容易達成完全空乏。出於此原因，亦降低一最大電場，使得發生最大電壓降。參考圖5進一步闡述PBR區32。
在降低安置於第一區域310上之源極電極10之一大小以朝胞元區域100進一步延伸場氧化膜52之一裝置中，進一步降低最大電場。因此，進一步增加一臨界電場相對於崩潰電壓之一限度。結果，獲得一更穩定崩潰電壓係可能的。
過渡區域300之第一區域310比第二區域320更靠近胞元區域100而安置且具有與胞元區域100之結構相同之結構。然而，在第一區域中不存在N+源極區。因而，源極電極10經由P型主體區31及PBR區32與P型柱區30直接接觸，且源極電極電連接至P型柱區。因而，即使當由在接面終止區域200之一下部端處之一汲極區中發生之一突崩崩潰現象產生電流時，可允許該電流快速通過源極電極10。
換言之，由於在緊接接面終止區域上方不存在一源極觸點，因此在接面終止區域200之下部端處之汲極區中流動之電流需要使反向電流流動穿過之一路徑。最近路徑係最靠近接面終止區域200且在其中安置源極電極10之第一區域310。當電流集中於該區中時，該等區可歸因於高於胞元區域100之電流密度之電流密度而容易受損。
當在此區域中如在胞元區域100中存在N+源極區時，在電流流動穿過之路徑上之一正向方向上接通N+源極區與P型主體區之二極體，且亦可接通一輔助雙極接面電晶體(BJT)。為阻止此，源極區42存在於胞元區域中。然而，需要設計為藉由移除過渡區域300之N+源極區而允許電流朝源極電極流動而在突崩電流流動時不損壞一產品。
此外，類似於胞元區域100，過渡區域300之第一區域經形成以使空乏層在相同數量(離子劑量)之N型電荷與P型電荷處達最大程度。亦即，N型柱區與P型柱區可經形成以具有相同數量之電荷。藉由平衡電荷之數量來允許最大電場與胞元區域100之最大電場相同來分佈因一反向電壓而飛行之反向電流之電流濃度係可能的。雖然在一較小區域處執行至P型柱區30之離子植入，但藉由熱處理使粒子擴散，且P型柱區30具有實質上近似於N型柱區(N型磊晶層)40之面積及寬度之面積及寬度，如在圖1或圖2中所圖解說明。
另外，過渡區域300之第二區域320之胞元具有低於第一區域310之胞元之最大電場值之最大電場值。為達成低最大電場值，在過渡區域300之一水平方向上之N型柱區40f之一長度及P型柱區30e之一長度被設定為小於胞元區域100之N型柱區40之一長度及P型柱區30之一長度。
空乏層在相同長度處藉由一所施加電壓而延伸。然而，由於N型柱區40f與P型柱區30e之間之一長度係短的，因此減小過渡區域300之第二區域320之胞元中之非空乏層。隨著N型柱區與P型柱區之間之長度減小，在一低電壓處形成空乏層。因而，最大電場係低的。
小單位胞元具有空乏層較快速地延伸至P型柱區30e或N型柱區40f之一優點。此係歸因於經植入電荷之數量係相對小的且小單位胞元具有一較小濃度之事實。
為確保一高崩潰電壓，需要逐漸減小第二區域320在水平方向上之一大小。然而，可在其中減小存在於第二區域320中之單位胞元(包含一N型柱及一P型柱)之大小以獲得高崩潰電壓之一裝置中致使以下問題。在形成P型柱區30e時，組成P型柱區30e之P型柱區30e之上部部分與下部部分可彼此分離而不連接至彼此。植入P型摻雜劑以形成P型柱區30e。在此實例中，為減小P型柱區之寬度，需要減小經擴散P型 摻雜劑之量。然而，為減小經擴散摻雜劑之量，減小向上及向下擴散之摻雜劑之量。因此，增加在一上下方向上之P型柱區之間之距離。
換言之，降低具有藉由使P型柱區30e擴散形成之一橢圓形狀之曲率之半徑，且柱區30e之上部端與下部端可不連接至彼此。出於此原因，P型柱區30e可彼此分離。結果，可在垂直方向上朝P型柱之下部端降低一電場，且可在其上部端處增加電場。在此一情形中，雖然獲得高於一平面MOSFET裝置之崩潰電壓之一崩潰電壓可係可能的，但難以製造一超級接面MESFET裝置。
參考圖2，可看見源極電極10形成於由摻雜硼磷之矽玻璃(BPSG)製成之一氧化膜51上以朝接面終止區域200進一步延伸。源極電極靠近第一區域310與第二區域320之間之一邊界311而延伸，但不延伸高至屬第二區域320之第一P型柱區30e。因此，源極電極10之電位用以朝接面終止區域200延伸。此乃因源極電極10連接至過渡區域300中之P型柱區30之PBR區32及P型主體區31。因而，降低最大電場。因而，源極電極10可充當一金屬板。
另外，參考圖1，複數個多晶矽板50、53、54及55形成於場氧化物膜52上。在此實例中，多晶矽板50、53、54及55具有近似16.5μm、15.9μm及16μm之一寬度。因此，多晶矽板54之寬度小於安置於過渡區域300中及接面區域之外部周邊處之多晶矽板50、53及55之寬度。多晶矽板之寬度取決於與多晶矽板重疊之P型柱區30之寬度。舉例而言，第一多晶矽板50具有比第二多晶矽板53寬之寬度，此乃因第一多晶矽板50下面之P型柱區30之寬度寬於第二多晶矽板53下面之P型柱區30之寬度。參考圖2，第一多晶矽板50之一起始點與金屬板(源極電極)10重疊且其一終結點自金屬板(源極電極)10之一邊緣部分朝接面終止區域200延伸。第一多晶矽板50用以進一步減小起始於源極電極10之邊緣部分處之電場之一量值。因而，降低轉移至接面終止區域 200之電場且減小最大電場。
第二多晶矽板53安置於朝接面終端區域200與過渡區域300之間之介面之過渡區域300之一終結點處，且在第一多晶矽板50與第二多晶矽板53之間不存在多晶矽板。第二多晶矽板53用於容易地朝接面終止區域施加電場。由於接面終止區域200中之P型柱區30g全部處於一浮動狀態中，因此第二多晶矽板係必要的。
此外，參考圖3，複數個多晶矽板54及55存在於接面終止區域200中(見圖3)。亦即，存在與P型柱區30g一對一對應之多晶矽板54及55。此外，如下文參考圖5進一步闡述，多晶矽板54中之每一者以大於P型環30g之一程度朝右延伸。參考圖5，多晶矽板54朝接面終端區域之周邊突出達一預定長度。然而，多晶矽板54中之每一者不延伸至下一P型柱區。突出之預定長度小於兩個毗鄰PBR區32之間之寬度Xj。
圖3係接面終止區域之一放大視圖。接面終止區域200之單位胞元大小(G+H)等於或小於至少胞元區域100之單位胞元大小(A+B)。此處，單位胞元意指一個N型柱區40h與對應於該N型柱區之一個P型柱區30g之一組合。接面終止區域中之P型柱區30g係獨立的而不連接至彼此。接面終止區域中之P型柱區處於一浮動狀態中。P型柱區處於浮動狀態中之原因係歸因於所有電場不集中在最後一個柱區30x上。若接面終止區域200中之柱區在相同電位處(如在過渡區域300中)連接至彼此，由於柱區電連接至彼此，因此將所有電場施加至接面終止區域200之最後一個環30x。出於此原因，裝置受損。
類似於第二區域320，PBR區32形成於接面終止區域200中。此外，複數個多晶矽板54及55形成於接面終止區域中。複數個中間多晶矽板54在大小上類似或具有相同大小，而最後一個多晶矽板55具有稍微長於前一個多晶矽板54之長度之一長度。此乃因連接至對應於多晶 矽板55之最後一個P型柱區30x之PBR區32x朝右突出至稍微長的。最後一個多晶矽板55經延伸以具有與其他多晶矽板54相比之一較長寬度以在一定程度上減小電場。
圖4係圖解說明一超級接面半導體裝置之一實例之一剖視圖。所圖解說明之超級接面半導體裝置係一垂直結構超級接面半導體裝置。
超級接面半導體裝置在不劃分成兩個區域之情況下積體地形成，且接面終止區域200內側之一單位胞元大小小於胞元區域100內側之一單位胞元大小。一閘極電極20形成於胞元區域100中。
過渡區域300不包含關於在圖1中圖解說明之實例闡述之第一區域310；而是，在圖4中圖解說明之過渡區域300僅包含第二區域320。藉由形成僅具有第二區域320之過渡區域300，減小一晶片之一大小係可能的。在此實例中，過渡區域300之柱區30i及40j之一單位胞元之一平均寬度(I+J)小於胞元區域100之一單位胞元之一寬度(A+B)。雖然該寬度係小的，N型柱區40j之一寬度與P型柱區30i之一寬度之一比率(I/J)近似於胞元區域100之一寬度比率(A/B)。此外，歸因於小胞元大小，由於在一水平方向上容易形成空乏層，因此獲得一高崩潰電壓係可能的。
在接面終止區域200中，柱區30k及40l之一單位胞元之一單位胞元大小(K+L)小於胞元區域100之一單位胞元大小(A+B)且大於過渡區域300之一寬度(I+J)。因而，進一步闡述與胞元區域100之最大電場相比之最大電場。
藉由在接面終止區域200上使用場氧化物膜52，藉由一BPSG氧化膜51阻止硼原子及磷原子擴散至磊晶層61係可能的。複數個N型多晶矽板56、57及58形成於場氧化物膜52中。第一多晶矽板56形成於過渡區域320上且連接至P型柱區30i。此乃因朝接面終止區域200容易施加電場。
另外，複數個中間N型多晶矽板57經形成以分佈在接面終止區域 200中。然而，複數個中間N型多晶矽板57藉由連接至P型柱區30而處於一浮動狀態中。為使空乏層延伸至鄰近環(P柱區)，形成多晶矽板50使得在多晶矽板與柱區30重疊(見圖5)之情況下，多晶矽板之一端與柱區30之一端相比進一步延伸。
另外，最後一個多晶矽板58具有大於接面終端區域200中之中間多晶矽板57之大小之一大小。此外，僅P型柱延伸區(或PBR區)32形成於一P型柱區30之對應於最後一個多晶矽板58之位置處。因而，該P型柱延伸區具有顯著小於接面終止區域200中之其他P型柱區30k及30m之深度之一深度。僅P型柱延伸區32形成於接面終止區域200之端處之原因係使電場延伸。因而，最終增加崩潰電壓係可能的。若P型柱延伸區不存在，由於具有與P型柱區30m之電位相同之電位之一電場與N型磊晶層61直接接觸，因此電場係顯著彎曲的。為防止此，形成P型柱延伸區(PBR區)32以使電場延伸以防止電場顯著彎曲。
此外，參考圖5，在執行了至PBR區(或P型柱延伸區32)之離子植入之後，存在於場氧化物膜下方之N型柱區之上部端之一寬度Xj藉由在離子植入之後藉由熱處理之P型離子植入之擴散而窄於存在於P型柱區30之間之N型柱區40在水平方向上之一寬度Xi。另一選擇係，上部端Xj之一N摻雜濃度可小於下部端(Xi)之一N摻雜濃度。
當上部端Xj之寬度係寬的或N型摻雜劑濃度係高的時，由於空乏層不延伸，因此進一步增加環處之電場以容易達到臨界電場。出於此原因，產生大量之洩漏電流係可能的。因而，為防止此，在P型柱區30之上部部分上額外地預形成PBR離子植入以形成PBR區32。
然而，當N型摻雜劑濃度藉由PBR區32之離子植入而過度降低時，電場容易地施加至下一環但可過量地施加至最後一個環，損壞裝置。因而，需要適當設定場氧化物膜之一表面附近之N型摻雜劑濃度及寬度。可將PBR區32之離子植入設定至一適當寬度及摻雜劑濃度以 防止損壞。在本發明之各項實例中，可藉由使用包含硼(B)之一摻雜劑在1E 13/cm2或更低處執行PBR離子植入。
另外，與P型柱區30一對一對應地安置多晶矽板54。多晶矽板中之每一者經形成以便與P型環30相比進一步延伸至右側。然而，多晶矽板不延伸高至下一P型環30，而與下一P型環30間隔開。
最後，在圖7中圖解說明之一表中表示單位胞元大小。當對應於胞元區域100之一N型柱區之一寬度與一毗鄰P型柱區之一寬度之一總和之一單位胞元之一大小係L時，過渡區域300與接面終止區域200之單位胞元大小表示為大於、等於或小於L。
首先，在具有如在圖1中圖解說明之一分裂1結構(分裂1)之一半導體裝置之實例中，第一過渡區域310之單位胞元大小近似於或等於胞元區域100之單位胞元大小，而第二過渡區域320之單位胞元大小小於胞元區域100之單位胞元大小。例如，第二過渡區域320中之一P型柱區與其毗鄰N型柱區之水平寬度之總和小於胞元區域100中之一P型柱區與其毗鄰N型柱區之水平寬度之總和。
此外，接面終止區域200之單位胞元大小等於或小於至少胞元區域100之單位胞元大小。在此闡述中，單位胞元係指一個N型柱區40與對應於該N型柱區之一個毗鄰P型柱區30之一組合。
此外，在具有如在圖4中圖解說明之一分裂2結構(分裂2)之半導體裝置中，過渡區域300之單位胞元大小小於胞元區域100之單位胞元大小或接面終止區域200之單位胞元大小。此外，接面終止區域200之單位胞元大小小於胞元區域100之單位胞元大小。
在過渡區域300及接面終止區域200中，胞元具有小於胞元區域100之單位胞元大小之大小，且過渡區域300或接面終止區域200中之最大電場值低於胞元區域100之最大電場值。
藉由如此做，僅在胞元區域100中產生裝置之崩潰電壓係可能 的。此乃因過渡區域300與接面終止區域200之面積小於胞元區域100之一面積。
因而，獲得更穩定之可靠性且使反向電流之濃度均勻分佈於具有一較大區域之胞元區域100中係可能的。結果，獲得一優良超級接面半導體裝置係可能的。
在過渡區域300之水平方向上之N型柱區40之一長度與P型柱區30一長度之一比率與胞元區域100中之一比率係相同的。
由於N型柱區40之比電阻不被允許水平地不同且粒子在水平方向上被同時植入至P型柱區30，因此藉由允許N型柱區與P型柱區具有相同長度比率，即使降低P型柱區30或N型柱區40之表面上之電場，空乏層仍在所有區域中具有相同長度。
在於其中降低磊晶層61之上部部分處之電場之一裝置中，需要相等地耗乏N型電荷與P型電荷。若長度比率彼此不同，則N型電荷與P型電荷彼此耗乏，使得N型電荷與P型電荷係不平衡的。結果，產品之特性降級。
亦即，當長度比率彼此不同時，由於在比率係不同的之一部分處電荷之數量係不平衡的，因此在P型柱區30或N型柱區40之一個局部區處使空乏層最大化或最小化，使得歸因於空乏層比其他部分更快最大化或最小化之區，局部最大電場達到臨界電場。結果，獲得一非所要崩潰電壓。此現象可在原始胞元中發生或可在比係不同的之另一胞元中發生。
儘管本發明包含具體實例，但熟習此項技術者將理解可在不脫離申請專利範圍及其等效物之精神與範疇之情況下在此等實例中作出形式及細節上之各種改變。本文所闡述之實例僅以一說明性意義來考量，並非用於限制目的。在每一實例中對特徵或態樣之闡述被視為適用於其他實例中之類似特徵或態樣。若以一不同次序執行所闡述技術 及/或若以一不同方式及/或由其他組件或其等效物替代或補充一所闡述系統、架構、裝置或電路中之組件，則可達成適合之結果。因而，本發明之範疇並非由詳細說明來界定，而是由申請專利範圍及其等效物來界定，且申請專利範圍及其等效物之範疇內之所有變體被視為包含在本發明中。
10‧‧‧源極電極/金屬板(源極電極)
30‧‧‧P型柱區/柱區
31‧‧‧P型主體區
32‧‧‧柱橋接環區/P型柱延伸區
40‧‧‧N型柱區/柱區
50‧‧‧多晶矽板/第一多晶矽板
51‧‧‧氧化膜/摻雜硼磷之矽玻璃氧化膜
52‧‧‧場氧化膜/場氧化物膜
53‧‧‧多晶矽板/第二多晶矽板
54‧‧‧多晶矽板
55‧‧‧多晶矽板/最後一個多晶矽板
60‧‧‧N型基板/基板
61‧‧‧N型磊晶層/磊晶層
100‧‧‧胞元區域
200‧‧‧接面終止區域/接面終端區域
300‧‧‧過渡區域
310‧‧‧第一區域/第一過渡區域
311‧‧‧邊界
320‧‧‧第二區域/第二過渡區域

Claims (24)

  1. 一種超級接面半導體裝置，其包括：安置於一基板上之一胞元區域及一接面終止區域；及一過渡區域，其安置於該胞元區域與該接面終止區域之間，其中該胞元區域、該接面端接區域及該過渡區域各自包含至少一單位胞元，該單位胞元包括一N型柱區及相鄰於一P型柱區，其中該等單位胞元係彼此相鄰安置，使得相應該等N型柱區及該等P型柱區交替經由該胞元區域、該接面終止區域及該過渡區域，且其中該過渡區域中之一單位胞元之一平均寬度小於該胞元區域及該接面終止區域中之一單位胞元之一平均寬度。
  2. 如請求項1之超級接面半導體裝置，其中該過渡區域及該胞元區域中之該等P型柱區之上部端係在實質上相同之電位處電連接。
  3. 如請求項1之超級接面半導體裝置，其中該接面終止區域處於一浮動狀態中。
  4. 如請求項1之超級接面半導體裝置，其中該接面終止區域之該單位胞元在一水平方向上之一平均寬度等於或小於至少該胞元區域之該單位胞元之一平均寬度。
  5. 如請求項1之超級接面半導體裝置，其中該單位胞元內之該等N型柱區之寬度與該等P型柱區之寬度之間之比率係實質上相同的。
  6. 如請求項1之超級接面半導體裝置，其中該過渡區域及該接面終止區域進一步包含一P型柱延伸區。
  7. 如請求項1之超級接面半導體裝置，其進一步包括一場氧化物膜 及複數個多晶矽板安置於該基板上。
  8. 如請求項1之超級接面半導體裝置，其進一步包括：一源極金屬電極，其連接至該過渡區域；及一第一多晶矽板，其與該源極金屬電極部分地重疊，其中該第一多晶矽板之一起始點與該源極金屬電極重疊且該第一多晶矽板之一終結點自該源極金屬電極之一邊緣部分朝該接面終止區域延伸，及其中該第一多晶矽板及該源極金屬電極並未電連接。
  9. 如請求項7之超級接面半導體裝置，其進一步包括：一源極金屬電極，其連接至該過渡區域，其中該源極金屬電極朝該接面終止區域延伸以便不與該複數個多晶矽板中之一第一多晶矽板完全地重疊，其中該第一多晶矽板較該複數個多晶矽板之其他者為寬。
  10. 如請求項9之超級接面半導體裝置，其中與該第一多晶矽板相鄰安置之一第二多晶矽板具有較該第一多晶矽板為小之一寬度，及其中該第一多晶矽板及該第二多晶矽板處於一浮動狀態中。
  11. 如請求項1之超級接面半導體裝置，其中該接面終止區域之一上部端處之該N型柱區之一寬度小於其一下部端處之一寬度。
  12. 如請求項1之超級接面半導體裝置，其中該過渡區域包含一第一區域及一第二區域。
  13. 如請求項12之超級接面半導體裝置，其中該第一區域之一單位胞元區域在一水平方向中之一平均寬度大於該第二區域之一單位胞元區域之一平均寬度。
  14. 如請求項1之超級接面半導體裝置，其進一步包括：一P型主體區，其在該胞元區域中；及一源極區，其在該P型主體區內。
  15. 如請求項14之超級接面半導體裝置，其中該源極區不包含在該過渡區域中。
  16. 如請求項6之超級接面半導體裝置，其中在不形成該P型柱區之情況下僅該P型柱延伸區形成於該接面終止區域之一端處。
  17. 如請求項7之超級接面半導體裝置，其中該等P型柱區與該等多晶矽板彼此一對一對應地形成於該接面終止區域中。
  18. 如請求項1之超級接面半導體裝置，其中該接面終止區域中之一單位胞元之一平均寬度小於該胞元區域中之一單位胞元之平均寬度。
  19. 一種超級接面半導體裝置，其包括：第一導電類型之一磊晶層，其包括一胞元區域、圍繞該胞元區域之一接面終止區域，以及安置在該胞元區域與該接面終止區域之間之一過渡區域；第二導電類型柱區，其交替地安置在該磊晶層之第一導電類型柱區之間，使得該胞元區域、該接面終止區域及該過渡區域各自包含兩個或兩個以上對，各對包含一第二導電類型柱區與一第一導電類型柱區；其中該胞元區域中之一對第一導電類型柱區及第二導電類型柱區及該接面終止區域之一平均水平寬度大於該過渡區域中之水平寬度。
  20. 如請求項19之超級接面半導體裝置，其進一步包括：第二導電類型之一主體區，其安置於該胞元區域內之第二導電類型柱區中之每一者上；一柱延伸區，其安置於該過渡區域及該接面終止區域內之第二導電類型柱區中之每一者上；及複數個多晶矽板，其各自安置於該接面終止區域中之該柱 延伸區上方。
  21. 如請求項20之超級接面半導體裝置，其中該接面終止區域中之一最外部柱延伸區與具有大於該接面終止區域中之其他多晶矽板之寬度之一水平寬度之一多晶矽板配對。
  22. 如請求項20之超級接面半導體裝置，其進一步包含：一源極金屬電極，其連接至該過渡區域；及一第一多晶矽板，其與該源極金屬電極重疊，其中該第一多晶矽板之一起始點與該源極金屬電極重疊且該第一多晶矽板之一終結點自該源極金屬電極之一邊緣部分朝該接面終止區域延伸，及其中該第一多晶矽板及該源極金屬電極並未電連接。
  23. 如請求項20之超級接面半導體裝置，其進一步包含：一源極金屬電極，其連接至該過渡區域；及複數個多晶矽板，其安置於該磊晶層上，其中該源極金屬電極以便與該複數個多晶矽板中之一第一多晶矽板部分地重疊，及其中該第一多晶矽板較該複數個多晶矽板之其他者為寬。
  24. 如請求項20之超級接面半導體裝置，其中該接面終止區域中之該第一導電類型柱區及第二導電類型柱區之結合(combined)平均水平寬度小於該胞元區域中之平均寬度。
TW103114561A 2013-09-17 2014-04-22 超級接面半導體裝置 TWI599045B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130111894A KR101932776B1 (ko) 2013-09-17 2013-09-17 초접합 반도체 소자

Publications (2)

Publication Number Publication Date
TW201513354A TW201513354A (zh) 2015-04-01
TWI599045B true TWI599045B (zh) 2017-09-11

Family

ID=52580093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114561A TWI599045B (zh) 2013-09-17 2014-04-22 超級接面半導體裝置

Country Status (5)

Country Link
US (1) US9472614B2 (zh)
KR (1) KR101932776B1 (zh)
CN (1) CN104465768B (zh)
DE (1) DE102014112811B4 (zh)
TW (1) TWI599045B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
CN106158964B (zh) * 2015-04-24 2019-08-30 北大方正集团有限公司 一种超结功率器件和制造方法
CN105633128B (zh) * 2016-02-23 2019-05-03 华润微电子（重庆）有限公司 带有超级结结构设计的半导体器件
CN106571394B (zh) * 2016-11-01 2018-05-11 杭州士兰微电子股份有限公司 功率器件及其制造方法
CN111463281B (zh) * 2020-03-30 2021-08-17 南京华瑞微集成电路有限公司 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法
CN117153737B (zh) * 2023-10-27 2024-02-13 深圳安森德半导体有限公司 一种抗雪崩击穿的超级结mos终端制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JP4047384B2 (ja) 1996-02-05 2008-02-13 シーメンス アクチエンゲゼルシヤフト 電界効果により制御可能の半導体デバイス
JP3628613B2 (ja) 1997-11-03 2005-03-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP4839519B2 (ja) 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
CN101868856B (zh) * 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN101969073B (zh) * 2010-08-27 2012-06-13 东南大学 快速超结纵向双扩散金属氧化物半导体管
CN103077970B (zh) 2011-10-26 2015-10-14 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
KR101351269B1 (ko) 2012-04-02 2014-01-15 한국기초과학지원연구원 전기적 특성이 우수한 다공성 그라핀 필름 및 제조 방법
CN102760756B (zh) * 2012-06-30 2014-12-17 东南大学 一种带浮空场板的超结金属氧化物场效应管终端结构

Also Published As

Publication number Publication date
US9472614B2 (en) 2016-10-18
DE102014112811B4 (de) 2021-07-29
KR20150032426A (ko) 2015-03-26
CN104465768A (zh) 2015-03-25
US20150076599A1 (en) 2015-03-19
TW201513354A (zh) 2015-04-01
CN104465768B (zh) 2019-06-11
KR101932776B1 (ko) 2018-12-27
DE102014112811A1 (de) 2015-03-19

Similar Documents

Publication Publication Date Title
TWI599045B (zh) 超級接面半導體裝置
US10446679B2 (en) Method for forming a lateral super-junction MOSFET device and termination structure
US9484400B2 (en) Method of forming a super junction semiconductor device having stripe-shaped regions of the opposite conductivity types
TWI602300B (zh) 超接面半導體裝置及製造其之方法
JP6621749B2 (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
US10134890B2 (en) Termination region architecture for vertical power transistors
US9443973B2 (en) Semiconductor device with charge compensation region underneath gate trench
US8450800B2 (en) Semiconductor device
TW201528522A (zh) 金屬帶保護環溝槽短接本體區以縮小端接區之半導體功率元件結構
TWI814951B (zh) 有可控制的通道長度的半導體裝置
US9741844B2 (en) Lateral double-diffused MOS transistor having deeper drain region than source region
CN105280688B (zh) 超级结半导体器件
CN107093622B (zh) 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管
TWI618154B (zh) 用於製備橫向超級接面結構的方法
CN104051540A (zh) 超级结器件及其制造方法
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN106887451B (zh) 超结器件及其制造方法
KR101870825B1 (ko) 전력 반도체 소자 및 그 제조방법
JP2008060152A (ja) 半導体装置及びその製造方法
KR101136782B1 (ko) 초접합 구조를 갖는 전력 반도체 소자
TW202005084A (zh) 改善了擊穿和耐用性的超級結拐角和端接結構