TWI588892B - 利用鈍化反應的銅之非等向性蝕刻 - Google Patents

利用鈍化反應的銅之非等向性蝕刻 Download PDF

Info

Publication number
TWI588892B
TWI588892B TW104120667A TW104120667A TWI588892B TW I588892 B TWI588892 B TW I588892B TW 104120667 A TW104120667 A TW 104120667A TW 104120667 A TW104120667 A TW 104120667A TW I588892 B TWI588892 B TW I588892B
Authority
TW
Taiwan
Prior art keywords
containing layer
etching
gas
plasma processing
plasma
Prior art date
Application number
TW104120667A
Other languages
English (en)
Other versions
TW201620034A (zh
Inventor
立 陳
郢 張
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201620034A publication Critical patent/TW201620034A/zh
Application granted granted Critical
Publication of TWI588892B publication Critical patent/TWI588892B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/08—Apparatus, e.g. for photomechanical printing surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G5/00—Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Description

利用鈍化反應的銅之非等向性蝕刻
本發明概括性相關於蝕刻銅（Cu）的方法和設備，且更特別相關於利用鈍化反應的Cu之非等向性蝕刻。
銅（Cu）作為金屬的選擇在很多種半導體應用中出現。較低的電阻率，配上改良的電移性能和提升的應力遷移抗性是互連線和接點中偏好使用Cu勝過鋁（Al）的重要材料特性。較低的電阻率藉由減少RC延遲時間容許信號更快地移動。較高的電子遷移阻性(Al線中常見的可靠度問題)意味著Cu可以處理更高的功率密度。
非等向性處理基板的能力容許在精確定義的位置上生產具有實質上垂直於受遮蔽覆蓋層的表面之側壁的積體電路特徵部。藉由活性離子蝕刻（RIE）的Al之非等向性蝕刻係發展完善。例如，利用氯化物形成鋁氯化物作為蝕刻反應的副產物在低溫下提供好的效果。然而，因為銅氯化物形成於比鋁氯化物更高的溫度，所以Cu更加難以蝕刻。因此，多層金屬化結構中Cu的引入發展出新的Cu圖案化的方法，例如，金屬鑲嵌法。
金屬鑲嵌法係基於在介電材料中蝕刻出特徵部、用Cu金屬填補該特徵部、以及藉由使用CMP方法化學和物理性地拋光Cu薄膜而在溝槽內只留下Cu。雙鑲嵌製程將接點和互連線整合入單處理製程中。然而，該鑲嵌方法包含複雜的製程，這使得定義極其微小特徵部變得困難，而且CMP有例如刮傷、剝離、凹陷、和侵蝕之降低良率的問題。進一步講，在來自標準電鍍-CMP步驟的Cu晶粒邊界處的大量電子散射可能會由於其在後～14nm代技術（亦即線寬型態小於30nm）中產生的RC延遲而對電晶體速率有負面影響。因此，對於Cu圖案化而言不可能繼續使用鑲嵌製程，且有必要為下一代元件的製程發展出改良的、可靠的Cu蝕刻技術（正如Al的情形一樣）。
同時，可以預料到大量晶圓進行乾式蝕刻Cu之後，腔室條件會發生嚴重的改變。因此，可以預料到腔室穩定性會變差且蝕刻結果會漂移。因此，也需要清除腔室部件表面上之Cu沉積物、而回復腔室適當的處理狀況。
本發明之目的是提供用於積體電路中使用的純Cu層和含Cu層之非等向性乾式蝕刻的方法和設備。
根據本發明，上述和其他的目的係藉由提供一種在含Cu層中非等向性蝕刻特徵部的方法而達到，該方法包含提供具有含Cu層和圖案化蝕刻遮罩的基板，該圖案化蝕刻遮罩係形成於含Cu層上，使得含Cu層透過圖案化蝕刻遮罩曝露於至處理；使所曝露之含Cu層的第一表面鈍化；以及抑制含Cu層之第二表面的鈍化。在含Cu層之該第二表面上形成Cu化合物，且從含Cu層之第二表面去除Cu化合物，以在含Cu層中非等向性蝕刻特徵部。
本發明之另一實施態樣是在基板上蝕刻含Cu層的方法，該方法包含：將基板載入具有電漿源和基板固持器的電漿處理腔室內，該基板具有含Cu層和形成於其上的圖案化蝕刻遮罩；向電漿處理腔室內引入一鈍化氣體，該鈍化氣體在含Cu層之曝露表面上形成鈍化層；並且向電漿處理腔室內引入一反應氣體，該反應氣體在形成於含Cu層內之特徵部的曝露表面上形成第一含Cu化合物。該方法包含：向電漿處理腔室內引入一還原氣體，該還原氣體與第一含Cu化合物發生反應生成揮發性含Cu化合物；藉由對電漿源施加DC、RF或者微波功率中的至少一者在電漿處理腔室內激發電漿；以及向基板固持器施加RF偏壓。揮發性含Cu化合物由電漿處理腔室內被抽走，以在含Cu層中形成圖案。
又另一實施態樣是腔室清潔的方法。該方法包含：提供具有電漿源和基板固持器的電漿處理腔室，其內部表面上沉積有含Cu層；以及向電漿處理腔室內引入一反應氣體，該反應氣體於內部表面上的含Cu層內形成第一含Cu化合物。向電漿處理腔室內引入一還原氣體，該還原氣體與第一含Cu化合物反應以形成揮發性含Cu化合物。藉由對電漿源施加DC、RF或者微波功率中的至少一者而在電漿處理腔室內激發電漿，以及將揮發性含Cu化合物從電漿處理腔室內抽走，以從內部表面去除含Cu層。
現在參考附圖說明實施例，其中遍及不同圖式之相似的參考數字指示對應的或者相同的元件。
如先前技術提到，需要發展可靠的Cu層圖案蝕刻技術。該蝕刻製程一般涉及：在含Cu層(該層包含純Cu層)上設置圖案化的硬遮罩或光阻、及透過遮罩蝕刻含Cu層之曝露部分。
因為F-Cu化合物穩定且氟化物膜的厚度在非常薄的程度（例如，~1nm至最多幾奈米）就飽和，所以可以使用氟-銅蝕刻系統。而且，在之後的晶片製程步驟中沒有F擴散到Cu主體內。然而，本發明人已察覺F-Cu化合物對於以活性離子蝕刻（RIE，reactive ion etching）為基礎之蝕刻製程來講過於不易揮發。儘管在高晶圓溫度下例如Cl之較高鹵素（＞F）對於RIE而言具有揮發性，但本發明人又察覺氯化物的不飽和本質會使Cl擴散至Cu主體內，這使得以Cl為基礎之Cu蝕刻在製造上不切實際。
為對Cu進行蝕刻，也發展出兩種階梯式電漿蝕刻製程。譬如，第一步包含使用Cl基電漿將Cu轉換為CuClx 化合物，然後用濕式化學溶液去除CuCl化合物[Y. Kuo and S. Lee, ECS Proc. 99-30, 328, 1999]、或用Cl2 電漿曝光先形成CuCl2 再在室溫下藉由H2 電漿處理揮發成Cu2 Cl3 [Fangyu Wu, Galit Levitin, and Dennis W. Hess, J. Electrochem. Soc., Vol. 157, issue 4, pp H474-H478 (2010)]  。這些文件整體內容併入於此作為參考。然而，隨著技術節點向深奈米體系進步，Cl基電漿蝕刻的主要問題是臨界尺寸（CD，critical dimension）的可控性，或者是所謂的線邊緣粗糙度/線寬粗糙度（LER 或 LWR）問題。
用習知的氯化學蝕刻含Cu層時遇到上述限制，表明在使用化學方法的半導體製造中，需要一種不涉及氯基反應物的新型低溫乾蝕刻方法。
一般來講，本發明之實施例相關於積體電路製造中蝕刻含Cu層（該層包含純Cu層）之方法和設備。
圖1是根據本發明實施例，描繪在含Cu層中蝕刻特徵部的方法之流程圖。如所見，步驟102包括提供一基板，該基板包括含Cu層和蝕刻遮罩，該蝕刻遮罩在含Cu層上形成並露出一部分含Cu層。步驟104中，所曝露含Cu層的第一表面被鈍化，而在步驟106中，所曝露含Cu層的第二表面之鈍化反應被抑制。在步驟108中，在含Cu層的第二表面上形成Cu化合物。然後如步驟110中可見，從第二表面去除Cu化合物以非等向性蝕刻含Cu層。
圖2A至2D顯示根據本發明實施例的含Cu層之非等向性蝕刻的橫剖面示意圖。圖2A顯示部分完成的積體電路。區段200的完整結構包含基板210、含Cu層220和硬遮罩或光阻材料230。為達成含Cu層之非等向性蝕刻，需在含Cu層上覆光阻或硬遮罩材料，該光阻或硬遮罩材料對於含Cu層上進行的蝕刻製程具有抗性。圖2A中之區段200係使用所屬領域中已知的習知圖案化方法處理，以製造出圖2B中的圖案化的遮罩層230’。而且根據本發明，圖2B所示結構之非等向性蝕刻將含Cu層220蝕刻，卻保留了結構中圖案化的遮罩層230’定義的垂直幾何形狀，而形成圖2C中所顯示的結構250。如所屬領域中所習知，持續的製程處理將光阻或者圖案化的遮罩層230’之剩餘部分去除，造成如圖2D所示之具有特徵部260的圖案化含Cu層220’。
圖3概括性說明根據本發明實施例之蝕刻製程的特性，該蝕刻製程考慮到含Cu層之非等向性蝕刻。如圖1所示，該製程以步驟102中提供一基板為開始，該基板具有被遮蔽的含Cu層。特別是，基板被載入至電漿處理腔室內的基板固持器上以執行非等向性蝕刻製程。電漿蝕刻機可以是任何能夠對基板固持器施加偏壓的類型，例如下圖4-10中所討論者。圖3中區段300顯示部分完成的積體電路，該積體電路包含覆蓋於基板310上之含Cu層320、以及覆蓋於含Cu層320上之遮罩圖案330。通常，任何合適之遮罩材料均可考慮，例如簡單的硬遮罩。圖3所示結構之非等向性蝕刻將含Cu層320去除，卻保留光阻圖案330定義的結構之垂直幾何形狀。
圖1中之鈍化步驟104係藉由引入鈍化氣體至電漿處理腔室內來執行。如圖3可見，鈍化氣體345被供應至曝露的（未遮蔽的）含Cu層並且形成鈍化表面340。在圖3之實施例中，鈍化表面在含Cu層320內的特徵部之垂直側壁上。如以下將進一步討論，鈍化可藉由在含Cu層上沉積或者在含Cu層上生長Cu化合物而發生。
鈍化氣體345也被供應給含Cu層320內之特徵部的底部表面，但該表面的鈍化反應被抑制（圖1中步驟106）。更具體的說，在處理腔室內形成電漿，並且基板固持器上的偏壓引導電漿離子355沿著箭號350指向基板。該定向離子355以足夠的能量轟擊蝕刻特徵部之底部（水平）表面以去除其上之任何鈍化材料，但在鈍化表面340上卻沒有這種去除的效果。該定向離子355可以是活性氣體離子或惰性氣體離子。根據本發明之實施例，活性離子蝕刻RIE、離子輔助蝕刻或者RIE及離子輔助蝕刻係用以保持特徵部底部沒有鈍化材料。
藉由向電漿處理腔室內引入反應氣體，在未鈍化表面上形成Cu化合物（圖1中步驟108）。如圖3可見，反應氣體分子365在特徵部之未鈍化底表面上形成Cu化合物層360，而在鈍化表面340上的氣體分子365卻不能形成Cu化合物。活性的氣體分子可以是中性的或者離子化的。在一實施例中，形成氧電漿既可為保持特徵部底部清潔提供高能離子，並且也可以提供活性氧用來在特徵部底部形成Cux O。也就是說，在一個實施例中，電漿提供其為反應氣體365之離子的定向離子355。
藉由向腔室內引入一還原氣體去除Cu化合物層360，從而非等向性地蝕刻含Cu層（圖1中步驟110）。如圖3可見，Cu化合物層360曝露於還原氣體分子375，這引發還原反應370以去除Cu化合物層。具體來說，還原氣體分子375與含Cu層發生反應以形成揮發性含Cu化合物385，隨後將其從電漿處理腔室中去除以在含Cu層320中蝕刻特徵部。Cu化合物層360和含Cu層320的蝕刻可藉由自發非等向性蝕刻（SAE，Spontaneous Anisotropic Etching）、或活性離子蝕刻（RIE)、或兩者而發生。還原氣體分子375對於由鈍化氣體345之分子形成之鈍化表面340沒有活性。
在一實施例中，O2 擔任反應氣體的角色，並且含Cu層之SAE是在O2 基電漿中進行。通常使用硬遮罩（例如，TiN、SiO2 、Si3 N4 等）作為O2 電漿的遮蔽方法。例如，進入處理腔室之饋送氣體可包含鈍化氣體、加上O2 氣體、加上還原氣體。例如Ar的惰性氣體為可選的添加物。O2 （有Ar或無Ar）經由RIE或者離子輔助蝕刻保持特徵部底部沒有由鈍化氣體分子生成的側壁鈍化物，同時在特徵部底部只留下CuX O。而在Cu側壁被鈍化氣體分子所生成之鈍化物保護的同時，CuX O自發地與還原氣體分子發生反應形成揮發性Cu化合物蝕刻產物，露出潔淨的Cu特徵部底部，以供後續生成CuX O以及隨後其藉由還原氣體分子之自發「蝕刻」。
該還原氣體較佳是有機化合物氣體。至於有機化合物，較佳使用可以其原本狀態、或者以藉由加熱之氣態供應至維持在真空狀態的電漿處理系統者。典型地，可使用有機酸。至於有機酸，較佳使用以乙酸（一般化學式：R-COOH，R是氫，或是C1至C20之直鏈或支鏈烷基或烯基，較佳是甲基、乙基、丙基、丁基、戊基或者己基）為代表的羧基酸。乙酸以外之羧基酸可包含甲酸(HCOOH)、丙酸 (CH3 CH2 COOH)、丁酸(CH3 (CH2 )2 COOH)、戊酸 (CH3 (CH2 )3 COOH)或者其他類似者。在這些羧基酸中，更佳地使用甲酸、乙酸和丙酸。
當有機化合物是乙酸時，銅氧化物與乙酸之間的反應被加速，生成揮發性的Cu(CH3 COO) 和H2 O。由此，銅氧化物分子從Cu薄膜分離。相同反應發生在使用其他諸如甲酸或者丙酸之非乙酸有機化合物（有機酸）的情況中。結果是Cu膜被蝕刻。於是，提供了一種用於Cu電漿蝕刻的非氯基（也沒有溴基）離子輔助或RIE方法。
在另一實施例中，CH3 COOH 擔任還原氣體分子之角色，且進入腔室之饋送氣體變為鈍化氣體+O2 +CH3 COOH（選擇性加Ar）。CuO和Cu2 O與CH3 COOH之間的自發反應在2001由Dennis W. Hess和K. L. Chavez研究並發表。在2011年的Dry Processing Symposium中，T. Suda (N. Toyoda)、I. Yamada (兵庫縣立大學)和Keniichi Hara (東京威力科創公司)已經展示 CuX O 和 CH3 COOH之間在約1E(-5)托爾(torr)之低壓下的強烈反應性。發生以下反應： Cu+2CH3 COOH → Cu (CH3 COO)2 +H2 O (1) Cu2 O+4 CH3 COOH → 2Cu(CH3 COO)2 +H2 O+H2 (2) 由此，該反應之揮發性產物是Cu(CH3 COO)2 。
該化學系統中實現Cu之SAE的關鍵成分是所添加的提供側壁鈍化之鈍化分子。實現側壁鈍化有許多方法，包含沉積或生長含Cu化合物。一個簡單的例子是透過沉積如C2 H4 之碳氫聚合物。已知氧基電漿會耗損側壁上的碳基鈍化層。因此，製程配方必須可以生成側壁碳氫化合物沉積物，該側壁碳氫化合物沉積物抵抗由等向性氧自由基（還有O2 等）造成的耗損，同時透過離子輔助化學蝕刻或者RIE保持特徵部底部沒有任何碳氫化合物沉積物。例如，聚乙烯聚合物沉積可藉由使用C2 H4 作為鈍化分子而實現。一例示氣體混合物可為引發上述反應(1) 和 (2)的C2 H4 +O2 +CH3 COOH+Ar 。
側壁沉積鈍化物的另外一方便的例子是氟碳化合物。有許多這種鈍化分子可以使用，例如CHF3 、 C4 F3 、C5 F8 、C2 F6 等等。像碳氫化合物沉積物一樣，氟碳化合物沉積物也易於被氧自由基和O2 中性粒子等攻擊。因此配方應該維持CFX 鈍化側壁，同時又透過離子輔助化學蝕刻或RIE具有無CFX 的特徵部底部。
側壁鈍化物並非必須是沉積物，它可以是Cu化合物生長層。一個例子是側壁鈍化物CuFX ，其提供不僅比Cu-O鍵更強且亦穩定的Cu-F鍵，所以較少對於F擴散至Cu基體中的顧慮。此外，藉由CH3 COOH 的蝕刻可利用SAE、RIE或離子輔助蝕刻、或這些機制之組合而發生。使用CFX 側壁鈍化物，透過離子輔助和自發性二者之製程對Cu進行非等向性蝕刻可為較佳。
舉例而言，因為NF3 是F原子之強來源，所以可使用NF3 +O2 +CH3 COOH+Ar 之氣體混合物。發生以下反應： SAE: CuO+2CH3 COOH →Cu(CH3 COO)2 +H2 O  (3) RIE: CuO+CuF2 +4CH3 COOH →2Cu (CH3 COO)2 +H2 O+2HF  (4) 在此實施例中，氟化反應和氧化反應在所有表面上發生，但是由CH3 COOH對CuX O之自發性蝕刻會耗損側壁只剩下CuFX ，該CuFX 就成為側壁鈍化物。特徵部底部之CuX O會被CH3 COOH自發性蝕刻，更強的Cu – F鍵使得CuFX 和 CH3 COOH之間的反應更弱，結果會在特徵部底部上發生藉由CuFX 之微遮蔽。然而，特徵部底部CuX O 和CuFX 上同時發生的離子轟擊會弱化Cu – F 鍵並且導致形成HF 和多餘的Cu(CH3 COO)2 作為蝕刻產物。要注意的是，為達到想要的蝕刻結果，O2 /NF3 的比例可從零（僅提供RIE）連續調整至某非零數字（提供SAE和RIE）。
在使用NF3 且 Cu3 N 可能會帶來一些潛在的問題之情況下，便可考慮XeF2 、F2 等。例如，可將饋送氣體XeF2 + O2 + Ar + CH3 COOH引入腔室內以使上述反應（3）和（4）發生。使用只含有F的氣源（Xe是惰性的）可確保側壁反應上生成只含CuFX 的覆蓋物。
儘管上述例子都是「單步驟電漿製程」，但也可使用「多步驟」製程。進一步而言，儘管電漿的生成係相關於藉由RIE或離子輔助蝕刻抑制鈍化反應而討論，但也可針對多步驟製程中的其他部分維持電漿。多步驟方法適用於所有類型之鈍化物，像是上述討論之碳氫化合物和氟碳化合物等。在此，用CuFX 鈍化物作為例子來說明多步驟方法：第1步驟中，生成XeF2 弱電漿以在各處形成CuFX 。第2步驟中，生成Ar電漿以及使用偏置功率以透過Ar離子轟擊特徵部底部獲得只含Cu的特徵部底部。第3步驟是用具有偏壓之O2 電漿在特徵部底部形成CuX O，同時又留下側壁CuFX 作為鈍化物。在第4步驟中，引入CH3 COOH，且其甚至在不激發電漿的情況下就自發地蝕刻特徵部底部的Cu。重複這四個步驟以持續蝕刻Cu得到更深的特徵部。
另一多步驟的例子是：第1步驟是C2 H4 電漿於各處沉積聚乙烯。第2步驟是具有偏壓之Ar+O2 電漿將特徵部底部之聚乙烯蝕刻掉並在特徵部底部上形成CuX O 。第3步驟是CH3 COOH甚至在沒有電漿的情況下就自發地將特徵部底部之CuX O蝕刻掉。同樣，重複該循環以獲得更深的特徵部。
在一實施例中，於基板上蝕刻含Cu層的方法包含：在具有電漿源和基板固持器之電漿處理腔室內載入一基板，該基板如上討論具有含銅層和形成於其上之蝕刻遮罩；在施加第一RF或微波功率至電漿源時，將鈍化氣體引入電漿處理腔室，該鈍化氣體在形成於含銅層內之特徵部的曝露表面上形成第一含銅Cu化合物、或者鈍化層、或者其組合；在施加第二RF或微波功率至電漿源時，將惰性氣體引入電漿處理腔室；且在施加第三RF或微波功率至電漿源時，將反應氣體引入電漿處理腔室。該反應氣體在成型於上述含Cu層內之特徵部的曝露表面上形成第二含銅化合物。將還原氣體引入電漿處理腔室，該還原氣體與第二含銅化合物發生反應以形成揮發性含銅化合物，且該揮發性含銅化合物由電漿處理腔室中被抽走。重複這些步驟直至含銅層中形成圖案。惰性氣體可在這些步驟的任一者期間引入。
執行特定蝕刻製程之持續時間可使用實驗設計（DOE，design of experiment）技術或先前經驗來決定。然而也可使用終點偵測來決定。終點偵測之一可行方法是監控來自電漿區之放射光譜的一部分，該部分指明電漿化學中發生改變的時間點，該電漿化學由於從基板上去除特定材料層並與下方薄膜接觸之改變或實質上接近完成而發生改變。 對應至受監控之波長的放射位準通過特定臨界值（例如，實質上降為零值、降至低於一特定位準或者升至高於一特定位準）後，就可認為達到終點。針對所使用的蝕刻化學和所蝕刻的材料層，可以使用各種不同的波長。進一步而言，蝕刻時間可延伸至包含一段過蝕刻時間，其中，該過蝕刻時間構成蝕刻製程開始與相關於終點偵測之時間點之間的一段時間（也就是說，從1%到100%）。
蝕刻性能也會受到蝕刻機使用之電漿類型的強烈影響。如上所述，SAE需要某一能級之偏壓功率。因為電漿特性影響電漿化學，所以電漿的本質也會影響蝕刻性能。CH3 COOH 是反應的關鍵分子，其解離應受到管控。更重要的是，一旦揮發性Cu化合物蝕刻產物Cu(CH3 COO)2 進入電漿本體就不應該被解離（最低的要求是其解離應該盡可能最小化）。擴散電漿是滿足這些條件的理想電漿。
微波表面波電漿可用來提供擴散電漿。一般來講，在實際物理尺寸晶圓蝕刻機中，微波表面波電漿是唯一可以在晶圓級產生真正擴散電漿的電漿源。圖4是根據本發明實施例、可用以產生擴散電漿的輻射線槽孔天線（RLSA™）電漿源之示意圖。在圖4所示實施例中，還原氣體輸入440緊鄰基板，且鈍化氣體和反應氣體輸入450緊鄰與微波功率相耦合的RLSA 460。在圖4中擴散電漿（亦即，在晶圓級別）內的解離已實質上消除。因此，無需再沉積Cu便可抽出蝕刻產物Cu(CH3 COO)2 。另外，在擴散電漿中饋入CH3 COOH （亦即，接近晶圓級別）實質上消除其解離。還原氣體475和揮發性反應物485也標示在圖4中。
圖5根據實施例描繪用以蝕刻含Cu層的電漿處理系統。電漿處理系統1包含：電漿處理腔室10；可選的診斷系統12，耦接至電漿處理腔室10；及控制器14，耦接至可選的診斷系統12和電漿處理腔室10。如此處描寫，控制器14係用以執行包含配置成蝕刻含Cu層之至少一步驟的製程配方。另外，控制器14可選地用以接收來自診斷系統12的至少一終點信號，且用以對該至少一終點信號進行後處理以精準判定該製程之終點。或者，控制器14利用預定的時間來設置製程的終點。在圖5所描繪的示範實施例中，電漿處理系統1利用電漿進行蝕刻處理。
圖6根據另一實施例說明電漿處理系統。電漿處理系統1a包含：一電漿處理腔室10、待受處理之基板25所固定於其上的基板固持器20和抽真空系統30。基板25可以是半導體基板、晶圓或者液晶顯示器。電漿處理腔室10可用以促進電漿在鄰近基板25之表面的處理區域15中產生。可離子化氣體或氣體混合物係經由氣體噴射系統（未顯示）引入，且製程壓力受到調整。例如，控制機構（未顯示）可用來節流抽真空系統30。電漿可用來為預定材料的製程產生特定的材料、且/或用來幫助從基板25曝露表面去除材料。電漿處理系統1a可用以處理任何尺寸的基板，例如200mm基板、300mm基板、450mm基板或者更大尺寸的基板。
基板25可以經由靜電夾持系統固定至基板固持器20。再者，基板固持器20可進一步包含溫度控制系統，以在各個蝕刻製程期間控制基板25的溫度。
此外，基板固持器20可以幫助經由背面氣體供應系統將熱傳氣體輸送至基板25的背面以改進基板25與基板固持器20之間的氣體間隙熱傳導率。當在升高或降低之溫度下需要基板的溫度控制時，就可採用這樣的系統。例如，背面氣體系統可包含雙區配氣系統，其中背面氣體（例如，氦氣）壓力可在基板25的中心與邊緣之間獨立變化。
在其他實施例中，例如電阻加熱元件、或者熱電加熱器/冷卻器的加熱/冷卻元件可包含於電漿處理腔室10的腔壁中及電漿處理系統1a的任一其他部件中。
在圖6所示實施例中，基板固持器20可包含電極，RF功率係透過該電極耦合至處理區域15中之處理電漿。例如，基板固持器20可在RF電壓下受到電性偏壓，該RF電壓係透過由RF產生器40通過可選的阻抗匹配網路42傳輸RF功率到基板固持器20。該RF偏壓可用來加熱電子以形成和維持電漿、或者影響鞘區內離子能量分佈函數、或者兩者皆有。在此配置中，系統可運作為活性離子蝕刻 (RIE)反應器，其中腔室可作為接地面。典型的RF偏壓頻率可在0.1MHz 至100MHz之範圍內。電漿處理之RF系統已被熟悉本技術領域者廣為周知。
進一步講，阻抗匹配網路42藉由降低反射功率幫助改善對電漿處理腔室10內之電漿的RF功率傳輸。匹配網路結構（例如，L型、Pi型、T型等）和自動控制方法已被熟悉本技術領域者廣為周知。
仍參考圖6，電漿處理系統1a可選地包含耦接至與基板25對向之上電極52的直流（DC）電源50。上電極52可包含電極片。該電極片可包括含矽電極片。此外，該電極片可包括摻雜矽電極片。DC電源可包含可變DC電源。另外，該DC電源可包含雙極DC電源。DC電源50可進一步包含用以執行以下至少一者的系統：監控、調整、或控制DC電源50的極性、電流、電壓或開/關狀態。一旦電漿形成，DC電源50促使形成彈道電子束。電濾波器可用以使RF功率從DC電源50解耦。
例如，由DC電源施加至電極52的DC電壓可在約-2000 伏特(V)  至約1000 V 範圍內。較佳地，該DC電壓之絕對值具有等於或大於約100V之數值，且更佳地，該DC電壓之絕對值具有等於或大於約500V的數值。此外，較佳地DC電壓具有負極性。再者，較佳地，DC電壓是具有大於產生在上電極52表面上的自偏壓之絕對值的負偏壓。上電極52之面向基板固持器20的表面可由矽材料構成。
抽真空系統30可包含：具有高達每秒5000升(及更大)之泵抽速度之能力的渦輪分子真空泵浦（TMP）、用以節流腔室壓力的閘閥。用於乾式電漿蝕刻的習知電漿處理設備中，可以使用每秒1000至3000升的TMP。TMP可用在典型地低於50毫托（mTorr）的低壓處理。對於高壓處理（亦即大於100mTorr），可以使用機械升壓泵浦和乾式粗抽泵浦。更進一步講，可將監控腔室壓力的裝置（未顯示）耦接至電漿處理腔室10。 例如，壓力量測裝置可以是商業上可由MKS Instruments, Inc. (Andover, Mass.)取得的Type 628B Baratron 絕對電容式壓力計。
仍參考圖6，電漿處理系統1a更包含控制器90，該控制器90包含能產生控制電壓的微處理器、記憶體和數位輸入/輸出埠，該控制電壓足以連通和啟動對電漿處理系統1a的輸入、並監控來自電漿處理系統1a的輸出。此外，控制器90可耦接至下列者並與之交換資訊：RF產生器40、阻抗匹配網路42、可選的DC電源50、氣體噴射系統（未顯示）、抽真空系統30、以及氣體輸送系統（未顯示）、基板/基板固持器溫度控制系統（未顯示）、和/或靜電夾持系統（未顯示）。為實施蝕刻薄膜的方法，可以利用儲存在記憶體中的程式根據製程配方啟動對電漿處理系統1a之上述部件的輸入。控制器90的一例子是可由Dell Corporation, Austin, Tex.取得的DELL PRECISION WORKSTATION 610™。
控制器90可相對電漿處理系統1a位於本地，或者也可經由網際網路或內部網路相對電漿處理系統1a定位於遠端。這樣控制器90可以使用直接連接、內部網路或者網際網路其中至少一者和電漿處理系統1a互換資料。控制器90既可在客戶位置（即，元件製造商等）耦接至內部網路，也可在供應商位置（即，設備製造商）耦接至內部網路。更進一步講，另一電腦（即，控制器、伺服器等）可以經由直接連接、內部網路、或者網際網路中至少一者存取控制器90以互換資料。
在圖7所示實施例中，電漿處理系統1b可與圖6之實施例相似且更包含固定或可機械性或電性旋轉的磁場系統60以潛在地增加電漿密度和/或提高電漿處理均勻性。此外，控制器90可耦接至磁場系統60以調節旋轉速率和磁場強度。旋轉磁場的設計和實施已被熟悉本技術領域者廣為周知。
在圖8所示實施例中，電漿處理系統1c可與圖6或圖7之實施例相似，且更包含配置成使RF功率透過可選的阻抗匹配網路72耦合至上電極52的RF產生器70。施加RF功率至上電極52的典型頻率可在約0.1 MHz 至約200 MHz 之範圍內。另外，施加功率至基板固持器20（或者下電極）的典型頻率可在約0.1 MHz至約100 MHz之範圍內。例如，耦合至上電極52之RF頻率可相對高於耦合至基板固持器20之RF頻率。再者，從RF產生器70到上電極52之RF功率可加以振幅調變，或者從RF產生器40至基板固持器20之RF功率可加以振幅調變，或者兩RF功率均可加以振幅調變。較佳地，較高RF頻率下的RF功率受到振幅調變。此外，控制器90與 RF產生器70係耦接至阻抗匹配網路72以控制對上電極52的RF功率施加。上電極的設計和實施已被熟悉本技術領域者廣為周知。
仍參考圖8，可選的DC電源50可直接耦接至上電極52，或者其可耦接至從阻抗匹配網路72之輸出端延伸至上電極52的RF傳輸線路。可利用電濾波器將RF功率從DC電源50解耦。
在圖9所示實施例中，舉例來說，電漿處理系統1d可與圖6、圖7及圖8之實施例相似，且可更包含感應線圈80，RF功率經由RF產生器82透過可選的阻抗匹配網路84耦合至該感應線圈80。RF功率係由感應線圈80透過介電窗（未顯示）與電漿處理區域15感應耦合。施加RF功率至感應線圈80的典型頻率可在約10 MHz至約100 MHz之範圍內。同樣的，施加功率至基板固持器20（或者下電極）的典型頻率可在約0.1 MHz至約100 MHz之範圍內。另外，開槽法拉第屏蔽（未顯示）可用來降低感應線圈80和電漿之間的電容耦合。此外，控制器90係耦接至RF產生器82和阻抗匹配網路84，以控制對感應線圈80的功率施加。在另一實施例中，在變壓器耦合電漿（TCP）反應器內時，感應線圈80可以是由上方與電漿處理區域15連通的「螺旋型」線圈或「平繞型(pancake)」線圈。感應耦合電漿（ICP）源或者變壓器耦合電漿（TCP）源的設計和實施已被熟悉本技術領域者廣為周知。
另外也可使用電子迴旋共振（ECR）形成電漿。在又另一實施例中，由發射螺旋波形成電漿。在又另一實施例中，由圖4所示之傳播表面波形成電漿。上述每一電漿源皆已被熟悉本技術領域者廣為周知。
在圖10所示實施例中，舉例來說，電漿處理系統1e可與圖8和圖9之實施例相似，且可更包含配置成使RF功率透過另一可選的阻抗匹配網路46耦合至基板固持器20的第二RF產生器44。對於第一RF產生器40或第二RF產生器44或者兩者而言，施加RF功率至基板固持器20的典型頻率可在約0.1 MHz至約200 MHz之範圍內。第二RF產生器44之RF頻率可相對高於第一RF產生器40的RF頻率。再者，從RF產生器40至基板固持器20之RF功率可加以振幅調變，或者從RF產生器44至基板固持器20之RF功率可加以振幅調變，或者此兩RF功率均可加以振幅調變。較佳地，較高RF頻率下之RF功率受到振幅調變。此外，控制器90係耦接至第二RF產生器44和阻抗匹配網路46，以控制對基板固持器20之RF功率施加。基板固持器之RF系統的設計和實施已被熟悉本技術領域者廣為周知。
正如先前技術所提到的，需要一種清潔Cu蝕刻室的方法。根據一實施例，蝕刻化學用以將Cu從腔室部件清除。取決於製造需求，乾式清潔的頻率可以是單晶圓一次、或者多晶圓一次。除此處討論者外，一有望成功的Cu之非等向性電漿蝕刻製程是H2 基電漿RIE。其確切的蝕刻機制尚無科學定論。 然而，一貌似可信的機制是「Cu表面H損壞後的電漿深UV光子誘導（和/或電子激發）Cu脫附」。不管其機制如何，絕大多數的脫附Cu粘附於所有腔室部件的表面。蝕刻大量晶圓後，腔室條件會發生嚴重改變。因此，預期腔室穩定性會變差且預期蝕刻結果會漂移。本發明實施例提供乾式清潔方法可以在每一晶圓後或多個晶圓後清除腔室部件表面上的Cu沉積物，回復適當的處理狀況。
圖11根據本發明之實施例提供說明蝕刻含Cu層以清潔腔室內部之方法的流程圖。由步驟1102可見，提供內部表面上具有含Cu層的電漿處理腔室。 該電漿處理腔室具有電漿源和基板固持器。步驟1104中，將反應氣體引入電漿處理腔室以在內部表面上之含Cu層中形成含Cu化合物。該反應氣體可以是O2 氣體。步驟1106中，將還原氣體引入電漿處理腔室。藉由向電漿源施加DC、RF或微波功率中的至少一者，在電漿處理腔室內提供電漿。如上面提到的，還原氣體提供其與Cu化合物的還原反應且生成從腔室移除的揮發性含Cu化合物。該還原氣體可以是有機化合物，如以上討論的CH3 COOH。在一實施例中，為達到腔室內壁上含Cu沉積物等向性蝕刻之目的，並沒有向基板固持器提供偏壓。
上述蝕刻製程之一或更多者可利用如圖5至10所描繪者執行。然而，所討論之方法不應被此示範性說明所侷限。
有機化合物氣體係由有機化合物氣體供應單元提供至如圖5至10所示的目標腔室內。此處作為有機酸之乙酸被用來作為有機化合物的例子。圖12說明可根據本發明實施例而使用的例示有機化合物供應單元。如所見，有機化合物氣體供應單元130包含：用以儲存有機化合物的中間容器36和槽37、和設置在連接中間容器36和槽37的管線36a上之閥37a。有機化合物由中間容器36經由管線32供應至目標腔室，且管線32設有可變洩漏閥38。中間容器36具有用來偵測其內之有機化合物量的感測器(如液體表面感測器39)使得中間容器36內的有機化合物量受到量測。當液體表面感測器39偵測到液體表面降低時，中間容器36由可變洩漏閥38與真空斷開，且藉由打開閥37a，有機化合物由槽37供應至中間容器。
使槽37內之有機化合物（乙酸）汽化，且將汽化的有機化合物供應至目標腔室。此時，有機化合物（乙酸）的汽化量係藉由控制流速的可變洩漏閥38之開啟程度而加以控制。有機化合物氣體的供應量被設定在允許足夠的有機化合物分子吸附在形成於基板上之Cu薄膜的表面之位準。目標腔室中的壓力（乙酸之分壓）較佳是約10−4 托至10−6托。壓力計可以是例如離子氣壓計或電容壓力計。
就上述討論之實施例來說，還原氣體包含如CH3 COOH之酸 ，且反應氣體包含O2 。也可使用例如He、Ne、Ar、Kr、As 和Xe 的惰性氣體。進一步講，反應氣體和還原氣體可在單步驟製程中被同時引入電漿處理腔室內，或可在多步驟製程中依序引入電漿處理腔室內。
1‧‧‧電漿處理系統
1a‧‧‧電漿處理系統
1b‧‧‧電漿處理系統
1c‧‧‧電漿處理系統
1d‧‧‧電漿處理系統
1e‧‧‧電漿處理系統
10‧‧‧電漿處理腔室
12‧‧‧診斷系統
14‧‧‧控制器
15‧‧‧處理區域
20‧‧‧基板固持器
25‧‧‧基板
30‧‧‧抽真空系統/有機化合物氣體供應單元
32‧‧‧管線
36‧‧‧中間容器
36a‧‧‧管線
37‧‧‧存儲槽
37a‧‧‧閥
38‧‧‧洩漏閥
39‧‧‧液體表面感測器
40‧‧‧RF產生器
42‧‧‧阻抗匹配網路
44‧‧‧RF產生器
46‧‧‧阻抗匹配網路
50‧‧‧直流（DC）電源
52‧‧‧上電極
60‧‧‧磁場系統
70‧‧‧RF產生器
72‧‧‧阻抗匹配網路
80‧‧‧感應線圈
82‧‧‧RF產生器
84‧‧‧阻抗匹配網路
90‧‧‧控制器
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧步驟
200‧‧‧區段
210‧‧‧基板
220‧‧‧含Cu層
230‧‧‧硬遮罩層或光阻材料層
230’‧‧‧圖案化的遮罩層
250‧‧‧結構
260‧‧‧特徵部
300‧‧‧區段
310‧‧‧基板
320‧‧‧含Cu層
330‧‧‧遮罩圖案
340‧‧‧鈍化層/鈍化表面/鈍化側壁/側壁鈍化物
345‧‧‧鈍化氣體
350‧‧‧箭號
355‧‧‧離子
360‧‧‧Cu化合物層
365‧‧‧反應氣體分子
370‧‧‧還原反應
375‧‧‧還原氣體分子
385‧‧‧揮發性含Cu化合物
440‧‧‧還原氣體輸入
450‧‧‧反應氣體輸入
460‧‧‧輻射線槽孔（RLSATM）
475‧‧‧還原氣體
485‧‧‧揮發性反應物
1102‧‧‧步驟
1104‧‧‧步驟
1106‧‧‧步驟
1108‧‧‧步驟
藉由參考下述實施方式的同時併同考量隨附圖式，可在更好的理解本發明及其伴隨優點的同時輕易得到對本發明及其伴隨優點更完整的瞭解，其中：
圖1是根據本發明實施例描繪在含Cu層內蝕刻特徵部之方法的流程圖；
圖2A至2D顯示的是根據本發明實施例，含Cu層之非等向性蝕刻的橫剖面示意圖；
圖3示意性說明根據本發明實施例之蝕刻製程的特性，該蝕刻製程考慮到含Cu層之非等向性蝕刻；
圖4是可根據本發明實施例用以產生擴散電漿之RLSATM 電漿源的示意圖；
圖5描繪根據實施例的用以蝕刻含Cu層的電漿處理系統；
圖6描繪根據實施例的用以蝕刻含Cu層的另一例示電漿處理系統；
圖7根據實施例描繪包含磁場系統、用以蝕刻含Cu層的電漿處理系統；
圖8根據實施例描繪包含至上電極之RF功率、用以蝕刻含Cu層的電漿處理系統；
圖9根據實施例描繪包含感應線圈、用以蝕刻含Cu層的電漿處理系統；
圖10根據實施例描繪包含第二RF產生器、用以蝕刻含Cu層的電漿處理系統，該第二RF產生器使RF功率耦合至基板固持器；
圖11提供根據本發明實施例的流程圖，該流程圖說明蝕刻含Cu層的方法；以及，
圖12說明根據本發明實施例可使用的例示有機化合物供應單元。
300‧‧‧區段
310‧‧‧基板
320‧‧‧含Cu層
330‧‧‧遮罩圖案
340‧‧‧鈍化表面
345‧‧‧鈍化氣體
350‧‧‧箭號
355‧‧‧電漿離子/定向電漿離子/定向離子
360‧‧‧Cu化合物層
365‧‧‧反應氣體分子
370‧‧‧還原反應
375‧‧‧還原氣體分子
385‧‧‧揮發性含Cu化合物

Claims (20)

  1. 一種在含Cu層中非等向性蝕刻特徵部的方法，該方法包含： 提供一基板，該基板包含一含Cu層和一圖案化蝕刻遮罩，該圖案化蝕刻遮罩係形成於該含Cu層上，使得該含Cu層透過該圖案化蝕刻遮罩曝露於處理； 鈍化所曝露之該含Cu層的第一表面； 抑制該含Cu層之第二表面的鈍化反應； 在該含Cu層之該第二表面上形成一Cu化合物；以及 從該含Cu層之該第二表面去除該Cu化合物，以在該含Cu層中非等向性蝕刻一特徵部。
  2. 如申請專利範圍第1項之在含Cu層中非等向性蝕刻特徵部的方法，其中該鈍化包含：沉積一鈍化層於該含Cu層之該第一表面上，或者生長一Cu化合物於該含Cu層之該第一表面上。
  3. 如申請專利範圍第2項之在含Cu層中非等向性蝕刻特徵部的方法，其中該沉積一鈍化層包含：沉積一碳氫化合物或氟碳化合物於該含Cu層之該第一表面上。
  4. 如申請專利範圍第2項之在含Cu層中非等向性蝕刻特徵部的方法，其中該生長包含：生長一Cu氟化物於該含Cu層之該第一表面上。
  5. 如申請專利範圍第1項之在含Cu層中非等向性蝕刻特徵部的方法，其中該抑制鈍化反應包含：用活性離子蝕刻（RIE）或者離子輔助蝕刻中至少一者蝕刻該含Cu層之該第二表面，以從該含Cu層之該第二表面去除鈍化材料。
  6. 如申請專利範圍第1項之在含Cu層中非等向性蝕刻特徵部的方法，其中該形成一Cu化合物包含：形成Cux O於該含Cu層之該第二表面上。
  7. 如申請專利範圍第6項之在含Cu層中非等向性蝕刻特徵部的方法，其中該形成Cux O包含：供應中性O2 和O離子中至少一者給該含Cu層之該第二表面。
  8. 如申請專利範圍第1項之在含Cu層中非等向性蝕刻特徵部的方法，其中該去除Cu化合物包含：利用自發非等向性蝕刻（SAE）和活性離子蝕刻（RIE）中至少一者，將該Cu化合物從該第二表面蝕刻掉，以在該含Cu層中非等向性蝕刻一特徵部。
  9. 一種蝕刻基板上之含Cu層的方法，該方法包含： 將一基板載入具有一電漿源和一基板固持器的一電漿處理腔室內，該基板具有一含Cu層和形成於該含Cu層上的圖案化蝕刻遮罩； 引入一鈍化氣體至該電漿處理腔室內，該鈍化氣體在該含Cu層之曝露表面上形成一鈍化層； 引入一反應氣體至該電漿處理腔室內，該反應氣體在形成於含Cu層內之特徵部的曝露表面上形成一第一含Cu化合物； 引入一還原氣體至該電漿處理腔室內，該還原氣體與該第一含Cu化合物發生反應生成一揮發性含Cu化合物； 藉由向該電漿源施加DC、RF或者微波功率中至少一者，在該電漿處理腔室內激發一電漿； 向該基板固持器施加RF偏壓；以及 將該揮發性含Cu化合物從該電漿處理腔室內抽走，以在該含Cu層中形成一圖案。
  10. 如申請專利範圍第9項之蝕刻基板上之含Cu層的方法，其中該還原氣體包含一酸。
  11. 如申請專利範圍第10項之蝕刻基板上之含Cu層的方法，其中該還原氣體包含CH3 COOH。
  12. 如申請專利範圍第9項之蝕刻基板上之含Cu層的方法，其中該反應氣體包含O2 。
  13. 如申請專利範圍第12項之蝕刻基板上之含Cu層的方法，其中該反應氣體更包含一惰性氣體。
  14. 如申請專利範圍第13項之蝕刻基板上之含Cu層的方法，其中該惰性氣體包含He、Ne、Ar、Kr和Xe中至少一者。
  15. 如申請專利範圍第9項之蝕刻基板上之含Cu層的方法，其中該鈍化氣體包含一含氟氣體、一碳氫化合物氣體、一氟碳化合物氣體和一氫氟碳化合物氣體中至少一者。
  16. 如申請專利範圍第9項之蝕刻基板上之含Cu層的方法，其中該鈍化層優先於特徵部之底部表面而沉積在該特徵部之側壁上，該特徵部係形成於含Cu層內。
  17. 如申請專利範圍第9項之蝕刻基板上之含Cu層的方法，其中在一單步驟製程中，該鈍化氣體、該反應氣體和該還原氣體被同時引入該電漿處理腔室內。
  18. 如申請專利範圍第9項之蝕刻基板上之含Cu層的方法，其中在一多步驟製程中，該鈍化氣體、該反應氣體和該還原氣體依序被引入該電漿處理腔室內。
  19. 如申請專利範圍第9項之蝕刻基板上之含Cu層的方法，其中該電漿源和該基板固持器係設置在該電漿處理腔室相對的兩端，其中該鈍化氣體和該反應氣體靠近該電漿源而引入，且其中該還原氣體靠近該基板固持器而引入。
  20. 一種清潔腔室的方法，該方法包含： 提供一電漿處理腔室，該電漿處理腔室具有一電漿源和一基板固持器，該電漿處理腔室之內部表面上沉積有一含Cu層； 引入一反應氣體至該電漿處理腔室內，該反應氣體於該內部表面上的含Cu層內形成一第一含Cu化合物； 引入一還原氣體至該電漿處理腔室內，該還原氣體與該第一含Cu化合物反應以形成一揮發性含Cu化合物； 藉由向該電漿源施加DC、RF或者微波功率中的至少一者，在電漿處理腔室內激發一電漿； 將該揮發性含Cu化合物從該電漿處理腔室內抽走，以從該內部表面去除該含Cu層。
TW104120667A 2014-06-30 2015-06-26 利用鈍化反應的銅之非等向性蝕刻 TWI588892B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/320,058 US9290848B2 (en) 2014-06-30 2014-06-30 Anisotropic etch of copper using passivation

Publications (2)

Publication Number Publication Date
TW201620034A TW201620034A (zh) 2016-06-01
TWI588892B true TWI588892B (zh) 2017-06-21

Family

ID=54929895

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120667A TWI588892B (zh) 2014-06-30 2015-06-26 利用鈍化反應的銅之非等向性蝕刻

Country Status (7)

Country Link
US (1) US9290848B2 (zh)
EP (1) EP3161861A4 (zh)
JP (1) JP6584022B2 (zh)
KR (1) KR102457878B1 (zh)
SG (1) SG11201610893WA (zh)
TW (1) TWI588892B (zh)
WO (1) WO2016003596A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045849A (ja) * 2015-08-26 2017-03-02 東京エレクトロン株式会社 シーズニング方法およびエッチング方法
JP6745199B2 (ja) * 2016-06-10 2020-08-26 東京エレクトロン株式会社 銅層をエッチングする方法
WO2017213193A1 (ja) * 2016-06-10 2017-12-14 東京エレクトロン株式会社 銅層をエッチングする方法
CN110770881B (zh) * 2017-06-22 2023-09-26 应用材料公司 用于铜的图案化的等离子体蚀刻
JP7066263B2 (ja) * 2018-01-23 2022-05-13 株式会社ディスコ 加工方法、エッチング装置、及びレーザ加工装置
US11104988B2 (en) 2018-02-22 2021-08-31 Universal Display Corporation Modular confined organic print head and system
KR102081614B1 (ko) * 2018-03-29 2020-02-26 인하대학교 산학협력단 구리 박막의 건식 식각방법
KR20200128184A (ko) * 2018-03-30 2020-11-11 램 리써치 코포레이션 플루오로카본 차단 층들을 사용하는 토포그래픽-선택적이고 영역-선택적인 ald
US11688586B2 (en) * 2018-08-30 2023-06-27 Tokyo Electron Limited Method and apparatus for plasma processing
KR102030548B1 (ko) * 2018-11-15 2019-10-10 인하대학교 산학협력단 구리 박막의 건식 식각방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010966A (en) * 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2926864B2 (ja) * 1990-04-12 1999-07-28 ソニー株式会社 銅系金属膜のエッチング方法
US5350484A (en) 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
WO2004003256A1 (en) * 2002-06-28 2004-01-08 Tokyo Electron Limited Anisotropic dry etching of cu-containing layers
WO2008153674A1 (en) 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
JP2012054304A (ja) 2010-08-31 2012-03-15 Tokyo Electron Ltd エッチング方法及びエッチング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010966A (en) * 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers

Also Published As

Publication number Publication date
US9290848B2 (en) 2016-03-22
SG11201610893WA (en) 2017-01-27
WO2016003596A1 (en) 2016-01-07
EP3161861A1 (en) 2017-05-03
KR102457878B1 (ko) 2022-10-21
JP6584022B2 (ja) 2019-10-02
EP3161861A4 (en) 2018-07-18
TW201620034A (zh) 2016-06-01
US20150376797A1 (en) 2015-12-31
KR20170020530A (ko) 2017-02-22
JP2017520938A (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
TWI588892B (zh) 利用鈍化反應的銅之非等向性蝕刻
JP6049871B2 (ja) エッチング及びアッシング中での低誘電率材料の側壁保護
US6893893B2 (en) Method of preventing short circuits in magnetic film stacks
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
JP6175570B2 (ja) ガスパルスを用いる深掘りシリコンエッチングのための方法
TWI514516B (zh) 保護外露式低k表面的方法
KR20160102356A (ko) 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리
US7790047B2 (en) Method for removing masking materials with reduced low-k dielectric material damage
US7449414B2 (en) Method of treating a mask layer prior to performing an etching process
US8263496B1 (en) Etching method for preparing a stepped structure
JP2008244479A (ja) 金属窒化物を乾式エッチングする方法及びシステム
TWI514467B (zh) 形成間隔物側壁上之含ＳｉＯＣｌ的層以預防間隔物蝕刻時之臨界尺寸損失
KR20130102505A (ko) 배선 패터닝을 위한 하드 마스크 제거 중의 측벽 및 챔퍼 보호
KR20140068131A (ko) 에칭 프로세스 조건을 복구하기 위한 건식 세정 방법
US7572386B2 (en) Method of treating a mask layer prior to performing an etching process
JP2020036040A (ja) 有機化合物ガス環境中でのＣｕ含有層の中性ビームエッチング
US11062921B1 (en) Systems and methods for aluminum-containing film removal
US20080032507A1 (en) Method of treating a mask layer prior to performing an etching process
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
KR20230115456A (ko) 기판 처리 장치 및 이를 이용한 반도체 장치 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees