TWI587043B - 畫素結構及其顯示面板 - Google Patents

畫素結構及其顯示面板 Download PDF

Info

Publication number
TWI587043B
TWI587043B TW106103059A TW106103059A TWI587043B TW I587043 B TWI587043 B TW I587043B TW 106103059 A TW106103059 A TW 106103059A TW 106103059 A TW106103059 A TW 106103059A TW I587043 B TWI587043 B TW I587043B
Authority
TW
Taiwan
Prior art keywords
electrode
connection pad
pixel
spacer
substrate
Prior art date
Application number
TW106103059A
Other languages
English (en)
Other versions
TW201827895A (zh
Inventor
陳勇達
徐雅玲
翁嘉鴻
鍾岳宏
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW106103059A priority Critical patent/TWI587043B/zh
Priority to CN201710223395.5A priority patent/CN106908986B/zh
Application granted granted Critical
Publication of TWI587043B publication Critical patent/TWI587043B/zh
Publication of TW201827895A publication Critical patent/TW201827895A/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

畫素結構及其顯示面板
本發明涉及顯示器領域,尤其是顯示面板的畫素結構。
隨著顯示器技術的發展及線寬尺寸微縮,製程及產品上面臨了新產生的諸多問題。例如,由於畫素尺寸的縮減,同一區域間的畫素間隔縮減。受到製程極限的影響,鄰近的區域可能有導電線路因蝕刻的殘留,而導致導電線路間電性連接,而導致短路的問題存在。導電線路的短路的區域,會導致局部產生暗點,需要特別檢測及修復,進而影響了整體的生產良率及效率。
進一步地,線寬尺寸微縮同時使得金屬線路的密度提升。金屬的覆蓋率高,導致開口率下降,而導致顯示器的亮度及光學性質受到影響。
本案揭示的一態樣係關於一種畫素結構。畫素結構包括基板、彩色濾光層、第一畫素電極、第二畫素電極、第一連接墊、第二連接墊、以及第一間隔電極。基板具有多個二相鄰的子畫素區,二相鄰的子畫素區包含第一子畫素區與第二子畫素區。彩色濾光層設置於基板之第一子畫素區與第二子畫素區上。第一畫素電極設置於基板之第一子畫素區上, 且第一畫素電極設置於位於第一子畫素區之彩色濾光層上。第二畫素電極設置於基板之第二子畫素區上,第二畫素電極設置於位於第二子畫素區之彩色濾光層上,且第一畫素電極與第二畫素電極相互分隔開來。第一連接墊與第二連接墊分別設置於基板上,且第一連接墊與第二連接墊相互分隔開來。第一間隔電極設置於基板上,且第一間隔電極垂直投影於基板上位於第一連接墊與第二連接墊垂直投影於基板上之間。第一間隔電極、第一連接墊與第二連接墊垂直投影於基板上皆位於第一畫素電極與第二畫素電極垂直投影於基板上之間。彩色濾光層具有開口,且開口皆未遮蔽第一連接墊至少一部份、第二連接墊至少一部份與第一間隔電極至少一部份。第一畫素電極經由第一連接墊電性連接於第一連接墊所對應的切換元件,第一畫素電極經由第二連接墊電性連接於第二連接墊所對應的切換元件。
在一些實施例中,第一間隔電極包含浮接電極。
在一些實施例中,第一間隔電極連接第一連接墊或第二連接墊其中一者。
在一些實施例中,第一間隔電極包含第一導電層與第二導電層。
在一些實施例中,第一導電層與第二導電層相互分隔開來。
在一些實施例中,第一導電層包含第一浮接電極,或是第一導電層連接一固定電位電極。第二導電層包含第二浮接電極,或是第二導電層連接第一連接墊或第二連接墊其中一者。
在一些實施例中,畫素結構更包含第二間隔電極。第二間隔電極設置於基板上,且第二間隔電極垂直投影於基板上不位於第一連接墊與第二連接墊垂直投影於基板上之間。
在一些實施例中,畫素結構更包含第三連接墊。第三連接墊設置於基板上,且第三連接墊皆與第一連接墊以及第二連接墊相互分隔開來。第二間隔電極垂直投影於基板上,且位於第二連接墊與第三連接墊垂直投影於基板上之間。第一間隔電極、第二間隔電極、第一連接墊、第二連接墊與第三連接墊垂直投影於基板上皆位於第一畫素電極與第二畫素電極垂直投影於基板上之間。
在一些實施例中,彩色濾光層之開口皆未遮蔽第一連接墊至少一部份、第二連接墊至少一部份、第三連接墊至少一部份、第一間隔電極至少一部份與二間隔電極至少一部份。
在一些實施例中,第一間隔電極或第二間隔電極其中一者包含浮接電極。
在一些實施例中,第一間隔電極連接第一連接墊或第二連接墊其中一者,且第二間隔電極連接第二連接墊或第三連接墊其中一者。
在一些實施例中,第二間隔電極包含第一導電層與第二導電層。
在一些實施例中,第一導電層與第二導電層相互分隔開來。
在一些實施例中,第一導電層包含第一浮接電極,或是第一導電層連接一固定電位電極。第二導電層包含第二浮接電極,或是第二導電層連接第二連接墊或第三連接墊其中一者。
在一些實施例中,第三連接墊連接第一固定電位電極與第二固定電位電極其中至少一者。
在一些實施例中,第一固定電位電極與第二固定電位電極交錯。
在一些實施例中,畫素結構更包含連接電極。第一畫素電 極或第二畫素電極其中一者,經由連接電極連接第一連接墊或第二連接墊其中一者。
在一些實施例中,第一連接墊與第二連接墊對應於同一個切換元件。
在一些實施例中,第一連接墊與第二連接墊對應於不同的切換元件。
在一些實施例中,位於第一子畫素區與第二子畫素區上的彩色濾光層為相同的顏色。
在一些實施例中,位於第一子畫素區與第二子畫素區上的彩色濾光層為不同的顏色。
在一些實施例中,畫素結構更包含第三間隔電極,設置於基板上,且第三間隔電極垂直投影於基板上不位於第一連接墊與第二連接墊垂直投影於該基板上之間。
在一些實施例中,第三間隔電極包含浮接電極或第三間隔電極連接固定電位電極。
在此,更提供了一種顯示面板。顯示面板包含上述實施例所述的畫素結構、另一基板,以及顯示介質,另一基板設置於畫素結構之基板上,而顯示介質設置於基板與另一基板之間,且顯示介質包含非自發光材料。
在上述所述的畫素結構及應用畫素結構的顯示面板中,透過間隔電極墊高彩色濾光層之開口位於第一連接墊及第二連接墊之間的區域,利於製程時斷開第一像素電極(例如:第一連接電極)與第二像素電極(例如:第二連接電極)之間的連接,解決第一畫素電極(例如:第一連接電極)與第二畫素電極(例如:第二連接電極)間短路的問題,從而提升製程的 良率及穩定性。進一步地,還可以提升顯示面板的開口率,提供更佳的光學品質。
1‧‧‧畫素結構
10‧‧‧基板
11‧‧‧二相鄰的子畫素區
111‧‧‧第一子畫素區
113‧‧‧第二子畫素區
20‧‧‧彩色濾光層
21‧‧‧開口
211‧‧‧子開口
31‧‧‧第一畫素電極
311‧‧‧第一連接電極
32‧‧‧連接電極
33‧‧‧第二畫素電極
331‧‧‧第二連接電極
35‧‧‧第二固定電位電極
41‧‧‧第一連接墊
43‧‧‧第二連接墊
45‧‧‧第三連接墊
51‧‧‧第一間隔電極
511‧‧‧第一導電層
513‧‧‧第二導電層
53‧‧‧第二間隔電極
531‧‧‧第一導電層
533‧‧‧第二導電層
55‧‧‧第三間隔電極
61‧‧‧切換元件
63‧‧‧切換元件
70‧‧‧絕緣層
81‧‧‧掃描線
83‧‧‧資料線
85‧‧‧第一固定電位電極
90‧‧‧第二基板
95‧‧‧顯示介質層
100‧‧‧顯示面板
D‧‧‧汲極
G‧‧‧閘極
S‧‧‧源極
SE‧‧‧半導體層
通過參照附圖進一步詳細描述本發明的示例性實施例,本發明的上述和其他示例性實施例,優點和特徵將變得更加清楚,其中:
[圖1]為第一實施例畫素結構的局部上視示意圖。
[圖2A]為沿圖1之A-A’線的剖面示意圖。
[圖2B]為沿圖1之B-B’線的剖面示意圖。
[圖2C]為沿圖1之C-C’線的剖面示意圖。
[圖3]為第二實施例畫素結構的局部上視示意圖。
[圖4]為第三實施例畫素結構的局部上視示意圖。
[圖5]為沿圖3或圖4之D-D’線的剖面示意圖。
[圖6A]為第四實施例畫素結構的局部上視示意圖。
[圖6B]為沿圖6A之E-E’線的剖面示意圖。
[圖7]為第五實施例畫素結構的局部上視示意圖。
[圖8A至8D]為沿圖7之F-F’線不同態樣的的剖面示意圖。
[圖9A]為第六實施例畫素結構的局部上視示意圖。
[圖9B]為沿圖9A之G-G’線的剖面示意圖。
[圖10A]為第七實施例畫素結構的局部上視示意圖。
[圖10B]為沿圖10A之H-H’線的剖面示意圖。
[圖11]為顯示面板的剖面示意圖。
[圖12A]為顯示面板的實驗例的上視示意圖。
[圖12B]為顯示面板的實驗例的光學示意圖。
在下文中將參照附圖更全面地描述本發明,在附圖中示出了本發明的示例性實施例。如本領域技術人員將認識到的,可以以各種不同的方式修改所描述的實施例,而不脫離本發明的精神或範圍。
在附圖中,為了清楚起見,放大了層、膜、面板、區域等的厚度。在整個說明書中,相同的附圖標記表示相同的元件。應當理解,當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時,其可以直接在另一元件上或與另一元件連接,或者中間元件可以也存在。相反,當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時,不存在中間元件。如本文所使用的,“連接”可以指物理及/或電連接。
應當理解,儘管術語“第一”、“第二”、“第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分,但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此,下面討論的“第一元件”、“部件”、“區域”、“層”、或“部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的,而不是限制性的。如本文所使用的,除非內容清楚地指示,否則單數形式“一”、“一個”和“該”旨在包括複數形式,包括“至少一個”。“或”表示“及/或”。如本文所使用的,術語“及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解,當在本說明書中使用時,術語“包括”及/或“包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件,但不 排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外,諸如“下”或“底部”和“上”或“頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係,如圖所示。應當理解,相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如,如果一個附圖中的裝置翻轉,則被描述為在其他元件的“下”側的元件將被定向在其他元件的“上”側。因此,示例性術語“下”可以包括“下”和“上”的取向,取決於附圖的特定取向。類似地,如果一個附圖中的裝置翻轉,則被描述為在其它元件“下方”或“下方”的元件將被定向為在其它元件“上方”。因此,示例性術語“下面”或“下面”可以包括上方和下方的取向。
本文使用的“約”、”實質上”、或“近似”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值,考慮到所討論的測量和與測量相關的誤差的特定數量(即,測量系統的限制)。例如,“約”可以表示在所述值的一個或多個標準偏差內,或±30%、±20%、±10%、±5%內。
除非另有定義,本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是,諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義,並且將不被解釋為理想化的或過度正式的意義,除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此,可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此,本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀,而是包括例如由製造導致的形狀偏差。例如,示出或描述 為平坦的區域通常可以具有粗糙及/或非線性特徵。此外,所示的銳角可以是圓的。因此,圖中所示的區域本質上是示意性的,並且它們的形狀不是旨在示出區域的精確形狀,並且不是旨在限制權利要求的範圍。
參閱圖1、圖2A、圖2B及圖2C。圖1為第一實施例畫素結構的局部上視示意圖。圖2A為沿圖1之A-A’線的剖面示意圖。圖2B為沿圖1之B-B’線的剖面示意圖。圖2C為沿圖1之C-C’線的剖面示意圖。在此,為方便閱讀,圖1中省略彩色濾光層以突顯各元件的相對位置。
如圖1、圖2A至2C所示。畫素結構1包括基板10、彩色濾光層20、第一畫素電極31、第二畫素電極33、第一連接墊41、第二連接墊43、以及第一間隔電極51。基板10具有多個二相鄰的子畫素區11,在此圖式中,僅以兩個作為示例,實際上不限於此。二相鄰的子畫素區11包含第一子畫素區111與第二子畫素區113。彩色濾光層20設置於基板10之第一子畫素區111與第二子畫素區113上。第一畫素電極31設置於基板10之第一子畫素區111上,且第一畫素電極11設置於位於第一子畫素區11之彩色濾光層20上。第二畫素電極33設置於基板10之第二子畫素區113上,且第二畫素電極33設置於位於第二子畫素區113之彩色濾光層20上,且第一畫素電極31與第二畫素電極33相互分隔開來。第一連接墊41與第二連接墊43,分別設置於基板10上,且第一連接墊41與第二連接墊43相互分隔開來。第一間隔電極51設置於基板10上,且第一間隔電極51垂直投影於基板10上是位於第一連接墊41與第二連接墊43垂直投影於基板10上之間。
如圖1所示,第一間隔電極51、第一連接墊41與第二連接墊43垂直投影於基板10上皆位於第一畫素電極31與第二畫素電極33垂直投影於基板10上之間。而如圖2A至2C所示,彩色濾光層20具有開口21, 且開口21未遮蔽第一連接墊41至少一部份、第二連接墊43至少一部份、與第一間隔電極51至少一部份。換言之,開口21與第一連接墊41至少一部份、第二連接墊43至少一部份、與第一間隔電極51至少一部份重疊,或者是開口21暴露出第一連接墊41至少一部份、第二連接墊43至少一部份、與第一間隔電極51至少一部份。第一畫素電極31經由第一連接墊41電性連接於第一連接墊41所對應的切換元件61,第二畫素電極33經由第二連接墊43電性連接於第二連接墊43所對應的切換元件63。本實施例,由於設置第一間隔電極51在第一連接墊41與第二連接墊43之間可以自然地產生突起,易於在後續的蝕刻步驟將導電層分離為第一畫素電極31及第二畫素電極33時,避免第一畫素電極31及第二畫素電極33之間相互電性連接而發生短路。
本實施例之畫素結構1,可選擇性的更包括連接電極32,第一畫素電極31或第二畫素電極33其中一者,經由連接電極32連接第一連接墊41或第二連接墊43其中一者。舉例而言,第一畫素電極31經由連接電極32,例如第一連接電極311連接至第一連接墊41,而第二畫素電極33經由連接電極32,例如第二連接電極331連接至第二連接墊43為示例,配置方式不限於此。於其它實施例中,也可以將第二畫素電極33連接至第一連接墊41、第一畫素電極31連接至第二連接墊43,只要不造成第一畫素電極31與第二畫素電極33彼此直接連接而使二者產生短路即可。
於本實施例中,第一間隔電極51可為浮接電極(floating electrode),第一間隔電極51不與第一連接墊41或第二連接墊43連接(參閱圖1),且第一間隔電極51可為單層結構或多層結構。於部份實施例,第一間隔電極51之雙層結構可包含第一導電層511與第二導電層513,在垂直投影於基板10上,第一導電層511與第二導電層513至少部份重疊,第一 間隔電極51之第一導電層511與第二導電層513之間以絕緣層70彼此分隔(參閱圖2A~2C)或者是第一間隔電極51之第一導電層511經由絕緣層70之孔洞(未標示)與第二導電層513連接,但第一間隔電極51仍不與第一連接墊41或第二連接墊43連接。
再次參閱圖1,在一些實施例中,畫素結構1可選擇性的更包含第二間隔電極53。第二間隔電極53垂直投影於基板10上不位於第一連接墊41與第二連接墊43垂直投影於基板10上之間。在圖1中,第二間隔電極53鄰近第二連接墊43,而遠離第一連接墊41。第二間隔電極53可為浮接電極(floating electrode),不與第二連接墊43連接。本實施例的第二間隔電極53可為單層結構或多層結構。於部份實施例中,第二間隔電極53之雙層結構可包含第一導電層531與第二導電層533。在垂直投影於基板10上,第一導電層531與第二導電層533至少部份重疊,第二間隔電極53之第一導電層531與第二導電層533之間以絕緣層70彼此分隔(參閱圖2A~2C)或者是第二間隔電極53之第一導電層531經由絕緣層70之孔洞(未標示)與第二導電層533連接,但第二間隔電極53仍不與第一連接墊41或第二連接墊43連接。於本實施例中,第二間隔電極53與第一間隔電極51相分隔,但不限於此。於其它實施例中,第二間隔電極53可選擇性的與第一間隔電極51連接。
再次參閱圖1,在一些實施例中,畫素結構1可選擇性的更包含第三連接墊45。第三連接墊45設置於基板10上,且第三連接墊45皆與第一連接墊41以及第二連接墊43相互分隔開來。於本實施例中,第三連接墊45也可皆與第一間隔電極51以及第二間隔電極53相分隔。在此,第二間隔電極53垂直投影於基板10上,位於第二連接墊43與第三連接墊45垂直投影於基板10上之間。於其它實施例中,第一連接墊41位於第二連接 墊43與第三連接墊45間,則第二間隔電極53垂直投影於基板10上,位於第一連接墊41與第三連接墊45垂直投影於基板10上之間。第一間隔電極51、第二間隔電極53、第一連接墊41、第二連接墊43與第三連接墊45垂直投影於基板10上皆位於第一畫素電極31與第二畫素電極33垂直投影於基板10上之間。如圖2A至2C所示,彩色濾光層20之開口21皆未遮蔽第一連接墊41至少一部份、第二連接墊43至少一部份、第三連接墊45至少一部份、第一間隔電極51至少一部份、與第二間隔電極53至少一部份。換言之,開口21與第一連接墊41至少一部份、第二連接墊43至少一部份、第三連接墊45至少一部份、第一間隔電極51至少一部份、以及第二間隔電極53至少一部份重疊或者是開口21暴露出第一連接墊41至少一部份、第二連接墊43至少一部份、第三連接墊45至少一部份、第一間隔電極51至少一部份、與第二間隔電極53至少一部份。
如圖1及圖2A至2C所示,第一子畫素區111與第二子畫素區113,例如是由掃描線81及資料線83所界定,但不限於此。此外,本實施例以第一畫素電極31與第二畫素電極33之材料例如由透明導電材料所構成,且可為單層或多層結構,但不限於此。於其它實施例中,第一畫素電極31與第二畫素電極33之材料其中至少一者可為單層或多層之反射材料或反射材料與透明導電材料所構成。其中,透明導電材料包含銦錫氧化物、銦鋅氧化物、銦鎵鋅氧化物、銦鎵氧化物、奈米碳管/桿、有機透明導電材料、反射材料小於一預定厚度(例如:小於60埃)、或其它合適的材料。反射材料包含金屬、合金、前述氮化物、前述氧化物、前述氮氧化物、或其它合適的材料。第一畫素電極31、第二畫素電極33可以分別連接至切換元件61的汲極D及切換元件63的汲極D。本實施例之切換元件61與切換元件63共用源極S來電性連接至資料線83,但不限於此。於其它實施例 中,切換元件61與切換元件63有各自的源極S電性連接至資料線83。本實施例之切換元件61與切換元件63皆以底閘型電晶體為範例,即閘極G位於半導體層SE之下方,但不限於此。於其它實施例中,切換元件61與切換元件63可為頂閘型電晶體,即閘極G位於半導體層SE之上方或其它合適的電晶體類型,例如:立體電晶體。其中,半導體層SE之材料可為單層或多層結構,且其材料包含單晶矽、微晶矽、奈米晶矽、多晶矽、金屬氧化物半導體、奈米碳管/桿、有機半導體或其它合適的材料。此外,本實施例之切換元件61與切換元件63之電晶體類型可實質上相同或不同,且切換元件61與切換元件63連接同一或不同的資料線83及/或同一或不同的掃描線81。
在一些實施例中,畫素結構1之第三連接墊45可連接第一固定電位電極85與第二固定電位電極35其中至少一者。第二固定電位電極35可為單層或多層結構,且其材料可選自畫素電極所述的材料,而第二固定電位電極35所選用的材料可與畫素電極(例如:第一畫素電極31或第二畫素電極33)之材料實質上相同或不同。較佳地,第二固定電位電極35、第一畫素電極31與第二畫素電極33之材料可為透明導電材料,但不限於此。本實施例中,畫素結構1之第三連接墊45可連接第一固定電位電極85及第二固定電位電極35,即第一固定電位電極85經由第三連接墊45連接第二固定電位電極35,且第一固定電位電極85與第二固定電位電極35交錯,即第一固定電位電極85與第二固定電位電極35之延伸方向交錯。第一固定電位電極85與第二固定電位電極35可以為接地電極,或者共通電極,也就是,第一固定電位電極85可以固定連接至0V,或者固定的共通電位,且共通電位也可選擇性的為可被調整之電位。在一些實施例中,第二固定電位電極35一部份可選擇性的設置於資料線83上,可降低資料線83對顯 示面板中的顯示介質層95的影響(例如:圖11)。
在一些實施例中,掃描線81、第一固定電位電極85、第一間隔電極51之多層結構中的第一導電層511、第二間隔電極53之多層結構中的第一導電層531、第三連接墊45可以為同一層,但前述各元件相分隔。第一連接墊41、第二連接墊43、資料線83、第一間隔電極51之多層結構中的第二導電層513、第二間隔電極53之多層結構中的第二導電層533、切換元件61之源/汲極S/D以及切換元件63之源/汲極S/D可以為同一層,但前述各元件相分隔。於其它實施例中,第一間隔電極51與第二間隔電極53其中至少一者可為單層結構,且單層結構可選為第一導電層531與511其中一者或者是第二導電層513與533其中一者。第一畫素電極31、第二畫素電極33、第二固定電位電極35可以為同一層,但前述各元件相分隔。在此僅為示例,但不限於此,只要電性連接方式合理的變化均可施行。
參閱圖3、圖4及圖5。圖3為第二實施例畫素結構的局部上視示意圖。圖4為第三實施例畫素結構的局部上視示意圖。圖5為沿圖3或圖4之D-D’線的剖面示意圖。在此,為方便閱讀,圖3、4中省略彩色濾光層以突顯各元件的相對位置。
如圖3及圖4所示,第二實施例、第三實施例的元件配置與第一實施例元件的相對位置大致相同,與第一實施例主要的不同之處在於,第二實施例及第三實施例的第一間隔電極51連接第一連接墊41或第二連接墊43其中一者。本實施例係以第一間隔電極51連接第一連接墊41為範例,但不限於此。於其它實施例中,第一間隔電極51可連接第二連接墊43,但第一間隔電極51並不一起連接第一連接墊41與第二連接墊43,以防止第一畫素電極31與第二畫素電極33短路。第二實施例及第三實施例的畫素結構1可選擇性的包含第二間隔電極53,則第二間隔電極53連接第二 連接墊43,而第一間隔電極51連接第一連接墊41。第二實施例及第三實施例的畫素結構1係以未存在第三連接墊45範例,但於第二實施例及第三實施例之其它實施例中,亦可選擇性的包含第三連接墊45,第二間隔電極53可與第三連接墊45與第二連接墊其中一者連接,但第二間隔電極53並不一起連接第二連接墊43與第三連接墊45。對於其它相關的元件,例如:第一固定電位電極85、第二固定電位電極35、電晶體61與63以及其它元件或材料或膜層之描述可參閱第一實施例之內容,於此不再贅言。
如圖3及圖4所示,第二實施例與第三實施例之間的差異在於彩色濾光層20的開口21。如圖3所示,第二實施例的彩色濾光層20的開口21可以為多個為子開口211連通而成,子開口211可以為多邊形,子開口211的邊界可以向內縮減,此目的在於縮減邊界長度的同時,也可以縮短第一間隔電極51及第二間隔電極53的長度,有助於提升開口率。而如圖4所示,第四實施例的彩色濾光層20的開口21為單一較大的開口,此方式是利於縮減第一連接墊41與第二連接墊43的間隙。
參閱圖3及圖4,畫素結構1可選擇性的更包括一第三間隔電極55,第三間隔電極53垂直投影於基板10上不位於第一連接墊41與第二連接墊43垂直投影於基板10上之間,且第三間隔電極53鄰近第一連接墊41、而遠離第二連接墊43。
第二實施例或第三實施例之第一間隔電極51與第二間隔電極53其中至少一者可為單層結構或多層結構。參閱圖5,圖5為圖3或圖4沿D-D’線的剖面示意圖。如圖5所示,第一間隔電極51可為多層結構,且其包含第一導電層511與第二導電層513,且二者相互分隔,而第二間隔電極53為單層結構,且僅包含第一導電層531為範例。參閱圖3~5,第一間隔電極51之第一導電層511可連接第一固定電位電極85,第一間隔電極 51之第二導電層513連接第一連接墊41,第二間隔電極53之導電層(單層結構)可連接第一固定電位電極85。於其它實施例中,第一間隔電極51可為單層結構,其可連接第一固定電位電極85,第二間隔電極53可為雙層結構,第一導電層531可連接第一固定電位電極85,第二導電層533可連接第二連接墊43。第三間隔電極55可為單層或多層結構,其可依設計連接至相關的元件。本實施例係以第三間隔電極55可為單層結構,且連接於固定電位電極,例如:第一固定電位電極85為範例,然而,第三間隔電極55可為單層結構,其也可為浮接電極(floating electrode)。
參閱圖6A及圖6B。圖6A為第四實施例畫素結構的局部上視示意圖。圖6B為沿圖6A之E-E’線的剖面示意圖。在此,為方便閱讀,圖6A中省略彩色濾光層以突顯各元件的相對位置。第四實施例與第一實施例元件配置的相對位置大致相同,且第四實施例的開口方式與第三實施例相同。第四實施例主要的不同之處在於第一間隔電極51為雙層結構,且其可包含第一導電層511及第二導電層513,第二間隔電極53為雙層結構,且其可包含第一導電層531及第二導電層533,其中,前述第一與第二間隔電極51/53之雙層結構,其中一層可為浮接電極(floating electrode),另外一層可連接所對應的元件,例如:第一固定電位電極85或者是連接墊41或43。舉例而言,第一間隔電極51之第一導電層511與第二間隔電極53之第一導電極531連接第一固定電位電極85,第一間隔電極51之第二導電層513與第二間隔電極53之第二導電層533皆為可為浮接電極(floating electrode),但不限於此。於其它實施例中,第一與第二間隔電極51/53之雙層結構的每一層並不需要具有實質上相同之性質。舉例而言,第一間隔電極51之第一導電層511連接第一固定電位電極85,而第二間隔電極53之第一導電層531可為浮接電極,第一間隔電極51之第二導電 層513可為浮接電極,而第二間隔電極53之第二導電層533連接第一固定電位電極85或第二連接墊43,但不限於此。換言之,第一間隔電極51之第一導電層511包含浮接電極(或稱為第一浮接電極)或者是第一導電層511連接固定電位電極(例如:第一固定電位電極85),第一間隔電極51之第二導電層513包含浮接電極(或稱為第二浮接電極)或者是第二導電層513連接第一連接墊41或第二連接墊43其中一者(即第一間隔電極51之第一導電層511與第二導電層513設計約略有六種設計關係)及/或第二間隔電極53之第一導電層531包含浮接電極(或稱為第一浮接電極)或者是第一導電層531連接固定電位電極(例如:第一固定電位電極85),第二間隔電極53之第二導電層533包含浮接電極(或稱為第二浮接電極)或者是第二導電層533連接第二連接墊43或第三連接墊45其中一者(即約第二間隔電極53之第一導電層531與第二導電層533之設計約略有六種設計關係)。然而,必需注意的是,第一間隔電極51儘可能不一起連接第一連接墊41或第二連接墊43,以降低第一畫素電極31與第二畫素電極33可能會產生短路現象。
參閱圖7、圖8A至8D。圖7為第五實施例畫素結構的局部上視示意圖。圖8A至8D為沿圖7之F-F’線不同態樣的的剖面示意圖。在此,為方便閱讀,圖7中省略彩色濾光層以突顯各元件的相對位置。第五實施例的元件配置與第一實施例元件的相對位置大致相同,而開口21是採第二實施例的方式。第五實施例主要的不同之處在於第一間隔電極51及第二間隔電極53皆為單層結構的配置方式,且第一間隔電極51及第二間隔電極53可為浮接電極。如圖8A所示,第一間隔電極51可包含第一導電層511、第二間隔電極53可包含第一導電層531。如圖8B所示,第一間隔電極51可包含第一導電層511、第二間隔電極53可包含第二導電層533。如圖8C 所示,第一間隔電極51可包含第二導電層513、第二間隔電極53可包含第二導電層533。如圖8D所示,第一間隔電極51可包含第二導電層513、第二間隔電極53可包含第一導電層531。
參閱圖9A及圖9B。圖9A為第六實施例畫素結構的局部上視示意圖。圖9B為沿圖9A之G-G’線的剖面示意圖。在此,為方便閱讀,圖9A中省略彩色濾光層以突顯各元件的相對位置。第六實施例的元件配置與第五實施例元件的相對位置大致相同,且彩色濾光層20之開口21的方式大致與第二實施例相同。第六實施例與第五實施例主要差異在於,在開口21為由連通的子開口211所構成時,子開口211的邊界上仍殘留有彩色濾光層20。但即使殘留有彩色濾光層20,仍無損鍍覆導電層(例如透明導電層)時,在第一連接墊41與第二連接墊43之間自然地產生突起的作用,同樣有助於在後續的蝕刻步驟將導電層(例如透明導電層)分離為第一畫素電極31及第二畫素電極33,避免第一畫素電極31及第二畫素電極33之間相互電性連接而發生短路。必需說明的是,於子開口211的邊界上仍殘留有彩色濾光層20的厚度(高度)會小於子開口211之外的彩色濾光層20的厚度(高度),例如:於子開口211的邊界上仍殘留有彩色濾光層20的厚度(高度)約小於子開口211之外的彩色濾光層20的厚度(高度)一半以上。
參閱圖10A及圖10B。圖10A為第七實施例畫素結構的局部上視示意圖。圖10B為沿圖10A之H-H’線的剖面示意圖。在此,為方便閱讀,圖10A中省略彩色濾光層以突顯各元件的相對位置。第七實施例與前述的實施例,主要的差異在於,第一間隔電極51及第二間隔電極53皆為雙層結構。其中,第一間隔電極51之第一導電層511與第二間隔電極53之第一導電層531皆連接第一固定電位電極85與第三連接墊45,且延伸成一整片的膜層。整片的膜層垂直投影於基板10上,第一連接墊41、第二連接墊 43、第一間隔電極51之第二導電層513、及第二間隔電極53之第二導電層533係分別與一整片的膜層重疊,即第一連接墊41、第二連接墊43、第一間隔電極51之第二導電層513、及第二間隔電極53之第二導電層533係分別位於一整片的膜層上。第一間隔電極51之第二導電層531連接第一連接墊41,第二間隔電極53之第二導電層531連接第二連接墊。於其它實施例中,第一間隔電極51之第一導電層511與第二間隔電極53之第一導電層531皆連接第一固定電位電極85,且第三連接墊45可選擇性的連接第一固定電位電極85,且也不延伸成一整片的膜層,而第一間隔電極51之第二導電層513連接第一連接墊41,第二間隔電極53之第二導電層533連接第二連接墊43。
本發明之前述實施例中,第一子畫素區111與第二子畫素區113上的彩色濾光層20可以為實質上相同的顏色或者是第一子畫素區111與第二子畫素區113上的彩色濾光層20也可以為不同的顏色。於部份實施例中,第一子畫素區111與第二子畫素區113組成一個子畫素,且第一子畫素區111與第二子畫素區113之第一畫素電極31與第二畫素電極33的電壓不同。在其它實施例中,第一子畫素區111與第二子畫素區113可分別為獨立的子畫素。本發明之前述實施例之第一連接電極311、第一電極墊41、第二連接電極331、第二電極墊43、第三電極墊45、第一間隔電極51與第二間隔電極52之垂直投影於基板10之形狀可為多邊形、具有曲線之形狀或其它合適的形狀。本發明之前述部份實施例之開口21係以一整體的形狀為範例時,其開口21也可包含多個子開口211,各子開口211相互連通,且第一間隔電極51與第二間隔電極52,較佳地,就可分別位於二相鄰子開口211之連接處。
本發明之前述實施例的畫素結構1中連接第一連接墊41之 第一連接電極311垂直投影於基板10上之形狀、連接第二電極墊43之第二連接電極331垂直投影於基板10上之形狀與連接第三電極墊45之第二固定電位電極35垂直投影於基板10上之形狀其中至少一者,以填滿開口21中除了第一間隔電極51與第二間隔電極52之外的區域,但不限於此。於其它實施例中,連接第一電極墊41之第一連接電極311垂直投影於基板10上之形狀、連接第二電極墊43之第二連接電極331垂直投影於基板10上之形狀與連接第三電極墊45之第二固定電位電極35連垂直投影於基板10上之形狀其中至少一者可不填滿開口21中除了第一間隔電極51與第二間隔電極52之外的區域。本發明之前述實施例的畫素結構1中,第一間隔電極51、第二間隔電極52與第三間隔電極55其中至少一者之長度,可依設計而調整之。再者,本發明之前述實施例的畫素結構1中的第一畫素電極31與第二畫素電極33其中至少一者,可選擇性的包含多個狹縫(未繪示)與多個分枝電極(未繪示),以形成多個區域(例如:配向區域),且至少一個狹縫(未繪示)可位於相鄰的兩個分枝電極(未繪示)之間。
參閱圖11,圖11為顯示面板的剖面示意圖。如圖11所示,顯示面板100包含基板10、第二基板90、以及顯示介質層95,基板10上可以配置上述各種實施例的畫素結構1(以圖2B為範例,但不以此為限),第二基板90設置於配置有畫素結構1之基板10上。顯示介質層95配置於基板10與第二基板90之間,且顯示介質層係包含非自發光材料,例如:液晶材料為範例,但不限於此。上述的顯示面板100可構成一種陣列開關上直接設置彩色濾光片(color filter on array,COA)的顯示面板。
參閱圖12A及圖12B,圖12A及圖12B分別為顯示面板的實驗例的上視示意圖及光學示意圖。如圖12A及圖12B所示,圖12A中五個位置的上視示意圖及圖12B的五個位置的光學示意圖相互對應。圖12A中 的位置(1)為比較例1,其結構依據第二實施例的開口方式設置,但並未設置第一間隔電極及第二間隔電極。圖12A中的位置(2)為比較例2,其結構依據第三實施例的開口方式設置,但並未設置第一間隔電極及第二間隔電極。圖12A中的位置(3)為依據第二實施例的開口方式設置的實驗例1,第一間隔電極為雙層結構,第二間隔電極為單層結構。圖12A中的位置(5)為依據第三實施例開口方式設置的實驗例2,第一間隔電極為雙層結構,第二間隔電極53為單層結構。圖12A中的位置(4)為依據第一實施例及/或第四實施例的方式設置的實驗例3,第一間隔電極及第二間隔電極均為雙層結構。
前述實驗之光學示意圖如圖12B所示,圖12B中位置(1)、(2)分別為比較例1、2,在光學圖中呈暗區,主要的原因來自於蝕刻導電層(例如透明導電層)以分離導電層成第一畫素電極31及第二畫素電極33時,仍會讓多餘的導電層(例如透明導電層)殘留於開口中,而使得第一畫素電極31及第二畫素電極33可能會發生短路於開口中。圖12B中的位置(3)~(5)的實驗例1~3光學上均呈亮區,並以位置(4),即實驗例3的亮度最亮,為較佳的實施例,明顯可知,第一間隔電極51、第二間隔電極53的設置,可有效的解決於蝕刻導電層(例如透明導電層)以分離導電層成第一畫素電極31及第二畫素電極33時,不會讓多餘的導電層(例如透明導電層)殘留於開口中,就可有效的降低第一畫素電極31及第二畫素電極33發生短路的問題,且以雙層結構墊高第一連接墊41及第二連接墊43之間的區域效果最佳。圖12B中的位置(3)與(5),即實驗例1與2為次佳實施例,其於蝕刻導電層(例如:透明導電層)以分離導電層成第一畫素電極31及第二畫素電極33時,在部份子畫素區之第二畫素電極33與共通電極83仍可能會有多餘的導電層(例如:透明導電層)殘留於開口中而發生短路的現象,但第 一畫素電極31與第二畫素電極33之間的短路,在製程時已可被第一間隔電極41產生的墊高效果所解決,因此,暗區已不會發生。次佳實驗例(即次佳實施例)亦可以透過第二間隔層調整製程參數,例如增加第一導電層511或第二導電層513的厚度、或是調整蝕刻時間來解決,以此達到更佳的光學品質。
雖然已經結合目前被認為是實用的示例性實施例描述了本發明,但是應當理解,本發明不限於所公開的實施例,而是相反,旨在適用於各種修改和等同佈置包括在所附權利要求的精神和範圍內。
1‧‧‧畫素結構
10‧‧‧基板
11‧‧‧二相鄰的子畫素區
111‧‧‧第一子畫素區
113‧‧‧第二子畫素區
21‧‧‧開口
31‧‧‧第一畫素電極
311‧‧‧第一連接電極
32‧‧‧連接電極
33‧‧‧第二畫素電極
331‧‧‧第二連接電極
35‧‧‧第二固定電位電極
41‧‧‧第一連接墊
43‧‧‧第二連接墊
45‧‧‧第三連接墊
51‧‧‧第一間隔電極
53‧‧‧第二間隔電極
61‧‧‧切換元件
63‧‧‧切換元件
81‧‧‧掃描線
83‧‧‧資料線
85‧‧‧第一固定電位電極
S‧‧‧源極
D‧‧‧汲極

Claims (20)

  1. 一種畫素結構,包括:一基板,具有多個二相鄰的子畫素區,各該二相鄰的子畫素區包含一第一子畫素區與一第二子畫素區;一彩色濾光層,設置於該基板之該第一子畫素區與該第二子畫素區上;一第一畫素電極,設置於該基板之該第一子畫素區上,且該第一畫素電極設置於位於該第一子畫素區之該彩色濾光層上;一第二畫素電極,設置於該基板之該第二子畫素區上,該第二畫素電極設置於位於該第二子畫素區之該彩色濾光層上,且該第一畫素電極與該第二畫素電極相互分隔開來;一第一連接墊與一第二連接墊,分別設置於該基板上,且該第一連接墊與該第二連接墊相互分隔開來;以及一第一間隔電極,設置於該基板上,且該第一間隔電極垂直投影於該基板上位於該第一連接墊與該第二連接墊垂直投影於該基板上之間;其中,該第一間隔電極、該第一連接墊與該第二連接墊垂直投影於該基板上皆位於該第一畫素電極與該第二畫素電極垂直投影於該基板上之間;該彩色濾光層具有一開口,且該開口皆未遮蔽該第一連接墊至少一部份、該第二連接墊至少一部份與該第一間隔電極至少一部份;以及該第一畫素電極經由該第一連接墊電性連接於該第一連接墊所對應的切換元件,該第二畫素電極經由該第二連接墊電性連接於該第二連接墊所對應的切換元件。
  2. 如請求項1所述之畫素結構,其中,該第一間隔電極包含一浮接電極(floating electrode)。
  3. 如請求項1所述之畫素結構,其中,該第一間隔電極連接該第一連接墊或該第二連接墊其中一者。
  4. 如請求項1所述之畫素結構,其中,該第一間隔電極包含一第一導電層與一第二導電層。
  5. 如請求項4所述之畫素結構,其中,該第一導電層與該第二導電層相互分隔開來。
  6. 如請求項5所述之畫素結構,其中,該第一導電層包含一第一浮接電極、或者該第一導電層連接一固定電位電極;以及該第二導電層包含一第二浮接電極或該第二導電層連接該第一連接墊或該第二連接墊其中一者。
  7. 如請求項1所述之畫素結構,更包含:一第二間隔電極,設置於該基板上,且該第二間隔電極垂直投影於該基板上不位於該第一連接墊與該第二連接墊垂直投影於該基板上之間。
  8. 如請求項7所述之畫素結構,更包含:一第三連接墊,設置於該基板上,且該第三連接墊皆與該第一連接墊以及該第二連接墊相互分隔開來,其中,該第二間隔電極垂直投影於該基板上位於該第二連接墊與該第三連接墊垂直投影於該基板上之間,且該第一間隔電極、該第二間隔電極、該第一連接墊、該第二連接墊與該第三連接墊垂直投影於該基板上皆位於該第一畫素電極與該第二畫素電極垂直投影於該基板上之間。
  9. 如請求項8所述之畫素結構,其中,該彩色濾光層之該開口皆未遮蔽該第一連接墊至少一部份、該第二連接墊至少一部份、該第三連接墊至少一部份、該第一間隔電極至少一部份與該二間隔電極至少一部份。
  10. 如請求項7所述之畫素結構,其中,該第一間隔電極或該第二間隔電極其中一者包含一浮接電極。
  11. 如請求項8所述之畫素結構,其中,該第一間隔電極連接該第一連接墊或該第二連接墊其中一者,且該第二間隔電極連接該第二連接墊或該第三連接墊其中一者。
  12. 如請求項8所述之畫素結構,其中,該第二間隔電極包含一第一導電層與一第二導電層。
  13. 如請求項12所述之畫素結構,其中,該第一導電層與該第二導電層相互分隔開來。
  14. 如請求項13所述之畫素結構,其中,該第一導電層包含一第一浮接電極或該第一導電層連接一固定電位電極;以及該第二導電層包含一第二浮接電極或該第二導電層連接該第二連接墊或該第三連接墊其中一者。
  15. 如請求項8所述之畫素結構,其中,該第三連接墊連接一第一固定電位電極與一第二固定電位電極其中至少一者。
  16. 如請求項15所述之畫素結構,其中,該第一固定電位電極與該第二固定電位電極交錯且連接。
  17. 如請求項1所述之畫素結構,更包含: 一連接電極,該第一畫素電極或該第二畫素電極其中一者,經由該連接電極連接該第一連接墊或該第二連接墊其中一者。
  18. 如請求項7所述之畫素結構,更包含一第三間隔電極,設置於該基板上,且該第三間隔電極垂直投影於該基板上不位於該第一連接墊與該第二連接墊垂直投影於該基板上之間。
  19. 如請求項18所述之畫素結構,其中,該第三間隔電極包含一浮接電極或該第三間隔電極連接一固定電位電極。
  20. 一種顯示面板,包含:如請求項1所述之一種畫素結構;一另一基板,設置於該畫素結構之該基板上;以及一顯示介質,設置於該基板與該另一基板之間,該顯示介質包含非自發光材料。
TW106103059A 2017-01-25 2017-01-25 畫素結構及其顯示面板 TWI587043B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106103059A TWI587043B (zh) 2017-01-25 2017-01-25 畫素結構及其顯示面板
CN201710223395.5A CN106908986B (zh) 2017-01-25 2017-04-07 像素结构及其显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106103059A TWI587043B (zh) 2017-01-25 2017-01-25 畫素結構及其顯示面板

Publications (2)

Publication Number Publication Date
TWI587043B true TWI587043B (zh) 2017-06-11
TW201827895A TW201827895A (zh) 2018-08-01

Family

ID=59195509

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103059A TWI587043B (zh) 2017-01-25 2017-01-25 畫素結構及其顯示面板

Country Status (2)

Country Link
CN (1) CN106908986B (zh)
TW (1) TWI587043B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108121124B (zh) * 2017-12-26 2020-09-04 深圳市华星光电半导体显示技术有限公司 Coa型阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023359A1 (en) * 2000-10-19 2004-02-05 Van Den Broecke Pieter Marinus Aerobic fermentation method
CN101339314A (zh) * 2008-08-13 2009-01-07 友达光电股份有限公司 触控式显示面板、光电装置及其制造方法
TW201113592A (en) * 2009-10-14 2011-04-16 Au Optronics Corp Active device array substrate and fabricating mothod thereof
TW201435438A (zh) * 2013-03-07 2014-09-16 Innolux Corp 液晶顯示面板及包含其之液晶顯示裝置
US8842108B2 (en) * 2010-05-04 2014-09-23 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN101728395A (zh) * 2008-10-10 2010-06-09 华映视讯(吴江)有限公司 薄膜晶体管阵列基板以及液晶显示面板
CN101562152B (zh) * 2009-05-21 2011-11-30 深圳华映显示科技有限公司 主动元件阵列基板的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023359A1 (en) * 2000-10-19 2004-02-05 Van Den Broecke Pieter Marinus Aerobic fermentation method
CN101339314A (zh) * 2008-08-13 2009-01-07 友达光电股份有限公司 触控式显示面板、光电装置及其制造方法
TW201113592A (en) * 2009-10-14 2011-04-16 Au Optronics Corp Active device array substrate and fabricating mothod thereof
US8842108B2 (en) * 2010-05-04 2014-09-23 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device
TW201435438A (zh) * 2013-03-07 2014-09-16 Innolux Corp 液晶顯示面板及包含其之液晶顯示裝置

Also Published As

Publication number Publication date
CN106908986A (zh) 2017-06-30
CN106908986B (zh) 2020-04-14
TW201827895A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
TW514757B (en) Electro-optical device and production method thereof and electronic equipment
TW503337B (en) Electrooptic device, method of manufacture thereof, and electronic device
WO2016106842A1 (zh) 薄膜晶体管阵列基板、液晶面板以及液晶显示器
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
CN104090434B (zh) 阵列基板及显示装置
US8767147B2 (en) Liquid crystal display wherein a first light blocking portion and a first colored portion extends generally along a gate line and generally covers the gate line and a thin film transistor
CN105785680B (zh) 曲面显示面板
JP4784382B2 (ja) 液晶表示装置
TW201830109A (zh) 畫素單元、畫素陣列結構與顯示面板
JP2008009360A (ja) 液晶表示装置用アレイ基板及びその製造方法
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
TWI291058B (en) Electro-optical device, electronic equipment substrate for electro-optical device, method of manufacturing substrate for electro-optical device, and light shielding film
JP2020532755A (ja) アレイ基板、ディスプレイパネル、ディスプレイデバイス
US20230107895A1 (en) Array substrate and display panel
WO2018068298A1 (en) Array substrate and repairing method thereof
TWI412858B (zh) 畫素結構
KR101818452B1 (ko) 액정 표시 장치 및 이의 제조 방법
TW201445231A (zh) 畫素結構、顯示面板與畫素結構的製作方法
WO2000033285A1 (en) Electro-optical device and its manufacturing method
TWI254828B (en) Displaying device with special pattern for repairing the defects and the repairing method thereof
WO2017166428A1 (zh) 阵列基板及其制造方法、显示装置
TW201911433A (zh) 畫素結構
TWI338805B (en) Transflective liquid crystal display panel and pixel structure thereof
TWI634375B (zh) 畫素結構及其顯示面板
TWI567462B (zh) 畫素結構及畫素陣列