TWI583129B - 推挽驅動器、發射器、接收器、收發器、積體電路以及用於在輸出部產生信號的方法 - Google Patents

推挽驅動器、發射器、接收器、收發器、積體電路以及用於在輸出部產生信號的方法 Download PDF

Info

Publication number
TWI583129B
TWI583129B TW104138145A TW104138145A TWI583129B TW I583129 B TWI583129 B TW I583129B TW 104138145 A TW104138145 A TW 104138145A TW 104138145 A TW104138145 A TW 104138145A TW I583129 B TWI583129 B TW I583129B
Authority
TW
Taiwan
Prior art keywords
pull
push
coupling capacitor
transistor
coupled
Prior art date
Application number
TW104138145A
Other languages
English (en)
Other versions
TW201640817A (zh
Inventor
爾文 克羅格
Original Assignee
英特爾智財公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾智財公司 filed Critical 英特爾智財公司
Publication of TW201640817A publication Critical patent/TW201640817A/zh
Application granted granted Critical
Publication of TWI583129B publication Critical patent/TWI583129B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/303—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Description

推挽驅動器、發射器、接收器、收發器、積體電路以及用於在輸出部產生信號的方法
本發明關於一種推挽驅動器、發射器、接收器、收發器、積體電路、用於在輸出部產生信號的方法以及相對應軟體相關實施方式。
在許多應用中，驅動器電路用於不同用途，例如放大器電路之架構中，以依序控制一放大器電路或從一輸出部解耦一輸入部，例如在一些範例中容許一阻抗匹配。其中一驅動器架構為推挽驅動器架構，其包含一對主動裝置、電路或類似者，可交替供給電流或吸取電流往返於一連接之負載。
例如，在許多行動發射器、接收器或收發器應用中，一推挽驅動器例如可用以控制一功率放大器供電。在這些系統中，挑戰即存在於僅以足夠能量供給功率放大器，一方面容許功率放大器可靠地操作，不會因供給至功率放大 器之能量不足而造成失真之虞，另方面盡可能節能，以容許對應之系統操作久些。在行動通信應用中，使用波封追蹤系統即代表一控制功率放大器供電之方式。
當設計此系統時，也必須考慮有別於節能之其他設計目標。在這些設計目標之中例如有此實施方式之整體複雜度、就失真及操作而言之其可靠性、可用空間及其他參數。因此，挑戰即存在於改善前述設計目標與參數之間的折衷方式。
惟，當設計及操作對應之系統時，在其他應用領域與科技領域中同樣也有類似挑戰存在。
因此，仍存在改善節能、相對應實施方式之整體複雜度、堅固可靠的操作以及其他參數與設計標的之間的折衷方式之需求。
這項需求可由一種推挽驅動器、發射器、接收器、收發器、積體電路、用於在輸出部產生信號的方法或相對應軟體相關實施方式獲得滿足。
100‧‧‧波封追蹤系統
110‧‧‧功率放大器
120‧‧‧解耦電感器
130‧‧‧推挽驅動器
140‧‧‧耦合電容器
150‧‧‧供電節點
160‧‧‧供電接觸點
170‧‧‧參考電位
180‧‧‧回授
190‧‧‧操作放大器
200‧‧‧波封追蹤系統
210‧‧‧推挽驅動器
220‧‧‧輸出部
230‧‧‧負載
240‧‧‧功率放大器
250‧‧‧供電接觸點
260‧‧‧輸入部
270‧‧‧輸出部
280‧‧‧驅動器電路
290‧‧‧供電電位
300‧‧‧接觸點
310‧‧‧推級
320‧‧‧第一耦合電容器
330‧‧‧挽級
340‧‧‧第二耦合電容器
350‧‧‧輸入部
360‧‧‧解耦元件
370‧‧‧電感器
380‧‧‧操作放大器
390‧‧‧輸入部
400‧‧‧推級電晶體
410‧‧‧挽級電晶體
420‧‧‧下拉電阻元件
430‧‧‧接觸點
440‧‧‧電阻器
450‧‧‧上拉電阻元件
460‧‧‧電阻器
470‧‧‧控制電路
500‧‧‧圖表
510‧‧‧圖表
520‧‧‧圖表
530‧‧‧圖表
540‧‧‧第一線
550‧‧‧第二線
600‧‧‧上拉控制電路
610‧‧‧第一開關
620‧‧‧下拉控制電路
630‧‧‧接觸點
640‧‧‧第二開關
650‧‧‧上拉電晶體
660‧‧‧下拉電晶體
670‧‧‧第一開關
680‧‧‧第二開關
690-1、690-2‧‧‧耦合電容器
700‧‧‧發射器
710‧‧‧接收器
720‧‧‧收發器
800‧‧‧積體電路
810‧‧‧基板
電路、裝置、裝具及/或方法將僅藉由舉例揭述於後。在本全文中，請參考附圖說明。
圖1揭示基於一推挽驅動器之習知波封追蹤系統之簡示方塊圖； 圖2揭示根據一波封追蹤系統範例之一推挽驅動器之簡示方塊圖；圖3揭示根據一範例之一推挽驅動器之電路圖；圖4揭示根據一範例之一推挽驅動器之操作情形；圖5揭示根據另一範例之一推挽驅動器之電路圖；圖6揭示根據又一範例之一推挽驅動器之電路圖；圖7揭示根據另一範例之一推挽驅動器之電路圖，其包含兩個以上的耦合電容器；圖8揭示根據一範例之一發射器、一接收器或一收發器，其包含根據一範例之一推挽驅動器；圖9揭示根據一範例之一積體電路之簡示方塊圖，其包含根據一範例之一推挽驅動器；及圖10揭示根據一範例之一用於在一輸出部產生一信號的方法之流程圖。
多數範例將參考於揭示一些範例之附圖以充分說明。圖中，線、層、及/或區域之厚度為求清晰而做誇大表示。
據此，儘管範例可以有多樣變化及替代型式，在此將詳述圖中之揭示範例。惟，應該瞭解的是吾人無意於將範例限制為所揭露之特定形式，反之，範例應涵蓋本發明範疇內之所有變化、等效技術、及替代型式。整個圖式說明中之相同編號是指相同或相似元件。再者，匯總之參考符 號用於指超過一結構、元件或物件，或同時描述超過一結構、元件或物件。由相同、相似或匯總之參考符號所指的物件、結構及元件可以等同地實施。惟，一個、一些或所有性質、特徵及維度亦可隨元件而改變。
應該瞭解的是當一元件被指為「連接」或「耦合」於另一元件時，其可直接連接或耦合於另一元件或者有中間元件。對比之下，當一元件被指為「直接連接」或「直接耦合」於另一元件時，則無中間元件。用於描述元件之間的關係之其他字也應以相同方式解讀(例如，「於其間」對「直接於其間」、「相鄰」對「直接相鄰」、等等)。
在此所用之術語是僅為了描述特定範例且並非指範例之限制。使用在本文內時，單數形式「一」、「一個」及「該」意指同時包括複數形式，除非文內另有說明。另應瞭解的是使用在本文內時，術語「包含」、「包含有」、「包括」及/或「包括有」指定了所述特徵、整數、步驟、操作、元件及/或組件之存在，但是不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或附加。
除非另作定義，在此所用之所有術語(包括技術性及科學性術語)具有熟悉範例所屬技藝者普遍瞭解之相同意義。可以進一步瞭解的是例如一般使用之字典中定義的術語之意義應解讀成與相關技藝全文中之意義相同且不應解讀成理想化或過度形式化意味，除非另有說明。
在許多應用領域中及許多科技領域中，驅動器用於不 同用途，例如，在放大器或解耦電路之架構中，用於放大一輸入信號以取得該輸入信號之一放大版本作為一輸出信號，或解耦一電路之不同部分，例如，用於各別阻抗匹配，此即兩個範例。惟，同樣在其他領域中驅動器電路可用於不同用途。
可以操作比其他架構更有效率的一驅動器架構為推挽驅動器架構。在一推挽驅動器中，一對主動裝置、電路或類似者例如可用以交替供給電流至或吸收電流自一與推挽驅動器相耦合之負載。例如，一範例即來自放大器領域，其中一推挽放大器即比一單端式放大器有效率。
在文後，主要將針對行動裝置之範例，儘管範例並不限於本案。雖然文後之行動通信裝置中，電路及裝置以及包含在此裝置中的架構將用於描繪及詳細說明，範例也可以用在其他科技領域以及其他應用中。換句話說，發射器、接收器或收發器相關應用僅代表可使用一推挽驅動器之範例而已。
在行動裝置中(像是行動通信裝置)，節能經常是較重要的設計目標之一，因為其容許通信裝置以較長時間週期操作。在許多這類裝置中，功率放大器或類似電路例如被用於處理前將一輸入信號放大，處理或發送放大過的信號。
通信系統設計者所遭遇到的挑戰之一為待放大信號之振幅的變化，此變化在供電功率太大的情況中可能導致能量浪費，或是當供電能量不足以容許信號受到功率放大器 不干擾放大時導致失真。在這些系統中，一推挽驅動器可用在一波封追蹤系統中，其提供一適當之驅動器供電，具有一高到足以容許峰-峰信號產生之能量，而在另方面，與較低振幅同相，供電信號之強度亦可減低。
圖1揭示一波封追蹤系統100之一部分的簡示方塊圖，波封追蹤系統可為一行動通信裝置之一部分。波封追蹤系統100包含功率放大器110之一供電接觸點，操作功率放大器110時所需之能量可供給至該接觸點。
功率放大器供電分割成兩組件，即一DC(直流)或準DC供電，其藉由一解耦電感器120及一AC(交流)供電信號分量耦合於功率放大器之供電接觸點。解耦電感器120將DC供電信號與AC分量或信號在頻率上解耦。DC供電信號例如也可以視為DC電流。透過DC供電，一固定、準固定或緩慢變化之供電信號可提供於功率放大器110。惟，透過DC供電提供之一信號也可以包含較高頻率之分量。
供電信號之相對應AC分量可由一推挽驅動器130提供，推挽驅動器係經由一耦合電容器140耦合於功率放大器110之供電接觸點。耦合電容器140、電感器120及功率放大器110之供電接觸點則耦合於一供電節點150。
電感器120可依其電感值及電容器140可依其電容值供系統設計者選擇，以此方式使DC供電信號及AC供電信號或分量之頻率可回授至供電節點150且限制其他信號干擾各供電之操作。換句話說，電感器120可依其電感值 選擇，以此方式使得通過耦合電容器140之AC供電分量至少某些程度上從一提供DC供電信號之電流解耦，且不妨礙DC供電信號到達供電節點150。據此，電容器140之電容值可供系統設計者選擇，以此方式使DC供電信號或分量不干擾到推挽驅動器130之操作，但是容許AC供電信號或分量到達供電節點150。
推挽驅動器130耦合於一供電接觸點160，供電接觸點例如提供適當之供給電壓及/或供給電流通過推挽驅動器130，以容許其操作。推挽驅動器130進一步耦合於一參考電位170。參考電位例如較低於出現在供電接觸點160處之相對應供電電位。
透過一回授180，供電節點150進一步耦合於一操作放大器190之一反向端。對於操作放大器190之一非反向端，可提供一波封追蹤信號或ET信號。操作放大器之一輸出部是在供電信號之一AC分量提供至供電節點150的基礎上，耦合於推挽驅動器130。
在圖1所示之波封追蹤系統100中，用於功率放大器110之供電信號之AC波峰因此由推挽驅動器130提供，其可實施作為一寬頻驅動器。由於透過電感器120耦合之DC信號，用於功率放大器110之供電信號可以選項性地DC溧移。DC供電信號及AC供電信號可以藉由電感器120及耦合電容器140而彼此解耦合。
提供至推挽驅動器130之供電電壓或供電電位可高到足以容許一峰-峰電壓產生，其最後需執行一升壓轉換 器。惟，此升壓轉換器卻因其在高位準且低供電電壓或低電池電壓時的較低效率所致之能量消耗，而對此系統之整體效率有負面影響。再者，執行一相對應之升壓轉換器需要額外之設計工作。
圖2揭示根據一範例之包含一推挽驅動器210的波封追蹤系統200之簡示方塊圖，其一輸出部220耦合於一負載230，且負載在圖2中再次揭示成一功率放大器240。功率放大器240例如對應於圖1中所示之功率放大器110。
較明確說，輸出部220耦合於功率放大器240之一供電接觸點250，供電接觸點係組構成提供功率放大器240操作所需之能量。透過一輸入部260，功率放大器240即備有一待放大之輸入信號，輸入信號隨後備有一放大形式，作為功率放大器240在其輸出部270處之輸出信號。
惟，取代功率放大器240的是，推挽驅動器210同樣適合耦合於另一負載，像是一電阻式負載或類似者。
推挽驅動器210包含一驅動器電路280，其耦合於一用於一供電電位290之接觸點及一用於一參考電位之接觸點300。參考電位例如小於供電電位。例如，參考電位可與一接地電位一致，但是也可以不同於接地電位。例如，在一對稱之驅動器電路280及一對稱之推挽驅動器210例子中，參考電位例如可相當於負供電電位。惟，也可以使用任意其他參考電位，例如接地與供電電位之間的任意電位。
推挽驅動器210包含一推級310，其經由一第一耦合電容器320以耦合於推挽驅動器210之輸出部220。推挽驅動器210進一步包含一挽級330，其經由一第二耦合電容器340以耦合於推挽驅動器之輸出部220。
結果，在用於供電電位290之接觸點處提供的驅動器供電最後並不需要提供足夠電壓範圍來涵蓋推挽驅動器210之全程操作。關於參考電位而同樣被視為驅動器供電電壓之供電電位因此僅需要支援峰值電壓產生，用於大約一半的總電壓振幅。因此，其最終可減低驅動器供電電壓且因此，供電電位即為圖1所示習知解決方式之大約一半電壓。
可以根據一範例操作推挽驅動器210，而不執行可能降低整體實施方式之效率的升壓轉換器。例如，可以使用一比升壓轉換器有更佳效率之降壓轉換器來提供供電電位。甚至可以直接從一供電給此裝置的電池之電池電壓取得所需之能量及所需之供電電位。
惟，取代了執行單一電容器140，在根據一範例之推挽驅動器210中，至少兩各別耦合電容器320、340用於各自將推級310與挽級330分別耦合於推挽驅動器之輸出部220。惟，在需要一附加之解耦電容器時，可以執行整體布局比例如一升壓DC/DC轉換器者簡省之電路。再者，在使用一升壓DC/DC轉換器之習知技術中，此實施方式之電力消耗甚至大幅增加或加倍，且無關於輸出電壓。
對比之下，使用推挽驅動器210，甚至可以防止例如文後詳細說明用於低輸出電壓並將電力加倍的電路，例如當波封追蹤系統及其寬頻驅動器需要輸出峰值時。
在圖2所示之範例中，推級310是在用於供電電位之接觸點290與第一耦合電容器320之間耦合。同樣地，挽級330是在用於參考電位之接觸點300與第二耦合電容器340之間耦合。在操作期間，第一耦合電容器320與第二耦合電容可以永久耦合於推挽驅動器210之輸出部220。輸出部220可由一同時耦合於第一耦合電容器320與第二耦合電容340兩者之共同接觸點形成。
如圖1之全文中所述，推挽驅動器210可進一步包含一用於附加之輸入信號的輸入部350，輸入信號例如相當於上述DC供電信號或DC供電分量。輸入部350可以經由一解耦元件360耦合於輸出部220，解耦元件例如可實施作為一低通濾波器、一電感式元件、一電感器370或其任意組合。隨著第一及第二耦合電容器320、340，透過輸入部350提供之附加輸入信號可以從推級310與挽級330解耦，但是仍到達輸出部220，同時第一及第二耦合電容器320、340容許一由推級310與挽級330提供之輸出信號到達輸出部220。惟，輸入部350可以藉由解耦元件360從推級310與挽級330解耦。再一次，藉由謹慎設計解耦元件360及對應之第一及第二耦合電容器320、340(並聯耦合於輸出部220)，推級310與挽級330對於輸入部350之上述解耦動作可以依據相關頻率而執行。 提供至輸入部350之附加輸入信號例如可以是一固定信號、一準固定信號或一具有頻率低於由推級310與挽級330所提供信號者之信號。惟，在提供至輸入部350之信號中也可以出現較高頻率。
推挽驅動器210之輸出部220回授至一操作放大器380。在此，輸出部220耦合於操作放大器380之一反向輸入部，同時操作放大器380之一非反向輸入部耦合至一用於目標信號之輸入部390，目標信號例如相當於上述之一波封追蹤信號或ET信號。操作放大器380例如基於從輸出部220及目標信號取得之信號而產生一不同信號，且提供不同信號至驅動器電路280及其可用以控制推級310與挽級330。
惟，取代將輸入部390耦合於操作放大器380之非反向輸入部及將輸出部220耦合於操作放大器380之反向輸入部，操作放大器380之反向及非反向輸入部的角色在其他範例中亦極適於交換。在此例子中，由操作放大器380提供之信號可反向。在此實施方式中，推挽驅動器210之級310、330或一處理來自操作放大器380之信號的元件可將來自操作放大器380之信號再反向。若操作放大器380之輸入部相較於此圖中之實施方式而呈切換式，則一反向信號即產生以控制後續區塊。例如，後續區塊本身可含有將此控制信號之極性反向的電路，例如藉由將其耦合至一反向放大器，或者直接使用在功能上包括一反向功能之電晶體。此可以藉由使用具有一適當特徵之電晶體來達 成。
如圖2中所示之實施方式揭示，推級輸出部與挽級輸出部係使用各別之解耦電容器320、340而彼此分離，用以將輸出部220從透過其輸入部350提供至推挽驅動器210之DC漂移解耦。依據實施方式而定，僅有峰值電壓必須由各驅動器級(即推級310、挽級330)驅動。另一級可以有其他複數個，以致使其相對應之輸出部為非現用且僅絕緣而已。由於兩級310、330之各個輸出部僅須主動驅動一極，驅動器供電電壓可以降低到例如電壓振幅的一半電壓。
圖3揭示如圖2中所示之一波封追蹤系統200之詳細電路圖。就有關於參考以上說明之許多細節而言，圖3中所示之電路圖相似於圖2之方塊圖。例如，圖2之方塊圖與圖3之電路圖在一些例子中關於功率放大器240、操作放大器380以及伴隨著第一及第二耦合電容器320、340之輸出部220等形式之負載230方面皆有極高相似度。
惟，圖3揭示例如關於推級310與挽級330之較詳盡細節。推級310包含一推級電晶體400，其耦合在用於供電電位之接觸點290與第一耦合電容器320之間。挽級330同樣包含一挽級電晶體410，其耦合在用於參考電位之接觸點300與第二耦合電容器340之間。在圖3所示之範例中，推級電晶體400與挽級電晶體410為互補式電晶體。當推級電晶體400在圖3中實施作為一PMOS(p通道金屬氧化物半導體)電晶體時，挽級電晶體410即實施 作為一NMOS(n通道金屬氧化物半導體)電晶體。所以，推級電晶體400是基於正電荷載體(例如，在其通道中之電洞)而操作，同時挽級電晶體410是基於負電荷載體(例如，在其通道中之電子)而操作。
惟，除了揭示之PMOS及NMOS電晶體，其他場效電晶體或其他電晶體型式也可以使用。
推級310進一步包含一下拉電阻元件420，其耦合在第一耦合電容器320與一用於參考電位之接觸點430之間。儘管揭示成一電阻器440，在一些範例中，下拉電阻元件420可包含一電晶體、一二極體或一電阻器、一電晶體及一二極體的任意組合。例如，下拉電阻元件420可以基於開關電晶體、二極體、並聯電晶體、電阻器、二極體或其他相對應之電路。
同樣，挽級330包含一上拉電阻元件450，其耦合在第二耦合電容器340與一用於供電電位之接觸點290之間。相似於下拉電阻元件420的是，上拉電阻元件450亦在圖3中揭示成一電阻器460，但是其同樣適合基於一電阻器、一電晶體、一二極體或上述之任意組合而實施。
透過輸出部220而脫離耦合之第一耦合電容器320至少暫時從挽級電晶體410電解耦。同樣地，透過輸出部220而脫離類似耦合之第二耦合電容器340至少暫時從推級電晶體400電解耦。所以，透過輸出部220而脫離可能耦合之各電容器320、340即分別絕緣於各電晶體410、400。再換句話說，當電容器320、340分別從電晶體 410、400解耦時，電容器320、340將無法各別改變各電晶體410、400之電位。換言之，在正常操作情況下具有一固定電位的接觸點上之電耦合(例如，用於供電電位之接觸點290及用於參考電位之接觸點300、430)並不納入考量，因為在正常操作情況下其具有一相當低的阻抗，以致於出現在這些接觸點的電位被視為固定，且因此無法藉由通過各電容器320、340之電位或電壓的變化來改變。換句話說，在操作期間透過具有固定電位的任意物件、結構、接觸點或類似者之耦合在本文內皆不予考慮。
在圖3所示之範例中，透過輸出部220而脫離耦合之第一耦合電容器320係在操作期間永久電解耦於挽級電晶體410。同樣地，透過輸出部220而脫離上述耦合之第二耦合電容器340係在操作期間永久電解耦於推級電晶體400。
圖3所示之推挽驅動器210進一步包含一同時耦合於推級電晶體400與挽級電晶體410之控制電路470。控制電路470在操作期間產生一用於推級電晶體400之控制信號及一用於挽級電晶體之控制信號，隨後亦由控制電路470提供至各電晶體400、410。用於推級電晶體400之控制信號及用於挽級電晶體410之控制信號係根據由操作放大器380提供不同信號而產生。因此，用於推級電晶體400與挽級電晶體410之控制信號亦根據來自推挽驅動器210之輸出部220的信號及被提供至輸入部390的目標信號。據此，由控制電路470產生之控制信號代表分別用於 推級310與挽級330之控制信號。控制電路470例如可包含二極體，其反應於被提供至控制電路470之信號而產生用於推級電晶體400與挽級電晶體410之相對應控制信號。
由於針對推級310與挽級330而使用個別第一及第二耦合電容器320、340，在圖3所示之電路中，所需之放電電流是藉由實施本範例中之下拉電阻元件420與上拉電阻元件450來達成。這些電阻元件420、450可以維持在第一及第二耦合電容器320、340處之適當電壓位準，第一及第二耦合電容器亦稱為位準移位電容器，儘管在推級循環或挽級循環之現用部分期間電流是分列由推級電晶體400與挽級電晶體410供給或汲取。如圖4之全文中所示，這些循環分別對應於大約一正脈衝及一負脈衝。在圖3中實施成電阻器440、460之電阻元件420、450同時在現用與儲能階段期間消耗一些電力。取代這些電阻器440、460，則可使用整體電路較為複雜之其他較先進且有實效之電路。例如，這些電路可包含開關電晶體、二極體、並聯電晶體、電阻器、二極體或上述其他元件。惟，為了簡明起見，這些替代型式並未揭示於圖3。
惟，電阻式回復電流產生可能造成輸入電流倍增。隨著大約一半之輸入電壓，其相較於含有一升壓式DC/DC轉換器之實施方式，整體電力消耗大致上仍相同。惟，由於未實施一DC/DC轉換器，故其根據一範例仍可基於一推挽驅動器210而減低一實施方式之整體複雜度。例如， 測試顯示相較於以升壓式DC/DC轉換器為主之習知實施方式，電流消耗從大約8.9mA上升到大約18mA。考量於供電電壓或供電電位降低以及升壓式DC/DC轉換器之效率，甚至可在這些條件下減低整體能量消耗並降低此電路之複雜度。
圖4揭示四個圖表500、510、520、530之比較，圖表指示出關於在圖3所示電路中之不同點處的參考電位的一電壓或電位作為時間之函數。第一圖表500對應於提供至接觸點290之供電電位。第二圖表510對應於出現在推挽驅動器210之輸出部220處的電壓或電位。第三圖表520對應於由挽級電晶體410提供至第二耦合電容器340的電壓或電位。同樣地，第四圖表530對應於由推級電晶體400提供至第一耦合電容器320的電壓或電位。
在範例中，換句話說，提供至接觸點290之驅動器供電電壓或供電電位對應於代表現用驅動器範圍之固定電位2.5V。因此，第一圖表500之時間函數為定值。
對應於第四圖表530針對正峰值的推級310之輸出部是從接近0V操作至大約1.8V。同樣地，針對負峰值的挽級330之輸出部是從接近2.5V操作至大約0.8V。
為了略為詳細說明推挽驅動器210之操作情形，控制電路470控制推級電晶體400與挽級電晶體410之方式為在大致由第一線540及第二線550表示的時間處，輸出部220產生兩個如第二圖表510所示之峰值。因此，由第三圖表520與第四圖表530表示的挽級330之電位與推級 310之電位各顯示出相對應結構。
就推級310而言，對應於由第二線550表示且揭示於第四圖表530中之時間週期的一非現用週期，推級310之輸出部係非現用且電壓主要透過第一及第二耦合電容器320、340之上述耦合而由挽級330之輸出部決定。換句話說，除了對應於脈衝之後側的一小段時間週期外，推級310在此期間為非現用。在對應於第二線550的時間處之第四圖表530之此負峰值或突降因此亦稱為「儲能負峰值」。另方面，挽級330主動驅動輸出部220至此級。因此，第三圖表520之負峰值或突降因此亦稱為「儲能負峰值」，因為在對應於第二線550的時間處，挽級330主動造成輸出部220之電位下降成第二圖表510中所示者。
同樣地，挽級之非現用週期也稱為「儲能負峰值」，且對應於在與第一線540相對應的時間週期處如第三圖表520中所示之挽級330之輸出部的電位。在此，挽級330為非現用，以致電壓或電位主要由推級310之輸出部決定，除了脈衝之後側外。因此，在與第一線540相對應的時間週期處，由第四圖表530中所示之推級310之峰值也稱為「現用正峰值」。
在推挽驅動器210之輸出部220的生成輸出信號(例如，可以是提供至功率放大器240之波封追蹤信號)即在圖4所示之範例中具有一大約3.5V的峰-峰電壓。此振幅之一半是由推級310產生且一半是由挽級330產生，兩者皆在大約0-2.5V的電壓範圍內操作。其輸出部係由對應 之電容器(亦即，第一耦合電容器320與第二耦合電容器340)漂移至理想的電壓範圍。
在圖2、3及4中，一針對正與負脈衝而具有DC漂移之波封追蹤驅動器已揭述於上，其例如可使用在用於功率放大器的一波封追蹤器之架構中。在這些範例中使用到上述之電阻式回復電流產生。在文後揭述之一主動方式包含一主動回復電流產生。
在這些範例中，推挽驅動器210包含複數個電晶體，其包含推級電晶體400與挽級電晶體410。如文後所詳述，推挽驅動器包含一上拉控制電路與一下拉控制電路，兩者各別耦合於另一電晶體而非推級電晶體400或挽級電晶體410。在圖5之範例中，複數個電晶體確實包含推級電晶體400與挽級電晶體410，以致在上拉控制電路之情況中，相對應之「另一電晶體」為挽級電晶體410，且在下拉控制電路之情況中則為推級電晶體400。惟，在圖6中說明另一範例，其中，推挽驅動器210之複數個電晶體包含超過兩個上述電晶體。
在本文中，應該注意的是推挽驅動器210目前為止仍未使用一推級310與一挽級330。推挽驅動器210也可以使用推級310及/或挽級330之串聯，各推級310及/或挽級330分別包含至少一推級電晶體400及/或一挽級電晶體410。在這些實施方式中，各推級及/或挽級可以藉由至少一各別耦合電容器耦合於推挽驅動器之輸出部，而不與其他級共用。惟，為了簡明起見，此一實施方式在此不做 描述。
一主動回復電流產生例如可以藉由使用一電晶體分別繞過下拉電阻元件420或上拉電阻元件450來實施。在此一實施方式中，由推級310產生之推級電流進給至挽級330之輸出部，同時其低於一輸入電壓。同樣地，由挽級330產生之挽級電流進給至推級310之輸出部，同時其為正值，因此產生回復電流。在習知推挽操作中，針對低信號位準，兩輸出部共用在用於供電電位的接觸點290處提供之輸入電流，而不倍增輸入電流。
在典型的波封追蹤情況中，僅有稀少大峰值之波封追蹤調變信號可提供一可以實施此推挽驅動器210之應用情況。在此情況中，由於輸入電壓比含有升壓DC/DC轉換器之實施方式者低，所以可存在一高達50%之大省電電位。
在一具有各別DC漂移驅動器級310、330以用於輸出部220的實施方式中，使用主動回復電流產生的效率甚至得以提升。經測試顯示，相較於消耗大約7.9mA之習知方式，使用推挽驅動器210可以僅使用大約8.1mA之略高電流。惟，應該注意的是這些結果以及上述結果僅揭述範例，其僅用以說明上述實施方式之可操作性。
再者，應該注意的是，儘管無升壓DC/DC轉換器之主要實施方式已揭述於上，提供至輸入部390、290或350任一者之DC電流同樣適於調變。再者，其可藉由一緩慢而有效率之DC/DC轉換器傳送，轉換器涵蓋了例如 提供至用於供電電位之接觸點290的波封追蹤供電信號之低頻率部分。惟，當根據範例實施一推挽驅動器210時，此僅代表一個選項。同樣為了簡明起見，在此不予以贅述細節。本說明針對具有一較高頻寬之組件。
圖5揭示一包含推挽驅動器210之波封追蹤系統200之電路圖，其係相較於圖3所示者而改變。較明確說，推挽驅動器210包含先前簡述的主動回復電流產生之第一變化型式。惟，圖5中所示之推挽驅動器210之電流大部分相似圖3之電路圖。因此，這些組件在此即參考圖3之說明。
推挽驅動器210包含一上拉控制電路600，其耦合於第二耦合電容器340及用於供電電位的接觸點290，就供電電位來判定第二耦合電容器340之一電壓或電位。上拉控制電路600之一輸出部耦合於第一開關610，其依序耦合於推級電晶體400與第一耦合電容器320之間。惟，第一開關610亦與另一接觸點耦合於第二耦合電容器340，依此方式，使得推級電晶體400可由上拉控制電路600切換成耦合於第一耦合電容器320或第二耦合電容器340，此視由上拉控制電路600判定之電壓而定。同樣地，推挽驅動器210亦包含一下拉控制電路620，其耦合於一用於參考電位的接觸點630及耦合於第一耦合電容器320，就參考電位來判定第一耦合電容器320之電壓或電位。下拉控制電路之一輸出部耦合於第二開關640，第二開關耦合於挽級電晶體410與第二耦合電容器340之間。惟，第二 開關640亦耦合於兩耦合電容器320、340之另一者，亦即第一耦合電容器320，依此方式，使得依據由下拉控制電路620提供之信號，挽級電晶體410即耦合於第一耦合電容器320或第二耦合電容器340任一者。
在圖5所示之說明中，推級與挽級電晶體400、410之相對應控制輸入部仍連接於各別提供控制信號至推級電晶體400與挽級電晶體410的控制電路470。
由於這些附加元件，挽級電晶體410可以直接耦合於第一耦合電容器320且因此並聯於下拉電阻元件420，用以將第一耦合電容器320放電。惟，因為這需要某一能量或電壓出現在挽級電晶體410之終端處，下拉控制電路620就出現在輸入部630處之參考電位來判定第一耦合電容器320處之對應電壓，用以判定操作挽級電晶體410是否可行。此可容許第一耦合電容器320有一較方便且迅速之放電，以致使用較少能量。換句話說，在第一耦合電容器320之此放電期間，第二耦合電容器340不充電。
同樣地，當上拉控制電路600所判定之電壓容許繞過上拉電阻元件450時，上拉控制電路600確認一出現在推級電晶體400之電壓是否容許推級電晶體400將第二耦合電容器340充電，藉由切換第一開關610而繞過上拉電阻元件450。換句話說，在圖5所示之範例中，當滿足第一預定條件時，上拉控制電路使用包含推級電晶體400與挽級電晶體410在內的複數個電晶體其中另一個電晶體，將用於供電電位之接觸點290電耦合於第二耦合電容器 340。同樣地，當滿足第二預定條件時，下拉控制電路620將推級電晶體400以外的複數個電晶體其中另一個電晶體耦合於第一耦合電容器320，將第一耦合電容器320電耦合於用於參考電位之接觸點300。當第二耦合電容器充電且在第二耦合電容器340處之電位容許操作其他電晶體時(亦即，推級電晶體400)，即滿足第一預定條件。據此，在圖5所示之範例中，當第一耦合電容器320放電且在第一耦合電容器320處之電位容許操作推級電晶體400以外之其他電晶體時(亦即，挽級電晶體410)，即滿足第二預定條件。
依據實施方式，當開關610、640的其中一個切換時，開關610、640的另一個也可以切換。這可容許僅將推級電晶體400與挽級電晶體410的單一電晶體主動耦合至各耦合電容器320、340。惟，應該注意的是這可以是取決於控制電路470之實施方式的選項特徵。例如，開關610、640的之此一同時切換動作是可以省略的，例如，當提供至電晶體400、410之控制信號未造成兩電晶體彼此抵銷的結果時。
依據此一實施方式，故可將兩控制電路600、620耦合以及控制電路470也選項性地耦合，以防止由兩個抵銷之電晶體造成之不必要充電/放電結果。
換句話說，上拉控制電路600可以設計成在操作期間藉由將另一電晶體耦合至用於供電電位之適當接觸點290，以上拉第二耦合電容器340。同樣地，下拉控制電 路620可以設計及組構成藉由將相對應之另一電晶體耦合至用於參考電位之接觸點300，以下拉第一耦合電容器320。推級電晶體400與挽級電晶體410因此可用以至少部分各別繞過上拉電阻元件450及下拉電阻元件420。
圖6揭示根據一範例之一包含推挽驅動器210之波封追蹤系統200之另一範例。圖6之推挽驅動器210亦使用一主動回復電流產生，惟，其係基於附加之電晶體且實施不僅第一開關及第二開關，而且另有兩開關。然而，圖6中所示推挽驅動器210之電路之概略布局同樣可比較於圖5中所示者。因此，請參閱先前之說明。
就圖5及6之電路之相似度而言，其關係到第一及第二開關610、640。其不再耦合於推級電晶體400與第一耦合電容器320之間以及挽級電晶體410與第二耦合電容器340之間。惟，同樣地，開關610、640實施成SPDT(單極雙拋)式開關，容許將兩接觸點的其中一個電耦合於第三接觸點。
進一步詳細說明，推挽驅動器210包含一上拉電晶體650，其在用於供電電位之接觸點290與第二耦合電容器340之間耦合。上拉電晶體650之控制終端耦合於第一開關610，以致使上拉電晶體650之控制終端可耦合於上拉控制電路600或控制電路470。在圖6所示之範例中，上拉控制電路600係組構成產生一用於上拉電晶體650之斷路信號，包含一控制電壓，以致使上拉電晶體650斷路或絕緣。第一開關610進一步耦合於控制電路470之一輸出 部，其容許上拉電晶體650接收用於推級電晶體400之控制信號。
同樣地，推挽驅動器210包含一下拉電晶體660，其耦合於第一耦合電容器320與用於參考電位之接觸點630之間。下拉電晶體660之一控制終端係對稱於耦合於第二開關640的第一開關610，以致使一由下拉控制電路620產生用於下拉電晶體660之斷路信號或由控制電路470產生之控制信號可切換至下拉電晶體660之控制輸入部。
上拉控制電路600以及下拉控制電路620再次耦合於第二耦合電容器340與用於供電電位之接觸點290，以及分別耦合於第一耦合電容器320與用於參考電位之接觸點630。結果，上拉控制電路600及下拉控制電路620再次可判定各別電壓，以確認電壓降是否仍可容許上拉電晶體650及下拉電晶體660各別操作將第二耦合電容器340充電及將第一耦合電容器320放電。
惟，推挽驅動器210進一步包含另一第一開關670及另一第二開關680，其各別耦合於推級電晶體400與挽級電晶體410之控制終端。另兩開關670、680進一步耦合於控制電路470及各別控制電路600、620。進一步詳細說明，另一第一開關670耦合於控制電路470及上拉控制電路600，依此，由於另一第一開關670之切換狀態，推級電晶體400之控制終端即耦合於由控制電路470產生用於推級電晶體400之控制信號或耦合於由上拉控制電路600產生用於推級電晶體400之斷路信號的任一者。同樣 地，另一第二開關680耦合於控制電路470及下拉控制電路620，用以將挽級電晶體410之控制終端耦合於由控制電路470產生用於挽級電晶體410之控制信號或耦合於由下拉控制電路620產生用於挽級電晶體410之斷路信號的任一者。上拉控制電路600及下拉控制電路620係各別耦合於第一開關610與另一第一開關670以及耦合於第二開關640與另一第二開關680，以容許適度切換。用於推級電晶體400與挽級電晶體410之斷路信號係依此方式設計，使推級電晶體400與挽級電晶體410可以在其耦合於各自的斷路信號時即斷路或切換至絕緣狀態。
再一次，兩控制電路600、620設計成依此方式控制上述開關610、640、670、680，使得在操作期間相對應之電晶體可以藉由適當切換四個開關而切換並聯於下拉電阻元件420與上拉電阻元件450。例如，當滿足上述第一預定條件時，上拉電晶體650可耦合於第二耦合電容器340，將電位拉開此電容器。同樣地，當滿足第二預定條件時，第一耦合電容器320可耦合於下拉電晶體660，以繞過至少部分下拉電阻元件420，只要出現在第一耦合電容器320處之電壓容許操作下拉電晶體660即可。在此，推級電晶體400可以斷路，例如當上拉電晶體650接通時。同樣地，當下拉電晶體660接通時，挽級電晶體410可以斷路。同樣地，當推級電晶體400或挽級電晶體410接通時，對應之上拉電晶體650或下拉電晶體660可以斷路。接通各電晶體可包含在圖6所示之範例中，將各電晶 體耦合於由控制電路470產生之其控制信號。控制電路600、620例如可依此設計，使得當對應之第一或第二預定條件未滿足時，推級電晶體400或挽級電晶體410即動作，同時對應之上拉電晶體650與下拉電晶體660不動作或斷路。
圖7揭示根據一範例之一包含推挽驅動器210之波封追蹤系統200之又一範例。圖7之推挽驅動器210使用主動回復電流產生，惟，其係基於一或多個其他耦合電容器690。在圖7所示之範例中，推挽驅動器210包含另一第一耦合電容器690-1及另一第二耦合電容器690-2，其皆耦合於輸出部220。藉由第一開關610及第二開關640，另外之耦合電容器690可以各別導電耦合於推級電晶體400與挽級電晶體410。如上所述，開關610、640可以各由上拉控制電路600及下拉控制電路620控制。上拉控制電路600可將另外之耦合電容器690以及第一耦合電容器320與第二耦合電容器340導電耦合於推級電晶體400。下拉控制電路620則可將另外之耦合電容器690的其中一個以及第二耦合電容器340與第一耦合電容器320導電耦合於挽級電晶體410。
為了控制第一開關610，上拉控制電路600可以就例如在接觸點290處提供之供電電位來判定在第二耦合電容器340、另外之耦合電容器690及第一耦合電容器320處之電位。第一開關610隨即基於判定之電位，以切換第一耦合電容器320、另外之耦合電容器690及第二耦合電容 器340之間的推級電晶體400。同樣地，下拉控制電路620可以就例如接觸點630之參考電位來判定在第一耦合電容器320、另外之耦合電容器690及第二耦合電容器340處之電位。下拉控制電路620至少部分基於判定之電位而控制第二開關640，以切換第二耦合電容器340、另外之耦合電容器690及第一耦合電容器320之間的挽級電晶體410。惟，開關並不必然需要切換所有電容器。特別是並非所有連接於下拉電阻元件420之電容器皆必然需要連接於挽級電晶體410，因為無論如何都有足量的電荷流過下拉電阻元件420。同樣理由也適用於上拉電阻元件450及推級電晶體400。如圖7中所示，僅各別提供一下拉電阻元件420及一上拉電阻元件450即已足夠，且其連接於第一耦合電容器320及第二耦合電容器340。但是一些或所有另外之耦合電容器690也可以連接於這些電阻元件，但是可能有較高電阻。
上拉控制電路600及下拉控制電路620例如可控制耦合電容器690之間的開關610、640，用以建立耦合電容器690、320、340之間的串接切換。例如，取代了將第一或第二耦合電容器320、340各導電耦合於參考電位或供電電位，控制電路600、620可將另外之耦合電容器690的其中一個耦合於各電晶體400、410，用以減少被汲取至參考電位的電流或由用於參考電位之接觸點290提供的電流。藉由串接第一或第二耦合電容器320、340及另外之耦合電容器690，可以進一步減少電流消耗。在一範例 中，上拉控制電路600或下拉控制電路620例如可控制開關610、640成連接於具有最高或最低電位之電容器，最高或最低電位仍在各參考電位之下或之上，但是也增加一臨限值。
圖8揭示一發射器700、一接收器710或一收發器720之簡示方塊圖，其包含根據上述範例之推挽驅動器210。發射器700、接收器710或收發器720進一步包含一功率放大器240，其例如耦合於功率放大器240之一供電接觸點250。如上所述，推挽驅動器210在其輸出部220(圖8中未示)以一供電信號提供功率放大器240。例如，推挽驅動器210以及功率放大器240可以是波封追蹤系統200(圖8中未示)之一部分。如上所述，功率放大器進一步包含一輸入部260及一輸出部270，以便在輸出部270取得一輸出信號，即提供於輸入部260之輸入信號的放大版。
圖9揭示一積體電路800之簡示方塊圖，其包含根據上述範例之推挽驅動器210。推挽驅動器210整合於一基板810。基板810例如可以是一半導體基板或晶粒，具有一沿著兩直交方向延伸之主表面。基板810之厚度係沿著直交於上述第一及第二方向之第三方向，第一及第二方向平行於主表面，基板之厚度大致上小於沿著此兩方向之基板810之一延伸段。例如，依據實施方式，相對應基板810之厚度可小於沿著另兩方向之最小延伸段的10%、5%或甚至小於1%。
基板810例如可以使用半導體製程及/或薄膜製程技術過程製造。這些製程例如包括製圖、研磨、蝕刻、沈積多數層或生長多數層(例如，藉由磊晶生長材料或非晶性生長或沈積多數層)。這些製程例如可在一由半導體或絕緣材料構成之晶圓上執行，晶圓先細切以取得上述晶粒狀基板。
基板810進一步包含一亦整合於基板810內之功率放大器240，其中，推挽驅動器210之一輸出部220(圖9中未示)耦合於功率放大器240之一供電輸入部或接觸點。如前所述，功率放大器進一步包含一輸入部260及一輸出部270，以便在輸出部270取得一輸出信號，即提供於輸入部260之輸入信號的放大版。
圖10揭示一用於在一輸出部220(圖10中未示)產生一信號的方法之流程圖。該方法包含：在一過程P100中，透過第一耦合電容器320將一推挽驅動器210之一推級310耦合於推挽驅動器210之一輸出部220。在一過程P110中，該方法包含：透過第二耦合電容器340將推挽驅動器210之一挽級320耦合於推挽驅動器210之輸出部。
該方法進一步包含詳述於後之附加過程。這些過程之任一者可依任意順序執行，除非另有明示或暗示。再者，這些過程也可以至少部分時間重疊或甚至同步執行。
範例例如可用在大型架構中，像是廣義的電腦系統架構，包括行動裝置，例如行動電話、行動計算裝置及其他 行動裝置。其亦可用在採用對應裝置與相關聯製造過程的大型介面中，例如薄膜製造過程及/或半導體製造過程。
文後之範例係關於進一步之範例。
範例1係一種推挽驅動器，包含：推級，係透過第一耦合電容器耦合於推挽驅動器之輸出部，及挽級，係透過第二耦合電容器耦合於推挽驅動器之輸出部。
在範例2中，範例1之標的可選項地包括：推級耦合於用於供電電位之接觸點與第一耦合電容器之間，及其中，挽級耦合於用於參考電位之接觸點與第二耦合電容器之間。
在範例3中，範例2之標的可選項地包括：推級包含耦合於第一耦合電容器與用於參考電位之接觸點之間的下拉電阻元件，及其中，挽級包含耦合於第二耦合電容器與用於供電電位之接觸點之間的上拉電阻元件。
在範例4中，範例3之標的可選項地包括：下拉電阻元件及上拉電阻元件包含電阻器、電晶體及二極體的至少其中一個。
在範例5中，範例1至4任一者之標的可選項地包括：推級包含耦合於用於供電電位之接觸點與第一耦合電容器之間的推級電晶體，及其中，挽級包含耦合於用於參考電位之接觸點與第二耦合電容器之間的挽級電晶體。
在範例6中，範例5之標的可選項地包括：推級電晶體與挽級電晶體係互補型電晶體。
在範例7中，範例5或6任一者之標的可選項地包 括：推級電晶體係PMOS電晶體，及其中，挽級電晶體係NMOS電晶體。
在範例8中，範例5至7任一者之標的可選項地包括：透過輸出部脫離耦合的第一耦合電容器係從挽級電晶體至少暫時電解耦，及其中，透過輸出部脫離耦合的第二耦合電容器係從推級電晶體至少暫時電解耦。進一步選項地，至少暫時解耦包含將各組件彼此僅暫時解耦或永久解耦。
在範例9中，範例8之標的可選項地包括：透過輸出部脫離耦合的第一耦合電容器係在操作期間從挽級電晶體永久電解耦，及其中，透過輸出部脫離耦合的第二耦合電容器係在操作期間從推級電晶體永久電解耦。
在範例10中，範例5至9任一者之標的可選項地包括：推挽驅動器包含複數個電晶體，複數個電晶體包含推級電晶體與挽級電晶體，其中，推挽驅動器包含上拉控制電路，其中，上拉控制電路係組構成就供電電位來判定在第二耦合電容器處之電位，其中，當滿足第一預定條件時，上拉控制電路係組構成將複數個電晶體中非挽級電晶體之另一電晶體耦合於第二耦合電容器，以便將用於供電電位之接觸點僅暫時電耦合於第二耦合電容器，及其中，推挽驅動器包含下拉控制電路，其中，下拉控制電路係組構成就參考電位來判定在第一耦合電容器處之電位，其中，當滿足第二預定條件時，下拉控制電路係組構成將複數個電晶體中非推級電晶體之另一電晶體耦合於第一耦合 電容器，以便將用於參考電位之接觸點僅暫時電耦合於第一耦合電容器。
在範例11中，範例10之標的可選項地包括：當第二耦合電容器充電且在第二耦合電容器處之電位容許操作非挽級電晶體之另一電晶體時，即滿足第一預定條件，及其中，當第一耦合電容器放電且在第一耦合電容器處之電位容許操作非推級電晶體之另一電晶體時，即滿足第二預定條件。
在範例12中，範例10或11任一者之標的可選項地包含：第一開關，係耦合於複數個電晶體中非挽級電晶體之另一電晶體，其中上拉控制電路耦合於第一開關且組構成將用於供電電位之接觸點分別耦合及解耦於第二耦合電容器，及其中，推挽驅動器包含第二開關，係耦合於複數個電晶體中非推級電晶體之另一電晶體，其中下拉控制電路耦合於第二開關且組構成將用於參考電位之接觸點分別耦合及解耦於第一耦合電容器。
在範例13中，範例5至12任一者之標的可選項地包含：第一開關，係電耦合於推級電晶體與第一耦合電容器之間，其中，第一開關進一步電耦合於第二耦合電容器且組構成將第一耦合電容器或第二耦合電容器的任一者電耦合於推級電晶體。
在範例14中，範例13之標的可選項地包含：上拉控制電路係組構成就供電電位來判定在第二耦合電容器處之電位，且至少基於在第二耦合電容器處之判定電位來控制 第一開關。
在範例15中，範例14之標的可選項地包括：當滿足第一預定條件時，上拉控制電路係組構成將推級電晶體耦合於第二耦合電容器，以便將用於供電電位之接觸點僅暫時電耦合於第二耦合電容器。
在範例16中，範例15之標的可選項地包括：當第二耦合電容器充電且在第二耦合電容器處之電位容許操作推級電晶體時，即滿足第一預定條件。
在範例17中，範例13至16任一者之標的可選項地包含：第二開關，係耦合於挽級電晶體與第二耦合電容器之間，其中，第二開關進一步電耦合於第一耦合電容器且組構成將第一耦合電容器或第二耦合電容器任一者電耦合於挽級電晶體。
在範例18中，範例17之標的可選項地包含：下拉控制電路，係組構成就參考電位來判定在第一耦合電容器處之電位，且至少基於在第一耦合電容器處之判定電位來控制第二開關。
在範例19中，範例18之標的可選項地包括：當滿足第二預定條件時，下拉控制電路係組構成將挽級電晶體耦合於第一耦合電容器，以便將用於參考電位之接觸點僅暫時電耦合於第一耦合電容器。
在範例20中，範例19之標的可選項地包括：當第一耦合電容器放電且在第一耦合電容器處之電位容許操作挽級電晶體時，即滿足第二預定條件。
在範例21中，範例5至12任一者之標的可選項地包含：上拉電晶體，係電耦合於用於供電電位之接觸點與第二耦合電容器之間，其中，推挽驅動器包含第一開關，第一開關耦合於上拉電晶體之控制輸入部且組構成將上拉電晶體之控制輸入部在用於推級電晶體之控制信號的接觸點與用於上拉電晶體之斷路信號的接觸點之間切換，其中，推挽驅動器包含上拉控制電路，上拉控制電路組構成就供電電位來判定在第二耦合電容器處之電位，其中，上拉控制電路係組構成至少基於在第二耦合電容器處之判定電位來控制第一開關且產生用於上拉電晶體之斷路信號，其中，推挽驅動器進一步包含另一第一開關，另一第一開關耦合於推級電晶體之控制輸入部且組構成將推級電晶體之控制輸入部在用於推級電晶體之控制信號的接觸點與用於推級電晶體之斷路信號的接觸點之間切換，及其中，上拉控制電路係組構成至少基於在第二耦合電容器處之判定電位來控制另一第一開關且產生用於推級電晶體之斷路信號。
在範例22中，範例21之標的可選項地包括：當滿足第一預定條件時，上拉控制電路係組構成將上拉電晶體耦合於用於推級電晶體之控制信號的輸入部並將推級電晶體耦合於推級電晶體之斷路信號，以便將用於供電電位之接觸點電耦合於第二耦合電容器。
在範例23中，範例22之標的可選項地包括：當未滿足第一預定條件時，上拉控制電路係組構成將推級電晶體 耦合於用於推級電晶體之控制信號的輸入部並將上拉電晶體耦合於用於上拉電晶體之斷路信號，以便將用於供電電位之接觸點從第二耦合電容器電解耦。
在範例24中，範例22或23任一者之標的可選項地包括：當第二耦合電容器充電且在第二耦合電容器處之電位容許操作上拉電晶體時，即滿足第一預定條件。
在範例25中，範例21至24任一者之標的可選項地包含：下拉電晶體，係電耦合於用於參考電位之接觸點與第一耦合電容器之間，其中，推挽驅動器包含第二開關，第二開關耦合於下拉電晶體之控制輸入部且組構成將下拉電晶體之控制輸入部在用於挽級電晶體之控制信號的接觸點與用於下拉電晶體之斷路信號的接觸點之間切換，其中，推挽驅動器包含下拉控制電路，下拉控制電路組構成就參考電位來判定在第一耦合電容器處之電位，其中，下拉控制電路係組構成至少基於在第一耦合電容器處之判定電位來控制第二開關且產生用於下拉電晶體之斷路信號，其中，推挽驅動器進一步包含另一第二開關，另一第二開關耦合於挽級電晶體之控制輸入部且組構成將挽級電晶體之控制輸入部在用於挽級電晶體之控制信號的接觸點與用於挽級電晶體之斷路信號的接觸點之間切換，及其中，下拉控制電路係組構成至少基於在第一耦合電容器處之判定電位來控制另一第二開關且產生用於挽級電晶體之斷路信號。
在範例26中，範例25之標的可選項地包括：當滿足 第二預定條件時，下拉控制電路係組構成將下拉電晶體耦合於用於挽級電晶體之控制信號的輸入部並將挽級電晶體耦合於挽級電晶體之斷路信號，以便將用於參考電位之接觸點電耦合於第一耦合電容器。
在範例27中，範例26之標的可選項地包括：當未滿足第二預定條件時，下拉控制電路係組構成將挽級電晶體耦合於用於挽級電晶體之控制信號的輸入部並將下拉電晶體耦合於用於下拉電晶體之斷路信號，以便將用於參考電位之接觸點從第一耦合電容器電解耦。
在範例28中，範例26或27任一者之標的可選項地包括：當第一耦合電容器放電且在第一耦合電容器處之電位容許操作下拉電晶體時，即滿足第二預定條件。
在範例29中，範例5至28任一者之標的可選項地包含：控制電路，係耦合於推級電晶體與挽級電晶體，其中，控制電路係組構成產生用於推級電晶體之控制信號及用於挽級電晶體之控制信號，並提供用於推級電晶體之控制信號至推級電晶體及提供用於挽級電晶體之控制信號至挽級電晶體。
在範例30中，範例29之標的可選項地包含：操作放大器，係耦合於推挽驅動器之輸出部且組構成基於來自輸出部之信號及目標信號而產生差異信號。
在範例31中，範例5至30任一者之標的可選項地包含：複數個耦合電容器，複數個耦合電容器包含至少第一耦合電容器、第二耦合電容器及至少另一耦合電容器，其 中，至少另一耦合電容器係耦合於推挽驅動器之輸出部，其中，推級包含耦合於推級電晶體與第一耦合電容器之間以及推級電晶體與至少另一耦合電容器之間的第一開關，其中，挽級包含耦合於挽級電晶體與第二耦合電容器之間以及挽級電晶體與至少另一耦合電容器之間的第二開關，其中，第一開關係組構成將推級電晶體連接於第一耦合電容器及至少另一耦合電容器的其中之一，及其中，第二開關係組構成將挽級電晶體連接於第二耦合電容器及至少另一耦合電容器的其中之一。
在範例32中，範例31之標的可選項地進一步包括：上拉控制電路，係組構成就供電電位來判定在第二耦合電容器及至少另一耦合電容器處之電位，其中，上拉控制電路係組構成至少基於判定電位來控制第一開關，以便在第一耦合電容器與另一耦合電容器之間切換推級電晶體，及其中，推挽驅動器進一步包含下拉控制電路，係組構成就參考電位來判定在第一耦合電容器及至少另一耦合電容器處之電位，其中，下拉控制電路係組構成至少基於判定電位來控制第二開關，以便在第二耦合電容器與另一耦合電容器之間切換挽級電晶體。
在範例33中，範例32之標的可選項地包括：上拉控制電路及下拉控制電路係組構成在耦合電容器之間切換，以便在耦合電容器之間建立串接式切換。
在範例34中，範例31至33任一者之標的可選項地包括：至少另一耦合電容器包含複數個耦合電容器。選項 性地，所有耦合電容器各藉由第一開關及挽級開關耦合於推級電晶體及挽級電晶體。
在範例35中，範例5至34任一者之標的可選項地包含：控制電路，係耦合於推級及挽級，其中，控制電路係組構成產生用於推級之控制信號及用於挽級之控制信號，並將用於推級之控制信號提供至推級及將用於挽級之控制信號提供至挽級。
在範例36中，範例1至35任一者之標的可選項地包含：用於附加之輸入信號的輸入部，及耦合於用於附加之輸入信號的輸入部與推挽驅動器之輸出部之間的解耦元件。
在範例37中，範例36之標的可選項地包括：解耦元件包含低通濾波器、感應元件及電感器的至少其中一個。
在範例38中，範例1至37任一者之標的可選項地包括：第一耦合電容器及第二耦合電容器係在操作期間永久耦合於輸出部。
在範例39中，範例1至38任一者之標的可選項地包括：輸出部係由耦合於第一耦合電容器及第二耦合電容器之共同接觸點形成。
範例40係一種發射器、接收器或收發器，包含範例1至39任一者之推挽驅動器。
在範例41中，範例40之標的可選項地進一步包含：功率放大器，係耦合於推挽驅動器之輸出部。
範例42係一種積體電路，包含基板，供範例1至41 任一者之推挽驅動器整合於其中。
在範例43中，範例42之標的可選項地進一步包含：功率放大器，係整合於基板中且耦合於推挽驅動器之輸出部。
範例44係一種在輸出部產生信號之方法，該方法包含：透過第一耦合電容器將推挽驅動器之推級耦合於推挽驅動器之輸出部，及透過第二耦合電容器將推挽驅動器之挽級耦合於推挽驅動器之輸出部。
在範例45中，範例44之標的可選項地包括：耦合推級包含將推級耦合於用於供電電位之接觸點與第一耦合電容器之間，及其中，耦合挽級包含將挽級耦合於用於參考電位之接觸點與第二耦合電容器之間。
在範例46中，範例44或45任一者之標的可選項地進一步包含：將第一耦合電容器電阻式耦合於供電電位，及將第二耦合電容器電阻式耦合於參考電位。
在範例47中，範例46之標的可選項地包括：電阻式耦合第一耦合電容器及電阻式耦合第二耦合電容器包含藉由電阻器、電晶體及二極體的至少其中一個電阻式耦合各耦合電容器。
在範例48中，範例44至47任一者之標的可選項地包括：耦合推級，包含透過在用於供電電位之接觸點與第一耦合電容器之間耦合的推級電晶體耦合推級，及其中，耦合挽級，包含透過在用於參考電位之接觸點與第二耦合電容器之間耦合的挽級電晶體耦合挽級。
在範例49中，範例48之標的可選項地包括：推級電晶體與挽級電晶體係互補型電晶體。
在範例50中，範例48或49任一者之標的可選項地包括：推級電晶體係PMOS電晶體，及其中，挽級電晶體係NMOS電晶體。
在範例51中，範例48至50任一者之標的可選項地包括：透過輸出部脫離耦合的第一耦合電容器係從挽級電晶體至少暫時電解耦，及其中，透過輸出部脫離耦合的第二耦合電容器係從推級電晶體至少暫時電解耦。
在範例52中，範例51之標的可選項地包括：透過輸出部脫離耦合的第一耦合電容器係在操作期間從挽級電晶體永久電解耦，及其中，透過輸出部脫離耦合的第二耦合電容器係在操作期間從推級電晶體永久電解耦。
在範例53中，範例48至52任一者之標的可選項地包括：推挽驅動器包含複數個電晶體，複數個電晶體包含推級電晶體與挽級電晶體，其中，該方法包含當滿足第一預定條件時，就供電電位來判定在第二耦合電容器處之電位，並將複數個電晶體中非挽級電晶體之另一電晶體耦合於第二耦合電容器，以便將用於供電電位之接觸點僅暫時電耦合於第二耦合電容器，及其中，該方法包含當滿足第二預定條件時，就參考電位來判定在第一耦合電容器處之電位，並將複數個電晶體中非推級電晶體之另一電晶體耦合於第一耦合電容器，以便將用於參考電位之接觸點僅暫時電耦合於第一耦合電容器。
在範例54中，範例53之標的可選項地包括：當第二耦合電容器充電且在第二耦合電容器處之電位容許操作非挽級電晶體之另一電晶體時，即滿足第一預定條件，及其中，當第一耦合電容器放電且在第一耦合電容器處之電位容許操作非推級電晶體之另一電晶體時，即滿足第二預定條件。
在範例55中，範例48至54任一者之標的可選項地包含：產生用於推級電晶體之控制信號及用於挽級電晶體之控制信號，並提供用於推級電晶體之控制信號至推級電晶體及提供用於挽級電晶體之控制信號至挽級電晶體。
在範例56中，範例55之標的可選項地進一步包含：基於來自輸出部之信號與目標信號，且藉由比較來自輸出部之信號與目標信號而產生差異信號。
在範例57中，範例44至56任一者之標的可選項地包含：產生用於推級之控制信號及用於挽級之控制信號，並提供用於推級之控制信號至推級及提供用於挽級之控制信號至挽級。
在範例58中，範例44至57任一者之標的可選項地包含：透過解耦元件將用於輸入信號之輸入部耦合於推挽驅動器之輸出部。
在範例59中，範例58之標的可選項地包括：解耦元件包含低通濾波器、感應元件及電感器的至少其中一個。
在範例60中，範例44至59任一者之標的可選項地包括：第一耦合電容器及第二耦合電容器係在操作期間永 久耦合於輸出部。
在範例61中，範例44至60任一者之標的可選項地包括：輸出部係由耦合於第一耦合電容器及第二耦合電容器之共同接觸點形成。
範例62係一種機器可讀取儲存媒體，包括程式碼，當其執行時可致使機器實施範例44至61任一者之方法。
範例63係一種機器可讀取儲存器，包括機器可讀取指令，當其執行時可用以實施或達成任一上述範例中之方法或裝置。
範例64係一種電腦程式，具有程式碼，當電腦程式執行於電腦或處理器上時可執行範例44至61之方法的任一者。
範例65係一種用於在輸出部產生信號之裝置，裝置包含透過第一耦合電容器將推挽驅動器之推級耦合於推挽驅動器之輸出部的構件，及透過第二耦合電容器將推挽驅動器之挽級耦合於推挽驅動器之輸出部的構件。
使用範例可提供改善節能、相對應實施方式之整體複雜度、堅固可靠的操作以及其他參數與設計標的之間的折衷方式。
因此，諸範例可提供一種具有程式碼之電腦程式，當電腦程式執行於電腦或處理器上時可執行上述方法的其中之一。習於此技者應確實瞭解到許多上述方法之步驟可由編程電腦執行。在此，有些範例也用以涵蓋程式儲存裝置，例如數位資料儲存媒體，其係機器或電腦可讀取式並 將指令之機器可執行或電腦可執行程式編碼，其中，指令執行上述方法之一些或所有動作。程式儲存裝置例如可以是數位記憶體、磁性儲存媒體(像是磁碟及磁帶)、硬碟機、或光學可讀取數位資料儲存媒體。範例也用以涵蓋被編程用以執行上述方法或(場)可編程邏輯陣列((F)PLAs)或(場)可編程閘陣列((F)PGAs)之動作、被編程用以執行上述方法之動作的電腦。
說明及圖式僅揭示本發明之原理。習於此技者應該瞭解的是，儘管文內未明確描述或揭示，吾人仍可設計出可具體實施本發明之原理且包括在其精神範疇內之許多配置方式。再者，在此引用之所有範例原則上僅在示範表示，以協助瞭解本發明之原理及發明人對本技藝提出之概念，並且應解讀成不受限於引用之諸範例及條件。再者，在此引用本發明之原理、態樣、及範例，以及其特定範例之所有陳述皆涵蓋其等效技術。
表示成「用於...的構件」(執行某項功能)之功能性方塊應該瞭解為含有電路之功能性方塊，電路係組構成各執行某項功能。因此，「用於某事的構件」可瞭解為「組構成或適用於某事的構件」。所以，組構成執行某項功能之構件並非意指此構件必然執行該項功能(在既定瞬間)。
圖中所示之許多元件(包括標示為「構件」、「用於提供一感測器信號之構件」、「用於產生一發送信號之構件」、等等之任意功能性方塊)之功能可以透過使用專屬 硬體來提供，像是「信號供給器」、「信號處理單元」、「處理器」、「控制器」、等等，以及可執行相關聯於適當軟體的軟體之硬體。再者，在此所述之任意實體如「構件」可相當於或執行成「一或多個模組」、「一或多個裝置」、「一或多個單元」、等等。當由一處理器提供時，功能可由單一專屬處理器、單一共用處理器、複數個別處理器提供，複數個別處理器中有些為共用。再者，「處理器」或「控制器」等術語之使用上不應解讀成僅限於可執行軟體之硬體，且其隱含包括且不限定於數位信號處理器(DSP)硬體、網路處理器、專用用積體電路(ASIC)、場可編程閘陣列(FPGA)、用以儲存軟體之唯讀記憶體(ROM)、隨機存取記憶體(RAM)、及非揮發性儲存器。其他硬體、一般及/或訂製者亦包括在內。
習於此技者應該瞭解的是本文內之任意方塊圖代表具體實施本發明原理之揭示電路之概念圖。同樣地，應該瞭解的是任意流程表、流程圖、狀態轉變圖、虛擬碼、及類似者代表實質上可表示於電腦可讀取媒體中且由電腦或處理器執行之許多過程，無論此電腦或處理器是否明確揭示。
再者，文後之申請專利範圍併入詳細說明，各項本身可為各別範例。在各項本身可為各別範例時，應該注意的是，儘管獨立項為一具有一或多個其他附屬項之特定組合，但是其他範例也可以包括獨立項與彼此獨立或相依項之標的的組合。這些組合即在此提出，除非其說明不是特 定組合。再者，吾人亦將一請求項之特徵包括至任意其他獨立項，即使此請求項並非直接附屬於該獨立項。
再者，應該注意的是說明書或申請專利範圍中揭露之方法可由一具有構件可執行這些方法之各動作的裝置實施。
再者，應該瞭解的是說明書或申請專利範圍中揭露之多數過程、動作或功能不應解讀成在特定順序內。因此，多數動作或功能並未將此限制於一特定順序，除非這些動作或功能基於技術理由而不可互換。再者，在一些範例中，單一動作可包括或分割成多數個子動作。這些子動作或子過程可以包括在此單一動作或過程內或成為其一部分，除非明確排除。
200‧‧‧波封追蹤系統
210‧‧‧推挽驅動器
220‧‧‧輸出部
230‧‧‧負載
240‧‧‧功率放大器
250‧‧‧供電接觸點
260‧‧‧輸入部
270‧‧‧輸出部
280‧‧‧驅動器電路
290‧‧‧供電電位
300‧‧‧接觸點
310‧‧‧推級
320‧‧‧第一耦合電容器
330‧‧‧挽級
340‧‧‧第二耦合電容器
350‧‧‧輸入部
360‧‧‧解耦元件
370‧‧‧電感器
380‧‧‧操作放大器
390‧‧‧輸入部

Claims (25)

  1. 一種推挽驅動器，包含：推級，係透過第一耦合電容器耦合於該推挽驅動器之輸出部；及挽級，係透過第二耦合電容器耦合於該推挽驅動器之該輸出部，其中，該推級耦合於用於供電電位之接觸點與該第一耦合電容器之間，其中，該挽級耦合於用於參考電位之接觸點與該第二耦合電容器之間，其中，該推級包含耦合於該第一耦合電容器與用於該參考電位之接觸點之間的下拉電阻元件，及其中，該挽級包含耦合於該第二耦合電容器與用於該供電電位之接觸點之間的上拉電阻元件。
  2. 如申請專利範圍第1項之推挽驅動器，其中，該下拉電阻元件及該上拉電阻元件包含電阻器、電晶體及二極體的至少其中一個。
  3. 一種推挽驅動器，包含：推級，係透過第一耦合電容器耦合於該推挽驅動器之輸出部；及挽級，係透過第二耦合電容器耦合於該推挽驅動器之該輸出部，其中，該推級包含耦合於用於供電電位之接觸點與該第一耦合電容器之間的推級電晶體， 其中，該挽級包含耦合於用於參考電位之接觸點與該第二耦合電容器之間的挽級電晶體，及其中，該推挽驅動器進一步包含上拉控制電路，該上拉控制電路係組構成就該供電電位來判定在該第二耦合電容器處之電位。
  4. 如申請專利範圍第3項之推挽驅動器，其中，該推級電晶體與該挽級電晶體係互補型電晶體。
  5. 如申請專利範圍第3項之推挽驅動器，其中，該推級電晶體係PMOS電晶體，及其中，該挽級電晶體係NMOS電晶體。
  6. 如申請專利範圍第3項之推挽驅動器，其中，透過該輸出部脫離耦合的該第一耦合電容器係從該挽級電晶體至少暫時電解耦，及其中，透過該輸出部脫離耦合的該第二耦合電容器係從該推級電晶體至少暫時電解耦。
  7. 如申請專利範圍第6項之推挽驅動器，其中，透過該輸出部脫離耦合的該第一耦合電容器係在操作期間從該挽級電晶體永久電解耦，及其中，透過該輸出部脫離耦合的該第二耦合電容器係在操作期間從該推級電晶體永久電解耦。
  8. 如申請專利範圍第3項之推挽驅動器，其中，該推挽驅動器包含複數個電晶體，該複數個電晶體包含該推級電晶體與該挽級電晶體，其中，當滿足第一預定條件時，該上拉控制電路係組構成將該複數個電晶體中非該挽級電晶體之另一電晶體耦合於該第二耦合電容器，以便將該用 於供電電位之接觸點僅暫時電耦合於該第二耦合電容器，及其中，該推挽驅動器包含下拉控制電路，其中，該下拉控制電路係組構成就該參考電位來判定在該第一耦合電容器處之電位，其中，當滿足第二預定條件時，該下拉控制電路係組構成將該複數個電晶體中非該推級電晶體之另一電晶體耦合於該第一耦合電容器，以便將該用於參考電位之接觸點僅暫時電耦合於該第一耦合電容器。
  9. 如申請專利範圍第8項之推挽驅動器，其中，當該第二耦合電容器充電且在該第二耦合電容器處之電位容許操作該非該挽級電晶體之另一電晶體時，即滿足該第一預定條件，及其中，當該第一耦合電容器放電且在該第一耦合電容器處之電位容許操作該非該推級電晶體之另一電晶體時，即滿足該第二預定條件。
  10. 如申請專利範圍第8項之推挽驅動器，包含第一開關，係耦合於該複數個電晶體中之該非該挽級電晶體之另一電晶體，其中該上拉控制電路耦合於該第一開關且組構成將該用於供電電位之接觸點分別耦合及解耦於該第二耦合電容器，或由該第二耦合電容器耦合及解耦，及其中，該推挽驅動器包含第二開關，係耦合於該複數個電晶體中之該非該推級電晶體之另一電晶體，其中該下拉控制電路耦合於該第二開關且組構成將該用於參考電位之接觸點分別耦合及解耦於該第一耦合電容器，或由該第一耦合電容器耦合及解耦。
  11. 如申請專利範圍第3項之推挽驅動器，包含第一 開關，係電耦合於該推級電晶體與該第一耦合電容器之間，其中，該第一開關進一步電耦合於該第二耦合電容器且組構成將該第一耦合電容器或該第二耦合電容器的任一者電耦合於該推級電晶體。
  12. 如申請專利範圍第11項之推挽驅動器，其中該上拉控制電路係組構成至少基於在該第二耦合電容器處之該判定電位來控制該第一開關。
  13. 如申請專利範圍第12項之推挽驅動器，其中，當滿足第一預定條件時，該上拉控制電路係組構成將該推級電晶體耦合於該第二耦合電容器，以便將該用於供電電位之接觸點僅暫時電耦合於該第二耦合電容器。
  14. 如申請專利範圍第13項之推挽驅動器，其中，當該第二耦合電容器充電且在該第二耦合電容器處之電位容許操作該推級電晶體時，即滿足該第一預定條件。
  15. 如申請專利範圍第11項之推挽驅動器，包含第二開關，係電耦合於該挽級電晶體與該第二耦合電容器之間，其中，該第二開關進一步電耦合於該第一耦合電容器且組構成將該第一耦合電容器或該第二耦合電容器任一者電耦合於該挽級電晶體。
  16. 如申請專利範圍第15項之推挽驅動器，進一步包含下拉控制電路，係組構成就該參考電位來判定在該第一耦合電容器處之電位，且至少基於在該第一耦合電容器處之該判定電位來控制該第二開關。
  17. 如申請專利範圍第16項之推挽驅動器，其中，當 滿足第二預定條件時，該下拉控制電路係組構成將該挽級電晶體耦合於該第一耦合電容器，以便將該用於參考電位之接觸點僅暫時電耦合於該第一耦合電容器。
  18. 如申請專利範圍第17項之推挽驅動器，其中，當該第一耦合電容器放電且在該第一耦合電容器處之電位容許操作該挽級電晶體時，即滿足該第二預定條件。
  19. 如申請專利範圍第3項之推挽驅動器，包含上拉電晶體，係電耦合於該用於供電電位之接觸點與該第二耦合電容器之間，其中，該推挽驅動器包含第一開關，該第一開關耦合於該上拉電晶體之控制輸入部且組構成將該上拉電晶體之該控制輸入部在用於該推級電晶體之控制信號的接觸點與用於該上拉電晶體之斷路信號的接觸點之間切換，其中，該上拉控制電路係組構成至少基於在該第二耦合電容器處之該判定電位來控制該第一開關且產生用於該上拉電晶體之該斷路信號，其中，該推挽驅動器進一步包含另一第一開關，該另一第一開關耦合於該推級電晶體之控制輸入部且組構成將該推級電晶體之該控制輸入部在用於該推級電晶體之控制信號的接觸點與用於該推級電晶體之斷路信號的接觸點之間切換，及其中，該上拉控制電路係組構成至少基於在該第二耦合電容器處之該判定電位來控制該另一第一開關且產生用於該推級電晶體之該斷路信號。
  20. 如申請專利範圍第19項之推挽驅動器，其中，當滿足第一預定條件時，該上拉控制電路係組構成將該上拉 電晶體耦合於該用於推級電晶體之該控制信號的該輸入部並將該推級電晶體耦合於該推級電晶體之該斷路信號，以便將該用於供電電位之接觸點電耦合於該第二耦合電容器。
  21. 一種發射器，包含推挽驅動器，該推挽驅動器包含：推級，係透過第一耦合電容器耦合於該推挽驅動器之輸出部；及挽級，係透過第二耦合電容器耦合於該推挽驅動器之該輸出部，其中，該推級耦合於用於供電電位之接觸點與該第一耦合電容器之間，其中，該挽級耦合於用於參考電位之接觸點與該第二耦合電容器之間，其中，該推級包含耦合於該第一耦合電容器與用於該參考電位之接觸點之間的下拉電阻元件，及其中，該挽級包含耦合於該第二耦合電容器與用於該供電電位之接觸點之間的上拉電阻元件。
  22. 一種接收器，包含推挽驅動器，該推挽驅動器包含：推級，係透過第一耦合電容器耦合於該推挽驅動器之輸出部；及挽級，係透過第二耦合電容器耦合於該推挽驅動器之該輸出部， 其中，該推級耦合於用於供電電位之接觸點與該第一耦合電容器之間，其中，該挽級耦合於用於參考電位之接觸點與該第二耦合電容器之間，其中，該推級包含耦合於該第一耦合電容器與用於該參考電位之接觸點之間的下拉電阻元件，及其中，該挽級包含耦合於該第二耦合電容器與用於該供電電位之接觸點之間的上拉電阻元件。
  23. 一種收發器，包含推挽驅動器，該推挽驅動器包含：推級，係透過第一耦合電容器耦合於該推挽驅動器之輸出部；及挽級，係透過第二耦合電容器耦合於該推挽驅動器之該輸出部，其中，該推級耦合於用於供電電位之接觸點與該第一耦合電容器之間，其中，該挽級耦合於用於參考電位之接觸點與該第二耦合電容器之間，其中，該推級包含耦合於該第一耦合電容器與用於該參考電位之接觸點之間的下拉電阻元件，及其中，該挽級包含耦合於該第二耦合電容器與用於該供電電位之接觸點之間的上拉電阻元件。
  24. 一種積體電路，包含基板，供推挽驅動器整合於其中，該推挽驅動器包含：推級，係透過第一耦合電容器 耦合於該推挽驅動器之輸出部；及挽級，係透過第二耦合電容器耦合於該推挽驅動器之該輸出部，其中，該推級耦合於用於供電電位之接觸點與該第一耦合電容器之間，其中，該挽級耦合於用於參考電位之接觸點與該第二耦合電容器之間，其中，該推級包含耦合於該第一耦合電容器與用於該參考電位之接觸點之間的下拉電阻元件，及其中，該挽級包含耦合於該第二耦合電容器與用於該供電電位之接觸點之間的上拉電阻元件。
  25. 一種在輸出部產生信號之方法，該方法包含：透過第一耦合電容器將推挽驅動器之推級耦合於該推挽驅動器之輸出部；及透過第二耦合電容器將該推挽驅動器之挽級耦合於該推挽驅動器之該輸出部，其中，該推級耦合於用於供電電位之接觸點與該第一耦合電容器之間，其中，該挽級耦合於用於參考電位之接觸點與該第二耦合電容器之間，其中，該推級包含耦合於該第一耦合電容器與用於該參考電位之接觸點之間的下拉電阻元件，及其中，該挽級包含耦合於該第二耦合電容器與用於該供電電位之接觸點之間的上拉電阻元件。
TW104138145A 2014-12-23 2015-11-18 推挽驅動器、發射器、接收器、收發器、積體電路以及用於在輸出部產生信號的方法 TWI583129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014119479.9A DE102014119479B4 (de) 2014-12-23 2014-12-23 Ein Push-Pull-Treiber, ein Sender, ein Empfänger, ein Sendeempfänger, eine integrierte Schaltung, ein Verfahren zum Erzeugen eines Signals an einem Ausgang
US14/861,629 US9634666B2 (en) 2014-12-23 2015-09-22 Push-pull driver, a transmitter, a receiver, a transceiver, an integrated circuit, a method for generating a signal at an output

Publications (2)

Publication Number Publication Date
TW201640817A TW201640817A (zh) 2016-11-16
TWI583129B true TWI583129B (zh) 2017-05-11

Family

ID=56099933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138145A TWI583129B (zh) 2014-12-23 2015-11-18 推挽驅動器、發射器、接收器、收發器、積體電路以及用於在輸出部產生信號的方法

Country Status (4)

Country Link
US (1) US9634666B2 (zh)
CN (1) CN105720924B (zh)
DE (1) DE102014119479B4 (zh)
TW (1) TWI583129B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447207B2 (en) * 2016-08-08 2019-10-15 Skyworks Solutions, Inc. Switch with envelope injection
US10158330B1 (en) 2017-07-17 2018-12-18 Qorvo Us, Inc. Multi-mode envelope tracking amplifier circuit
US11088618B2 (en) 2018-09-05 2021-08-10 Qorvo Us, Inc. PWM DC-DC converter with linear voltage regulator for DC assist
US10985702B2 (en) 2018-10-31 2021-04-20 Qorvo Us, Inc. Envelope tracking system
US11018638B2 (en) 2018-10-31 2021-05-25 Qorvo Us, Inc. Multimode envelope tracking circuit and related apparatus
US11114820B2 (en) * 2018-11-12 2021-09-07 Hewlett Packard Enterprise Development Lp Push-pull circuit with driving assisted by asymmetric charge sharing
US11031909B2 (en) 2018-12-04 2021-06-08 Qorvo Us, Inc. Group delay optimization circuit and related apparatus
US11082007B2 (en) 2018-12-19 2021-08-03 Qorvo Us, Inc. Envelope tracking integrated circuit and related apparatus
US11146213B2 (en) 2019-01-15 2021-10-12 Qorvo Us, Inc. Multi-radio access technology envelope tracking amplifier apparatus
US11025458B2 (en) 2019-02-07 2021-06-01 Qorvo Us, Inc. Adaptive frequency equalizer for wide modulation bandwidth envelope tracking
US10998859B2 (en) 2019-02-07 2021-05-04 Qorvo Us, Inc. Dual-input envelope tracking integrated circuit and related apparatus
US11233481B2 (en) 2019-02-18 2022-01-25 Qorvo Us, Inc. Modulated power apparatus
US11374482B2 (en) 2019-04-02 2022-06-28 Qorvo Us, Inc. Dual-modulation power management circuit
US11082009B2 (en) 2019-04-12 2021-08-03 Qorvo Us, Inc. Envelope tracking power amplifier apparatus
US11018627B2 (en) 2019-04-17 2021-05-25 Qorvo Us, Inc. Multi-bandwidth envelope tracking integrated circuit and related apparatus
US11424719B2 (en) 2019-04-18 2022-08-23 Qorvo Us, Inc. Multi-bandwidth envelope tracking integrated circuit
US11031911B2 (en) * 2019-05-02 2021-06-08 Qorvo Us, Inc. Envelope tracking integrated circuit and related apparatus
US11349436B2 (en) 2019-05-30 2022-05-31 Qorvo Us, Inc. Envelope tracking integrated circuit
US11539289B2 (en) 2019-08-02 2022-12-27 Qorvo Us, Inc. Multi-level charge pump circuit
US11309922B2 (en) 2019-12-13 2022-04-19 Qorvo Us, Inc. Multi-mode power management integrated circuit in a small formfactor wireless apparatus
US11349513B2 (en) 2019-12-20 2022-05-31 Qorvo Us, Inc. Envelope tracking system
US11539330B2 (en) 2020-01-17 2022-12-27 Qorvo Us, Inc. Envelope tracking integrated circuit supporting multiple types of power amplifiers
US11716057B2 (en) 2020-01-28 2023-08-01 Qorvo Us, Inc. Envelope tracking circuitry
US11728774B2 (en) 2020-02-26 2023-08-15 Qorvo Us, Inc. Average power tracking power management integrated circuit
US11196392B2 (en) 2020-03-30 2021-12-07 Qorvo Us, Inc. Device and device protection system
US11588449B2 (en) 2020-09-25 2023-02-21 Qorvo Us, Inc. Envelope tracking power amplifier apparatus
US11728796B2 (en) 2020-10-14 2023-08-15 Qorvo Us, Inc. Inverted group delay circuit
US11909385B2 (en) 2020-10-19 2024-02-20 Qorvo Us, Inc. Fast-switching power management circuit and related apparatus
US12068720B2 (en) 2021-02-26 2024-08-20 Qorvo Us, Inc. Barely Doherty dual envelope tracking (BD2E) circuit
US12063018B2 (en) 2021-06-10 2024-08-13 Qorvo Us, Inc. Envelope tracking integrated circuit operable with multiple types of power amplifiers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169421B1 (en) * 1999-05-03 2001-01-02 Applied Micro Circuits Corporation Complementary metal-oxide semiconductor buffer
US6570405B1 (en) * 2001-12-20 2003-05-27 Integrated Device Technology, Inc. Integrated output driver circuits having current sourcing and current sinking characteristics that inhibit power bounce and ground bounce
TWI315647B (en) * 2006-04-20 2009-10-01 Chi Mei Optoelectronics Corp Push-pull inverter and driving method thereof
TW201201512A (en) * 2010-06-22 2012-01-01 Univ Nat Chiao Tung A high load driving device
CN102577110A (zh) * 2009-05-13 2012-07-11 马维尔国际贸易有限公司 具有面积有效实现方式的推挽式低噪放大器
US20130293189A1 (en) * 2012-05-07 2013-11-07 Qualcomm Incorporated Push-pull driver for generating a signal for wireless power transfer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579027B2 (ja) * 2005-03-29 2010-11-10 株式会社日出ハイテック 負荷駆動回路
US7876129B2 (en) * 2008-08-28 2011-01-25 National Semiconductor Corporation Load sense and active noise reduction for I/O circuit
US9379667B2 (en) * 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
JP5099569B1 (ja) * 2011-05-13 2012-12-19 独立行政法人 宇宙航空研究開発機構 直並列切り替え式セル電圧バランス回路のスイッチをｍｏｓｆｅｔで構成した回路及びその駆動回路
WO2015145097A1 (en) 2014-03-27 2015-10-01 Kabushiki Kaisha Toshiba Amplifier circuitry for envelope modulators, envelope modulators incorporating said amplifier circuitry and method of modulating a signal envelope

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169421B1 (en) * 1999-05-03 2001-01-02 Applied Micro Circuits Corporation Complementary metal-oxide semiconductor buffer
US6570405B1 (en) * 2001-12-20 2003-05-27 Integrated Device Technology, Inc. Integrated output driver circuits having current sourcing and current sinking characteristics that inhibit power bounce and ground bounce
TWI315647B (en) * 2006-04-20 2009-10-01 Chi Mei Optoelectronics Corp Push-pull inverter and driving method thereof
CN102577110A (zh) * 2009-05-13 2012-07-11 马维尔国际贸易有限公司 具有面积有效实现方式的推挽式低噪放大器
TW201201512A (en) * 2010-06-22 2012-01-01 Univ Nat Chiao Tung A high load driving device
US20130293189A1 (en) * 2012-05-07 2013-11-07 Qualcomm Incorporated Push-pull driver for generating a signal for wireless power transfer

Also Published As

Publication number Publication date
CN105720924B (zh) 2019-02-01
US9634666B2 (en) 2017-04-25
CN105720924A (zh) 2016-06-29
TW201640817A (zh) 2016-11-16
DE102014119479A1 (de) 2016-06-23
US20160182049A1 (en) 2016-06-23
DE102014119479B4 (de) 2023-11-16

Similar Documents

Publication Publication Date Title
TWI583129B (zh) 推挽驅動器、發射器、接收器、收發器、積體電路以及用於在輸出部產生信號的方法
EP1324477B1 (en) Bipolar supply voltage generator and semiconductor device for same
CN108463942B (zh) 多输入/多输出开关转换器
JP2010119292A (ja) チャージポンプ装置及び出力電源生成方法
US10181722B2 (en) Single inductor, multiple output DC-DC converter
JP2011155636A (ja) 圧電アクチュエータ用のドライバ
CN101436825A (zh) 多级电荷泵电路
US9343949B2 (en) Control circuit to detect a noise signal during a state change of a switch
US11606642B2 (en) Driver circuits
TW201713022A (zh) 開關式調節器電路和方法
CN114025284A (zh) 具有回收能量能力的驱动电路
US11509218B2 (en) Wireless power receiver
US10491105B1 (en) Power converter and dead-time control circuit therefor
CN101091307A (zh) 开关放大器
TWI492523B (zh) 多級數位控制功率放大器、發射器及相關方法
TWI703802B (zh) 交叉耦接電荷泵及操作其之方法
TWI299940B (en) Switch mode power supply and driving method for efficient rf amplification
JP5310794B2 (ja) 低リーク電圧検出回路
US9112406B2 (en) High efficiency charge pump circuit
Hong et al. Optimum efficiency-tracking gate driver using adaptive deadtime control for single chip DC-DC converter
US11296598B1 (en) Driver circuitry
EP3566109B1 (en) Fast start-up bias circuits
CN117652096A (zh) 驱动器电路系统
GB2598038A (en) Driver circuits
WO2022185024A1 (en) Driver circuitry

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees