CN105720924B - 推挽式驱动器、集成电路和用于在输出处生成信号的方法 - Google Patents

推挽式驱动器、集成电路和用于在输出处生成信号的方法 Download PDF

Info

Publication number
CN105720924B
CN105720924B CN201510784198.1A CN201510784198A CN105720924B CN 105720924 B CN105720924 B CN 105720924B CN 201510784198 A CN201510784198 A CN 201510784198A CN 105720924 B CN105720924 B CN 105720924B
Authority
CN
China
Prior art keywords
pull
coupling capacitor
transistor
push
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510784198.1A
Other languages
English (en)
Other versions
CN105720924A (zh
Inventor
埃尔文·克鲁格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN105720924A publication Critical patent/CN105720924A/zh
Application granted granted Critical
Publication of CN105720924B publication Critical patent/CN105720924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/303—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本公开涉及推挽式驱动器、集成电路和用于在输出处生成信号的方法。根据示例的推挽式驱动器(210)包括经由第一耦合电容器(320)耦合到推挽式驱动器(210)的输出端(220)的推级(310)和经由第二耦合电容器(340)耦合到推挽式驱动器(210)的输出端(220)的挽级(330)。使用示例可允许改进节省能量、相应实现方式的总体复杂度、鲁棒且可靠的操作、以及其他参数和设计目标之间的折中。

Description

推挽式驱动器、集成电路和用于在输出处生成信号的方法
技术领域
本公开涉及推挽式驱动器(push-pull driver)、发射机、接收机、收发机、集成电路、用于在输出处生成信号的方法以及相应的软件相关的实现方式。
背景技术
在许多应用中，驱动器电路被用于不同用途，例如在放大器电路的框架中，用于控制放大器电路或者用于将输入与输出相分离，以便例如允许阻抗匹配，在此仅给出几个示例。一种驱动器架构是推挽式驱动器架构，该架构包括一对有源器件、电路或者类似物，这对有源器件、电路或者类似物交替地向相连接的负载供应电流或者从相连接的负载中抽取电流。
例如，在许多移动发射机、接收机或收发机应用中，推挽式驱动器可被用于例如控制功率放大器电源。在这些系统中，存在以下挑战：一方面仅向功率放大器供应足够的能量以允许功率放大器在不存在例如由被供应给功率放大器的能量缺乏导致的失真风险的情况下可靠地进行操作，另一方面又要尽可能地节省更多的能量以允许相应的系统操作更长时间。在移动通信应用中，使用包络跟踪系统表示控制功率放大器电源的一种途径。
在设计这样的系统时，除节省能量之外，还必须考虑到其他设计目标。这些设计目标例如可以是这样的实现方式的总体复杂度、它在失真和操作方面的可靠性、可用空间、以及其他参数。因此，存在改进先前提到的设计目标和参数之间的折中的挑战。
然而，在其他应用领域和技术领域中，在设计和操作相应系统时也存在类似的挑战。
发明内容
因此，存在改进节省能量、相应实现方式的总体复杂度、鲁棒且可靠的操作、以及其他参数和设计目标之间的折中的需求。
该需求可通过推挽式驱动器、发射机、接收机、收发机、集成电路、用于在输出处生成信号的方法和相应的软件相关的实现方式来满足。
附图说明
下面将仅通过示例的方式描述电路、设备、装置、和/或方法的一些示例。在此上下文中，将参考附图。
图1示出了基于推挽式驱动器的传统包络跟踪系统的简化框图；
图2示出了包络跟踪系统中根据示例的推挽式驱动器的简化框图；
图3示出了根据示例的推挽式驱动器的电路图；
图4示出了根据示例的推挽式驱动器的操作；
图5示出了根据另一示例的推挽式驱动器的电路图；
图6示出了根据另一示例的推挽式驱动器的电路图；
图7示出了根据另一示例的、包括不止两个耦合电容器的推挽式驱动器的电路图；
图8示出了根据示例的、包括根据示例的推挽式驱动器的发射机、接收机、或收发机；
图9示出了根据示例的、包括根据示例的推挽式驱动器的的集成电路的简化框图；以及
图10示出了根据示例的、用于在输出处生成信号的方法的流程图。
具体实施方式
现在将参考示出了一些示例的附图更全面地描述各个示例。在附图中，为了清楚，可以夸大线条、层、和/或区域的厚度。
因此，尽管示例可以具有各种修改和替代形式，但是附图中的说明性示例在此将被详细描述。然而，应该理解的是，并不旨在将示例限制到所公开的特定形式，相反地示例覆盖了落入本公开的范围内的所有修改、等同、和替代。贯穿附图的描述，相同的标号指代相同或者相似的元件。另外，概括性的参考标号将用于指代不止一个结构、元件、或对象，或者用于同时描述不止一个结构、元件、或对象。由相同的、类似的或者概括性的参考标号指代的对象、结构和元件可被等同地实现。然而，一个、一些或所有属性、特征和尺寸也可因元件而异。
将会理解的是，当元件被描述为被“连接”或者“耦合”到另一元件时，该元件可以被直接连接或者耦合到另一元件，或者可以存在介于它们之间的元件。相反，当元件被描述为“直接连接”或者“直接耦合”到另一元件时，不存在介于它们之间的元件。用于描述元件之间的关系的其他词语应该被以相似的方式理解(例如，“在……之间”和“直接在……之间”、“相邻”和“直接相邻”等)。
这里使用的术语仅用于描述特定示例的目的，而不旨在限制示例。如这里所使用的，单数形式“一”、“一个”、以及“该”还旨在包括复数形式，除非上下文中以其他方式清楚地给出指示。还将理解的是，术语“包括”、“包含”、“具有”、和/或“含有”在被用在本文中时，用于指定所给出的特征、整数、步骤、操作、元件、和/或组件的存在，而不用于排除一个或多个其他特征、整数、步骤、操作、元件、组件、和/或它们的群组的存在或者添加。
除非以其他方式定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例所属领域的普通技术人员通常所理解的相同的含义。还应该理解的是，例如通用字典中定义的术语之类的术语应该被解释为具有与它们在相关技术背景下的含义相一致的含义，而不被解释为理想化的或者过于正式的意思(除非这里定义为这样表达的)。
在许多应用领域和在许多技术领域中，驱动器被用于不同用途，例如在对输入信号进行放大以获得此输入信号的放大版本作为输出信号或者将电路的不同部分分离的放大器或者去耦电路的框架中，用于例如进行相应的阻抗匹配(仅列举了两个示例)。然而，在其他领域，驱动器电路也可被用于不同用途。
可以比其他架构更高效地操作的一种驱动器架构是推挽式驱动器架构。在推挽式驱动器中，可使用例如一对有源器件、电路或者类似物来交替地向耦合到推挽式驱动器的负载供应电流或者从耦合到推挽式驱动器的负载中抽取电流。示例例如出自放大器的领域，其中推挽式放大器比单端放大器更高效。
下面，将主要关注出自移动设备的示例，尽管示例远远不限于此应用。尽管在下面的移动通信设备中，将使用这些设备中包括的电路、器件以及架构来进行更详细地的展示和解释，但示例还可被用于其他技术领域以及其他应用中。换而言之，发射机、接收机或收发机应用仅仅表示可采用根据示例的推挽式驱动器的示例。
在诸如移动通信设备之类的移动设备中，节省能量一般是更重要的设计目标之一，因为它可允许相应的设备运行更长的时间段。在许多这些设备中，功率放大器或类似的电路可被用于例如在对经放大的信号进行预处理、处理或发射之前对输入信号进行放大。
相应系统设计者遇到的挑战之一可能是待放大的信号的幅度的变化，这可导致能量的浪费(在所供应的功率过大的情形中)或者失真(当所供应的能量不足以允许由功率放大器对信号进行不受扰动的放大时)。在这些系统中，推挽式驱动器可被用于包络跟踪系统中，其提供了具有足够高的能量以允许峰峰信号生成的合适驱动器电源，同时在另一方面，与较低的幅度同相，电源信号的量级也可降低。
图1示出了包络跟踪系统100的一部分的示意框图，其可以是移动通信设备的一部分。包络跟踪系统100包括功率放大器110的电源触点(contact)，操作功率放大器110所需的能量可被供应至该电源触点。
功率放大器电源被划分为两种成分，DC(直流)或准DC电源信号成分(通过去耦电感器120被耦合到功率放大器的电源触点)和AC(交流)电源信号成分。电感器120将DC电源信号与AC成分或者频率相关的信号相分离。DC电源例如也可被称作DC电流。经由DC电源，恒定的、准恒定的、或者缓慢变化的电源信号可被提供至功率放大器110。然而，经由DC电源提供的信号也可包括更高频率成分。
电源信号的相应AC成分可通过推挽式驱动器130来提供，该推挽式驱动器经由耦合电容器140被耦合到功率放大器110的电源触点。耦合电容器140、电感器120、以及功率放大器110的电源触点被耦合至电源节点150。
电感器120在其电感值方面和电容器140在其电容值方面可被系统设计者选取为使得：DC电源信号和AC电源信号或成分的频率可被馈送到电源节点150中，而限制干扰相应电源的操作的其他信号。换而言之，电感器120在其电感值方面可被选取为使得：通过耦合电容器140的AC电源成分至少在某种程度上与提供DC电源信号的电路相分离而不阻碍DC电源信号到达电源节点150。因此，电容器140的电容值可被系统设计者选取为使得DC电源信号或成分不干扰推挽式驱动器130的操作，但允许AC电源信号或成分到达电源节点150。
推挽式驱动器130被耦合到电源触点160，该电源触点160例如可提供穿过推挽式驱动器130的合适电源电流和/或电源电压来允许它的操作。推挽式驱动器130还被耦合到参考电势170的触点。参考电势例如可低于电源触点160处存在的相应电源电势。
通过反馈180，电源节点150还被耦合到运算放大器190的反相输入端。包络跟踪信号或ET信号可被提供至运算放大器190的非反相输入端。运算放大器的输出端被耦合至推挽式驱动器130，基于此，电源信号的AC成分被提供给电源节点150。
在图1中所示的包络跟踪系统100中，功率放大器110的电源信号的AC峰值因此由推挽式驱动器130来提供，该驱动器可被实现为宽带驱动器。由于经由电感器120耦合的DC信号，功率放大器110的电源信号可选地是经DC偏移的。DC电源信号和AC电源信号可通过电感器120和耦合电容器140而彼此分离。
提供至推挽式驱动器130的电源电压或电源电势可足够高以允许峰峰电压生成，这最终可要求实现升压变换器。然而，这样的升压变换器可在它的能量消耗方面负面地影响这样的系统的总体效率，因为它在高电平和低电源电平或低电池电压时的更低效率。另外，实现相应的升压变换器可能需要额外地付出设计努力。
图2示出了包括根据示例的推挽式驱动器210的包络跟踪系统200的简化框图，其输出端220被耦合到负载230，该负载在图2中再次被示出为功率放大器240。功率放大器240例如可对应于图1中所示的功率放大器110。
更具体一点，输出端220被耦合到功率放大器240的电源触点250，其被配置为向功率放大器240提供操作所必需的能量。经由输入端260，功率放大器240被提供以要放大的输入信号，该输入信号然后在它的输出端270以放大形式被提供为功率放大器240的输出信号。
然而，作为功率放大器240的替代，推挽式驱动器210可同样被耦合到另一负载，例如电阻性负载等等。
推挽式驱动器210包括驱动器电路280，该电路被耦合到电源电势的触点290和参考电势的触点300。参考电势例如可小于电源电势。例如，参考电势可与地电势相一致，但也可以不同于地电势。例如，在对称驱动器电路280以及因此对称的推挽式驱动器210的情形中，参考电势例如可对应于负电源电势。然而，还可使用任何其他参考电势，例如地电势和电源电势之间的任何电势。
推挽式驱动器210包括推级(push stage)310，其经由第一耦合电容器320被耦合到推挽式驱动器210的输出端220。推挽式驱动器210还包括挽级(pull stage)330，其经由第二耦合电容器340被耦合到推挽式驱动器的输出端220。
因此，在电源电势的触点290处提供的驱动器电源可最终不被要求提供足够的电压范围来覆盖推挽式驱动器210的完全操作。电源电势，也可被称作相对于参考电势的驱动器电源电压，因此仅需要支持约全电压摆幅的一半的峰值电压生成。因此，最终可以将驱动器电源电压以及因此的电源电势减小至约图1中所示更传统方案的电压的一半。
在不实现升压变换器的情况下操作根据示例的推挽式驱动器210是可能的，该升压变换器会降低总体实现的效率。例如，使用与升压变换器相比具有更好效率的降压变换器来提供电源电势是可能的。甚至直接从对设备进行供电的电池的电池电压中获得必需的能量和必需的电源电势是可能的。
然而，作为实现单个电容器140的替代，在根据示例的推挽式驱动器210中，至少两个分离的耦合电容器320、340被用于分别将推级310和挽级330分离地耦合至推挽式驱动器的输出端220。然而，尽管需要额外的去耦电容器，但这与例如升压DC/DC变换器相比实现了具有更简单的总体布图的电路。另外，在使用升压DC/DC变换器时的传统途径中，这样的实现方式的功率消耗甚至可独立于输出电压而显著增加或者甚至翻倍。
相比而言，通过将推挽式驱动器210(例如，下文更详细地示出的电路)用于低输出电压，当例如包络跟踪系统和它的宽带驱动器需要输出峰值时，甚至可防止功率翻倍。
在图2中所示的示例中，推级310被耦合于电源电势的触点290和第一耦合电容器320之间。类似地，挽级330被耦合于参考电势的触点300和第二耦合电容器340之间。第一耦合电容器320和第二耦合电容器可在操作期间被永久地耦合至推挽式驱动器210的输出端220。输出端220可由耦合到第一耦合电容器320和第二耦合电容器340的共同触点来形成。
如上文在图1的上下文中所述的那样，推挽式驱动器210还可包括用于另一输入信号的输入端350，该输入信号例如对应于先前提到的DC电源信号或DC电源成分。输入端350可经由去耦元件360被耦合至输出端220，该去耦元件例如可被实现为低通滤波器、电感性元件、电感器370或其任意组合。随同第一和第二耦合电容器320、340一起，该经由输入端350提供的另一输入信号可与推级310和挽级330相分离，但也可到达输出端220，同时第一和第二耦合电容器320、340可允许由推级310和挽级330提供的输出信号到达输出端220。然而，输入端350可通过去耦元件360与推级310和挽级330相分离。再一次，通过仔细地涉及去耦元件360和相应的第一和第二耦合电容器320、340(被并行地耦合到输出端220)，先前所述的推级310和挽级330与输入端350的分离可依据所涉及的频率来实现。被提供至输入端350的另一输入信号例如可以是恒定信号、准恒定信号、或者具有比由推级310和挽级330所提供的信号的频率更低的频率的信号。然而，在被提供给输入端350的信号中，还可存在具有更高频率的频率。
推挽式驱动器210的输出220被反馈至运算放大器380。这里，输出端220被耦合至运算放大器380的反相输入端，同时运算放大器380的非反相输入端可被耦合至用于目标信号的输入端390，该目标信号例如可对应于之前所述的包络跟踪信号或ET信号。运算放大器380例如可基于从输出端220获得信号和目标信号来生成不同信号并将该不同信号提供给驱动器电路280，该不同信号可被用于控制推级310和挽级330。
然而，与将输入端390耦合至运算放大器380的非反相输入端并将输出端220耦合至运算放大器380的反相输入端不同，运算放大器380的反相和非反相输入端的角色在其他示例中可同样被很好地互换。在此情形下，由运算放大器380提供的信号可被反相。在这样的实现方式中，推挽式驱动器210的各个级310、320或者处理来自运算放大器380的信号的元件可对来自运算放大器380的信号进行再次反相。在运算放大器380的输入端相比于该图中的实现方式被切换的情形中，反相信号被生成以控制后续时钟。例如，后续时钟可自身包含对该控制信号的极性进行反转(例如，通过将它耦合至反相放大器或者直接使用在它们的功能中包括反相功能的晶体管)的电路。这可通过使用具有合适特性的晶体管来实现。
如图2中所示的实现方式示出的那样，推输出端和挽输出端通过使用单独的去耦电容器320、340来彼此分离，该去耦电容器320、340将输出端220与经由它的输入端350被提供至推挽式驱动器210的DC偏移相分离。依据此实现方式，仅需要由每个驱动器级(推级310、挽级330)驱动单个峰值电压。另一级可具有另一极性，以使得它的相应输出端是不活动的并且仅仅是绝缘的。由于两个级310、330的每个分离输出端仅需要活动地驱动一个极性，驱动器电源电压可被降低例如到电压摆幅的一半电压。
图3示出了图2中所示的包络根据系统200的更详细的电路图。图3中示出的电路图对于这里参考先前描述的许多细节来说与图2的框图相似。例如，图2的框图和图3的框图例如对于功率放大器240形式的负载230、运算放大器380、以及输出220与第一和第二耦合电容器320、340(仅列举一些示例)来说具有高度的相似性。
然而，图3示出了例如对于推级310和挽级330的更多细节。推级310包括推式晶体管(push transistor)400，其被耦合于电源电势的触点290和第一耦合电容器320之间。挽级330类似地包括挽式晶体管(pull transistor)410，其被耦合于参考电势的触点300和第二耦合电容器340之间。推式晶体管400和挽式晶体管410在图3中所示的示例中是互补晶体管。在推式晶体管400在图3中被实现为PMOS(p沟道金属氧化物半导体)晶体管的同时，挽式晶体管410在图3中被实现为NMOS(n沟道金属氧化物半导体)晶体管。因而，推式晶体管400基于它的沟道中诸如空穴之类的正电荷载子来进行操作，同时挽式晶体管410基于它的沟道中诸如电子之类的负电荷载子来进行操作。
然而，替代所示的PMOS和NMOS晶体管，其他场效应晶体管或其他晶体管类型可被使用。
推级310还包括下拉电阻性元件420，该元件被耦合于第一耦合电容器320和参考电势的触点430之间。尽管被示出为电阻器440，但是下拉电阻性元件420可包括晶体管，二极管，或者电阻器、晶体管和二极管的任意组合(仅列出一些示例)。例如，下拉电阻性元件420可基于开关晶体管、二极管、分流晶体管、电阻器、二极管、或者其他相应电路。
类似地，挽级330包括上拉电阻性元件450，该元件被耦合于第二耦合电容器340和电源电势的触点290之间。类似于下拉电阻性元件420，上拉阻性元件450也在图3中被示出为电阻器460，但同样可基于前面所列举的电阻器、晶体管、二极管、或者任意组合来很好地实现。
除经由输出端220的耦合之外，第一耦合电容器320至少暂时与挽式晶体管410电分离。类似地，除经由输出端220的类似耦合之外，第二耦合电容器340至少暂时与推式晶体管400电分离。因而，相应的电容器320、340除经由输出端220的可能耦合之外，可以分别与相应的晶体管410、400相绝缘。换而言之，当电容器320、340分别与晶体管410、400相分离时，电容器320、340将不能够分别更改相应晶体管410、400的电势。换而言之，通过在正常操作条件下具有固定电势的触点(例如，电源电势的触点290或者参考电势的触点300、430)进行的电耦合不被纳入考虑，因为在正常操作条件下，它们会具有足够低的阻抗以使得在这些触点处呈现的电势可被视为是固定的并且因此不可随跨越相应电容器320、340的电势或电压变化而改变。换而言之，在此上下文中不考虑经由在操作期间具有固定电势的任何对象、结构、触点等等进行的耦合。
在图3中所示的示例中，除经由输出端220的耦合之外，第一耦合电容器320在操作期间与挽式晶体管410永久地电分离。类似地，除先前提到的经由输出端220的耦合之外，第二耦合电容器340在操作期间与推式晶体管400永久地电分离。
如图3中所示的推挽式驱动器210还包括被耦合至推式晶体管400和挽式晶体管410的控制电路470。控制电路470在操作期间生成用于推式晶体管400的控制信号和用于挽式晶体管的控制信号，这些控制信号然后还被控制电路470提供至相应的晶体管400、410。用于推式晶体管400的控制信号和用于挽式晶体管410的控制信号是基于由运算放大器380提供的不同信号而生成的。因此，用于推式晶体管400的控制信号和用于挽式晶体管410的控制信号也基于来自推挽式驱动器210的输出端220的信号和被提供至输入端390的目标信号。相应地，由控制电路470生成的控制信号分别表示用于推级310和挽级330的控制信号。控制电路470例如可包括二极管，这些二极管响应于被提供给控制电路470的信号而生成用于推式晶体管400和挽式晶体管410的相应控制信号。
由于分别针对推级310和挽级330使用单独的第一和第二耦合电容器320、330，在图3中所示的电路中，所需的放电电流在此示例中是通过实现下拉电阻性元件420和上拉电阻性元件450来达成的。在推式周期或挽式周期的活动部分期间，不论分别由推式晶体管400获得的电流或者由挽式晶体管410漏出的电流如何，这些电阻性元件420、450能够在第一和第二耦合电容器320、340(也被称作电平移位电容器)处维护合适电压电平。如将在图4的上下文中所述的那样，这些周期近似地分别对应于正脉冲和负脉冲。电阻性元件420、450(在图3所示的示例中被实现为电阻器440、460)在活动阶段和续流(free-wheeling)阶段二者期间都消耗一些功率。替代这些电阻器440、460，可以总体电路更复杂为代价使用其他更先进和高效的电路。例如，这些电路可包括开关晶体管、二极管、分流晶体管、电阻器、二极管或者前面所述的其他元件。然而，为了简明起见，这些替换例未在图3中示出。
然而，电阻性恢复电流生成导致输入电流翻倍。算上约一半的输入电压，总功耗与包括升压DC/DC变换器的实现方式相比保持近似相同。然而，由于没有实现DC/DC变换器，基于根据示例的推挽式驱动器210的实现方式仍然可以降低总体复杂度。例如，测试已经显示：与基于升压DC/DC变换器的传统实现方式相比，电流消耗从约8.9mA上升至约18mA。考虑到电源电压或电源电势的下降以及升压DC/DC变换器的效率，甚至在这些条件下减少电路的总体能耗以及降低电路的复杂度是可能的。
图4示出了四条曲线500、510、520和530的比较，这四条曲线指示如图3中所示的电路中的不同点处相对于参考电势的电势或电压作为时间的函数。第一曲线500对应于被提供至触点290的电源电势。第二曲线510对应于推挽式驱动器210的输出端220处呈现的电压或电势。第三曲线520对应于由挽式晶体管410提供给第二耦合电容器340的电压或电势。类似地，第四曲线530对应于由推式晶体管400提供给第一耦合电容器320的电压或电势。
在此示例中，被提供至触点290的驱动器电源电压(或者换而言之，电源电势)对应于2.5V的恒定电势，这表示有效的驱动器范围。因此，第一曲线500作为时间的函数是恒定的。
对应于第四曲线530的推级310的输出，针对正向波峰，对从接近0V至约1.8V有影响。类似地，挽级330的输出，针对负向波峰，从接近2.5V至约0.8V有影响。
为了更详细一点地说明推挽式驱动器210的操作，控制电路470以使得输出端220在大约由第一条线540和第二条线550所指示的时间处产生由第二曲线510指示的两个峰值的方式对推式晶体管400和挽式晶体管410进行控制。相应地，分别由第三曲线520和第四曲线530指示的挽级330和推级310的电势示出了相对应的结构。
就推级310而言，在与第二条线550所指示并在第四曲线530中示出的时间段相对应的活动时段，推级310的输出端是不活动的并且电压主要由挽级330的输出经由先前提到的第一和第二耦合电容器320、340的耦合来确定。换而言之，推级310在除与脉冲的背面(back side)相对应的小时段之外的时间期间是不活动的。第四曲线530在与第二条线550相对应的时间处的负峰或下跌(dip)因此也被称作“续流负峰”。另一方面，挽级330活动地将输出端220驱动至这一阶段。因此，第三曲线520的负峰或下跌因此也被称作“活动负峰”，因为挽级330在与第二条线550相对应的时间处有效地产生了第二曲线510中所示的输出端220的电势的下降。
类似地，挽级的不活动时段也被称作“续流正峰”并且对应于在与第一条线540相对应的时间段处在第三曲线520中指示的挽级330的输出端的电势。这里，挽级330是不活动的，从而使得电压或电势主要由推级310的输出来确定(除脉冲的背面之外)。结果，推级310在与第一条线540相对应的时间段处在第四曲线530中所指示的推级310的峰也被称作“活动正峰”。
推挽式驱动器210的输出端220处的结果输出信号(例如，可以是被提供给功率放大器240的包络跟踪信号)在图4所示的示例中具有大约3.5V的峰峰电压。此摆幅的一半是由推级310生成的，一半是由挽级330生成的，推级和挽级二者工作于大约0-2.5V的电压范围。它们的输出通过相应的电容器(即，第一耦合电容器320和第二耦合电容器340)被移位至期望的电压范围。
在图2、3和4中已经描述了具有针对正脉冲和负脉冲的DC偏移的包络跟踪驱动器，该驱动器例如可用于针对功率放大器的包络跟踪器的框架中。在这些示例中，已经使用了先前所述的电阻性恢复电流生成。在下文中，将对包括主动恢复电流生成的主动途径进行描述。
在这些示例中，推挽式驱动器210包括多个晶体管，其包括推式晶体管400和挽式晶体管410。如将在下文更详细地描述的那样，推挽式驱动器包括上拉控制电路和下拉控制电路，这些电路分别被耦合至不同于推式晶体管400或挽式晶体管410的另一晶体管。在图5的示例中，多个晶体管恰好只包括推式晶体管400和挽式晶体管410，从而使得相应的“另一晶体管”在上拉控制电路的情形中是挽式晶体管410并且在下拉控制电路的情形中是推式晶体管400。然而，在图6中示出了另一示例，其中推挽式驱动器210的多个晶体管包括不止仅仅两个先前提到的晶体管。
在此上下文中，应当注意的是，推挽式驱动器210显然并不需要仅使用一个推级310和一个挽级330。推挽式驱动器210还可使用推级310和/或挽级330的级联，其中每个推级310和/或挽级330分别各自包括至少一个推式晶体管400和/或挽式晶体管410。在这些实现方式中，每个推级和/或挽级可通过不被其他级共享的至少一个分离的耦合电容器被耦合至推挽式驱动器的输出端。然而，仅为简明起见，这里将不对这样的实现方式进行描述。
主动恢复电流生成例如可通过使用晶体管分别绕开下拉电阻性元件420或者上拉电阻性元件450来实现。在这样的实现方式中，在挽级330的输出端电压低于输入电压时，由推级310生成的推电流可被馈送该输出端。类似地，在推级310的输出端电压为正时，由挽级330提供的挽电流可被馈送至输出端，因此产生恢复电流。对于小信号电平，两个输出端共享在传统的推挽式操作中的电源电势的触点290处提供的输入电流而不使得输入电流翻倍。
在典型的包络跟踪场景的情形中，仅具有相当大的峰值的包络跟踪调制信号可提供可在其中实现这样的推挽式驱动器210的应用场景。在这样的情形中，由于与包括升压DC/DC变换器的实现方式相比降低了输入电压，可存在高达50％的大幅功率节省潜力。
在针对输出端220具有分离的DC偏移驱动器级310、330的实现方式中，通过使用主动恢复电流生成可进一步提升效率。测试已经显示，与消耗约7.9mA的传统途径相比，使用推挽式驱动器210可仅使用略多于约8.1mA的电流。然而，应当注意这些结果以及先前所述的结果仅仅描述了示例，其仅仅用来描述所述实现方式的可操作性。
另外，应当注意的是，尽管主要的实现方式已经被描述为没有升压DC/DC变换器，但是被提供至任意输入端390、290或350的DC电流同样可被很好地调制。而且，它们可由慢速而高效的DC/DC变换器来递送，该变换器可覆盖例如被提供给电源电势的触点290的包络跟踪电源信号的低频部分。然而，这仅仅表示在实现根据示例的推挽式驱动器210时的选项。仅为简明起见，这里省略了细节。本描述关注于具有更高带宽的成分。
图5示出了包括推挽式驱动器210的包络跟踪系统200的电路图，其与图3中所示的电路图相比进行了修改。更具体一点，推挽式驱动器210包括前面简要描述的主动恢复电流生成的第一变体。然而，图5中所示的推挽式驱动器210的电路很大程度上类似于图3的电路图。因此，针对这些组件这里参考图3的描述。
推挽式驱动器210包括上拉控制电路600，该电路被耦合到第二耦合电容器340和电源电势的触点290以确定第二耦合电容器340相对于电源电势的电压或电势。上拉控制电路600的输出端被耦合至第一开关610，该开关进而被耦合于推式晶体管400和第一耦合电容器320之间。然而，第一开关610还与到第二耦合电容器340的另一触点耦合，以使得推式晶体管400能够由上拉控制电路600切换为耦合到第一耦合电容器320或者第二耦合电容器340，这取决于上拉控制电路600所确定的电压。类似地，推挽式驱动器210还包括下拉控制电路620，该电路被耦合到参考电势的触点630和第一耦合电容器320以确定第一耦合电容器320相对于参考电势的电势或电压。下拉控制电路的输出端被耦合至第二开关640，该开关被耦合于挽式晶体管410和第二耦合电容器340之间。然而，第二开关640还被耦合到两个耦合电容器320、340中的另一者(即，第一耦合电容器320)，以使得根据下拉控制电路620所提供的信号，挽式晶体管410被耦合到第一耦合电容器320或者耦合到第二耦合电容器340。
在图5所示的示例中，推式和挽式晶体管400、410的相应控制输入端仍然被连接至分别向推式晶体管400和挽式晶体管410提供相应控制信号的控制电路470。
由于这些额外的元件，挽式晶体管410能够被直接耦合到第一耦合电容器320并且因此与下拉电阻性元件420并行地对第一耦合电容器320进行放电。然而，由于这需要在挽式晶体管410的端子处呈现某些能量或电压，下拉控制电路620确定第一耦合电容器320处相对于输入端630处呈现的参考电势的相应电压，以确定是否可以操作挽式晶体管410。这可允许对第一耦合电容器320的更容易和更快的放电，以使得所使用的能量的量更低。换而言之，在第一耦合电容器320的这次放电期间，第二耦合电容器340未被充电。
类似地，上拉控制电路600验证推式晶体管400处呈现的电压是否可允许推式晶体管400通过(在由上拉控制电路600确定的电压允许绕开上拉电阻性元件450时)切换第一开关610绕开上拉电阻性元件450来对第二耦合电容器340进行充电。换而言之，在图5中所示的示例中，上拉控制电路使用包括推式晶体管400和挽式晶体管410的多个晶体管中的另一晶体管来在满足第一预定条件时将电源电势的触点290电耦合至第二耦合电容器340。类似地，下拉控制电路620将多个晶体管中除推式晶体管400之外的另一晶体管耦合至第一耦合电容器320以在满足第二预定条件时将第一耦合电容器320电耦合至参考电势的触点300。当第二耦合电容器将被充电并且第二耦合电容器340处的电势允许操作另一晶体管(即，推式晶体管400)时，第一预定条件被满足。相应地，在图5中所示的示例中，当第一耦合电容器320将被放电并且第一耦合电容器320处的电势允许操作除推式晶体管400之外的另一晶体管(即，挽式晶体管410)时，第二预定条件被满足。
根据实现方式，当开关610、640中的一者被切换时，两个开关610、640中的另一者也可被切换。这可允许仅将推式晶体管400和挽式晶体管410中的单个晶体管主动耦合至每个耦合电容器320、340。然而，应当注意到，这可以是取决于控制电路470的实现方式的可选特征。例如，当被提供至晶体管400、410的控制信号不会导致两个晶体管彼此抵消时的效应时，这样的开关610、640的同时切换是可省略的。
根据这样的实现方式，因此可以耦合这两个控制电路600、620以及可选地控制电路470来阻止由两个相抵消的晶体管导致的充电/放电效应。
换而言之，上拉控制电路600能够并且被设计为在操作期间通过将另一晶体管耦合到电源电势的合适触点290来对第二耦合电容器340进行上拉。类似地，下拉控制电路620可被设计并被配置为通过将相应的另一晶体管耦合到参考电势的触点300来下拉第一耦合电容器320的电势。推式晶体管400和挽式晶体管410因此可被用于分别至少部分地绕开上拉电阻性元件450和下拉电阻性元件420。
图6示出了包括根据示例的推挽式驱动器210的包络跟踪系统200的另一示例。图6的推挽式驱动器210也使用了主动恢复电流生成，然而该主动恢复电流生成是基于额外的晶体管的并且不仅实现了第一开关和第二开关还实现两个额外的开关。然而，图6中所示的推挽式驱动器210的电路的总体布图比较类似于图5中所示的电路。因此，这里参考了先前的描述。
就图5和6的电路的相似性而言，关系到第一和第二开关610、640。它们不再被耦合于推式晶体管400和第一耦合电容器320之间以及挽式晶体管410和第二耦合电容器340之间。然而，再一次地，开关610、640被实现为SPDT型(单刀双掷)开关，这允许将两个触点中的一个触点与第三触点电耦合。
更详细地，推挽式驱动器210包括上拉晶体管650，该晶体管被耦合于电源电势的触点290和第二耦合电容器340之间。上拉晶体管650的控制端子被耦合第一开关610，以使得上拉晶体管650的控制端子可以被耦合至上拉控制电路600和控制电路470中的任一者。在图6中所示的示例中，上拉控制电路600被配置为生成针对上拉晶体管650的关断信号，该关断信号包括使得上拉晶体管650被关断或者隔绝的控制电压。第一开关610还被耦合到控制电路470的输出端，这允许上拉晶体管650接收用于推式晶体管400的控制信号。
类似地，推挽式驱动器210包括下拉晶体管660，该晶体管被耦合于第一耦合电容器320和参考电势的触点630之间。下拉晶体管660的控制端子被耦合到与第一开关610对称的第二开关640，以使得由下拉控制电路620为下拉晶体管660生成的关断信号或者由控制电路470生成的控制信号可切换至下拉晶体管660的控制输入端。
上拉控制电路600以及下拉控制电路620再一次分别被耦合到第二耦合电容器340和电源电势的触点290以及被耦合到第一耦合电容器320和参考电势的端子630。因此，上拉控制电路600和下拉控制电路620能够再次确定相应的电压以验证电压降是否仍然允许上拉晶体管650和下拉晶体管660分别操作以分别对第二耦合电容器340充电以及对第一耦合电容器320放电。
然而，推挽式驱动器210还包括另一第一开关670和另一第二开关680，它们被分别耦合到推式晶体管400和挽式晶体管410的控制端子。这两个另外的开关670、680还被耦合到控制电路470和相应的控制电路600、620。更准确一点讲，另一第一开关670被耦合至控制电路470和上拉控制电路600，以使得由于另一第一开关670的开关状态，推式晶体管400的控制端子被耦合到由控制电路470生成的、用于推式晶体管400的控制信号或由上拉控制电路600生成的、用于推式晶体管400的关断信号中的任一者。类似地，另一第二开关680被耦合到控制电路470和下拉控制电路620以将挽式晶体管410的控制端子耦合到由控制电路470生成的、用于挽式晶体管410的控制信号或由下拉控制电路620生成的、用于挽式晶体管410的关断信号中的任一者。上拉控制电路600和下拉控制电路620分别被耦合到第一开关610和另一第一开关670以及第二开关640和另一第二开关680，以允许进行适合的切换。用于推式晶体管400和挽式晶体管410的关断信号被设计为使得：当推式晶体管400和挽式晶体管410被耦合到各自的关断信号时，它们可被关断或者被切换至隔绝状态。
两个控制电路600、620再次被设计为控制先前提到的开关610、640、670、680，以使得可通过在操作期间适当地切换四个开关来将相应的晶体管切换为与下拉电阻性元件420和上拉电阻性元件450并联。例如，当满足先前所述的第一预定条件时，上拉晶体管650可被耦合至第二耦合电容器340以上拉该电容器的电势。类似地，当满足第二预定条件时，只要第一耦合电容器320处呈现的电压允许操作下拉晶体管660，则第一耦合电容器320可被耦合至下拉晶体管660以至少部分地绕开下拉电阻性元件420。这里，推式晶体管400可例如在上拉晶体管650被接通时被关断。类似地，挽式晶体管410可在下拉晶体管660被接通时被关断。类似地，当推式晶体管400或者挽式晶体管410被接通时，相应的上拉晶体管650或者下拉晶体管660可被关断。在图6中所示的示例中，接通相应晶体管可包括将相应晶体管耦合至它的由控制电路470生成的控制信号。控制电路600、620例如可被设计为使得：当不满足相应的第一或第二预定条件时，推式晶体管400或者挽式晶体管410被激活，同时相应的上拉晶体管650和下拉晶体管660被停止或者被关断。
图7示出了包括根据示例的推挽式驱动器210的包络跟踪系统200的另一示例的电路图。图7的推挽式驱动器210使用主动恢复电流生成，然而该主动恢复电流生成基于一个或多个另外的耦合电容器690。在图7中所示的示例中，推挽式驱动器210包括另一第一耦合电容器690-1和另一第二耦合电容器690-2，它们被耦合到输出端220。通过第一开关610和第二开关640，另外的耦合电容器690可分别被导电地耦合至推式晶体管400和挽式晶体管410。如前所述，开关610、640可分别由上拉控制电路600和下拉控制电路620控制。上拉控制电路600可将另外的耦合电容器690、第一耦合电容器320和第二耦合电容器340中的一者导电地耦合至推式晶体管400。下拉控制电路620可将另外的耦合电容器690、第二耦合电容器340和第一耦合电容器320中的一者导电地耦合至挽式晶体管410。
为了控制第一开关610，上拉控制电路600可确定第二耦合电容器340、另外的耦合电容器690、和第一耦合电容器320处相对于例如在触点290处提供的电源电势的电势。然后可基于所确定的电势控制第一开关610在第一耦合电容器320、另外的耦合电容器690、和第二耦合电容器340之间切换推式晶体管400。类似地，下拉控制电路620可确定第一耦合电容器320、另外的耦合电容器690、和第二耦合电容器340处相对于例如在触点630的参考电势的电势。下拉控制电路620可至少部分地基于所确定的电势控制第二开关640在第一耦合电容器320、另外的耦合电容器690、和第二耦合电容器340之间切换挽式晶体管410。然而，开关无需切换所有电容器。具体地，只要以任何方式使得足够的电荷流经下拉电阻性元件420，并非所有连接到下拉电阻性元件420的电容器都必须连接到挽式晶体管410。类似地，推理适用于上拉电阻性元件450和推式晶体管400。如图7中所述，分别仅提供一个下拉电阻性元件420和一个上拉电阻性元件450是足够的，并且它们可被连接至第一耦合电容器320和第二耦合电容器340。但是其他耦合电容器690中的一些或全部电容器也可被连接至这样的电阻性元件(可能具有更高的电阻)。
上拉控制电路600和下拉控制电路620例如可控制耦合电容器690之间的开关610、640以建立耦合电容器690、320、340之间的级联切换。例如，与第一或第二耦合电容器320、340分别导电地耦合至参考电势或电源电势不同，控制电路600、620可将另外的耦合电容器690中的一个电容器耦合至相应的晶体管400、410来减少被漏到参考电势的电流或者由电源电势的触点290提供的电流。通过将相应的第一或第二耦合电容器320、340与耦合电容器690级联，甚至更进一步地减小电流消耗。在示例中，上拉控制电路600和下拉控制电路620例如可分别控制开关610、640连接具有最高电势或最低电势的电容器，该最高电势仍然低于相应参考电势或者该最低电势仍然高于相应参考电势(可能还加上阈值)。
图8示出了包括根据(例如，如前所述的)示例的推挽式驱动器210的发射机700、接收机710或者收发机720的示意框图。发射机700、接收机710或者收发机720还可包括功率放大器240，其例如可被耦合到功率放大器240的电源触点250。如前所述，推挽式驱动器210可向功率放大器240提供在它的输出端220(未在图8中显示)处提供的电源信号。例如，推挽式驱动器210以及功率放大器240可以是包络跟踪系统200(未在图8中显示)的一部分。如前所述，功率放大器还可包括输入端260和输出端270以在输出端270处获得输出信号，该输出信号是被提供至输入端260的输入信号的放大版本。
图9示出了包括根据(例如，如前所述的)示例的推挽式驱动器210的集成电路800的示意框图。推挽式驱动器210可被集成到衬底810中。衬底810例如可以是半导体制造的衬底或管芯，其具有沿两个正交方向延伸的主表面。衬底810沿与前面提到的(与主表面平行的)第一方向和第二方向二者正交的第三方向的厚度可远远小于衬底810沿这两个方向的延伸度。例如，依据实现方式，相应衬底810可具有小于沿另两个方向的最小延伸的10％、5％，甚至1％的厚度。
衬底810例如可使用半导体工艺和/或薄膜工艺技术流程来进行制造。这些流程例如可包括图案化、铣削、蚀刻、淀积层或生长层(例如，通过外延生长材料或者不定向地生成或淀积层)。这些流程例如可在晶圆被切片以获得先前所述的管芯状衬底之前，在由半导体或绝缘测量制成的晶圆上执行。
衬底810还可包括也被集成到衬底810中的功率放大器240，其中推挽式驱动器210的输出端220(未在图9中显示)被耦合到功率放大器240的电源输入端或触点250。如前所述，功率放大器还可包括输入端260和输出端270以在输出端270处获得输出信号，该输出信号是被提供至输入端260的输入信号的放大版本。
图10示出了用于在输出端220(未在图10中显示)处生成信号的方法的流程图。该方法包括：在过程P100中，经由第一耦合电容器320将推挽式驱动器210的推级310耦合至推挽式驱动器210的输出端220。在过程P110中，该方法包括经由第二耦合电容器340将推挽式驱动器210的挽级330耦合至推挽式驱动器210的输出端。
方法还可包括将在下文更详细地说明的其他过程。除非另外明显或者暗示地声明，否则任何这些过程可以用任何次序来执行。另外，还可以至少部分时间重叠或者甚至同步地执行这些过程。
示例可被用于例如诸如计算机系统架构之类的高容量架构中，这在广泛意义上包括诸如移动电话、移动计算机设备或者其他移动设备之类的移动设备。它们还可被用于采用相应器件和相关联的制造工艺(例如包括薄膜制造工艺和/或半导体制造工艺)的高容量接口中。
下面的示例涉及其他示例。
示例1是一种推挽式驱动器，包括：推级，该推级被经由第一耦合电容器耦合到推挽式驱动器的输出端；以及挽级，该挽级被经由第二耦合电容器耦合到推挽式驱动器的输出端。
在示例2中，示例1的主题可以可选地包括：推级被耦合于电源电势的触点和第一耦合电容器之间，并且其中挽级被耦合于参考电势的触点和第二耦合电容器之间。
在示例3中，示例2的主题可以可选地包括：推级包括被耦合于第一耦合电容器和参考电势的触点之间的下拉电阻性元件，并且其中挽级包括被耦合于第二耦合电容器和电源电势的触点之间的上拉电阻性元件。
在示例4中，示例3的主题可以可选地包括：下拉电阻性元件和上拉电阻性元件包括电阻器、晶体管、和二极管中的至少一者。
在示例5中，示例1到4中任一项的主题可以可选地包括：推级包括被耦合于电源电势的触点和第一耦合电容器之间的推式晶体管，并且其中挽级包括耦合于参考电势的触点和第二耦合电容器之间的挽式晶体管。
在示例6中，示例5的主题可以可选地包括：推式晶体管和挽式晶体管是互补晶体管。
在示例7中，示例5或6的主题可以可选地包括：推式晶体管是PMOS晶体管，并且其中挽式晶体管是NMOS晶体管。
在示例8中，示例5到7中任一项的主题可以可选地包括：第一耦合电容器除经由输出端的耦合之外，至少暂时与挽式晶体管电分离，并且其中第二耦合电容器，除经由输出端的耦合之外，至少暂时与推式晶体管电分离。另外可选地，至少暂时分离可包括仅暂时将相应的组件彼此分离或者永久地将相应的组件彼此分离。
在示例9中，示例8的主题可以可选地包括：第一耦合电容器，除经由输出端的耦合之外，在操作期间永久与挽式晶体管电分离，并且其中第二耦合电容器，除经由输出端的耦合之外，在操作期间永久与推式晶体管电分离。
在示例10中，示例5到9中任一项的主题可以可选地包括：推挽式驱动器包括多个晶体管，这多个晶体管包括推式晶体管和挽式晶体管，其中推挽式驱动器包括上拉控制电路，其中上拉控制电路被配置为确定第二耦合电容器处相对于电源电势的电势，其中上拉控制电路被配置为当第一预定条件被满足时，将多个晶体管中除挽式晶体管之外的另一晶体管耦合到第二耦合电容器来仅暂时地将电源电势的触点电耦合至第二耦合电容器，并且其中推挽式驱动器包括下拉控制电路，其中下拉控制电路被配置为确定第一耦合电容器处相对于参考电势的电势，其中下拉控制电路被配置为当第二预定条件被满足时，将多个晶体管中除推式晶体管之外的另一晶体管耦合到第一耦合电容器来仅暂时地将参考电势的触点电耦合至第一耦合电容器。
在示例11中，示例10的主题可以可选地包括：当第二耦合电容器要被充电并且第二耦合电容器处的电势允许操作除挽式晶体管之外的其他晶体管时，第一预定条件被满足，并且其中当第一耦合电容器要被放电并且第一耦合电容器处的电势允许操作除推式晶体管之外的其他晶体管时，第二预定条件被满足。
在示例12中，示例10或11的主题可以可选地包括第一开关，该第一开关被耦合至多个晶体管中除挽式晶体管之外的另一晶体管，其中上拉控制电路被耦合至第一开关并且被配置为分别将电源电势的触点耦合至第二耦合电容器或者将电源电势的触点与第二耦合电容器分离，并且其中推挽式驱动器包括第二开关，该第二开关被耦合至多个晶体管中除推式晶体管之外的另一晶体管，其中下拉控制电路被耦合至第二开关并被配置为分别将参考电势的触点耦合至第一耦合电容器或者将电源电势的触点与第一耦合电容器分离。
在示例13中，示例5到12中任一项的主题可以可选地包括被电耦合于推式晶体管和第一耦合电容器之间的第一开关，其中第一开关还被电耦合到第二耦合电容器并且被配置为将第一耦合电容器或第二耦合电容器中的任一者电耦合到推式晶体管。
在示例14中，示例13的主题可以可选地包括上拉控制电路，该上拉控制电路被配置为确定第二耦合电容器处相对于电源电势的电势并且至少基于确定的第二耦合电容器处的电势来控制第一开关。
在示例15中，示例14的主题可以可选地包括：上拉控制电路被配置为当第一预定条件被满足时，将推式晶体管耦合到第二耦合电容器来仅暂时地将电源电势的触点电耦合至第二耦合电容器。
在示例16中，示例15的主题可以可选地包括：当第二耦合电容器要被充电并且第二耦合电容器处的电势允许操作推式晶体管时，第一预定条件被满足。
在示例17中，示例13到16中任一项的主题可以可选地包括被电耦合于挽式晶体管和第二耦合电容器之间的第二开关，其中第二开关还被电耦合到第一耦合电容器并被配置为将第一耦合电容器或第二耦合电容器中的任一者电耦合到挽式晶体管。
在示例18中，示例17的主题可以可选地包括下拉控制电路，其中下拉控制电路被配置为确定第一耦合电容器处相对于参考电势的电势并且至少基于确定的第一耦合电容器处的电势来控制第二开关。
在示例19中，示例18的主题可以可选地包括：下拉控制电路被配置为当第二预定条件被满足时，将挽式晶体管耦合到第一耦合电容器来仅暂时地将参考电势的触点电耦合至第一耦合电容器。
在示例20中，示例19的主题可以可选地包括：当第一耦合电容器要被放电并且第一耦合电容器处的电势允许操作挽式晶体管时，第二预定条件被满足。
在示例21中，示例5到12中任一项的主题可以可选地包括被电耦合于电源电势的触点和第二耦合电容器之间的上拉晶体管，其中推挽式驱动器包括第一开关，该第一开关被耦合至上拉晶体管的控制输入端并且被配置为在用于推式晶体管的控制信号的触点和用于上拉晶体管的关断信号的触点之间切换上拉晶体管的控制输入端，其中推挽式驱动器包括被配置为确定第二耦合电容器处相对于电源电势的电势的上拉控制电路，其中上拉控制电路被配置为至少基于所确定的第二耦合电容器处的电势来控制第一开关并且生成用于上拉晶体管的关断信号，其中推挽式驱动器还包括另一第一开关，该另一第一开关被耦合至推式晶体管的控制输入端并被配置为在用于推式晶体管的控制信号的触点和用于推式晶体管的关断信号的触点之间切换推式晶体管的控制输入端，并且其中上拉控制电路被配置为至少基于所确定的第二耦合电容器处的电势来控制另一第一开关并生成用于推式晶体管的关断信号。
在示例22中，示例21的主题可以可选地包括：上拉控制电路被配置为：当第一预定条件被满足时，将上拉晶体管耦合到针对推式晶体管的控制信号的输入端并将推式晶体管耦合到用于推式晶体管的关断信号，以将电源电势的触点电耦合至第二耦合电容器。
在示例23中，示例22的主题可以可选地包括：上拉控制电路被配置为：当第一预定条件不被满足时，将推式晶体管耦合到针对推式晶体管的控制信号的输入端并将上拉晶体管耦合到用于上拉晶体管的关断信号，从而将电源电势的触点与第二耦合电容器电分离。
在示例24中，示例22或23的主题可以可选地包括：当第二耦合电容器要被充电并且第二耦合电容器处的电势允许操作上拉晶体管时，第一预定条件被满足。
在示例25中，示例21到24中任一项的主题可以可选地包括：被电耦合于参考电势的触点和第一耦合电容器之间的下拉晶体管，其中推挽式驱动器包括第二开关，该第二开关被耦合至下拉晶体管的控制输入端并且被配置为在用于挽式晶体管的控制信号的触点和用于下拉晶体管的关断信号的触点之间切换下拉晶体管的控制输入端，其中推挽式驱动器包括被配置为确定第一耦合电容器处相对于参考电势的电势的下拉控制电路，其中下拉控制电路被配置为至少基于所确定的第一耦合电容器处的电势来控制第二开关并且生成用于下拉晶体管的关断信号，其中推挽式驱动器还包括另一第二开关，该另一第二开关被耦合至挽式晶体管的控制输入端并被配置为在用于挽式晶体管的控制信号的触点和用于挽式晶体管的关断信号的触点之间切换挽式晶体管的控制输入端，并且其中下拉控制电路被配置为至少基于所确定的第一耦合电容器处的电势来控制另一第二开关并且生成用于挽式晶体管的关断信号。
在示例26中，示例25的主题可以可选地包括：下拉控制电路被配置为：当第二预定条件被满足时，将下拉晶体管耦合到针对挽式晶体管的控制信号的输入端并且将挽式晶体管耦合到用于挽式晶体管的关断信号，以将参考电势的触点电耦合至第一耦合电容器。
在示例27中，示例26的主题可以可选地包括：下拉控制电路被配置为：当第二预定条件不被满足时，将挽式晶体管耦合到针对挽式晶体管的控制信号的输入端并将下拉晶体管耦合到用于下拉晶体管的关断信号，以将参考电势的触点与第一耦合电容器电分离。
在示例28中，示例26或27的主题可以可选地包括：当第一耦合电容器要被放电并且第一耦合电容器处的电势允许操作下拉晶体管时，第二预定条件被满足。
在示例29中，示例5到28中任一项的主题可以可选地包括：被耦合到推式晶体管和挽式晶体管的控制电路，其中控制电路被配置为生成用于推式晶体管的控制信号和用于挽式晶体管的控制信号，并且向推式晶体管提供用于推式晶体管的控制信号和向挽式晶体管提供用于挽式晶体管的控制信号。
在示例30中，示例29的主题可以可选地包括运算放大器，该运算放大器被耦合至推挽式驱动器的输出端并且被配置为基于来自输出端的信号和目标信号生成不同信号。
在示例31中，示例5到30中任一项的主题可以可选地包括多个耦合电容器，该多个电容器至少包括第一耦合电容器、第二耦合电容器和至少一个另外的耦合电容器，其中至少一个另外的耦合电容器被耦合到推挽式驱动器的输出端，其中推级包括被耦合于推式晶体管和第一耦合电容器之间以及推式晶体管和至少一个另外的耦合电容器之间的第一开关，其中挽级包括被耦合于挽式晶体管和第二耦合电容器之间以及挽式晶体管和至少一个另外的耦合电容器之间的第二开关，其中第一开关被配置为将推式晶体管连接至第一耦合电容器和至少一个另外的耦合电容器中的一者，并且其中第二开关被配置为将挽式晶体管连接至第二耦合电容器和至少一个另外的耦合电容器中的一者。
在示例32中，示例31的主题可以可选地包括上拉控制电路，该上拉控制电路被配置为确定第二耦合电容器和至少一个另外的耦合电容器处相对于电源电势的电势，其中上拉控制电路被配置为至少基于所确定的电势控制第一开关在第一耦合电容器和至少一个另外的耦合电容器之间切换推式晶体管，并且其中推挽式驱动器还包括下拉控制电路，该下拉控制电路被配置为确定第一耦合电容器和至少一个另外的耦合电容器处相对于参考电势的电势，其中下拉控制电路被配置为至少基于所确定的电势控制第二开关在第二耦合电容器和至少一个另外的耦合电容器之间切换挽式晶体管。
在示例33中，示例32的主题可以可选地包括：上拉控制电路和下拉控制电路被配置为在耦合电容器之间切换以建立耦合电容器之间的级联式切换。
在示例34中，示例31到33中任一项的主题可以可选地包括：至少一个另外的耦合电容器包括多个耦合电容器。可选地，所有的耦合电容器可分别通过第一开关和挽式开关被耦合到推式晶体管和挽式晶体管。
在示例35中，示例5到34中任一项的主题可以可选地包括被耦合到推级和挽级的控制电路，其中控制电路被配置为生成用于推级的控制信号和用于挽级的控制信号以及向推级提供用于推级的控制信号和向挽级提供用于挽级的控制信号。
在示例36中，示例1到35中任一项的主题可以可选地包括：用于另外的输入信号的输入端以及被耦合于用于另外的输入信号的输入端和推挽式驱动器的输出端之间的去耦元件。
在示例37中，示例36的主题可以可选地包括：去耦元件包括低通滤波器、电感元件、和电感器中的至少一者。
在示例38中，示例1到37中任一项的主题可以可选地包括：第一耦合电容器和第二耦合电容器在操作期间被永久地耦合到输出端。
在示例39中，示例1到38中任一项的主题可以可选地包括：输出端是由耦合到第一耦合电容器和第二耦合电容器的共同触点形成的。
示例40是一种发射机、接收机、或者收发机，其包括根据示例1到39中任一项所述的推挽式驱动器。
在示例41中，示例40的主题可以可选地包括被耦合到推挽式驱动器的输出端的功率放大器。
示例42是一种包括衬底的集成电路，其中根据示例1到41中任一项所述的推挽式驱动器被集成到该衬底中。
在示例43中，示例42的主题还可以可选地包括被集成到衬底中并且被耦合到推挽式驱动器的输出端的功率放大器。
示例44是一种用于在输出端处生成信号的方法，该方法包括：将推挽式驱动器的推级经由第一耦合电容器耦合到推挽式驱动器的输出端；以及将推挽式驱动器的挽级经由第二耦合电容器耦合到推挽式驱动器的输出端。
在示例45中，示例44的主题可以可选地包括：耦合推级包括将推级耦合于电源电势的触点和第一耦合电容器之间，并且其中耦合挽级包括将挽级耦合于参考电势的触点和第二耦合电容器之间。
在示例46中，示例44或45中任一项的主题还可以可选地包括：将第一耦合电容器电阻性地耦合到电源电势，并且将第二耦合电容器电阻性地耦合到参考电势。
在示例47中，示例46的主题可以可选地包括：将第一耦合电容器电阻性地耦合和将第二耦合电容器电阻性地耦合包括通过电阻器、晶体管、和二极管中的至少一者来电阻性地耦合相应的耦合电容器。
在示例48中，示例44到47中任一项的主题可以可选地包括：耦合推级包括经由被耦合于电源电势的触点和第一耦合电容器之间的推式晶体管来耦合推级，并且其中耦合挽级包括经由耦合于参考电势的触点和第二耦合电容器之间的挽式晶体管来耦合挽级。
在示例49中，示例48的主题可以可选地包括：推式晶体管和挽式晶体管是互补晶体管。
在示例50中，示例48或49中任一项的主题还可以可选地包括：推式晶体管是PMOS晶体管，并且其中挽式晶体管是NMOS晶体管。
在示例51中，示例48到50中任一项的主题可以可选地包括：第一耦合电容器除经由输出端的耦合之外，至少暂时与挽式晶体管电分离，并且其中第二耦合电容器除经由输出端的耦合之外，至少暂时与推式晶体管电分离。
在示例52中，示例51的主题可以可选地包括：第一耦合电容器除经由输出端的耦合之外，在操作期间永久与挽式晶体管电分离，并且其中第二耦合电容器除经由输出端的耦合之外，在操作期间永久与推式晶体管电分离。
在示例53中，示例48到52中任一项的主题可以可选地包括：推挽式驱动器包括多个晶体管，这多个晶体管包括推式晶体管和挽式晶体管，其中该方法包括：确定第二耦合电容器处相对于电源电势的电势，并且在当第一预定条件被满足时，将多个晶体管中除挽式晶体管之外的另一晶体管耦合到第二耦合电容器来仅暂时地将电源电势的触点电耦合至第二耦合电容器，并且其中方法包括：确定第一耦合电容器处相对于参考电势的电势，并且当第二预定条件被满足时，将多个晶体管中除推式晶体管之外的另一晶体管耦合到第一耦合电容器来仅暂时地将参考电势的触点电耦合至第一耦合电容器。
在示例54中，示例53的主题可以可选地包括：当第二耦合电容器要被充电并且第二耦合电容器处的电势允许操作除挽式晶体管之外的其他晶体管时，第一预定条件被满足，并且其中当第一耦合电容器要被放电并且第一耦合电容器处的电势允许操作除推式晶体管之外的其他晶体管时，第二预定条件被满足。
在示例55中，示例48到54中任一项的主题可以可选地包括生成用于推式晶体管的控制信号和用于挽式晶体管的控制信号以及向推式晶体管提供用于推式晶体管的控制信号和向挽式晶体管提供用于挽式晶体管的控制信号。
在示例56中，示例55的主题可以可选地包括：基于来自输出端的信号和目标信号，通过比较来自输出端的信号和目标信号来生成不同信号。
在示例57中，示例44到56中任一项的主题可以可选地包括生成用于推级的控制信号和用于挽级的控制信号以及向推级提供用于推级的控制信号和向挽级提供用于挽级的控制信号。
在示例58中，示例44到57中任一项的主题可以可选地包括：经由去耦元件将用于输入信号的输入端耦合到推挽式驱动器的输出端。
在示例59中，示例58的主题可以可选地包括：去耦元件包括低通滤波器、电感元件、和电感器中的至少一者。
在示例60中，示例44到59中任一项的主题可以可选地包括：第一耦合电容器和第二耦合电容器在操作期间被永久耦合到输出端。
在示例61中，示例44到60中任一项的主题可以可选地包括：输出端是由耦合到第一耦合电容器和第二耦合电容器的共同触点形成的。
示例62是一种包括程序代码的机器可读存储介质，该程序代码当被执行时使得机器执行示例44到61中任一项所述的方法。
示例63是一种包括可读指令的机器可读存储介质，这些机器可读指令当被执行时实现如任何待决示例中所述的方法或者装置。
示例64是一种计算机程序，该计算机程序具有当计算机程序在计算机或处理器上被执行时用于执行示例44到61中所述的任何方法的程序代码。
示例65是用于在输出端处生成信号的装置，该装置包括用于将推挽式驱动器的推级经由第一耦合电容器耦合到推挽式驱动器的输出端的装置；以及用于将推挽式驱动器的挽级经由第二耦合电容器耦合到推挽式驱动器的输出端的装置。
使用示例可允许改进节省能量、相应实现方式的总体复杂度、鲁棒且可靠的操作、以及其他参数和设计目标之间的折中。
示例因此可以提供一种具有程序代码的计算机程序，当该计算机程序在计算机或者处理器上被执行时用于执行上述方法之一。本领域技术人员将很容易认识到，各种上述方法的步骤可以由经过编程的计算机来执行。这里，一些示例还旨在覆盖程序存储设备(例如，数字数据存储媒介)，这些程序存储设备是机器或者计算机可读的并且对机器可执行或者计算机可执行的指令的程序进行编码，其中这些指令执行上述方法的一些或所有动作。程序存储设备可以是例如，数字存储器、诸如磁盘和磁带之类的磁存储媒介、硬驱动、或者可读的数字数据存储媒介。示例还旨在覆盖被编程为执行上述方法的动作的计算机、或者被编程为执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
说明书和附图仅示出了本公开的原理。因此，应该明白的是，本领域技术人员将能够设计出体现本公开的原理并且被包括在其精神和范围内的各种布置(尽管本文中没有明确描述或者示出)。另外，本文中罗列的所有示例原则上旨在仅用于教导的目的以帮助读者理解本公开的原理以及发明人对改善本技术所贡献的概念，并且将被认为都不对这里具体罗列的示例和条件进行限制。另外，这里的关于本公开的原理、方面、和示例的所有陈述、及其具体示例旨在覆盖其等同物。
被表示为“用于……的装置”(执行某功能)的功能块应该分别被理解为包括被配置为执行某功能的电路的功能块。因此，“用于做某事的装置”也可以被理解为“被配置为或者适于做某事的装置”。因此，被配置为执行某功能的装置不意味着该装置必须正在执行该功能(在给定时刻)。
包括被标记为“装置”、“用于提供传感器信号的装置”、“用于生成发射信号的装置”等的附图中示出的各种元件的功能可以通过使用诸如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等之类的专用硬件、以及能够结合适当软件执行软件的硬件来提供。另外，这里被描述为“部件”的任何实体可以对应于或者被实现为“一个或多个模块”、“一个或多个设备”、“一个或多个单元”等。当由处理器提供时，功能可以由单个专用处理器、单个共享处理器、或者多个单独处理器(其中一些处理器可以被共享)提供。另外，术语“处理器”或者“控制器”的明确使用不应该被认为排他地指代能够执行软件的硬件，而可以暗示地包括但不限于数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)、以及非易失性存储设备。其他传统的和/或定制的硬件也可以被包括。
本领域技术人员应该明白，这里的任何框图表示体现本公开的原理的说明性电路的概念视图。类似地，应该明白的是，任何流程图、流程示意图、状态变换图、伪码等表示实质上可以被表示在计算机可读介质中并且因此可由计算机或者处理器执行的各种处理(无论这样的计算机或者处理器是否被明确示出)。
另外，所附权利要求由此被结合在具体实施方式中，其中每个权利要求可以单独作为独立的示例。当每个权利要求可以单独作为独立的示例时，应该注意尽管从属权利要求可以在权利要求中引用与一个或多个其他权利要求的特定组合-其他示例也可以包括从属权利要求与每个其他从属或者独立权利要求的主题的组合。除非声明具体组合不是希望的组合，否则这些组合在这里被提出。另外，意图将权利要求的特征包括到任何其他独立权利要求中，即使该权利要求不直接从属于该独立权利要求。
还应该注意，说明书和权利要求中公开的方法可以由具有用于执行这些方法的各个动作中的每个动作的装置的设备来实现。
另外，应当理解的是，说明书或权利要求书中公开的多个动作或功能的公开可以不以特定次序被构造。因此，多个动作或功能的公开不限于特定次序，除非这些动作或功能由于技术原因是不可互换的。另外，在一些示例中，单个动作可以包括或者可以被分解为多个子动作。除非明确地排除，这些子动作可以被包括在该单个动作或过程中或者是该单个动作或过程的一部分。

Claims (24)

1.一种推挽式驱动器，包括：
推级，该推级被经由第一耦合电容器耦合到所述推挽式驱动器的输出端；以及
挽级，该挽级被经由第二耦合电容器耦合到所述推挽式驱动器的所述输出端，
其中，所述推级包括被耦合于电源电势的触点和所述第一耦合电容器的推式晶体管，并且其中所述挽级包括耦合于参考电势的触点和所述第二耦合电容器的挽式晶体管，
其中，所述推挽式驱动器还包括被电耦合于所述推式晶体管和所述第一耦合电容器的第一开关，其中该第一开关还被电耦合到所述第二耦合电容器并且被配置为将所述第一耦合电容器或所述第二耦合电容器中的任一者电耦合到所述推式晶体管。
2.如权利要求1所述的推挽式驱动器，其中，所述推级包括被耦合于所述第一耦合电容器和所述参考电势的触点的下拉电阻性元件，并且其中所述挽级包括被耦合于所述第二耦合电容器和所述电源电势的触点的上拉电阻性元件。
3.如权利要求2所述的推挽式驱动器，其中，所述下拉电阻性元件和所述上拉电阻性元件包括电阻器、晶体管和二极管中的至少一者。
4.如权利要求1所述的推挽式驱动器，其中，所述推式晶体管和所述挽式晶体管是互补晶体管。
5.如权利要求1所述的推挽式驱动器，其中，所述推式晶体管是PMOS晶体管，并且其中所述挽式晶体管是NMOS晶体管。
6.如权利要求1所述的推挽式驱动器，其中，所述第一耦合电容器，除经由所述输出端的耦合之外，至少暂时与所述挽式晶体管电分离，并且其中所述第二耦合电容器，除经由所述输出端的耦合之外，至少暂时与所述推式晶体管电分离。
7.如权利要求6所述的推挽式驱动器，其中，所述第一耦合电容器，除经由所述输出端的耦合之外，在操作期间永久与所述挽式晶体管电分离，并且其中所述第二耦合电容器，除经由所述输出端的耦合之外，在操作期间永久与所述推式晶体管电分离。
8.如权利要求1所述的推挽式驱动器，还包括上拉控制电路，该上拉控制电路被配置为确定所述第二耦合电容器处相对于所述电源电势的电势并且至少基于确定的所述第二耦合电容器处的电势来控制所述第一开关。
9.如权利要求8所述的推挽式驱动器，其中，所述上拉控制电路被配置为当第一预定条件被满足时，将所述推式晶体管耦合到所述第二耦合电容器来仅暂时地将所述电源电势的触点电耦合至所述第二耦合电容器。
10.如权利要求9所述的推挽式驱动器，其中，当所述第二耦合电容器要被充电并且所述第二耦合电容器处的电势允许操作所述推式晶体管时，所述第一预定条件被满足。
11.如权利要求1所述的推挽式驱动器，包括被电耦合于所述挽式晶体管和所述第二耦合电容器的第二开关，其中所述第二开关还被电耦合到所述第一耦合电容器并被配置为将所述第一耦合电容器或所述第二耦合电容器中的任一者电耦合到所述挽式晶体管。
12.如权利要求11所述的推挽式驱动器，还包括下拉控制电路，其中所述下拉控制电路被配置为确定所述第一耦合电容器处相对于所述参考电势的电势并且至少基于确定的所述第一耦合电容器处的电势来控制所述第二开关。
13.如权利要求12所述的推挽式驱动器，其中，所述下拉控制电路被配置为：当第二预定条件被满足时，将所述挽式晶体管耦合到所述第一耦合电容器来仅暂时地将所述参考电势的触点电耦合至所述第一耦合电容器。
14.如权利要求13所述的推挽式驱动器，其中，当所述第一耦合电容器要被放电并且所述第一耦合电容器处的电势允许操作所述挽式晶体管时，所述第二预定条件被满足。
15.一种推挽式驱动器，包括：
推级，该推级被经由第一耦合电容器耦合到所述推挽式驱动器的输出端；以及
挽级，该挽级被经由第二耦合电容器耦合到所述推挽式驱动器的所述输出端，
其中，所述推级包括被耦合于电源电势的触点和所述第一耦合电容器的推式晶体管，并且其中所述挽级包括耦合于参考电势的触点和所述第二耦合电容器的挽式晶体管，
其中，所述推挽式驱动器包括多个晶体管，所述多个晶体管包括所述推式晶体管和所述挽式晶体管，其中所述推挽式驱动器包括上拉控制电路，其中所述上拉控制电路被配置为确定所述第二耦合电容器处相对于所述电源电势的电势，其中所述上拉控制电路被配置为当第一预定条件被满足时，将所述多个晶体管中除所述挽式晶体管之外的另一晶体管耦合到所述第二耦合电容器来仅暂时地将所述电源电势的触点电耦合至所述第二耦合电容器，并且其中所述推挽式驱动器包括下拉控制电路，其中所述下拉控制电路被配置为确定所述第一耦合电容器处相对于所述参考电势的电势，其中所述下拉控制电路被配置为当第二预定条件被满足时，将所述多个晶体管中除所述推式晶体管之外的另一晶体管耦合到所述第一耦合电容器来仅暂时地将所述参考电势的触点电耦合至所述第一耦合电容器。
16.如权利要求15所述的推挽式驱动器，其中，当所述第二耦合电容器要被充电并且所述第二耦合电容器处的电势允许操作除所述挽式晶体管之外的其他晶体管时，所述第一预定条件被满足，并且其中当所述第一耦合电容器要被放电并且所述第一耦合电容器处的电势允许操作除所述推式晶体管之外的其他晶体管时，所述第二预定条件被满足。
17.如权利要求15所述的推挽式驱动器，包括第二开关，该第二开关被耦合至所述多个晶体管中除所述挽式晶体管之外的另一晶体管，其中所述上拉控制电路被耦合至所述第二开关并且被配置为分别将所述电源电势的触点耦合至所述第二耦合电容器或者将所述电源电势的触点与所述第二耦合电容器分离，并且其中所述推挽式驱动器包括第三开关，该第三开关被耦合至所述多个晶体管中除所述推式晶体管之外的另一晶体管，其中所述下拉控制电路被耦合至所述第三开关并且被配置为分别将所述参考电势的触点耦合至所述第一耦合电容器或者将所述参考电势的触点与所述第一耦合电容器分离。
18.如权利要求15所述的推挽式驱动器，包括被电耦合于所述电源电势的触点和所述第二耦合电容器的上拉晶体管，其中所述推挽式驱动器包括第二开关，该第二开关被耦合至所述上拉晶体管的控制输入端并且被配置为在用于所述推式晶体管的控制信号的触点和用于所述上拉晶体管的关断信号的触点之间切换所述上拉晶体管的控制输入端，其中所述推挽式驱动器包括被配置为确定所述第二耦合电容器处相对于所述电源电势的电势的上拉控制电路，其中所述上拉控制电路被配置为至少基于所确定的所述第二耦合电容器处的电势来控制所述第二开关并且生成用于所述上拉晶体管的关断信号，其中所述推挽式驱动器还包括第四开关，该第四开关被耦合至所述推式晶体管的控制输入端并被配置为在用于所述推式晶体管的控制信号的触点和用于所述推式晶体管的关断信号的触点之间切换所述推式晶体管的控制输入端，并且其中所述上拉控制电路被配置为至少基于所确定的所述第二耦合电容器处的电势来控制所述第四开关并生成用于所述推式晶体管的关断信号。
19.如权利要求18所述的推挽式驱动器，其中，所述上拉控制电路被配置为：当第一预定条件被满足时，将所述上拉晶体管耦合到针对所述推式晶体管的控制信号的触点并且将所述推式晶体管耦合到用于所述推式晶体管的关断信号，以将所述电源电势的触点电耦合至所述第二耦合电容器。
20.一种发射机，包括如权利要求1到19中任一项所述的推挽式驱动器。
21.一种接收机，包括如权利要求1到19中任一项所述的推挽式驱动器。
22.一种收发机，包括如权利要求1到19中任一项所述的推挽式驱动器。
23.一种包括衬底的集成电路，其中，如权利要求1到19中任一项所述的推挽式驱动器被集成到所述衬底中。
24.一种用于在输出端处生成信号的方法，所述方法包括：
将推挽式驱动器的推级经由第一耦合电容器耦合到所述推挽式驱动器的输出端；以及
将所述推挽式驱动器的挽级经由第二耦合电容器耦合到所述推挽式驱动器的输出端，
其中，所述推级包括被耦合于电源电势的触点和所述第一耦合电容器的推式晶体管，并且其中所述挽级包括耦合于参考电势的触点和所述第二耦合电容器的挽式晶体管，
其中，所述方法还包括：将第一开关电耦合于所述推式晶体管和所述第一耦合电容器，其中该第一开关还被电耦合到所述第二耦合电容器并且被配置为将所述第一耦合电容器或所述第二耦合电容器中的任一者电耦合到所述推式晶体管。
CN201510784198.1A 2014-12-23 2015-11-16 推挽式驱动器、集成电路和用于在输出处生成信号的方法 Active CN105720924B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102014119479.9A DE102014119479B4 (de) 2014-12-23 2014-12-23 Ein Push-Pull-Treiber, ein Sender, ein Empfänger, ein Sendeempfänger, eine integrierte Schaltung, ein Verfahren zum Erzeugen eines Signals an einem Ausgang
DE102014119479.9 2014-12-23
US14/861,629 US9634666B2 (en) 2014-12-23 2015-09-22 Push-pull driver, a transmitter, a receiver, a transceiver, an integrated circuit, a method for generating a signal at an output
US14/861,629 2015-09-22

Publications (2)

Publication Number Publication Date
CN105720924A CN105720924A (zh) 2016-06-29
CN105720924B true CN105720924B (zh) 2019-02-01

Family

ID=56099933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510784198.1A Active CN105720924B (zh) 2014-12-23 2015-11-16 推挽式驱动器、集成电路和用于在输出处生成信号的方法

Country Status (4)

Country Link
US (1) US9634666B2 (zh)
CN (1) CN105720924B (zh)
DE (1) DE102014119479B4 (zh)
TW (1) TWI583129B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9973148B2 (en) * 2016-08-08 2018-05-15 Skyworks Solutions, Inc. Radio frequency system with switch to receive envelope
US10158330B1 (en) 2017-07-17 2018-12-18 Qorvo Us, Inc. Multi-mode envelope tracking amplifier circuit
US11088618B2 (en) 2018-09-05 2021-08-10 Qorvo Us, Inc. PWM DC-DC converter with linear voltage regulator for DC assist
US11018638B2 (en) 2018-10-31 2021-05-25 Qorvo Us, Inc. Multimode envelope tracking circuit and related apparatus
US10985702B2 (en) 2018-10-31 2021-04-20 Qorvo Us, Inc. Envelope tracking system
US11114820B2 (en) * 2018-11-12 2021-09-07 Hewlett Packard Enterprise Development Lp Push-pull circuit with driving assisted by asymmetric charge sharing
US11031909B2 (en) 2018-12-04 2021-06-08 Qorvo Us, Inc. Group delay optimization circuit and related apparatus
US11082007B2 (en) 2018-12-19 2021-08-03 Qorvo Us, Inc. Envelope tracking integrated circuit and related apparatus
US11146213B2 (en) 2019-01-15 2021-10-12 Qorvo Us, Inc. Multi-radio access technology envelope tracking amplifier apparatus
US11025458B2 (en) 2019-02-07 2021-06-01 Qorvo Us, Inc. Adaptive frequency equalizer for wide modulation bandwidth envelope tracking
US10998859B2 (en) 2019-02-07 2021-05-04 Qorvo Us, Inc. Dual-input envelope tracking integrated circuit and related apparatus
US11233481B2 (en) 2019-02-18 2022-01-25 Qorvo Us, Inc. Modulated power apparatus
US11374482B2 (en) 2019-04-02 2022-06-28 Qorvo Us, Inc. Dual-modulation power management circuit
US11082009B2 (en) 2019-04-12 2021-08-03 Qorvo Us, Inc. Envelope tracking power amplifier apparatus
US11018627B2 (en) 2019-04-17 2021-05-25 Qorvo Us, Inc. Multi-bandwidth envelope tracking integrated circuit and related apparatus
US11424719B2 (en) 2019-04-18 2022-08-23 Qorvo Us, Inc. Multi-bandwidth envelope tracking integrated circuit
US11031911B2 (en) * 2019-05-02 2021-06-08 Qorvo Us, Inc. Envelope tracking integrated circuit and related apparatus
US11349436B2 (en) 2019-05-30 2022-05-31 Qorvo Us, Inc. Envelope tracking integrated circuit
US11539289B2 (en) 2019-08-02 2022-12-27 Qorvo Us, Inc. Multi-level charge pump circuit
US11309922B2 (en) 2019-12-13 2022-04-19 Qorvo Us, Inc. Multi-mode power management integrated circuit in a small formfactor wireless apparatus
US11349513B2 (en) 2019-12-20 2022-05-31 Qorvo Us, Inc. Envelope tracking system
US11539330B2 (en) 2020-01-17 2022-12-27 Qorvo Us, Inc. Envelope tracking integrated circuit supporting multiple types of power amplifiers
US11716057B2 (en) 2020-01-28 2023-08-01 Qorvo Us, Inc. Envelope tracking circuitry
US11728774B2 (en) 2020-02-26 2023-08-15 Qorvo Us, Inc. Average power tracking power management integrated circuit
US11196392B2 (en) 2020-03-30 2021-12-07 Qorvo Us, Inc. Device and device protection system
US11588449B2 (en) 2020-09-25 2023-02-21 Qorvo Us, Inc. Envelope tracking power amplifier apparatus
US11728796B2 (en) 2020-10-14 2023-08-15 Qorvo Us, Inc. Inverted group delay circuit
US11909385B2 (en) 2020-10-19 2024-02-20 Qorvo Us, Inc. Fast-switching power management circuit and related apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169421B1 (en) * 1999-05-03 2001-01-02 Applied Micro Circuits Corporation Complementary metal-oxide semiconductor buffer
US6570405B1 (en) * 2001-12-20 2003-05-27 Integrated Device Technology, Inc. Integrated output driver circuits having current sourcing and current sinking characteristics that inhibit power bounce and ground bounce
CN101151654A (zh) * 2005-03-29 2008-03-26 株式会社日出高科技 负载驱动电路
CN102577110A (zh) * 2009-05-13 2012-07-11 马维尔国际贸易有限公司 具有面积有效实现方式的推挽式低噪放大器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI315647B (en) * 2006-04-20 2009-10-01 Chi Mei Optoelectronics Corp Push-pull inverter and driving method thereof
US7876129B2 (en) * 2008-08-28 2011-01-25 National Semiconductor Corporation Load sense and active noise reduction for I/O circuit
TWI418148B (zh) * 2010-06-22 2013-12-01 Univ Nat Chiao Tung 高負載驅動裝置
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
JP5099569B1 (ja) 2011-05-13 2012-12-19 独立行政法人 宇宙航空研究開発機構 直並列切り替え式セル電圧バランス回路のスイッチをｍｏｓｆｅｔで構成した回路及びその駆動回路
US9093215B2 (en) * 2012-05-07 2015-07-28 Qualcomm Incorporated Push-pull driver for generating a signal for wireless power transfer
WO2015145097A1 (en) 2014-03-27 2015-10-01 Kabushiki Kaisha Toshiba Amplifier circuitry for envelope modulators, envelope modulators incorporating said amplifier circuitry and method of modulating a signal envelope

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169421B1 (en) * 1999-05-03 2001-01-02 Applied Micro Circuits Corporation Complementary metal-oxide semiconductor buffer
US6570405B1 (en) * 2001-12-20 2003-05-27 Integrated Device Technology, Inc. Integrated output driver circuits having current sourcing and current sinking characteristics that inhibit power bounce and ground bounce
CN101151654A (zh) * 2005-03-29 2008-03-26 株式会社日出高科技 负载驱动电路
CN102577110A (zh) * 2009-05-13 2012-07-11 马维尔国际贸易有限公司 具有面积有效实现方式的推挽式低噪放大器

Also Published As

Publication number Publication date
DE102014119479B4 (de) 2023-11-16
US20160182049A1 (en) 2016-06-23
DE102014119479A1 (de) 2016-06-23
TW201640817A (zh) 2016-11-16
US9634666B2 (en) 2017-04-25
TWI583129B (zh) 2017-05-11
CN105720924A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN105720924B (zh) 推挽式驱动器、集成电路和用于在输出处生成信号的方法
JP6271589B2 (ja) 逆電流防止
CN105700605B (zh) 基于反相放大器的双环电压调节器及其电压调节方法
CN103380565B (zh) 充电泵电路
CN107251400A (zh) 具有有限状态机控制的多电平开关调节器电路及方法
US20190222115A1 (en) Wireless power transmitter having low noise and high efficiency, and related methods
CN101888178B (zh) 用于锁相环中极低电压工作下降低电流失配的电荷泵电路
CN105027439B (zh) 带有低等待时间升压电路的电压电平移位器
US9525337B2 (en) Charge-recycling circuits
JP2013513356A (ja) 差動駆動増幅器およびコイル配置構成を実装するための装置および方法
CN104135237B (zh) 栅极驱动电路
JP2010213114A (ja) Ｄ級増幅回路
CN103460579A (zh) 减小电荷泵浪涌电流
US20230412976A1 (en) Driver circuits
KR20160130511A (ko) 플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들
CN108886355A (zh) 高效功率电压电平转换器电路
WO2017160520A2 (en) Removal of switching discontinuity in a hybrid switched mode amplifier
US20230030111A1 (en) Driver circuitry
US20180069552A1 (en) Low power general purpose input/output level shifting driver
CN104124951B (zh) 用于驱动晶体管的电路
CN104868717B (zh) 充电泵初始化器件、具有其的集成电路及操作方法
CN109962683A (zh) 偏置电路和功率放大器电路
CN105490652B (zh) 高增益、高回转速率放大器
CN102790610B (zh) 电容器控制的开关系统
US8860470B1 (en) Input/output line driver circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210706

Address after: California, USA

Patentee after: INTEL Corp.

Address before: California, USA

Patentee before: INTEL IP Corp.

TR01 Transfer of patent right