TWI580197B - 低密度奇偶檢查碼之編解碼方法 - Google Patents
低密度奇偶檢查碼之編解碼方法 Download PDFInfo
- Publication number
- TWI580197B TWI580197B TW105113145A TW105113145A TWI580197B TW I580197 B TWI580197 B TW I580197B TW 105113145 A TW105113145 A TW 105113145A TW 105113145 A TW105113145 A TW 105113145A TW I580197 B TWI580197 B TW I580197B
- Authority
- TW
- Taiwan
- Prior art keywords
- matrix
- low
- parity check
- base matrix
- density parity
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Description
本發明是關於一種低密度奇偶檢查碼之編解碼方法,特別是關於一種結合延展與分拆方式,並藉由原模圖轉換來取得碼率相容之低密度奇偶檢查碼以進行編解碼之方法。
在現代通訊傳輸機制下,傳輸資料會經由編碼後進行傳送,再經由解碼還原成原始資料。然而傳輸中的干擾、雜訊等,尤其是在無線傳輸的環境中,往往會造成傳輸資料發生錯誤之情況。例如,當接收端接到訊息,解碼後發覺無法完整還原資料位元,因而要求傳送端重傳訊息,此時傳送端在重傳時會增加查核位元,藉此保護資料位元防止受到干擾而無法還原。因應此自動重傳的請求,碼率相容碼(Rate Compatible Code)的需求及研究逐漸的發展。在建造碼率相容碼上,新的檢查碼必須相容於前次傳送之檢查碼,在這當中,常見的做法包含穿刺(Puncturing)、延展 (Extension)以及分拆(Splitting)的方式。
針對上述做法,Nguyen等人於美國專利US8,689,083當中揭露一種碼率相容低密度奇偶檢查碼的編碼方法,其利用一個小的原模圖(protograph)來建造最高碼率所需之基底矩陣,再利用延展及穿刺的方式來產生替代矩陣,進而拓展而獲得所需要之奇偶檢查矩陣。然而,此前案採用延展和穿刺的種建構方式,高碼率的矩陣依然鑲嵌在低碼率的矩陣中,使得在高碼率的矩陣中已決定的變數節點和檢查節點間的連線將不能被後續的低碼率矩陣改變,因此在使用上會有一定之限制。另外,Jacobsen等人於美國專利US7,966,548當中揭露一種基於邊緣成長及奇偶分拆方式之碼率相容低密度奇偶檢查碼的編碼方法及系統,當中直接實行延展及分拆於奇偶檢查矩陣,利用外信息轉移圖(Extrinsic Information Transfer Chart, EXIT chart)來決定延展與分拆之比例。然而,此種方式在計算上具有相當高的複雜度,所需架構之硬體設備需要較高之處理能力才能完成此前案之編碼方式。
綜觀前所述,在建造碼率相容碼的方法上,習知技術分別具有各自的限制及缺陷,因此,本發明之發明人思索並設計一種低密度奇偶檢查碼之編解碼方法,以針對現有技術之缺失加以改善,進而增進產業上之實施利用。
有鑑於上述習知技藝之問題,本發明之目的就是在提供一種低密度奇偶檢查碼之編解碼方法,以解決習知之碼率相容計算複雜度高,且缺乏操作彈性之問題。
根據本發明之一目的,提出一種低密度奇偶檢查碼之編解碼方法,係適用於無線通訊網路中資料傳輸之編碼或解碼程序,其包含下列步驟:藉由置換模組將高碼率初始檢查碼轉換成具有原模圖(Protograph)之檢查矩陣;藉由延展模組將檢查矩陣延展(Extension)成為延展基底矩陣,且藉由分拆模組將檢查矩陣分拆(Splitting)成為分拆基底矩陣;利用原模圖外信息轉移圖(Protograph Extrinsic Information Transfer Chart, P-EXIT chart)分別計算延展基底矩陣及分拆基底矩陣之解碼門檻(Decoding Threshold),藉由比較模組選擇解碼門檻較低之矩陣作為低碼率基底矩陣;將低碼率基底矩陣重複上述步驟直到滿足停止條件;藉由置換模組將滿足停止條件之低碼率基底矩陣展開,形成奇偶檢查矩陣;以及透過奇偶檢查矩陣對傳輸資料進行編解碼。
較佳地,傳輸資料在傳送前可藉由編碼器進行編碼。
較佳地,經過編碼之傳輸資料在接收後,可透過解碼器進行解碼。
較佳地,分拆模組可將檢查矩陣當中權重最大之列進行分拆。
較佳地,低碼率基底矩陣之展開可將原模圖複製,使檢查矩陣之變量節點及檢查節點放大,形成完整之奇偶檢查矩陣。
較佳地,原模圖當中,屬於同一類型之權重可互相置換。
較佳地,停止條件可指該解碼門檻達到預設門檻值。
較佳地,停止條件可指奇偶檢查矩陣之碼率達到預設碼率值。
承上所述,依本發明之低密度奇偶檢查碼之編解碼方法,其可具有一或多個下述優點:
(1) 此低密度奇偶檢查碼之編解碼方法能藉由原模圖之設計,使原本高碼率之原始碼以較簡單之基底矩陣呈現,降低計算的複雜度,有效提升運算效率。
(2) 此低密度奇偶檢查碼之編解碼方法能在找到最佳低碼率基底矩陣後,藉由原模圖展開獲得完整奇偶檢查碼,利用移位暫存器簡化硬體實現上的複雜度。
(3) 此低密度奇偶檢查碼之編解碼方法能結合延展與分拆的建構方式,使原本高碼率的檢查節點將有可能被分拆為低碼率的多個結點,改變與變數節點的連接方式,增加了檢查碼設計的彈性。
為利貴審查委員瞭解本發明之技術特徵、內容與優點及其所能達成之功效,茲將本發明配合附圖,並以實施例之表達形式詳細說明如下,而其中所使用之圖式,其主旨僅為示意及輔助說明書之用,未必為本發明實施後之真實比例與精準配置,故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍,合先敘明。
請參閱第1圖,其係為本發明之低密度奇偶檢查碼之編解碼方法之流程圖。如圖所示,低密度奇偶檢查碼之編解碼包含以下步驟(S1~S6):
步驟S1:將高碼率初始檢查碼轉換成具有原模圖之檢查矩陣。原模圖是用較小的泰納圖(Tanner graph)來表示原始碼的泰納圖,其可藉由複製及置換過程來得到原始碼的泰納圖,藉由使用原模圖來表示最高碼率之原始碼所需要的基底矩陣,再利用此基底矩陣來進行後續的延展及分拆以產生較低碼率之基底矩陣,減少在建造過程當中尋找較好的碼的搜尋數量,並在實際硬體上達到有效率的編解碼,降低複雜度。
步驟S2:將檢查矩陣延展成為延展基底矩陣,且將檢查矩陣分拆成為分拆基底矩陣。針對高碼率的初始碼分別利用延展與分拆建造較低碼率之檢查碼,亦即將具原模圖之檢查矩陣等量加入新的行(變數節點)及新的列(檢查節點)而形成延展基底矩陣,使原檢查矩陣鑲嵌在較低碼率的延展基底矩陣當中。同時,也將具有原模通知檢查矩陣當中的其中一列(檢查節點)分拆為兩列,並增加一行(變數節點)作為分拆之兩列的連結,形成分拆基底矩陣。雖然經過分拆的檢查矩陣不如延展方式將原檢查矩陣完整保留,但經由新增的連結關係,仍可確保該分拆基底矩陣相容於原基底矩陣。
步驟S3:利用原模圖外信息轉移圖(P-EXIT chart)分別計算延展基底矩陣及分拆基底矩陣之解碼門檻,選擇解碼門檻較低者作為低碼率基底矩陣。原本一般的外信息轉移圖(Extrinsic Information Transfer Chart, EXIT chart)是將變量節點解碼器與檢查節點解碼器之間的外信息交換來反映解碼器的工作,給定變量節點及檢查節點的維度分布,透過外信息轉移圖來預測解碼過程中的收斂特性,分析低密度奇偶檢查矩陣的性能。然而一般的外信息轉移圖無法考慮原模圖碼有相同維度分布卻有不同解碼門檻的情況,導致無法準確預測。因此,採用原模圖外信息轉移圖,以變量節點及檢查節點實際連接情況來預測,同時計算延展基底矩陣及分拆基底矩陣之解碼門檻,並且比較解碼門檻值之大小,選擇解碼門檻值較低者作為較佳的低碼率檢查碼的基底矩陣。
步驟S4:確認是否滿足停止條件。在上述步驟找出較佳的低碼率基底矩陣後,將該低碼率基底矩陣再次當作為檢查矩陣,再次進行延展與分拆之步驟,產生新的延展檢查矩陣及分拆檢查矩陣,並且同樣以原模圖外信息轉移圖分別計算其解碼門檻,選擇出更低碼率之低碼率檢查碼。重複上述步驟直到滿足設定的停止條件,其中,停止條件包含延展檢查矩陣及分拆檢查矩陣之解碼門檻達到預設門檻值,或者是碼率已達到預設的最低碼率,此時以最後選擇之延展檢查矩陣或分拆檢查矩陣作為最終低碼率基底矩陣之結果。另外,停止條件也可設定在進行固定次數的延展或分拆後停止,或者在傳輸資料接收後已檢查無錯誤後停止,依據使用者對於編解碼的設定來選擇適用的停止條件。
步驟S5:將滿足停止條件之低碼率基底矩陣展開,形成奇偶檢查矩陣。由於上述步驟都是以具有原模圖的基底矩陣下進行,因此在找到最佳之低碼率基底矩陣後,必須將其展開已形成真正進行編解碼之奇偶檢查矩陣。展開方式如同步驟S1所述,藉由將原模圖複製及置換,使得低碼率基底矩陣之變量節點及檢查節點放大而成為完整的奇偶檢查矩陣。在複製與置換時,原模圖中具有同一類型之權重可互相置換。
步驟S6:透過奇偶檢查矩陣對傳輸資料進行編解碼。在找到最佳的低碼率奇偶檢查矩陣後,即可以此奇偶檢查矩陣進行資料的編碼,並藉由無線通訊網路傳送編碼後之資料,接收者接收到上述資料後,再依據同樣的奇偶檢查矩陣進行解碼,確認傳輸資料之正確性。關於編碼的方式可參考下列相關文獻,如Thomas J. Richardson and Rüdiger L. Urbanke, “Efficient Encoding of Low-Density Parity-Check Codes,” IEEE TRANSACTIONS ON INFORMATION THEORY, VOL. 47, NO. 2, FEBRUARY 2001及Z. W. Li et al., “Efficient encoding of qusa-cyclic low-density parity-check codes,” IEEE Trans. Commun., vol. 54, no. 1, pp. 71–78, Jan. 2006。另外,對於解碼的方式,則可參考如T. J. Richardson and R. Urbanke, “The capacity of low-density paritycheck codes under message-passing decoding,” IEEE Trans. Inform. Theory, vol. 47, pp. 599–618, Feb. 2001所提之Sum-Product Algorithm (SPA)的解碼演算法,及J. Chen and M. Fossorier. New optimum universal belief propagation based decoding of LDPC codes. IEEE Trans. on Comm., 50(3), March 2002.所提之Min-Sum Algorithm的解碼演算法。
上述為低密度奇偶檢查碼之編解碼方法之流程步驟,以下將以實際範例說明各步驟進行之方式。
請參閱第2A圖及第2B圖,其係為本發明之原模圖基底矩陣與奇偶檢查矩陣對應關係之示意圖。如第2B圖所示,奇偶檢查矩陣H之泰納圖可顯示出矩陣當中9個檢查節點(C
1a、C
1b、...、C
3c)與12個變數節點(V
1a、V
1b、…、V
4c)之連接關係。而上述連接關係可利用第2A圖之9列乘以12行之原始矩陣20來表示,在原始矩陣20當中,可以區分為多個區塊,分別以原模圖(h
1,1、h
1,2、…、h
3,4) 及零矩陣0
zxz來表示,在這當中,原模圖(h
1,1、h
1,2、…、h
3,4)之行與列之權重相同,其相同類型之原模圖可藉由行或列的相互置換而形成,因此可以複製多個不同的原模圖,將原始矩陣20當中之碼轉換而形成包含原模圖之基底矩陣B。以基底矩陣來進行後續的延展與分拆,由於利用基底矩陣B進行計算可減少在延展與分拆時中尋找較好的碼的搜尋數量,因此可有效降低計算的複雜度,並且具有同樣權重之原模圖係藉由轉換行或列而形成,其可利用移位暫存器來簡化硬體實現上的複雜度,有效提升運算效率並簡化硬體設置。同樣地,在選擇出最佳之低碼率基底矩陣後,也同樣可利用原模圖的複製,取代低碼率基底矩陣當中之碼,使矩陣之變量節點及檢查節點音帶入原模圖而放大,因而展開成為完整的奇偶檢查矩陣,以完整的奇偶檢查矩陣的碼來對傳輸資料進行編解碼。
請參閱第3A圖及第3B圖,其係為本發明之基底矩陣延展之示意圖。如第3A圖所示,原始具有高碼率之基底矩陣B
0可藉由等量增加矩陣的行(變數節點)與列(檢查節點)以形成低碼率之延展基底矩陣B
1,其中增加的變數節點只連接到增加的檢查節點,因此原基底矩陣B
0之變數節點未連接之新增的檢查節點部分以零矩陣填入。原始的基底矩陣B
0當中列的數目和行的數目分別為
M
0 和
N
0 ,則列和行的組成可分別以
P
0(X)
和
Q
0(X)
表示:
(1)
(2) 其中
表示基底矩陣B
0中有
個列的權重(1的個數)是
,
,並且
。同時
。
若延展基底矩陣B
1是以延展一列,同時加上一行的方式構成,則延展基底矩陣B
1的列的組成表示式
P
1(X)
可寫為
(3) 由此可知,若採用延展方式,則低碼率碼其中必會包含高碼率碼的列,也就是先前所說的高碼率的基底矩陣B
0已鑲嵌在低碼率的延展基底矩陣B
1中,因此兩者之碼率相容。
以實際狀況而言,如第3B圖所示,初始的基底矩陣B
0當中,
,
。其中,列與行可分別表示為
,
。若以延展的方式,增加兩個延展列以建構初始的基底矩陣B
0,則可以得到延展基底矩陣B
1,其列的組成表示式
。對應新增的兩個延展行當中,僅新增的變數節點只連接到新增的檢查節點,因此,原基底矩陣B
0對應增加之行以零矩陣表示。
請參閱第4A圖及第4B圖,其係為本發明之基底矩陣分拆之示意圖。如第4A圖所示,原始具有高碼率之基底矩陣B
0可原本的檢查節點分拆為2,並將兩拆開的檢查節點連結,用來維持原先檢查節點及變數節點資訊交換的狀況,以形成低碼率之分拆基底矩陣B
2。由於分拆的過程,可以不斷將最短循環周期(Cycle girth)增大,藉此可以避免建造出較短循環的低密度奇偶檢查碼矩陣。因此同於上述基底矩陣B
0之表示方式,若以分拆方式建構分拆基底矩陣B
2,則基底矩陣B
0中的一列會被分拆為兩列,同時新增一個權重為2的行,此行上的兩個1分別位於兩個分拆的列上。因此以分拆方式建構的分拆基底矩陣B
2,其組成可表示為:
(4) 同時其行的組成可表示為
,由分拆方式建立的分拆基底矩陣B
2,碼率相容於基底矩陣B
0。
以實際狀況而言,如第4B圖所示,與前一實施例之初始的基底矩陣B
0相同,
,
。因此,若以分拆的方式,將基底矩陣B
0當中的第三列級第四列分別分拆為兩列,則可得到分拆基底矩陣B
2,其列和行的組成表示式分別為
以及
。對應新增的兩個延展行當中,僅分拆的變數節點利用與新增的檢查節點連接而維持其相容關係,未分拆之列其新增之行則以零矩陣表示。進行分拆的時候,為避免後續若以延展增加變量節點與檢查節點造成長度為4之循環(cycle-4),因此在分拆時可選擇權重最大之列進行分拆,避免造成短循環之檢查矩陣,因而影響到編解碼之效果。
請再參閱第5圖,其係為本發明之重複建立並選擇低碼率基底矩陣之示意圖。如前述實施例所揭露之步驟,原模圖之基底矩陣在分別利用延展及分拆方式找到較低碼率之延展基底矩陣及分拆基底矩陣後,可藉由原模圖外信息轉移圖分別計算兩者的解碼門檻,以解碼門檻為標準選擇較佳的基底矩陣。如圖所示,原碼率為4/5,解碼門檻值為2.42之母碼,也就是碼率最高之檢查碼,經由延展及分拆後分別產生碼率為8/11之子碼,其解碼門檻值分別為1.701及1.931,因此選擇以延展方式形成的延展基底矩陣作為較低碼率之基底矩陣。隨後,以此延展基底矩陣作為步驟S2當中之檢查矩陣,再次的進行延展及分拆的步驟,使其更進一步形成更低碼率(碼率為2/3)之延展基底矩陣及分拆基底矩陣,同樣計算解碼門檻作為選擇之指標。持續上述步驟直到達到設定的停止條件,其中,停止條件可包含達到預設的解碼門檻值,或者是達到預設的最低碼率值。此時最終選擇的基底矩陣即為最佳之低碼率基底矩陣。
請參閱第6圖,其係為本發明之低密度奇偶檢查碼之編解碼系統之方塊圖。如圖所示,本發明可藉由置換模組211將高碼率初始檢查碼轉換成具有原模圖之檢查矩陣,藉由延展模組212將檢查矩陣延展成為延展基底矩陣,且藉由分拆模組213將檢查矩陣分拆成為分拆基底矩陣,計算延展基底矩陣及分拆基底矩陣之解碼門檻,藉由比較模組214選擇解碼門檻較低之矩陣作為低碼率基底矩陣,並且在找到滿足停止條件之低碼率基底矩陣後,藉由置換模組211將其基底矩陣展開,形成奇偶檢查矩陣。上述各個處理模組可分別以硬體方式實施,或者是以軟體方式儲存於記憶體21中,由處理器22存取各個模組而加以實施。另外,欲進行編解碼之傳輸資料可透過輸入/輸出裝置23輸入並藉於編碼後輸出。上述之記憶體21包含唯讀記憶體、快閃記憶體、磁碟等,而處理器22則包含中央處理器、微處理器等,輸入/輸出裝置23包含各種鍵盤、滑鼠、感應觸控裝置等輸入介面以及顯示器、傳送器等輸出介面。
請參閱第7圖,其係為本發明進行資料傳輸之通訊系統之方塊圖。如圖所示,欲進行傳輸之原始傳輸資料10a,透過如前述實施例之輸入裝置進入到傳送端31,此傳送端31可為個人電腦、智慧型手機、伺服器等傳送裝置,其中包含低密度奇偶檢查碼之編解碼系統之編碼器311,透過編碼器311以低密度奇偶檢查碼對傳輸資料10a進行編碼後,藉由傳輸通道33傳送到接收端32,此處之接收端32與接收端可為相同或不同的接收裝置,而傳輸通道33可包含各種無線傳輸技術,包含無線網路傳輸、無線通訊傳輸等,但本發明不以此為限,利用有線網際網路進行資料傳輸也包含於本發明當中。經過編碼之編碼資料10b由傳送端31送到接收端32,接收端32在接收資料後,可利用其中的解碼器321和相同的低密度奇偶檢查碼來進行解碼,確認是否成功的收下資料,若是檢查出現錯誤,則要求傳送端31以較低碼率之檢查碼重新編碼後重傳資料,直到傳輸資料能成功地被接收端32收下,還原成原本完整的傳輸資料10c。
本發明之低密度奇偶檢查碼是通過上述同時進行延展及分拆後選擇較佳之基底矩陣,在重複進行後找到最佳之低碼率基底矩陣。在步驟當中,原有的基底矩陣可能會同時經過延展及分拆的方式來產生較低碼率之基底矩陣,換言之,相較於使用單一方式來取得新的檢查碼,本發明結合延展及分拆兩種方式,且可經由選擇來挑選較佳結果,明顯較習知技術能取得更優異的編解碼成效。同時,延展及分拆之設計,相對於採用延展與穿刺的建構方式,則改善了高碼率之基底矩陣中變數節點與檢查節點之連接不能改變的缺點,利用分拆方式將檢查節點分拆,使得矩陣設計更有彈性。另外,利用原模圖設計,不但能提升計算的效率,亦能簡化編解碼的硬體實現,在上述功效之結合下,本發明所提之方法,明顯具有相較於習知技術所無法達成之技術功效。 其比較分別說明如下。
參閱第8圖,其係為本發明之低密度奇偶檢查碼之編解碼方法與其他建構方式比較之折線圖。如圖所示,本發明提出之結合分拆與延展的方法相較猛禽碼(Raptor-like Codes)更接近通道容量(Gap to capacity),同時,隨著碼長增加,本發明提出之結合分拆與延展的方法也能在所有的碼率都勝過僅利用延展方式建構之檢查碼。
參閱第9圖,其係為本發明之低密度奇偶檢查碼之編解碼方法與無線通訊標準比較之折線圖。如圖所示,由本發明選出碼率分別為1/2和1/3的碼,與3G和WiMax等無線通訊標準中所使用的編碼比較。由位元錯誤率(Bit Error Rate, BER)的模擬結果可知,本發明提出之結合分拆與延展的建構方法,能得到比現有標準中所使用的錯誤更正碼更好的錯誤更正能力。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
10a、10c‧‧‧傳輸資料
10b‧‧‧編碼資料
20‧‧‧原始矩陣
21‧‧‧記憶體
211‧‧‧置換模組
212‧‧‧延展模組
213‧‧‧分拆模組
214‧‧‧比較模組
22‧‧‧處理器
23‧‧‧輸入/輸出裝置
31‧‧‧傳送端
311‧‧‧編碼器
32‧‧‧接收端
321‧‧‧解碼器
33‧‧‧傳輸通道
B、B0‧‧‧基底矩陣
B1‧‧‧延展基底矩陣
B2‧‧‧分拆基底矩陣
C1a、C1b、...、C3c‧‧‧檢查節點
H‧‧‧奇偶檢查矩陣
S1~S6‧‧‧步驟
V1a、V1b、…、V4c‧‧‧變數節點
10b‧‧‧編碼資料
20‧‧‧原始矩陣
21‧‧‧記憶體
211‧‧‧置換模組
212‧‧‧延展模組
213‧‧‧分拆模組
214‧‧‧比較模組
22‧‧‧處理器
23‧‧‧輸入/輸出裝置
31‧‧‧傳送端
311‧‧‧編碼器
32‧‧‧接收端
321‧‧‧解碼器
33‧‧‧傳輸通道
B、B0‧‧‧基底矩陣
B1‧‧‧延展基底矩陣
B2‧‧‧分拆基底矩陣
C1a、C1b、...、C3c‧‧‧檢查節點
H‧‧‧奇偶檢查矩陣
S1~S6‧‧‧步驟
V1a、V1b、…、V4c‧‧‧變數節點
第1圖係為本發明之低密度奇偶檢查碼之編解碼方法之流程圖。
第2A圖及第2B圖係為本發明之原模圖基底矩陣與奇偶檢查矩陣對應關係之示意圖。
第3A圖及第3B圖係為本發明之基底矩陣延展之示意圖。
第4A圖及第4B圖係為本發明之基底矩陣分拆之示意圖。
第5圖係為本發明之重複建立並選擇低碼率基底矩陣之示意圖。
第6圖係為本發明之低密度奇偶檢查碼之編解碼系統之方塊圖。
第7圖係為本發明進行資料傳輸之通訊系統之方塊圖。
第8圖係為本發明之低密度奇偶檢查碼之編解碼方法與其他建構方式比較之折線圖。
第9圖係為本發明之低密度奇偶檢查碼之編解碼方法與無線通訊標準比較之折線圖。
S1~S6‧‧‧步驟
Claims (8)
- 一種低密度奇偶檢查碼之編解碼方法,係適用於一無線通訊網路中資料傳輸之編碼或解碼程序,其包含下列步驟: 藉由一置換模組將一高碼率初始檢查碼轉換成具有一原模圖之一檢查矩陣; 藉由一延展模組將該檢查矩陣延展成為一延展基底矩陣,且藉由一分拆模組將該檢查矩陣分拆成為一分拆基底矩陣; 利用原模圖外信息轉移圖分別計算該延展基底矩陣及該分拆基底矩陣之一解碼門檻,藉由一比較模組選擇該解碼門檻較低之矩陣作為一低碼率基底矩陣; 將該低碼率基底矩陣重複上述步驟直到滿足一停止條件; 藉由該置換模組將滿足該停止條件之該低碼率基底矩陣展開,形成一奇偶檢查矩陣;以及 透過該奇偶檢查矩陣對一傳輸資料進行編解碼。
- 如申請專利範圍第1項所述之低密度奇偶檢查碼之編解碼方法,其中該傳輸資料在傳送前係藉由一編碼器進行編碼。
- 如申請專利範圍第2項所述之低密度奇偶檢查碼之編解碼方法,其中經過編碼之該傳輸資料在接收後,透過一解碼器進行解碼。
- 如申請專利範圍第1項所述之低密度奇偶檢查碼之編解碼方法,其中分拆模組係將該檢查矩陣當中權重最大之列進行分拆。
- 如申請專利範圍第1項所述之低密度奇偶檢查碼之編解碼方法,其中該低碼率基底矩陣之展開係將該原模圖複製,使該低碼率檢查矩陣之一變量節點及一檢查節點放大,形成完整之該奇偶檢查矩陣。
- 如申請專利範圍第5項所述之低密度奇偶檢查碼之編解碼方法,其中該原模圖當中,屬於同一類型之權重互相置換。
- 如申請專利範圍第1項所述之低密度奇偶檢查碼之編解碼方法,其中該停止條件係指該解碼門檻達到一預設門檻值。
- 如申請專利範圍第1項所述之低密度奇偶檢查碼之編解碼方法,其中該停止條件係指該奇偶檢查矩陣之碼率達到一預設碼率值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105113145A TWI580197B (zh) | 2016-04-27 | 2016-04-27 | 低密度奇偶檢查碼之編解碼方法 |
US15/196,755 US20170317694A1 (en) | 2016-04-27 | 2016-06-29 | Encoding and decoding method of low-density parity-check code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105113145A TWI580197B (zh) | 2016-04-27 | 2016-04-27 | 低密度奇偶檢查碼之編解碼方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI580197B true TWI580197B (zh) | 2017-04-21 |
TW201739175A TW201739175A (zh) | 2017-11-01 |
Family
ID=59240951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105113145A TWI580197B (zh) | 2016-04-27 | 2016-04-27 | 低密度奇偶檢查碼之編解碼方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170317694A1 (zh) |
TW (1) | TWI580197B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI657669B (zh) * | 2017-11-28 | 2019-04-21 | 財團法人資訊工業策進會 | 低密度奇偶檢查碼解碼器及其解碼方法 |
TWI816275B (zh) * | 2021-01-08 | 2023-09-21 | 國立陽明交通大學 | 解碼系統及解碼方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108631791B (zh) * | 2018-05-14 | 2021-08-10 | 东南大学 | 一种基于化学反应网络的低密度奇偶校验码解码方法 |
US11777524B2 (en) * | 2019-04-22 | 2023-10-03 | Lg Electronics Inc. | Method for supporting rate-compatible non-binary LDPC code, and wireless terminal using same |
CN110768676A (zh) * | 2019-08-18 | 2020-02-07 | 宁波职业技术学院 | 一种编码方法、装置、计算机设备和存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7707479B2 (en) * | 2005-12-13 | 2010-04-27 | Samsung Electronics Co., Ltd. | Method of generating structured irregular low density parity checkcodes for wireless systems |
US7966548B2 (en) * | 2007-06-29 | 2011-06-21 | Alcatel-Lucent Usa Inc. | Method and system for encoding data using rate-compatible irregular LDPC codes based on edge growth and parity splitting |
TWI419481B (zh) * | 2009-12-31 | 2013-12-11 | Nat Univ Tsing Hua | 低密度奇偶檢查碼編解碼器及其方法 |
US8689083B2 (en) * | 2010-06-15 | 2014-04-01 | California Institute Of Technology | Rate-compatible protograph LDPC codes |
TWI469533B (zh) * | 2008-11-07 | 2015-01-11 | Realtek Semiconductor Corp | 同位檢查碼解碼器及接收系統 |
US20150303944A1 (en) * | 2014-04-22 | 2015-10-22 | Ajou University Industry-Academic Cooperation Foundation | Method and apparatus for decoding low-density parity-check code |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7702986B2 (en) * | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
US7171603B2 (en) * | 2004-05-06 | 2007-01-30 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
KR100856235B1 (ko) * | 2005-09-26 | 2008-09-03 | 삼성전자주식회사 | 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
KR20170083432A (ko) * | 2016-01-08 | 2017-07-18 | 삼성전자주식회사 | 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법 |
-
2016
- 2016-04-27 TW TW105113145A patent/TWI580197B/zh active
- 2016-06-29 US US15/196,755 patent/US20170317694A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7707479B2 (en) * | 2005-12-13 | 2010-04-27 | Samsung Electronics Co., Ltd. | Method of generating structured irregular low density parity checkcodes for wireless systems |
US7966548B2 (en) * | 2007-06-29 | 2011-06-21 | Alcatel-Lucent Usa Inc. | Method and system for encoding data using rate-compatible irregular LDPC codes based on edge growth and parity splitting |
TWI469533B (zh) * | 2008-11-07 | 2015-01-11 | Realtek Semiconductor Corp | 同位檢查碼解碼器及接收系統 |
TWI419481B (zh) * | 2009-12-31 | 2013-12-11 | Nat Univ Tsing Hua | 低密度奇偶檢查碼編解碼器及其方法 |
US8689083B2 (en) * | 2010-06-15 | 2014-04-01 | California Institute Of Technology | Rate-compatible protograph LDPC codes |
US20150303944A1 (en) * | 2014-04-22 | 2015-10-22 | Ajou University Industry-Academic Cooperation Foundation | Method and apparatus for decoding low-density parity-check code |
Non-Patent Citations (1)
Title |
---|
Gianluigi Liva, Marco Chiani," Protograph LDPC codes design based on EXIT analysis",IEEE GLOBECOM, 2007, page 3250 - 3254. * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI657669B (zh) * | 2017-11-28 | 2019-04-21 | 財團法人資訊工業策進會 | 低密度奇偶檢查碼解碼器及其解碼方法 |
TWI816275B (zh) * | 2021-01-08 | 2023-09-21 | 國立陽明交通大學 | 解碼系統及解碼方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201739175A (zh) | 2017-11-01 |
US20170317694A1 (en) | 2017-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI580197B (zh) | 低密度奇偶檢查碼之編解碼方法 | |
Bae et al. | An overview of channel coding for 5G NR cellular communications | |
KR101330132B1 (ko) | 랩터 코드의 디코딩 | |
WO2017080249A1 (zh) | 生成用于在信道中传输的低密度奇偶校验码的方法及设备 | |
JP5955261B2 (ja) | 再構成可能なレートレスコードを用いるとともに、インプロセスステータスフィードバックを復号化してマルチメディアと通信するための方法及びシステム | |
US7934146B2 (en) | Method, apparatus and computer program product providing for data block encoding and decoding | |
JP4602418B2 (ja) | 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器 | |
KR101529360B1 (ko) | 부호화기, 복호화기 및 부호화 방법 | |
WO2017194013A1 (zh) | 纠错编码方法及装置 | |
TW201933796A (zh) | 使用硬選取硬解碼模式下的解碼器產生軟資訊的方法 | |
CN108282259B (zh) | 一种编码方法及装置 | |
WO2018059548A1 (zh) | 数据发送方法、装置及信源 | |
JP2010063111A (ja) | レート適合低密度パリティ検査符号 | |
JP2008503975A (ja) | Ldpcコードを用いた可変コードレート適応符号化及び復号化方法 | |
JP2005110251A (ja) | N個のサンプルを含む入力信号を、q元アルファベットから選択されたk個のシンボルのストリングに量子化する方法 | |
US10135466B2 (en) | Data sending method and apparatus | |
WO2021063217A1 (zh) | 一种译码方法及装置 | |
JP2019208269A (ja) | 受信装置および受信方法 | |
CN112204888A (zh) | 具有高效编码和良好误码平层特性的一类qc-ldpc码 | |
US11184034B2 (en) | Method and device for decoding staircase code, and storage medium | |
JP2016521064A (ja) | 10gbase−tシステムにおけるldpcエンコーダの方法および装置 | |
WO2018219001A1 (zh) | Ldpc码校验矩阵的构造方法和设备 | |
WO2018028469A1 (zh) | 一种ldpc编码方法、编码装置及通信设备 | |
CN107317587B (zh) | 低密度奇偶检查码的编解码方法 | |
KR20230124036A (ko) | 저밀도 패리티 체크 인코딩 방법, 저밀도 패리티 체크디코딩 방법, 인코딩 장치, 디코딩 장치 및 매체 |