TWI579957B - A board for semiconductor handling - Google Patents

Description

半導體搬運用治具

本發明係關於搬運半導體之半導體搬運用治具，尤其是，與適合外部連結端子之間隔較窄之半導體積體電路之搬運的半導體搬運用治具相關。

半導體積體電路(以下，標示成「IC」)更為朝高集積化發展，然而，高集積度IC在製品出廠前，通常要實施機能試驗、燒入試驗等之事前試驗。

此種事前試驗中，一般係在將個別載置於半導體搬運用治具之複數個IC載置於搬運框之狀態下，同時進行多數個IC之檢查。

事前試驗中，為了連結試驗對象之IC及半導體試驗裝置(以下，標示成「IC測驗機」)，必須使與IC測驗機電氣性連接之插座所含有之複數接觸銷、與IC之外部連結端子正確的接觸，故必須使IC正確地定位於半導體搬運用治具。

可適用於IC之事前試驗的半導體搬運用治具，已有各式各樣的提案(例如，參照專利文獻1及專利文獻2)。

亦即，專利文獻1揭示一種：於本體具備至少1個把持機構(閂件)之半導體搬運用治具。

此外，專利文獻2揭示一種：於本體具有可把持IC 之上面及下面之把持機構(閂件)的半導體搬運用治具。

上述半導體搬運用治具皆形成：將IC插入半導體搬運用治具之凹部，使IC之側壁及半導體搬運用治具之凹部周壁抵接，而將IC定位於半導體搬運用治具，並以閂件來防止IC之移動的構造。

[專利文獻1]日本特開2008-261861號公報

[專利文獻2]日本特開2009-139370號公報

然而，與外部之連結端子持續小徑化、窄間距化，尤其是使用焊錫球作為外部連結端子之BGA(Ball Grid Array)型半導體或使用端子區域作為外部連結端子之LGA(Land Grid Array)型半導體，焊錫球之間距間隔從傳統之1.0~0.65毫米間距變窄成0.5毫米間距以下。

而且，由於很難以IC側壁作為基準來執行IC之外部連結端子對的定位及確保定位精度，因此上述半導體搬運用治具，很難隨著外部連結端子之窄間距化，而正確地使外部連結端子及插座之接觸銷正確的接觸。

此外，上述專利文獻所示之傳統半導體搬運用治具，係使配置於搬運用治具外部之接觸銷從下方接觸外部連結端子之構造，半導體搬運用治具之供IC安座的部分(指該治具上承接IC的部份)不得不縮小。

所以，在半導體對治具傾斜裝設的場合中，有時也會發生半導體從治具脫落並掉落於IC測驗機上而必須中斷 試驗的狀況。

本發明是有鑑於上述課題所研發而成的發明，本發明的目的係在提供：即使在適用於具有0.5毫米間距以下之窄間距的外部連結端子之半導體的場合，也可正確地使外部連結端子及插座之接觸銷進行接觸的半導體搬運用治具。

此外，本發明的目的係在提供：可確實將半導體把持於治具內的半導體搬運用治具。

本發明之半導體搬運用治具，係具有：可供於底面形成有外部連結端子之半導體積體電路插入之凹部、前述半導體積體電路被插入前述凹部時朝前述半導體積體電路上方突出之閂件、以及配置於前述凹部之底部且在前述外部連結端子的對向位置穿設有貫通孔之座板，前述貫通孔朝向下面的開口部形成錐形，該下面是指前述底板與前述半導體積體電路接觸之上面的相反面。

本發明之半導體搬運用治具，藉由具有上述構造，不但可防止半導體積體電路從半導體搬運用治具脫落，也可正確地將事前試驗用插座之接觸銷導入貫通孔。

本發明之半導體搬運用治具，具有前述底板之厚度係小於：將前述外部連結端子朝從「事前試驗用插座上面突出而插入前述貫通孔」之接觸銷壓下時，從前述半導體積體電路之底面至前述事前試驗用插座之上面為止之距離的 構造。

本發明之半導體搬運用治具，藉由具有上述構造，實施事前試驗時，即使半導體積體電路向下推至接觸銷時，也可防止壓下力所導致的底板破損。

本發明之半導體搬運用治具，具有以下的構造：於底面形成有BGA型外部連結端子之半導體積體電路用半導體搬運用治具，前述貫通孔朝向「前述底板與前述半導體積體電路接觸」的上面，及「前述上面之相反面」也就是指下面的開口部形成錐形。

本發明之半導體搬運用治具，藉由具有上述構造，可以正確地將BGA型外部連結端子導入半導體搬運用治具之貫通孔。

本發明之半導體搬運用治具，係具有：於前述底板之前述上面所形成之錐部，其從前述上面起算的垂直長度，小於從前述BGA型外部連結端子之最大徑部到前述半導體積體電路底面的距離之構造。

本發明之半導體搬運用治具，藉由具有上述構造，可以使BGA型外部連結端子正確地定位於半導體搬運用治具之貫通孔。

本發明之半導體搬運用治具，係具有：於前述底板之前述下面所形成之錐部，其從前述下面起算的垂直長度，小於將前述BGA型連結端子朝接觸銷壓下時，前述接觸銷從前述事前試驗用插座上面起之突出長度的構造。

本發明之半導體搬運用治具，藉由具有上述構造，可 以確實地使BGA型連結端子及接觸銷進行接觸。

本發明之半導體搬運用治具，係具有：前述閂件及前述半導體積體電路上面之間隙，小於從前述BGA型連結端子到前述半導體積體電路底面的最大高度之構造。

本發明之半導體搬運用治具，藉由具有上述構造，可以防止半導體積體電路在搬運中從半導體搬運用治具掉落。

依據本發明之半導體搬運用治具，即使適用於具有0.5毫米間距以下之窄間距之外部連結端子的BGA型半導體或LGA型半導體時，也可使外部連結端子與事前試驗用插座之接觸銷正確地接觸。

此外，本發明之半導體搬運用治具，因為半導體搬運用治具具備底板，可以確實施防止半導體之脫落。

第1圖係顯示將本發明之半導體搬運用治具裝設於搬運框之狀況的立體圖，鋁製之搬運框1具有複數(例如，8×8個)之裝設部，於各裝設部，螺固著半導體搬運用治具2。

第2圖係本發明之半導體搬運用治具的上方立體圖，於半導體搬運用治具2之樹脂製本體21，形成有供IC插入之凹部22。

此外，於凹部22之周壁的至少一部位，形成有當IC已插入凹部22時朝IC上方突出之閂件23。

該閂件23，藉由將覆蓋本體上面之操作板24壓下而進入凹部22之周壁內並構成可插入IC之狀態。

亦即，IC插入半導體搬運用治具2時，壓下操作板24而使閂件23形成進入凹部22之周壁內的狀態後再將IC插入凹部22，完成插入後，解除操作板24之壓下而使閂件23朝IC上方突出，而防止搬運中IC從半導體搬運用治具2脫落。

第3圖係本發明之半導體搬運用治具的下方立體圖，於配置在凹部22底部之底板25，在IC之各外部接觸端子的對向位置，穿設有與外部連結端子相同數目的貫通孔26。

第4圖係載置BGA型半導體時，半導體搬運用治具及事前試驗用插座之嵌合前的部分剖面圖(a)及嵌合後的部分剖面圖(b)。而且，因為事前試驗用插座可以適用眾所皆知之物，省略了剖面構造的記載。

半導體搬運用治具2之凹部22，係由從半導體搬運用治具2上面朝底面傾斜之錐部22a、及連接於錐部22a之垂直壁部22b所構成。

並且，垂直壁部22b之下端與底板25相連接，且閂件23配設於錐部22a。

亦即，在壓下操作板24而形成閂件23將被進入凹部22之周壁內的狀態，並從半導體搬運用治具2上部插入 IC5的話，IC5將被錐部22a所導引而被載置於底板25上面。

此時，配置於IC5底面之焊錫球51，嵌入「穿設於半導體搬運用治具2之底板25」之貫通孔26的內部，形成焊錫球51對半導體搬運用治具2的定位。

並且，為了確實將焊錫球51導引至貫通孔26，最好於貫通孔26朝底板25上面的開口部配設上錐部26a。

然而，上錐部26a之垂直方向長度Hu，必須小於焊錫球51之水平方向最大徑部到IC5之底面的距離Ru。亦即，必須為Hu<Ru。

這是為了在IC5之底面接觸半導體搬運用治具2之底板25時，使焊錫球51之最大徑部藉由上錐部26a確實深入並到達貫通孔26，來使焊錫球51正確地定位於半導體搬運用治具2。

IC5被載置於底板25後，解除操作板24之壓下並使閂件23從IC5上面突出。

此外，為了確實防止IC5從半導體搬運用治具2脫落，IC5上面與閂件23之間的間隙，必須小於焊錫球51到IC5下面的最大高度。

並且，因為焊錫球間距為0.5毫米之IC，焊錫球之最大高度為0.27毫米，0.4毫米之IC的最大高度為0.18毫米，故間隙以0.1毫米程度為佳。

與半導體搬運用治具2卡合之事前試驗用插座3係略呈凸形狀，於下擺平面3a垂直配設著定位銷31。而且， 於事前試驗用插座3之頂部平面3b，埋設有導電性之接觸銷32。並且，接觸銷32由內建於事前試驗用插座3之內部內的彈簧(未圖示)朝上方彈推，在未與焊錫球51接觸之無負荷狀態下，從頂部平面3b只以特定長度(=L)突出。

插入有IC5之半導體搬運用治具2，被搬運到事前試驗用插座3之上方的話，穿設於半導體搬運用治具2之本體的定位孔、便與設於事前試驗用插座3之下擺平面3a的定位銷31嵌合，形成半導體搬運用治具2定位於事前試驗用插座3。

所以，從事前試驗用插座3之頂部平面3b突出的接觸銷32，從下方插入穿設於半導體搬運用治具2之底板25的貫通孔26。

此外，為了確實將接觸銷32導引至貫通孔26，最好於貫通孔26朝向底板25下面之開口部設置下錐部26b。

然而，下錐部26b之垂直方向長度Hb，必須小於接觸銷32之突出長度L。亦即，必須為Hb<L。

這是因為半導體搬運用治具2卡合於事前試驗用插座3時，為了使接觸銷32之頂部確實插入穿設於半導體搬運用治具2之底板25的貫通孔26。

由於IC5之焊錫球51及半導體搬運用治具2，係藉由穿設於底板25之貫通孔26所定位，因此使IC5之焊錫球51、與埋設於事前試驗用插座3之接觸銷32正確接觸。

第5圖係載置LGA型半導體時，半導體搬運用治具2 與事前試驗用插座3之嵌合前的部分剖面圖(c)及嵌合後的部分剖面圖(d)。

此外，對與第4圖相同之部分賦予相同參考編號並省略詳細說明。

壓下操作板24而形成閂件23導入凹部22之周壁內的狀態，並從半導體搬運用治具2之上部插入IC5的話，IC5便由錐部22a所導引而載置於底板25之上面。

此時，配置於IC5之底面的端子區域52，係位於穿設在半導體搬運用治具2之底板25的貫通孔26之上，形成端子區域52相對於半導體搬運用治具2的定位。

IC5被載置於底板25後，解除操作板24之壓下而使閂件23從IC5之上面突出。

其後，使半導體搬運用治具2卡合於事前試驗用插座3的話，接觸銷32便接觸端子區域52。

此外，第5圖中，端子區域52係貼附於IC5之封裝外側的部份，然而，端子區域52埋設於封裝之凹部時，也可適用本申請專利發明。

在半導體搬運用治具2完成卡合於事前試驗用插座3之狀態下，半導體搬運用治具2本體21之下面21a形成與延伸於事前試驗用插座3之下擺平面3a上延伸之固定具4上面4a接觸的狀態，但在該狀態下，最好是將半導體搬運用治具2之底板25的厚度定為：半導體搬運用治具2之底板25a的下面25a不會與事前試驗用插座3之頂部平面3b接觸。

這是因為半導體搬運用治具2之底板25必須極端薄化成厚度0.5mm以下，為了確實使焊錫球51或端子區域52、與接觸銷32進行接觸而從IC5上面施加壓下力時，防止底板25破損。

〔產業上的可利用性〕

IC5被載置於底板25後，解除操作板24之壓下而使閂件23從IC5上面突出。

本發明之半導體搬運用治具，可適用於窄間距之BGR型IC或LGA型IC之事前試驗，對產業十分有用。

1‧‧‧搬運框

2‧‧‧半導體搬運用治具

3‧‧‧事前試驗用插座

4‧‧‧固定具

5‧‧‧IC(半導體積體電路)

21‧‧‧本體

22‧‧‧凹部

23‧‧‧閂件

24‧‧‧操作板

25‧‧‧底板

26‧‧‧貫通孔

31‧‧‧定位銷

32‧‧‧接觸銷

51‧‧‧焊錫球(外部連結端子)

52‧‧‧端子區域(外部連結端子)

第1圖係將本發明之半導體搬運用治具裝設於搬運框之狀況的立體圖。

第2圖係本發明之半導體搬運用治具的上方立體圖。

第3圖係本發明之半導體搬運用治具的下方立體圖。

第4圖係BGA型半導體用半導體搬運用治具及事前試驗用插座之嵌合前的部分剖面圖(a)及嵌合後的部分剖面圖(b)。

第5圖係LGA型半導體用半導體搬運用治具與事前試驗用插座之嵌合前之部分剖面圖(a)及嵌合後之部分剖面圖(b)。

3‧‧‧事前試驗用插座

3a‧‧‧下擺平面

3b‧‧‧頂部平面

4‧‧‧固定具

4a‧‧‧上面

5‧‧‧IC(半導體積體電路)

21‧‧‧本體

21a‧‧‧下面

22‧‧‧凹部

22a‧‧‧錐部

22b‧‧‧垂直壁部

23‧‧‧閂件

24‧‧‧操作板

25‧‧‧底板

25a‧‧‧下面

26‧‧‧貫通孔

26a‧‧‧上錐部

26b‧‧‧下錐部

31‧‧‧定位銷

32‧‧‧接觸銷

51‧‧‧焊錫球(外部連結端子)

Hu‧‧‧上錐部之垂直方向長度

Hb‧‧‧下錐部之垂直方向長度

Ru‧‧‧從IC5的底面到銲錫球之水平方向最大徑部的距離

Claims (7)

1. 一種半導體搬運用治具，係具有：可供於底面形成有BGA型外部連結端子之半導體積體電路插入之凹部、前述半導體積體電路被插入前述凹部時朝前述半導體積體電路上方突出之閂件、以及配置於前述凹部之底部且在前述外部連結端子的對向位置穿設有貫通孔之底板的半導體搬運用治具，前述貫通孔朝向下面的開口部形成錐形，該下面是指前述底板與前述半導體積體電路接觸之上面的相反面，前述閂件與前述半導體積體電路的上面之間的間隙，係根據前述BGA型外部連結端子的間距來決定。
2. 如申請專利範圍第1項記載之半導體搬運用治具，其中前述底板之厚度係小於：將前述外部連結端子朝從事前試驗用插座上面突出而插入前述貫通孔之接觸銷壓下時，從前述半導體積體電路之底面至前述事前試驗用插座之上面為止之距離。
3. 如申請專利範圍第2項記載之半導體搬運用治具，其中前述貫通孔朝向前述底板與前述半導體積體電路接觸之上面的開口部形成為錐形。
4. 如申請專利範圍第3項記載之半導體搬運用治具，其中於前述底板之前述上面所形成之錐部，其從前述上面 起算的垂直長度，係小於從前述BGA型外部連結端子之最大徑部到前述半導體積體電路底面的距離。
5. 如申請專利範圍第3或4項記載之半導體搬運用治具，其中於前述底板之前述下面所形成之錐部，其從前述下面起算的垂直長度係小於：將前述BGA型外部連結端子朝前述接觸銷壓下時，前述接觸銷從前述事前試驗用插座上面起的突出長度。
6. 如申請專利範圍第2至4項中任一項記載之半導體搬運用治具，其中前述閂件與前述半導體積體電路上面之間隙，係小於從前述BGA型外部連結端子到前述半導體積體電路底面的最大高度。
7. 如申請專利範圍第5項記載之半導體搬運用治具，其中前述閂件與前述半導體積體電路上面之間隙，係小於從前述BGA型外部連結端子到前述半導體積體電路底面的最大高度。