KR20190125727A - 반도체 소자들을 테스트하기 위한 테스트 헤드 - Google Patents

반도체 소자들을 테스트하기 위한 테스트 헤드 Download PDF

Info

Publication number
KR20190125727A
KR20190125727A KR1020180049895A KR20180049895A KR20190125727A KR 20190125727 A KR20190125727 A KR 20190125727A KR 1020180049895 A KR1020180049895 A KR 1020180049895A KR 20180049895 A KR20180049895 A KR 20180049895A KR 20190125727 A KR20190125727 A KR 20190125727A
Authority
KR
South Korea
Prior art keywords
housing
pin cards
sidewalls
backplane board
test head
Prior art date
Application number
KR1020180049895A
Other languages
English (en)
Other versions
KR102369323B1 (ko
Inventor
김선환
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020180049895A priority Critical patent/KR102369323B1/ko
Publication of KR20190125727A publication Critical patent/KR20190125727A/ko
Application granted granted Critical
Publication of KR102369323B1 publication Critical patent/KR102369323B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

테스트 헤드가 개시된다. 상기 테스트 헤드는, 사각 박스 형태를 가지며 상부가 개방된 하우징과, 상기 하우징의 내측 저면 상에 배치된 백플레인 보드와, 상기 백플레인 보드 상에 수직 방향으로 커넥터들을 이용하여 결합되며 반도체 소자들의 테스트를 위한 복수의 핀 카드들과, 상기 하우징의 양쪽 측벽들에 힌지 방식으로 결합되며 지렛대 방식으로 상기 핀 카드들을 상기 백플레인 보드로부터 분리시키기 위한 복수의 이젝터 부재들을 포함한다.

Description

반도체 소자들을 테스트하기 위한 테스트 헤드{TEST HEAD FOR TESTING SEMICONDUCTOR DEVICES}
본 발명의 실시예들은 반도체 소자들의 테스트를 위한 테스트 헤드에 관한 것이다. 보다 상세하게는, 반도체 소자들의 테스트를 위해 상기 반도체 소자들과 전기적인 신호를 송수신하는 복수의 핀 카드들 또는 핀 일렉트로닉스(Pin Electronics; PE) 카드들을 포함하는 테스트 헤드에 관한 것이다.
일반적으로 집적 회로 소자들과 같은 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정 등을 통하여 완성될 수 있다.
상기와 같이 제조된 반도체 소자들은 테스트 설비를 통해 전기적으로 검사될 수 있으며, 상기와 같은 테스트 공정에는 상기 반도체 소자들을 핸들링하기 위한 테스트 핸들러가 사용될 수 있다. 상기 테스트 설비와 상기 반도체 소자들 사이의 전기적인 연결은 상기 테스트 설비와 테스트 핸들러 사이에 위치되는 하이픽스(HI-FIX) 보드와 같은 인터페이스 보드에 의해 이루어질 수 있다.
상기 테스트 설비는 상기 반도체 소자들과 전기적인 신호를 송수신하는 복수의 핀 카드들은 포함하는 테스트 헤드를 구비할 수 있다. 상기 핀 카드들은 테스트 패턴에 기초한 테스트 신호를 반도체 소자들로 제공하고, 테스트 신호에 기초하여 상기 반도체 소자들로부터 출력된 신호를 기댓값 패턴에 기초한 기댓값과 비교함으로써 상기 반도체 소자들의 성능 정도를 판단할 수 있다.
상기 테스트 헤드는 대략 사각 박스 형태를 갖고 상부가 개방된 하우징과, 상기 하우징의 내측 저면에 배치된 백플레인 보드와, 상기 백플레인 보드 상에 커넥터들을 이용하여 결합되는 핀 카드들을 포함할 수 있다. 상기 핀 카드들의 상부에는 인터페이스 보드를 구성하는 베이스 보드가 커넥터들에 의해 결합될 수 있다.
상기 테스트 설비는 반도체 소자들의 성능 테스트를 위하여 다양한 기능을 갖는 핀 카드들을 구비할 수 있으며, 상기 핀 카드들에는 상기 백플레인 보드로부터의 분리를 위한 이젝터 부재들이 구비될 수 있다. 일 예로서, 대한민국 등록특허공보 제10-1348423호에는 핀 카드의 상부 양측에 배치되는 이젝터 장치가 개시되어 있다. 그러나, 상기 이젝터 장치가 핀 카드의 상부 양측에 배치되는 경우 공간적인 제약으로 인해 이젝터 장치의 크기 제한이 있으며, 이에 따라 상기 핀 카드들을 백플레인 보드로부터 분리시키기 위해 충분한 힘을 인가하기 어려운 문제점이 있다.
대한민국 등록특허공보 제10-1290952호 (등록일자 2013년 07월 23일) 대한민국 등록특허공보 제10-1348423호 (등록일자 2013년 12월 30일)
본 발명의 실시예들은 백플레인 보드로부터 핀 카드들을 보다 용이하게 분리할 수 있는 테스트 헤드를 제공하는데 그 목적이 있다.
본 발명의 실시예들에 따르면, 반도체 소자들의 테스트를 위해 사용되는 테스트 헤드는, 사각 박스 형태를 가지며 상부가 개방된 하우징과, 상기 하우징의 내측 저면 상에 배치된 백플레인 보드와, 상기 백플레인 보드 상에 수직 방향으로 커넥터들을 이용하여 결합되며 반도체 소자들의 테스트를 위한 복수의 핀 카드들과, 상기 하우징의 양쪽 측벽들에 힌지 방식으로 결합되며 지렛대 방식으로 상기 핀 카드들을 상기 백플레인 보드로부터 분리시키기 위한 복수의 이젝터 부재들을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 이젝터 부재들 각각은 알파벳 ‘L’자 형태를 갖고, 일측 단부는 상기 핀 카드들의 하부에 배치되며, 타측 단부는 상기 하우징의 측벽 외측에 배치될 수 있다. 이때, 상기 하우징의 양쪽 측벽들에는 상기 이젝터 부재들이 설치되는 복수의 관통공들이 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 이젝터 부재들의 타측 단부는 고정 볼트를 이용하여 상기 하우징의 양쪽 측벽들에 고정될 수 있다.
본 발명의 실시예들에 따르면, 상기 하우징의 양쪽 측벽들의 외측면에는 상기 이젝터 부재들이 삽입되는 복수의 리세스들이 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 하우징의 양쪽 측벽들의 내측면 상에는 상기 핀 카드들의 장착 및 분리 과정에서 상기 핀 카드들을 수직 방향으로 안내하기 위한 복수의 안내 레일들이 구비될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 소자들의 테스트를 위한 테스트 헤드는, 사각 박스 형태를 가지며 상부가 개방된 하우징과, 상기 하우징의 내측 저면 상에 배치된 백플레인 보드와, 상기 백플레인 보드 상에 수직 방향으로 커넥터들을 이용하여 결합되며 반도체 소자들의 테스트를 위한 복수의 핀 카드들과, 상기 하우징의 양쪽 측벽들에 힌지 방식으로 결합되며 지렛대 방식으로 상기 핀 카드들을 상기 백플레인 보드로부터 분리시키기 위한 복수의 이젝터 부재들을 포함할 수 있다.
상기 하우징의 양쪽 측벽들에 상기 이젝터 부재들의 일측 단부가 상기 핀 카드들의 하부에 배치되도록 상기 이젝터 부재들을 장착함으로써 상기 핀 카드들의 양측에서 지렛대 방식으로 상기 핀 카드들을 용이하게 제거할 수 있다. 특히, 종래 기술과 다르게 상기 이젝터 부재들이 상기 하우징의 양쪽 측벽들에 장착되기 때문에 상기 이젝터 부재들의 크기를 상대적으로 크게 구성할 수 있다. 즉, 상기 이젝터 부재들의 길이를 상대적으로 길게 구성함으로써 상대적으로 작은 힘으로도 상기 핀 카드들을 상기 백플레인 보드로부터 용이하게 분리할 수 있다.
도 1은 본 발명의 일 실시예에 따른 테스트 헤드를 설명하기 위한 개략적인 사시도이다.
도 2 및 도 3은 도 1에 도시된 이젝터 부재를 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 테스트 헤드를 설명하기 위한 개략적인 사시도이고, 도 2 및 도 3은 도 1에 도시된 이젝터 부재를 설명하기 위한 개략적인 단면도들이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 테스트 헤드(100)는 반도체 소자들의 전기적인 성능 테스트를 위해 사용될 수 있다. 예를 들면, 상기 테스트 헤드(100)는, 테스터 본체(미도시)와 연결되는 백플레인 보드(110; 도 2 참조)와, 상기 백플레인 보드(110)와 연결되어 반도체 소자들에 테스트 신호를 제공하고 상기 반도체 소자들로부터 출력된 신호를 분석하여 상기 반도체 소자들의 성능을 검사하기 위한 복수의 핀 카드들(120)과, 상기 백플레인 보드(110)와 상기 핀 카드들(120)이 수납되는 하우징(130)을 포함할 수 있다.
특히, 도시된 바와 같이 상기 백플레인 보드(110)는 상기 하우징(130)의 내측 저면 상에 배치될 수 있으며, 상기 핀 카드들(120)은 커넥터들(112, 122)을 이용하여 수직 방향으로 상기 백플레인 보드(110) 상에 결합될 수 있다. 예를 들면, 상기 백플레인 보드(110) 상에는 제1 커넥터들(112)이 구비될 수 있으며, 상기 핀 카드들(120)의 하부에는 상기 제1 커넥터들(112)에 삽입되는 제2 커넥터들(122)이 구비될 수 있다. 도시되지는 않았으나, 상기 핀 카드들(120)의 상부에는 커넥터들을 이용하여 인터페이스 보드가 결합될 수 있다. 구체적으로, 상기 핀 카드들(120)의 상부에는 베이스 보드가 결합될 수 있으며, 상기 베이스 보드는 신호 케이블들을 이용하여 소켓 보드들과 연결될 수 있다. 상기 소켓 보드들에는 상기 반도체 소자들과의 접속을 위한 테스트 소켓들이 장착될 수 있으며, 상기 반도체 소자들은 테스트 트레이에 수납된 상태에서 상기 테스트 소켓들과 접속될 수 있다.
본 발명의 일 실시예에 따르면, 상기 하우징(130)은 대략 사각 박스 형태를 갖고 상부가 개방될 수 있으며, 상기 하우징(130)의 양쪽 측벽들에는 상기 핀 카드들(120)과 상기 백플레인 보드(110)의 결합 상태를 해제하기 위한 복수의 이젝터 부재들(140)이 장착될 수 있다. 구체적으로, 상기 이젝터 부재들(140)은 상기 하우징의 양쪽 측벽들(132)에 힌지 방식으로 결합될 수 있으며, 지렛대 방식으로 상기 핀 카드들(120)을 상기 백플레인 보드(110)로부터 분리시킬 수 있다.
일 예로서, 상기 이젝터 부재들(140)은 각각 알파벳 ‘L’자 형태를 가질 수 있으며, 도시된 바와 같이 회전축(142)을 통해 상기 하우징(130)의 측벽(132)에 회전 가능하도록 장착될 수 있다. 특히, 상기 이젝터 부재들(140)의 일측 단부(144)는 상기 핀 카드들(120)의 하부에 배치될 수 있으며, 상기 이젝터 부재들(140)의 타측 단부(146)는 상기 하우징(130)의 측벽(132) 외측에 배치될 수 있다. 또한, 상기 하우징(130)의 양쪽 측벽들(132)에는 상기 이젝터 부재들(140)이 설치되는 관통공들(134)이 구비될 수 있으며, 상기 이젝터 부재들(140)은 상기 관통공들(134) 내에서 힌지 방식으로 상기 하우징(130)의 양쪽 측벽들(132)에 장착될 수 있다.
아울러, 상기 이젝터 부재들(140)의 타측 단부(146)는 고정 볼트(148)에 의해 상기 하우징(130)의 측벽(132)에 고정될 수 있으며, 상기 하우징(130)의 양쪽 측벽들(132)의 외측면에는 상기 이젝터 부재들(140)이 삽입되는 복수의 리세스들(136)이 구비될 수 있다. 또한, 상기 하우징(130)의 측벽(132) 내측면 상에는 상기 핀 카드들(120)의 장착 및 분리 과정에서 상기 핀 카드들(120)을 수직 방향으로 안내하기 위한 안내 레일들(138)이 구비될 수 있다. 일 예로서, 상기 안내 레일들(138)은 상기 핀 카드들(120)이 삽입되는 수직 방향 리세스를 가질 수 있으며, 상기 핀 카드들(120)의 양측 부위들에는 상기 안내 레일들(138)의 리세스에 삽입되는 안내 부재(124)가 구비될 수 있다.
도 2를 참조하면, 상기 핀 카드들(120)은 상기 안내 레일들(138)을 따라 수직 방향으로 상기 하우징(130)에 삽입된 후 상기 제1 커넥터들(112)과 제2 커넥터들(122)에 의해 상기 백플레인 보드(110) 상에 결합될 수 있다. 이때, 상기 이젝터 부재들(140)의 일측 단부(144)는 상기 핀 카드들(120)의 하부에 위치될 수 있다. 즉, 도시된 바와 같이 상기 이젝터 부재들(140)의 일측 단부(144)는 수평 방향으로 배치될 수 있고, 상기 이젝터 부재들(140)의 타측 단부(146)는 수직 방향으로 배치될 수 있다. 상기와 같이 핀 카드들(120)이 상기 백플레인 보드(110) 상에 결합된 후 상기 이젝터 부재들(140)의 타측 단부(146)는 상기 하우징(130)의 외측에 구비되는 리세스들(136)에 삽입될 수 있으며, 상기 고정 볼트들(148)에 의해 상기 하우징(130)의 양쪽 측벽들(132)에 고정될 수 있다.
도 3을 참조하면, 상기 핀 카드들(120)을 상기 백플레인 보드(110)로부터 분리시킬 필요가 있는 경우, 상기 고정 볼트들(148)을 제거한 후 상기 이젝터 부재들(140)의 타측 단부(146)를 상기 하우징(130)의 외측으로 당겨서 상기 핀 카드들(120)을 상기 백플레인 보드(110)로부터 용이하게 분리시킬 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 소자들의 테스트를 위한 테스트 헤드(100)는, 사각 박스 형태를 가지며 상부가 개방된 하우징(130)과, 상기 하우징(130)의 내측 저면 상에 배치된 백플레인 보드(110)와, 상기 백플레인 보드(110) 상에 수직 방향으로 커넥터들(112, 122)을 이용하여 결합되며 반도체 소자들의 테스트를 위한 복수의 핀 카드들(120)과, 상기 하우징(130)의 양쪽 측벽들(132)에 힌지 방식으로 결합되며 지렛대 방식으로 상기 핀 카드들(120)을 상기 백플레인 보드(110)로부터 분리시키기 위한 복수의 이젝터 부재들(140)을 포함할 수 있다.
상기 하우징(130)의 양쪽 측벽들(132)에 상기 이젝터 부재들(140)의 일측 단부(144)가 상기 핀 카드들(120)의 하부에 배치되도록 상기 이젝터 부재들(140)을 장착함으로써 상기 핀 카드들(120)의 양측에서 지렛대 방식으로 상기 핀 카드들(120)을 용이하게 제거할 수 있다. 특히, 종래 기술과 다르게 상기 이젝터 부재들(140)이 상기 하우징(130)의 양쪽 측벽들(132)에 장착되기 때문에 상기 이젝터 부재들(140)의 크기를 상대적으로 크게 구성할 수 있다. 즉, 상기 이젝터 부재들(140)의 길이를 상대적으로 길게 구성함으로써 상대적으로 작은 힘으로도 상기 핀 카드들(120)을 상기 백플레인 보드(110)로부터 용이하게 분리할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 테스트 헤드 110 : 백플레인 보드
112 : 제1 커넥터 120 : 핀 카드
122 : 제2 커넥터 124 : 안내 부재
130 : 하우징 132 : 측벽
134 : 관통공 136 : 리세스
138 : 안내 레일 140 : 이젝터 부재
142 : 회전축 144 : 이젝터 부재의 일측 단부
146 : 이젝터 부재의 타측 단부 148 : 고정 볼트

Claims (5)

  1. 사각 박스 형태를 가지며 상부가 개방된 하우징;
    상기 하우징의 내측 저면 상에 배치된 백플레인 보드;
    상기 백플레인 보드 상에 수직 방향으로 커넥터들을 이용하여 결합되며 반도체 소자들의 테스트를 위한 복수의 핀 카드들; 및
    상기 하우징의 양쪽 측벽들에 힌지 방식으로 결합되며 지렛대 방식으로 상기 핀 카드들을 상기 백플레인 보드로부터 분리시키기 위한 복수의 이젝터 부재들을 포함하는 것을 특징으로 하는 테스트 헤드.
  2. 제1항에 있어서, 상기 이젝터 부재들 각각은 알파벳 ‘L’자 형태를 갖고, 일측 단부는 상기 핀 카드들의 하부에 배치되며, 타측 단부는 상기 하우징의 측벽 외측에 배치되고,
    상기 하우징의 양쪽 측벽들에는 상기 이젝터 부재들이 설치되는 복수의 관통공들이 구비되는 것을 테스트 헤드.
  3. 제2항에 있어서, 상기 이젝터 부재들의 타측 단부는 고정 볼트를 이용하여 상기 하우징의 양쪽 측벽들에 고정되는 것을 특징으로 하는 테스트 헤드.
  4. 제2항에 있어서, 상기 하우징의 양쪽 측벽들의 외측면에는 상기 이젝터 부재들이 삽입되는 복수의 리세스들이 구비되는 것을 특징으로 하는 테스트 헤드.
  5. 제1항에 있어서, 상기 하우징의 양쪽 측벽들의 내측면 상에는 상기 핀 카드들의 장착 및 분리 과정에서 상기 핀 카드들을 수직 방향으로 안내하기 위한 복수의 안내 레일들이 구비되는 것을 특징으로 하는 테스트 헤드.
KR1020180049895A 2018-04-30 2018-04-30 반도체 소자들을 테스트하기 위한 테스트 헤드 KR102369323B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180049895A KR102369323B1 (ko) 2018-04-30 2018-04-30 반도체 소자들을 테스트하기 위한 테스트 헤드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180049895A KR102369323B1 (ko) 2018-04-30 2018-04-30 반도체 소자들을 테스트하기 위한 테스트 헤드

Publications (2)

Publication Number Publication Date
KR20190125727A true KR20190125727A (ko) 2019-11-07
KR102369323B1 KR102369323B1 (ko) 2022-03-03

Family

ID=68578968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180049895A KR102369323B1 (ko) 2018-04-30 2018-04-30 반도체 소자들을 테스트하기 위한 테스트 헤드

Country Status (1)

Country Link
KR (1) KR102369323B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102616973B1 (ko) * 2022-10-26 2023-12-22 이기석 레버연동작동에 의한 후드 착탈구조를 갖는 커넥터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737944A (ja) * 1993-07-20 1995-02-07 Tokyo Electron Ltd プローブ装置
JPH08203608A (ja) * 1995-01-20 1996-08-09 Molex Inc イジェクタ機構付きコネクタ
KR20090106587A (ko) * 2007-01-29 2009-10-09 가부시키가이샤 어드밴티스트 시험장치 및 프로브 카드
KR20120084798A (ko) * 2009-11-25 2012-07-30 가부시키가이샤 아드반테스트 기판장착장치, 테스트 헤드 및 전자부품 시험장치
KR101290952B1 (ko) 2005-09-27 2013-07-29 주식회사 아도반테스토 시험 장치 및 테스트 헤드
KR101348423B1 (ko) 2013-10-08 2014-01-10 주식회사 아이티엔티 자동 테스트 장비의 테스트 보드용 이젝터 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737944A (ja) * 1993-07-20 1995-02-07 Tokyo Electron Ltd プローブ装置
JPH08203608A (ja) * 1995-01-20 1996-08-09 Molex Inc イジェクタ機構付きコネクタ
KR101290952B1 (ko) 2005-09-27 2013-07-29 주식회사 아도반테스토 시험 장치 및 테스트 헤드
KR20090106587A (ko) * 2007-01-29 2009-10-09 가부시키가이샤 어드밴티스트 시험장치 및 프로브 카드
KR20120084798A (ko) * 2009-11-25 2012-07-30 가부시키가이샤 아드반테스트 기판장착장치, 테스트 헤드 및 전자부품 시험장치
KR101348423B1 (ko) 2013-10-08 2014-01-10 주식회사 아이티엔티 자동 테스트 장비의 테스트 보드용 이젝터 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102616973B1 (ko) * 2022-10-26 2023-12-22 이기석 레버연동작동에 의한 후드 착탈구조를 갖는 커넥터

Also Published As

Publication number Publication date
KR102369323B1 (ko) 2022-03-03

Similar Documents

Publication Publication Date Title
US8203354B2 (en) System for testing electronic components
US6252415B1 (en) Pin block structure for mounting contact pins
KR101874325B1 (ko) 검사장치용 소켓
US20140002123A1 (en) Inspection apparatus for semiconductor device
KR101437092B1 (ko) 반도체 칩 검사장치
TW201632889A (zh) 測試裝置
KR102521076B1 (ko) 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
KR101957961B1 (ko) 소켓 보드 조립체
KR101028754B1 (ko) 반도체 패키지 검사장치용 프레스 커버
KR20190125727A (ko) 반도체 소자들을 테스트하기 위한 테스트 헤드
KR101350606B1 (ko) 인서트 조립체
KR20170142608A (ko) 반도체 소자 테스트 장치
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
KR20180076526A (ko) 반도체 패키지 테스트용 원터치 체결형 소켓 어셈블리
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR102198301B1 (ko) 소켓 보드 조립체
CN104813172B (zh) 用于测试系统的接口
KR20170135618A (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR101071743B1 (ko) 전기 커넥터
KR101733232B1 (ko) 백커버의 역삽입이 방지된 번인보드 지지대
KR100875679B1 (ko) 테스트 장치용 커넥터 및 이를 갖는 반도체 소자의 테스트장치
CN112748323B (zh) 测试治具及测试组件
KR102220334B1 (ko) 전자 부품을 수납하기 위한 인서트 조립체
KR102392477B1 (ko) 테스트핸들러용 인서트
KR101627869B1 (ko) 하이픽스 보드 검사 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right