TWI578730B - 信號傳輸／接收系統 - Google Patents

信號傳輸／接收系統 Download PDF

Info

Publication number
TWI578730B
TWI578730B TW101149357A TW101149357A TWI578730B TW I578730 B TWI578730 B TW I578730B TW 101149357 A TW101149357 A TW 101149357A TW 101149357 A TW101149357 A TW 101149357A TW I578730 B TWI578730 B TW I578730B
Authority
TW
Taiwan
Prior art keywords
signal
transmission
transmission line
pulse
delayed
Prior art date
Application number
TW101149357A
Other languages
English (en)
Other versions
TW201328219A (zh
Inventor
吳相默
尹泰植
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201328219A publication Critical patent/TW201328219A/zh
Application granted granted Critical
Publication of TWI578730B publication Critical patent/TWI578730B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/36—Repeater circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Description

信號傳輸/接收系統
本發明之例示性實施例係關於一種信號傳輸/接收系統。
本申請案主張2011年12月22日申請之韓國專利申請案第10-2011-0140463號的優先權，該案之全文以引用的方式併入本文中。
半導體積體電路中所包括之複數個電路藉由彼此交換信號而操作。此等信號係經由傳輸線而傳送，該複數個電路經由該等傳輸線而彼此電連接。傳輸線包括金屬線及其類似者，且歸因於傳輸線之電阻及電容而在經由傳輸線所傳送之信號中發生延遲。一般而言，將歸因於電阻及電容而發生之延遲稱為「RC延遲」。RC延遲隨著傳輸線之電阻及電容增加而增加。
同時，用於半導體整合裝置之封裝技術正持續進步以跟上對小型化及高容量的要求。因此，已發展用於製造能夠滿足安裝效率以及小型化及高容量之堆疊式半導體裝置的各種技術。
可使用將具有不同功能之個別半導體晶片彼此疊置堆疊且一次封裝堆疊式晶片的方法或將個別經封裝半導體晶片彼此疊置堆疊的方法來製造堆疊式半導體裝置。在堆疊式半導體裝置中，經由金屬導線、矽穿孔(TSV)及其類似者來使個別半導體晶片彼此電連接。
近來，已主要製造使用矽穿孔(TSV)之堆疊式半導體裝置。藉由以下步驟來製造使用矽穿孔(TSV)之堆疊式半導體裝置：形成穿過半導體晶片之通孔；藉由用導電材料填充該等通孔來形成直通電極(through electrode)(矽穿孔，「TSV」)；及經由該等直通電極將上部半導體晶片電連接至下部半導體晶片。矽穿孔充當用於將信號或電力傳送至堆疊式半導體裝置之每一元件的傳輸線。
然而，與用作傳輸線之金屬線相比，矽穿孔具有高的電阻及電容。因此，RC延遲增加，從而導致信號傳送特性退化。
圖1係說明歸因於存在於傳輸線中之RC延遲而出現之特徵的圖式。
第一信號S1經由傳輸線101之輸入端子IN而輸入至傳輸線101，且第二信號S2經由傳輸線101之輸出端子OUT而自傳輸線101輸出。驅動器102驅動第二信號S2且將第二信號S2傳送至半導體積體電路之每一元件。第二信號S2係歸因於發生於傳輸線101中之RC延遲而自第一信號S1修改的信號。第三信號S3藉由驅動器102而傳送至半導體積體電路之每一元件。
下文中，將針對第一信號S1係以規則時間間隔雙態觸發之信號的狀況來提供描述。
第一信號S1藉由通過傳輸線101而改變為第二信號S2。第二信號S2經由驅動器102而傳送至半導體積體電路之每一元件。出於說明之目的，假定驅動器102在第二信號S2 之位準高於邏輯臨限值T時輸出「高」，且在第二信號S2之位準低於邏輯臨限值T時輸出「低」。
當傳輸線101中未發生RC延遲時，第二信號S2及第三信號S3具有與第一信號S1之波形實質上相同的波形，除第二信號S2及第三信號S3與第一信號S1相比具有延遲之相位以外。然而，當傳輸線101中確實發生RC延遲且第二信號S2如圖2中所說明而被修改時，由於第二信號S2之位準未超過驅動器102之邏輯臨限值T，因此第三信號S3具有不同於第一信號S1之波形的波形。因此，信號可能歸因於傳輸線101之電阻及電容而未正常傳輸。
當信號未正常傳輸至半導體積體電路之每一元件時，在半導體積體電路之操作中可能發生錯誤。隨著第一信號S1之雙態觸發循環變短(亦即，由於操作頻率係高的)，此特徵變得更明顯。由於具有電容之傳輸線101隨著雙態觸發循環變短而頻繁地充電/放電，因此電流消耗亦增加，其中載入於傳輸線101上之信號的電壓位準之增加意謂傳輸線101被充電，且載入於傳輸線101上之信號的電壓位準之減小意謂傳輸線101被放電。
本發明之一實施例係針對一種信號傳輸/接收系統，其能夠實質上防止經由傳輸線所傳輸之信號歸因於RC延遲而修改，且防止藉由使用經由傳輸線所傳輸之信號及藉由使該信號延遲所獲得之經延遲之信號來傳輸不同於原始信號的錯誤信號。
根據本發明之一實施例，一種信號傳輸/接收系統包括：一傳輸線；一信號傳輸電路，其經組態以產生一傳送信號且經由該傳輸線來傳送該傳送信號，其中每當一脈衝信號輸入至該信號傳輸電路時，該傳送信號之一邏輯值便改變；及一信號接收電路，其經組態以經由該傳輸線來接收該傳送信號且使用該傳送信號及藉由使該傳送信號延遲所獲得之一經延遲之傳送信號來產生一還原信號。
根據本發明之另一實施例，一種信號傳輸/接收方法包括：產生一傳送信號，該傳送信號具有回應於一脈衝信號而改變之一邏輯值；經由一傳輸線來傳送該傳送信號；及回應於該傳送信號而產生一還原信號。
根據本發明之信號傳輸/接收系統修改及傳輸待經由傳輸線傳輸之信號，且藉由使用經由傳輸線所傳輸之信號及藉由使該信號延遲所獲得之經延遲之信號來還原待經由傳輸線傳輸的原始信號，藉此實質上防止歸因於發生於傳輸線中之RC延遲而傳輸錯誤信號。
此外，根據本發明之信號傳輸/接收系統減小待經由傳輸線傳輸之傳輸信號的頻率，且傳輸該傳輸信號，藉此減小傳輸線在信號之傳輸期間被充電/放電的頻率，從而引起半導體積體電路之電流消耗的減小。
下文將參看隨附圖式更詳細地描述本發明之例示性實施例。然而，本發明可以不同形式體現且不應解釋為限於本文中所闡述之實施例。實情為，提供此等實施例以使得本 發明將為詳盡及完整的，且將向熟習此項技術者完全傳達本發明之範疇。遍及本發明，相似參考數字遍及各圖及本發明之實施例指代相似部分。
圖2係根據本發明之一實施例之信號傳輸/接收系統的組態圖，且圖3係說明圖2之信號傳輸/接收系統之操作的波形圖。
參看圖2，信號傳輸/接收系統包括傳輸線201、信號傳輸電路210及信號接收電路220。信號傳輸電路210經組態以產生傳送信號D且經由傳輸線201來傳送該傳送信號D，其中每當施加脈衝信號P時，傳送信號D之邏輯值便改變。信號接收電路220經組態以經由傳輸線201來接收傳送信號D，且使用傳送信號D及藉由使傳送信號D延遲所獲得之經延遲之傳送信號DEL來產生還原信號R。
傳輸線201可包括金屬線或矽穿孔。然而，本發明不限於此。舉例而言，傳輸線201可包括能夠傳送電信號之任何組態。傳輸線201可為用於在一個半導體積體電路晶片中傳輸信號的組態，或用於在彼此不同之半導體積體電路晶片之間傳輸信號的組態。信號傳輸電路210及信號接收電路220可包括於一個半導體積體電路晶片中，或可分別包括於不同之半導體積體電路晶片中。
下文中，將參看圖2及圖3來描述信號傳輸/接收系統之操作。
信號傳輸電路210產生傳送信號D且經由傳輸線201來傳送該傳送信號D，其中每當施加待經由傳輸線201傳輸之脈 衝信號P時，傳送信號D之邏輯值便改變(亦即，每當施加脈衝信號P時，傳送信號D便被雙態觸發)。針對此操作，信號傳輸電路210可包括經組態以回應於脈衝信號P來改變傳送信號D之邏輯值的T正反器211。每當輸入信號之邏輯值為「高」時，T正反器211便改變輸出信號之邏輯值。根據另一實例，信號傳輸電路210亦可為不同於T正反器之任何適度合適的信號傳輸電路，其產生具有每當施加脈衝信號P時便改變之邏輯值的信號。
藉由信號傳輸電路210所產生之傳送信號D經由傳輸線201而傳送至信號接收電路220。此時，歸因於存在於傳輸線201中之電阻及電容而發生RC延遲。因此，傳送信號D在傳輸線之輸入端子IN處的波形不同於傳送信號D在傳輸線之輸出端子OUT處的波形。在圖3中，「D_IN」指示傳送信號D在傳輸線之輸入端子IN處的波形，且「D_OUT」指示傳送信號D在傳輸線之輸出端子OUT處的波形。
信號接收電路220使用穿過傳輸線201之傳送信號D及藉由使傳送信號D延遲所獲得之經延遲之傳送信號DEL來產生還原信號R。信號接收電路220在傳送信號D之邏輯值不同於經延遲之傳送信號DEL的邏輯值的週期中啟動還原信號R。還原信號R可為具有與藉由使脈衝信號P延遲所獲得之信號的波形實質上相同之波形的信號(亦即，還原信號R之啟動週期可具有對應於脈衝信號P之啟動週期的大小或實質上等於脈衝信號P之啟動週期的大小)。
針對此操作，信號接收電路220包括信號延遲區段221及 信號產生區段222。信號延遲區段221經組態以使輸入至其之傳送信號D延遲且產生經延遲之傳送信號DEL，且信號產生區段222經組態以回應於傳送信號D及經延遲之傳送信號DEL而產生還原信號R。此處，信號延遲區段221使傳送信號D延遲的延遲值對應於脈衝信號P之啟動週期。此係因為傳送信號D之相位與經延遲之傳送信號DEL的相位之間的差對應於還原信號R之啟動週期。信號產生區段222產生還原信號R，還原信號R在傳送信號D之邏輯值不同於經延遲之傳送信號DEL之邏輯值的週期中被啟動。還原信號R具有對應於傳送信號D之相位與經延遲之傳送信號DEL的相位之間的差的啟動週期。針對此操作，信號產生區段222可包括經組態以自信號延遲單元221接收傳送信號D及經延遲之傳送信號DEL且輸出還原信號R的互斥或閘(XOR)。互斥或閘在傳送信號D之邏輯值實質上等於經延遲之傳送信號DEL之邏輯值的週期中輸出「低」，且在傳送信號D之邏輯值不同於經延遲之傳送信號DEL之邏輯值的週期中輸出「高」，藉此產生還原信號R。信號產生區段222之組態不限於互斥或閘。信號延遲區段221之延遲值對應於脈衝信號P之啟動週期的事實表示傳送信號D之相位與藉由信號延遲區段221所延遲之經延遲之傳送信號DEL的相位之間的差實質上等於脈衝信號P之啟動週期。
下文中，將參看圖3來描述信號傳輸/接收系統之整個操作。
信號傳輸電路210接收脈衝信號P，產生傳送信號D以便 無損耗地傳輸脈衝信號P，且將傳送信號D傳送至傳輸線201。傳送信號D在傳輸線之輸入端子IN處具有「D_IN」的波形，且在傳輸線之輸出端子OUT處具有「D_OUT」之波形。信號接收電路220自傳輸線201接收傳送信號(D，具有「D_OUT」之波形)，產生經延遲之傳送信號DEL，且產生還原信號R，還原信號R在傳送信號D之邏輯值不同於經延遲之傳送信號DEL之邏輯值的週期中被啟動。所產生之還原信號R具有與藉由使脈衝信號P之相位延遲所獲得之信號的波形實質上相同的波形。
根據本發明之信號傳輸/接收系統可為經組態以傳輸/接收半導體記憶體中所包括之命令的系統。在此狀況下，脈衝信號P可為命令，且當已經由傳輸線將命令傳輸至同一半導體記憶體晶片中之另一電路或已將命令傳輸至另一半導體記憶體晶片時，可將命令稱為「還原信號R」。命令可包括有效命令、讀取命令、寫入命令、再新命令，及其類似者。
在習知技術中，由於待傳輸之脈衝信號的脈寬係小的，因此當脈衝信號實質上維持特定邏輯值所持續的時間係短的時，脈衝信號之邏輯值在自傳輸線所輸出之信號的邏輯值歸因於RC延遲而改變之前改變，從而引起出現上述特徵。然而，根據本發明，產生具有回應於待傳輸之脈衝信號而改變之邏輯值的信號，且傳輸關於施加脈衝信號之時間點的資訊，且基於該資訊而在傳輸線之輸出端子處使脈衝信號還原，使得即使當待傳輸之脈衝信號的脈寬係小的 時仍可無錯誤地傳輸信號。
參看圖3之波形圖，與脈衝信號P相比，傳送信號D之邏輯值未頻繁地改變。由於傳輸線上之信號之邏輯值的改變意謂傳輸線被充電或放電，因此當傳輸線上之信號的邏輯值未頻繁地改變時，傳輸線未頻繁地充電或放電，從而引起電流消耗減小。
圖4係說明根據本發明之一實施例之信號傳輸/接收方法的流程圖。
參看圖4，信號傳輸/接收方法包括：用於產生傳送信號之步驟S410，該傳送信號之邏輯值回應於脈衝信號而改變；用於經由傳輸線來傳送該傳送信號的步驟S420；及用於回應於傳送信號而產生還原信號的步驟S430。
下文中，將參看圖2至圖4來描述信號傳輸/接收方法。
脈衝信號P經由傳輸線201而傳輸且轉換為傳送信號D(S410，下文中稱作「傳送信號產生步驟」S410)。將脈衝信號P轉換為傳送信號D的原因係用於改良脈衝信號之傳送效能。在「傳送信號產生步驟」S410中，產生傳送信號D(每當施加脈衝信號P時，傳送信號D之邏輯值便改變)，亦即，脈衝信號P轉換為傳送信號D以容易地經由傳輸線201來傳輸。傳送信號D能容忍歸因於RC延遲之信號修改，此係因為與脈衝信號P相比，對於傳送信號D而言維持實質上相同之邏輯值的週期係長的。
經由傳輸線201來傳輸在「傳送信號產生步驟」S410中所產生之傳送信號D(S420，下文中稱作「傳送信號傳輸步 驟」S420)。傳送信號D輸入至傳輸線之輸入端子IN且輸出至傳輸線之輸出端子OUT。此時，傳送信號D之波形歸因於RC延遲而自「D_IN」改變為「D_OUT」。針對傳輸線201之描述與圖2及圖3中之描述實質上相同。
在將傳送信號D輸出至傳輸線之輸出端子OUT之後，傳送信號D轉換為具有與脈衝信號P之啟動週期實質上相同之啟動週期的脈衝信號P(S430，下文中稱作「還原信號產生步驟」S430)。由於傳送信號D具有(例如)僅關於施加脈衝信號P之時間點的資訊且具有不同於脈衝信號P之波形的波形，因此使用傳送信號D來產生具有對應於脈衝信號P之啟動週期的啟動週期(或實質上等於脈衝信號P之啟動週期的啟動週期)的還原信號R。還原信號R具有實質上等於藉由使脈衝信號P延遲所獲得之信號之波形的波形。
針對此操作，「還原信號產生步驟」S430包括：步驟S431(下文中稱作「信號延遲步驟」S431)，其中使經由傳輸線201所傳送之傳送信號D延遲以產生經延遲之傳送信號DEL；及步驟S432(下文中稱作「信號產生步驟」S432)，其中回應於傳送信號D及經延遲之傳送信號DEL而產生還原信號R。在「信號延遲步驟」S431中，傳送信號D延遲對應於脈衝信號D之啟動週期的延遲值，藉此產生經延遲之傳送信號DEL。在「信號產生步驟」S432中，在傳送信號D之邏輯值不同於經延遲之傳送信號DEL之邏輯值的週期中啟動還原信號R。
在圖2及圖3之描述中，脈衝信號P可為如上文所描述之 半導體記憶體之任何適度合適的命令。
根據本發明之信號傳輸/接收方法具有如上文所描述之特徵。
101‧‧‧傳輸線
102‧‧‧驅動器
201‧‧‧傳輸線
210‧‧‧信號傳輸電路
211‧‧‧T正反器
220‧‧‧信號接收電路
221‧‧‧信號延遲區段/信號延遲單元
222‧‧‧信號產生區段
D‧‧‧傳送信號
DEL‧‧‧經延遲之傳送信號
D_IN‧‧‧波形
D_OUT‧‧‧波形
IN‧‧‧傳輸線之輸入端子
OUT‧‧‧傳輸線之輸出端子
P‧‧‧脈衝信號
R‧‧‧還原信號
S1‧‧‧第一信號
S2‧‧‧第二信號
S3‧‧‧第三信號
XOR‧‧‧互斥或閘
圖1係說明歸因於存在於傳輸線中之RC延遲而出現之特徵的圖式。
圖2係根據本發明之一實施例之信號傳輸/接收系統的組態圖。
圖3係說明圖2之信號傳輸/接收系統之操作的波形圖。
圖4係說明根據本發明之一實施例之信號傳輸/接收方法的流程圖。
201‧‧‧傳輸線
210‧‧‧信號傳輸電路
211‧‧‧T正反器
220‧‧‧信號接收電路
221‧‧‧信號延遲區段/信號延遲單元
222‧‧‧信號產生區段
D‧‧‧傳送信號
D_IN‧‧‧波形
D_OUT‧‧‧波形
IN‧‧‧傳輸線之輸入端子
OUT‧‧‧傳輸線之輸出端子
P‧‧‧脈衝信號
R‧‧‧還原信號
XOR‧‧‧互斥或閘

Claims (15)

  1. 一種信號傳輸/接收系統，其包含：一傳輸線；一信號傳輸電路，其經組態以產生一傳送信號且經由該傳輸線來傳送該傳送信號，其中每當一脈衝信號輸入至該信號傳輸電路時，該傳送信號之一邏輯值便改變；及一信號接收電路，其經組態以經由該傳輸線來接收該傳送信號且使用該傳送信號及藉由使該傳送信號延遲所獲得之一經延遲之傳送信號來產生一還原信號。
  2. 如請求項1之信號傳輸/接收系統，其中該信號傳輸電路包含：一T正反器，其經組態以回應於該脈衝信號來改變該傳送信號之該邏輯值。
  3. 如請求項1之信號傳輸/接收系統，其中該信號接收電路經組態以在該傳送信號之該邏輯值不同於該經延遲之傳送信號之一邏輯值的一週期中啟動該還原信號。
  4. 如請求項1之信號傳輸/接收系統，其中該還原信號之一啟動週期具有實質上等於該脈衝信號之一啟動週期的一持續時間。
  5. 如請求項1之信號傳輸/接收系統，其中該信號接收電路包含：一信號延遲單元，其經組態以使該傳送信號延遲且產生該經延遲之傳送信號；及一信號產生單元，其經組態以回應於該傳送信號及該 經延遲之傳送信號而產生該還原信號。
  6. 如請求項5之信號傳輸/接收系統，其中該信號延遲單元之一延遲值實質上等於該脈衝信號之一啟動週期。
  7. 如請求項1之信號傳輸/接收系統，其中該傳輸線包括一矽穿孔。
  8. 如請求項1之信號傳輸/接收系統，其中該脈衝信號包括一半導體記憶體之一命令、一位址及資料中的一者。
  9. 一種信號傳輸/接收方法，其包含：產生一傳送信號，該傳送信號具有回應於一脈衝信號而改變之一邏輯值；經由一傳輸線來傳送該傳送信號；及回應於該傳送信號而產生一還原信號。
  10. 如請求項9之信號傳輸/接收方法，其中該還原信號之該產生包含：使經由該傳輸線所傳送之該傳送信號延遲且產生一經延遲之傳送信號；及回應於該傳送信號及該經延遲之傳送信號而產生該還原信號。
  11. 如請求項10之信號傳輸/接收方法，其中該還原信號在該傳送信號之該邏輯值不同於該經延遲之傳送信號之一邏輯值的一週期中被啟動。
  12. 如請求項9之信號傳輸/接收方法，其中該還原信號之一啟動週期具有實質上等於該脈衝信號之一啟動週期的一持續時間。
  13. 如請求項10之信號傳輸/接收方法，其中，在該經延遲之傳送信號之該產生中，該傳送信號延遲實質上等於該脈衝信號之一啟動週期的一延遲值，使得該經延遲之傳送信號產生。
  14. 如請求項9之信號傳輸/接收方法，其中該傳輸線包括一矽穿孔。
  15. 如請求項9之信號傳輸/接收方法，其中該脈衝信號包括一命令、一位址及一半導體記憶體之資料中的一者。
TW101149357A 2011-12-22 2012-12-22 信號傳輸／接收系統 TWI578730B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110140463A KR101811630B1 (ko) 2011-12-22 2011-12-22 신호 송수신 시스템

Publications (2)

Publication Number Publication Date
TW201328219A TW201328219A (zh) 2013-07-01
TWI578730B true TWI578730B (zh) 2017-04-11

Family

ID=48638511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149357A TWI578730B (zh) 2011-12-22 2012-12-22 信號傳輸／接收系統

Country Status (4)

Country Link
US (1) US8912832B2 (zh)
KR (1) KR101811630B1 (zh)
CN (1) CN103178865B (zh)
TW (1) TWI578730B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048942A (ko) * 2015-10-27 2017-05-10 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100307798A1 (en) * 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies
US20100315886A1 (en) * 2008-03-06 2010-12-16 Nec Corporation Data transfer apparatus, and method, and semiconductor circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611361A (en) * 1969-11-03 1971-10-05 American Standard Inc Alarm-monitoring system
US6496424B2 (en) * 2001-04-20 2002-12-17 Sun Microsystems Method and apparatus for generating and controlling integrated circuit memory write signals
KR100400225B1 (ko) * 2001-06-27 2003-10-01 삼성전자주식회사 잡음에 강한 버스트 모드 수신 장치 및 그의 클럭 신호 및데이타 복원 방법
KR100545704B1 (ko) * 2003-11-21 2006-01-24 주식회사 하이닉스반도체 반도체 메모리 소자의 컬럼선택신호 펄스폭 조절 회로
JP4403786B2 (ja) * 2003-12-01 2010-01-27 富士ゼロックス株式会社 インクジェット記録ヘッドの駆動回路、インクジェット記録ヘッド、及びインクジェットプリンタ
JP4350133B2 (ja) * 2007-02-19 2009-10-21 富士通株式会社 送信回路および無線伝送装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100315886A1 (en) * 2008-03-06 2010-12-16 Nec Corporation Data transfer apparatus, and method, and semiconductor circuit
US20100307798A1 (en) * 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies

Also Published As

Publication number Publication date
US8912832B2 (en) 2014-12-16
KR101811630B1 (ko) 2017-12-27
TW201328219A (zh) 2013-07-01
KR20130072857A (ko) 2013-07-02
CN103178865B (zh) 2016-12-28
CN103178865A (zh) 2013-06-26
US20130162315A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
CN102891666B (zh) 半导体集成电路及其信号传输方法
JP4860637B2 (ja) 信号伝送方式及び半導体集積回路装置
TWI512633B (zh) 用於識別堆疊晶片之半導體系統及裝置及其方法
US8437211B2 (en) Semiconductor system and device, and method for controlling refresh operation of stacked chips
US8461904B2 (en) Switching device and semiconductor integrated circuit device including the same
TWI524471B (zh) 具有主／從可組態設定的微電子元件
CN106711129B (zh) 半导体器件和半导体封装体
US20150206825A1 (en) Semiconductor device having through-silicon via
TWI578730B (zh) 信號傳輸／接收系統
CN104239253B (zh) 半导体装置和半导体系统
JP6395919B1 (ja) 半導体記憶装置
US9940979B2 (en) Semiconductor device including a redistribution layer
CN107799492B (zh) 半导体装置及包括其的半导体系统
US20150358010A1 (en) Stacked semiconductor apparatus being electrically connected through through-via and monitoring method
US9202802B2 (en) Semiconductor apparatus having through via capable of testing connectivity of through via
US10395701B1 (en) Memory device with a latching mechanism
US8563430B2 (en) Semiconductor integrated circuit and method for fabricating the same
TWI739956B (zh) 半導體裝置
US9443826B2 (en) Stack package and reduction of standby current
US9473142B2 (en) Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus
JP2011188257A (ja) 入出力端子制御回路
KR102094309B1 (ko) 리프레쉬 신호를 생성하는 적층 반도체 장치
US20130103868A1 (en) Integrated circuit system and method for operating memory system
KR101825011B1 (ko) 스위치 장치 및 그것을 포함하는 반도체 집적 회로 장치
CN114822655A (zh) 具有采用低速回退的快速引导代码传输的非易失性存储设备