TWI576459B - 沉積錳與氮化錳的方法 - Google Patents

沉積錳與氮化錳的方法 Download PDF

Info

Publication number
TWI576459B
TWI576459B TW102113098A TW102113098A TWI576459B TW I576459 B TWI576459 B TW I576459B TW 102113098 A TW102113098 A TW 102113098A TW 102113098 A TW102113098 A TW 102113098A TW I576459 B TWI576459 B TW I576459B
Authority
TW
Taiwan
Prior art keywords
manganese
substrate
precursor
reactant
layer
Prior art date
Application number
TW102113098A
Other languages
English (en)
Other versions
TW201348492A (zh
Inventor
湯靜
李哲峰
馬伯方
湯普森大衛
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201348492A publication Critical patent/TW201348492A/zh
Application granted granted Critical
Publication of TWI576459B publication Critical patent/TWI576459B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

沉積錳與氮化錳的方法
本發明的實施例大體上係關於半導體裝置中的阻障層及形成此類阻障層的方法。更特定而言，本發明的實施例係關於包含錳、氮化錳(MnNx)、矽酸錳及選擇的摻雜劑的薄膜。
微電子裝置(諸如半導體或積體電路)可包括數百萬的電子電路裝置，諸如電晶體、電容器等等。為了進一步增加積體電路上裝置的密度，希望有甚至更小的特徵尺寸。為了實現此等較小的特徵尺寸，必須減少導電接線、通孔及互連線、閘極等等的尺寸。多水平互連結構的可靠形成對於增加電路密度及品質亦為必需的。製造技術的發展已使得能夠使用銅用於導電接線、互連、通孔及其他結構。然而，隨著特徵尺寸的減小及銅用於互連的使用增加，互連結構中的電子遷移成為待克服的較大障礙。
氮化鉭(TaN)為薄膜厚度大於10埃的銅阻障，其中薄膜為連續的。然而，由於Ta原子直徑約為4埃，故厚度約為5埃的TaN薄膜不是連續的。對於需要更薄的TaN的較小 節點，TaN本身可為不連續的薄膜，由此限制TaN的銅阻障性質。當前的方法包括TaN層的頂部上的Ta層，該Ta層用作銅的潤濕層及提供阻障薄膜的連續性。然而，對於較小的節點(小於32 nm)，此方法導致較大的線路電阻及由此不為適當的解決方法。
物理氣相沉積(physical vapor deposited；PVD)的氮化鉭(TaN)為用於銅互連中的擴散阻障的標準材料。由於銅與TaN的不良黏附，故鉭襯墊亦用於增強互連結構的耐久性。隨著銅互連的尺寸正減少至低於20 nm，PVD TaN阻障的非保形性質加上Ta襯墊已引起諸如銅間隙填充空洞及高線路電阻的問題。原子層沉積(atomic layer deposition；ALD)TaN正用作具有較好的保形性的先進技術；然而，ALD TaN的薄膜品質仍然需要明顯改良。
因此，在本發明所屬的技術領域存在對於可作為有效銅阻障之薄層的需求。
本發明的一或更多個實施例針對形成含錳薄膜的方法。提供基板，該基板暴露於第一前驅物及反應物。第一前驅物包含含錳有機金屬化合物以沉積含錳薄膜。含錳有機金屬化合物具有以下化學式： 其中每一A為獨立地選自碳或矽，且每一R為獨立地選自氫、甲基、經取代烷類或非經取代烷類、支鏈烷類或非支鏈烷類、經取代烯類或非經取代烯類、支鏈烯類或非支鏈烯類、經取代炔類或非經取代炔類、支鏈炔類或非支鏈炔類或經取代芳香族或非經取代芳香族。
本發明的一些實施例針對形成含錳薄膜的方法。提供基板，該基板包含位於該基板上的介電層，該介電層具有溝槽，該溝槽具有開口、側壁及底部。基板暴露於第一前驅物及反應物。第一前驅物包含含錳有機金屬化合物以在溝槽的側壁及/或底部的至少一部分上沉積含錳薄膜。含錳有機金屬化合物具有以下化學式： 其中每一A為獨立地選自碳或矽，且每一R為獨立地選自氫、甲基、經取代烷類或非經取代烷類、支鏈烷類或非支鏈烷類、經取代烯類或非經取代烯類、支鏈烯類或非支鏈烯類、經取代炔類或非經取代炔類、支鏈炔類或非支鏈炔類或經取代芳香族或非經取代芳香族。
在一些實施例中，該方法進一步包含以下步驟：在含錳薄膜的上方沉積包含銅的導電材料。
在一或更多個實施例中，含錳薄膜進一步包含一或更多種摻雜劑，該一或更多種摻雜劑係選自Co、Mn、Ru、 Ta、Al、Mg、Cr、Nb、Ti及V。在一些實施例中，藉由暴露基板至第二前驅物及反應物來包括摻雜劑，該第二前驅物包含含有摻雜劑元素的化合物。
在一或更多個實施例中，基板實質上同時暴露於第一前驅物及反應物。在一些實施例中，基板依序暴露於第一前驅物及反應物。
在一些實施例中，每一A為氮。在一或更多個實施例中，每一R基團為甲基。在一或更多個實施例中，含錳有機金屬化合物包含錳雙[雙(三甲基矽烷基)醯胺]。
在一些實施例中，反應物為氨及氫中的一或更多者。在一或更多個實施例中，反應物包含氨。
在一些實施例中，含錳薄膜包含MnNx，其中x在約0.1至約3的範圍內。一些實施例進一步包含以下步驟：處理MnNx薄膜以產生矽酸錳。在一些實施例中，矽酸錳形成於介電層上。
一些實施例進一步包含以下步驟：暴露基板至不同於第一前驅物的第二前驅物及可選擇地暴露至不同於反應物的第二反應物。
在一或更多個實施例中，基板包含位於基板上的介電層，該介電層具有溝槽，該溝槽具有開口、側壁及底部，且含錳薄膜沉積在溝槽的側壁及底部中的一或更多者的至少一部分上。在一些實施例中，含錳薄膜選擇性地沉積在介電層或基板中的一者上，該介電層或基板中的一者在該介電層及基板中的另一者的上方。
在一或更多個實施例中，矽酸錳形成在介電層上。在一些實施例中，含錳薄膜以小於約2 nm的厚度連續。
在一些實施例中，含錳薄膜中實質上不存在氧化錳。
本發明的額外實施例針對在微電子裝置中形成互連的方法。提供基板，該基板包含位於該基板上的介電層。介電層具有開口，該開口允許導電至下層。基板暴露於第一前驅物及反應物。第一前驅物包含含錳有機金屬化合物以在至少一部分介電層上沉積含錳薄膜。含錳有機金屬化合物具有以下化學式： 其中每一A為獨立地選自碳或矽，且每一R為獨立地選自氫、甲基、經取代烷類或非經取代烷類、支鏈烷類或非支鏈烷類、經取代烯類或非經取代烯類、支鏈烯類或非支鏈烯類、經取代炔類或非經取代炔類、支鏈炔類或非支鏈炔類或經取代芳香族或非經取代芳香族。導電材料沉積在含錳薄膜上方。導電材料可選擇地可位於開口上方，該開口允許導電至下層。
本發明的額外實施例針對在微電子裝置中形成互連的方法。提供包含介電層的基板。介電層具有溝槽，該溝槽具有開口、側壁及底部。基板暴露於第一前驅物及反應物。第一前驅物包含含錳有機金屬化合物以在溝槽的側壁及/或底部的至少一部分上沉積含錳薄膜。含錳有機金屬化合物具有 以下化學式： 其中每一A為獨立地選自碳或矽，且每一R為獨立地選自氫、甲基、經取代烷類或非經取代烷類、支鏈烷類或非支鏈烷類、經取代烯類或非經取代烯類、支鏈烯類或非支鏈烯類、經取代炔類或非經取代炔類、支鏈炔類或非支鏈炔類或經取代芳香族或非經取代芳香族。包含Cu的導電材料沉積至有襯墊的溝槽中。
在一些實施例中，含錳薄膜包含在介電質過渡至MnNx的表面處的矽酸錳。在一或更多個實施例中，薄膜包含矽酸錳且矽酸錳直接沉積至基板上。
一或更多個實施例進一步包含以下步驟：在沉積導電材料之前暴露第一層至電漿處理。在一些實施例中，電漿包含He、Ar、NH3、H2及N2中的一或更多者。
本發明的進一步實施例針對在微電子裝置中形成互連的方法。提供包含介電質的基板。介電層具有溝槽，該溝槽具有開口、側壁及底部。基板依序暴露於第一前驅物及反應物，第一前驅物包含具有以下化學式的含錳有機金屬化合物：
其中每一A為獨立地選自碳或矽，且每一R為獨立地選自氫、甲基、經取代烷類或非經取代烷類、支鏈烷類或非支鏈烷類、經取代烯類或非經取代烯類、支鏈烯類或非支鏈烯類、經取代炔類或非經取代炔類、支鏈炔類或非支鏈炔類或經取代芳香族或非經取代芳香族，以在溝槽的側壁及/或底部的至少一部分上沉積含錳薄膜。包含Cu的導電材料沉積至有襯墊的溝槽中。
100‧‧‧微電子裝置
105‧‧‧基板
110‧‧‧介電層
115‧‧‧側壁
120‧‧‧溝槽底部
130‧‧‧阻障層
140‧‧‧導電填充材料
150‧‧‧溝槽
160‧‧‧開口
200‧‧‧微電子裝置
205‧‧‧基板
210‧‧‧介電層
215‧‧‧側壁
220‧‧‧溝槽底部
230‧‧‧第一層
235‧‧‧第二層
240‧‧‧導電填充材料
因此，可詳細理解本發明的上述特徵結構的方式，即上文簡要概述的本發明的更特定描述可參照實施例進行，一些實施例圖示於隨附圖式中。然而，應注意，隨附圖式僅圖示本發明的典型實施例，且因此不欲視為本發明範疇的限制，因為本發明可允許其他同等有效的實施例。
第1A圖及第1B圖圖示根據本發明的一或更多個實施例的沉積阻障層及導電填充材料之前及之後的介電層；及第2圖圖示根據本發明的一或更多個實施例的具有第一層、第二層及導電填充材料的介電層。
描述本發明的數個示例性實施例之前，將理解，本發明不限於以下描述中闡明的構造或製程步驟的細節。本發 明能夠具有其他實施例及能夠以各種方式實作或執行。
本發明的實施例係關於由有機金屬前驅物產生錳(Mn)或氮化錳(MnNx)。沉積方法可為原子層沉積(ALD)或化學氣相沉積(CVD)。有機金屬前驅物可包括錳甲矽烷基醯胺基複合物。沉積的錳或MnNx薄膜可用作後端製程銅互連中替代的擴散阻障以替換當前使用的PVD TaN或ALD TaN。沉積方法可與ALD TaN沉積整合以產生摻雜錳的TaN或摻雜有MnNx的鉭。
錳或MnNx為建議用於該等應用的新材料。錳可與介電下層反應以形成矽酸錳作為阻障。在不受限於任何特定的操作原理的情況下，咸信MnNx不僅是擴散阻障而且促進銅及介電質之間的黏附。
存在高品質及高純度的MnNx或錳的CVD/ALD薄膜的少數實例。一些前驅物具有含氧配合基，此舉導致MnOx的形成。在銅表面上形成的氧化錳難以分離開且將增加通孔電阻。一些前驅物具有極低的蒸氣壓力及反應速率，此對腔室設計形成挑戰及導致ALD沉積期間的不良薄膜形態。一些實施例的前驅物可藉由CVD產生高純度錳薄膜及藉由ALD產生高純度MnNx薄膜，該等薄膜具有光滑的形態。
一些實施例的來自三甲基甲矽烷基醯胺基錳複合物的MnNx的ALD已經在標準的ALD腔室上執行。薄膜在所有測試的介電材料中顯示光滑的表面形態，該等介電材料包括摻雜高孔隙度的碳的低k二氧化矽。可獲得來自三甲基甲矽烷基醯胺基錳的純錳的CVD。錳可與下層介電質反應以形成 矽酸錳，該等矽酸錳經證實為用於銅的良好擴散阻障。
本發明的一個態樣係關於一種微電子裝置，該微電子裝置包含基板、介電層、阻障層及導電材料。第1A圖圖示微電子裝置100的實施例，該微電子裝置100包含基板105及介電層110。介電層110位於基板105上，且介電層110具有溝槽150，該溝槽150由溝槽底部120、側壁115及開口160界定。
在一或更多個實施例中，介電層110為低k介電層。在一些實施例中，介電層包含SiOx。進一步實施例規定介電層包含摻雜多孔碳的SiOx。在一或更多個實施例中，介電層為摻雜多孔碳的SiOx層，該層具有小於3的k值。
第1B圖圖示沉積阻障層130之後的同一微電子裝置100，該阻障層130覆蓋側壁115及/或溝槽底部120的至少一部分。如第1B圖中所圖示，阻障層130可覆蓋側壁115及溝槽底部120的全部。阻障層130可包含MnNx及一或更多種摻雜劑，諸如Co、Mn、Ru、Ta、Al、Mg、Cr、Nb、Ti或V。
在一或更多個實施例中，阻障層包含以錳層的重量計的0.1%至10%的摻雜劑。在一些實施例中，阻障層包含0.2重量%至8重量%的摻雜劑。在特定實施例中，阻障層包含0.5重量%至5重量%的摻雜劑。
根據一或更多個實施例，如本文中所使用，「阻障層」指代藉由沉積TaN及一或更多種摻雜劑所形成的不連續的層，且排除第二元素或摻雜劑擴散進入僅一部分阻障層之區域。換言之，摻雜劑存在於貫穿TaN層的全部厚度，而不 僅是出現在TaN層的表面部分處。
導電填充材料140填滿具有阻障層130為襯墊的至少一部分溝槽150。根據一或更多個實施例，導電填充材料包含銅或銅合金。在其他實施例中，導電填充材料進一步包含Al。
儘管第1B圖中的導電填充材料140圖示為直接接觸阻障層130，但中間層可能在導電填充材料140與阻障層130之間，諸如黏附層或晶種層。根據一或更多個實施例，微電子裝置進一步包含黏附層，該黏附層包含Ru及Co、Mn中的一或更多者。除了Ru及/或Co之外，黏附層可包含一或更多種摻雜劑，諸如Ta、Al、Mg、Cr、Nb、Ti或V。在特定實施例中，黏附層包含Ru及Mn。除了傳統的襯墊之外，錳及氮化錳可用作襯墊。舉例而言，當藉由CVD Cu替代PVD Cu時，氮化錳可能為有希望的襯墊。此外，氮化錳可還原至Mn以作為襯墊促進與Cu的黏附。
在一些實施例中，晶種層沉積在阻障層的頂部上。根據一或更多個實施例，晶種層包含銅的合金，諸如Cu-Mn合金。在一些實施例中，晶種層包含小於約5重量%的Mn、小於約4重量%的Mn、小於約3重量%的Mn或小於約2重量%的Mn。在一或更多個實施例中，晶種層包含約1重量%的Mn。含有1重量%的Mn的銅合金的線路電阻可預期與純銅的線路電阻相同或類似。
雖然不希望受限於任何特定原理，但人們認為摻雜劑可選擇性地經由阻障層130擴散至介電層110且可與介電 材料形成複合物，該複合物將抗電子遷移。因此，在一些實施例中，Mn可經由阻障層擴散且可形成MnSiOx。此MnSiOx的自形成阻障層隨後可阻止從導電材料140至介電層110的銅電子遷移。
除了作為銅阻障之外，摻雜的錳亦可為氧從介電層110擴散至導電材料140的阻障。氧從介電層110擴散至導電材料140可導致氧與導電材料及/或晶種層中的成分反應。舉例而言，氧可與阻障層130及導電材料140的界面處的層反應，由此「固定」Mn至阻障層/導電材料界面上。類似地，若存在包含Mn的晶種層，則氧可與晶種層/阻障層界面處的晶種層中的Mn反應且可固定Mn至該界面。
在一些實施例中，基板暴露於第一前驅物及反應物。實質上可同時暴露於該等前驅物，如在CVD反應中，或依序暴露於該等前驅物，如在ALD反應中。如本說明書及隨附申請專利範圍中所使用，術語「實質上同時」意謂前驅物及反應性氣體流入腔室內以彼此反應且一起與基板表面反應。熟習此項技術者將理解可能存在基板區域，該等區域短暫暴露於前驅物及反應性氣體中的一者直到前驅物及反應性氣體中的另一者擴散至相同區域。
在一些實施例中，含錳有機金屬化合物的化學式如下：
其中每一A為獨立地選自碳或矽，且每一R為獨立地選自氫、甲基、經取代烷類或非經取代烷類、支鏈烷類或非支鏈烷類、經取代烯類或非經取代烯類、支鏈烯類或非支鏈烯類、經取代炔類或非經取代炔類、支鏈炔類或非支鏈炔類或經取代芳香族或非經取代芳香族。錳的氧化狀態可處於任何適當的氧化狀態，該氧化狀態能與基板或反應物反應。在一些實施例中，錳為Mn(II)或Mn(III)。
含錳薄膜的沉積可在裸基板表面上執行或在基板表面上已經存在的薄膜上執行。舉例而言，含錳薄膜可沉積在表面上存在的介電薄膜上。介電薄膜可具有形成於該介電薄膜中的多種結構(例如，溝槽)，該等結構具有頂部、底部及側壁。在一些實施例中，存在介電薄膜，該介電薄膜具有至少一個溝槽，該溝槽具有側壁及底部。底部可為介電質或介電質下的表面(例如，裸基板或者另一種材料)。對於不同表面，含錳薄膜的沉積可為選擇性的。在一些實施例中，對於介電層或下層，含錳薄膜的沉積為選擇性的。在一些實施例中，每一A為氮原子。在一或更多個實施例中，每一R基團為甲基。在一些實施例中，含錳有機金屬化合物包含錳雙[雙(三甲基矽烷基)醯胺]。在一些實施例中，反應物為氨及氫中的一或更多者。在不受 限於任何特定的操作原理的情況下，咸信Mn-N鍵在薄膜形成期間斷裂。因此，作為實例，若使用氨，則可形成氮化錳薄膜。然而，若氫用作反應物，則可形成錳薄膜。
在一些實施例中，錳薄膜包含MnNx。一些實施例的x在約0.1至約3的範圍內，或在約0.2至約2的範圍內，或在約0.25至約1的範圍內。氮化錳薄膜可經受後沉積製程，藉由該後沉積製程形成矽酸錳。在一些實施例中，薄膜包含矽酸錳且可直接形成在介電層上。在一或更多個實施例中，錳薄膜包含接近介電表面的矽酸錳及離表面較遠的氮化錳。從矽酸鹽至氮化物的過渡可為逐漸的或可為不連續的步驟。
在一些實施例中，含錳薄膜在小於約2 nm的厚度處為連續的。如在本說明書及隨附申請專利範圍中所使用，術語「連續的」意謂大於總薄膜面積的約10%的薄膜中沒有間隙。在一些實施例中，薄膜以小於3 nm、2.5 nm、1.5 nm、1 nm或0.5 nm的厚度連續。
在一些實施例中，含錳薄膜中實質上不存在氧化錳。如在本說明書及隨附申請專利範圍中所使用，術語「實質上不」意謂層中存在小於約5原子百分比的氧化錳。在一些實施例中，存在小於約4原子%、3原子%、2原子%或1原子%的氧化錳。
第2圖圖示具有基板205及介電層210的微電子裝置200。介電層210具有側壁215及溝槽底部220，該等側壁215及溝槽底部220至少部分地被第一層230所覆蓋。第一層230可為包含矽酸錳的阻障層。第二層235安置在第一層230 上，且可包含錳或氮化錳中的一或更多者。第二層可進一步包含一或更多種摻雜劑，諸如Ta、Al、Mg、Cr、Nb、Ti或V。第一層230與第二層235之間的過渡可為平滑的，如在梯度組分中或在不連續階梯中。
導電填充材料240沉積在藉由側壁215及溝槽底部220界定的溝槽的剩餘部分中。根據一或更多個實施例，導電填充材料包含銅或銅合金。在進一步的實施例中，導電填充材料亦包含Mn。導電材料240可直接沉積在第二層235上或可沉積在第二層235的頂部上的晶種層(未圖示)上。根據一或更多個實施例，晶種層包含銅合金，諸如Mn、Co及Ru。在一些實施例中，晶種層包含小於約5%的Mn，或小於約4%的Mn，或小於約3%的Mn，或小於約2%的Mn或小於約1%的Mn。
除了上述薄膜以外，本發明的另一態樣係關於用於在微電子裝置中形成互連的方法，該方法包含以下步驟：提供基板，該基板具有安置在該基板上之介電層；沉積阻障層在介電層上；及沉積導電材料在阻障層上。根據此態樣的一或更多個實施例，阻障層包含氮化錳及摻雜劑，該摻雜劑選自Mn、Co、Ru、Ta、Al、Mg、Cr、Nb、Ti及V。
錳層(金屬的、氮化物或矽化物)可藉由任何適當的沉積製程形成。舉例而言，錳層可藉由交替層沉積(alternating layer deposition；ALD)製程或電漿增強原子層沉積(plasma enhanced atomic layer deposition；PEALD)來沉積。摻雜劑隨後可藉由化學氣相沉積(CVD)、物理氣相沉積(PVD) 或ALD來沉積。摻雜劑隨後擴散至含錳層中以形成整合的含錳摻雜劑層。摻雜劑可經由各種製程擴散至含錳層中，包括藉由電漿處理及藉由加熱。
或者，錳及摻雜劑可沉積在交替層中。根據此實施例，第一含錳層(諸如錳單層)沉積在介電薄膜上。當介電薄膜被稱作下層用於含錳薄膜的沉積時，將理解下層可為任何適當的層，包括(但不限於)，金屬層或基底基板。第一摻雜劑層(諸如摻雜劑層、摻雜劑合金層或其他含摻雜劑化合物層)隨後沉積在第一含錳層的頂部上。此第一摻雜劑層亦可為單層。第二含錳層隨後沉積在第一摻雜劑層的頂部上。重複此製程直到產生所需厚度的摻雜的含錳薄膜。含錳層與摻雜劑層的比率可為任何適當的組合且不限於1：1。舉例而言，可存在十個含錳層沉積用於每一個摻雜劑層。在一些實施例中，存在一個以上前驅物氣體同時或分別流入處理腔室內。舉例而言，含錳前驅物及鈷前驅物可一起流入腔室內以與表面反應。使用的反應物可特定用於前驅物物種中的一者或共同用於兩個物種。在一些實施例中，基板或表面暴露於第一前驅物，接著暴露於第一反應物，及暴露於不同於第一前驅物的第二前驅物，隨後暴露於第一反應物或者不同於第一反應物的第二反應物。
對於沉積摻雜劑金屬，可使用適當的含金屬的前驅物。適當的前驅物的實例包括含有所需摻雜劑的金屬複合物，諸如與有機配合基或羰基配合基配位的摻雜劑金屬。適當的摻雜劑前驅物應具有充足的蒸氣壓力以在適當的製程 (諸如ALD、CVD及PVD)中沉積。取決於使用的摻雜劑前驅物，可使用共同反應物來沉積摻雜劑。舉例而言，還原氣體(諸如氫氣及氨氣)可用作沉積一些摻雜劑之共同反應物。
本發明的一些實施例規定在沉積導電材料之前採用電漿處理摻雜的含錳薄膜。根據一或更多個實施例，電漿包含He、Ar、NH3、H2及N2中的一或更多者。導電材料可以各種方式沉積，包括藉由無電的沉積製程、電鍍(electroplating；ECP)製程、CVD製程或PVD製程。在一些實施例中，第一晶種層沉積在阻障層上，且主體導電層隨後形成在晶種層上。
根據本發明的各種實施例的薄膜事實上可沉積在任何基板材料的上方。如本文中所使用的「基板表面」指代形成在基板上的任何基板或材料表面，在製造製程期間，在該表面上執行薄膜處理。舉例而言，根據應用，其上可執行處理的基板表面包括材料，諸如矽、二氧化矽、拉伸矽、絕緣體上矽(silicon on insulator；SOI)、摻雜碳的氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石及任何其他材料，諸如金屬、金屬氮化物、金屬合金及其他導電材料。基板表面上的阻障層、金屬或金屬氮化物包括用於裝置製造之鈦、氮化鈦、氮化鎢、鉭及氮化鉭、鋁、銅或任何其他導體或導電或非導電阻障層。基板可具有各種尺寸，諸如200 mm或300 mm直徑晶圓以及矩形的或正方形的窗格。基板上可使用本發明的實施例，基板包括(但不限於)半導體晶圓(諸如晶體矽(例如，Si<100>或Si<111>))、二氧化矽、拉伸矽、鍺化矽、摻雜多晶矽或未摻雜多晶矽、摻雜矽晶圓或未摻雜矽晶 圓、III-V族材料，諸如砷化鎵、氮化鎵、磷化銦及圖案化或非圖案化的晶圓。基板可暴露於預處理製程以研磨、蝕刻、還原、氧化、羥化、退火及/或烘焙基板表面。
當本發明的實施例提供用於沉積或形成摻雜的含錳薄膜的方法時，處理腔室經設置以在氣相沉積製程期間暴露基板至一連串的氣體及/或電漿。處理腔室將包括分離的反應物供給，隨同載氣、淨化氣體及惰性氣體(諸如氬氣及氮氣)的任何供給，該等供給與用於反應物及氣體的每一者的氣體入口流體連通。每一入口可藉由適當的流量控制器(諸如質量流量控制器或容積流量控制器)控制，該控制器與中央處理單元(central processing unit；CPU)通訊，該中央處理單元允許反應物中的每一者流動至基板以執行如本文中所描述的沉積製程。中央處理單元可為任何形式電腦處理器中的一者，該電腦處理器可用於產業設置中用於控制各種腔室及子處理器。CPU可耦合至記憶體且可為易獲得的記憶體中的一或更多者，諸如隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read only memory；ROM)、快閃記憶體、壓縮光碟、軟碟、硬碟或本端或遠端數位儲存器的任何其他形式。支援電路可耦合至CPU以習知方式支援CPU。該等電路包括快取記憶體、電源、時鐘電路、輸入/輸出電路系統、子系統等等。
在原子層沉積類型腔室中，基板可暴露於第一前驅物及反應物空間或時間分離的製程。時間性的ALD，亦被稱為時域ALD，為傳統的製程，在該製程中第一前驅物流入腔 室內以與表面反應(例如，化學吸附)。在將反應物流入腔室內之前，將第一前驅物自腔室淨化。在空間性的ALD中，第一前驅物及反應性氣體兩者同時流至腔室但是空間分離以便在多次流入之間存在區域，防止前驅物的混合。通常，第一前驅物及反應物之間存在氣體幕(例如，淨化氣體、真空埠或所述者的組合)以確保分離。在空間性的ALD中，必須相對於氣體分配板移動基板，反之亦然，以使得每一部分基板暴露於第一前驅物及反應性氣體兩者。
可在單個基板沉積腔室中處理基板，其中在處理另一個基板之前裝載、處理及卸載單個基板。基板亦可以連續的方式處理，像傳送機系統，在該系統中，多個基板分別被載入腔室的第一部分中，移動穿過腔室且從腔室的第二部分卸載。腔室的形狀及相關的傳送機系統可形成直線路徑或曲線路徑。此外，處理腔室可為旋轉料架，在該旋轉料架中多個基板圍繞中心軸移動及暴露於不同位置處的沉積氣體。
共同反應物通常為蒸氣或氣體形式。反應物可使用載氣傳送。載氣、淨化氣體、沉積氣體或其他製程氣體可含有氮、氫、氬、氖、氦或所述者的組合。此處描述的各種電漿，諸如氮電漿或惰性氣體電漿，可從電漿共同反應性氣體點燃及/或含有電漿共同反應性氣體。
在一或更多個實施例中，用於製程的各種氣體可從各種洞或出口，經由氣體通道經脈衝傳輸進入入口，及進入中央通道。在一或更多個實施例中，沉積氣體可依序脈衝傳輸至噴淋頭及經由噴淋頭脈衝傳輸。或者，如上所述，氣體 可經由氣體供應噴嘴或氣體供應頭同時流動，且基板及/或氣體供應頭可經移動，以使得基板依序暴露於氣體。
在另一實施例中，含錳薄膜可在電漿增強原子層沉積(PEALD)製程期間形成，該製程提供連續的前驅物及電漿脈衝。在具體實施例中，共同反應物可涉及電漿。在涉及使用電漿的其他實施例中，在電漿步驟期間，大體在製程期間離子化試劑，雖然此可能僅發生在沉積腔室的上游，以使得離子或其他能量或發光物種不與沉積薄膜直接接觸，此配置經常被稱為遠端電漿。因此，在此類型的PEALD製程中，從處理腔室外部產生電漿，諸如藉由遠端電漿產生器系統產生。在PEALD製程期間，可從微波(microwave；MW)頻率產生器或射頻(radio frequency；RF)產生器產生電漿。儘管可在本文中揭示的沉積製程期間使用電漿，然而應注意到電漿並非必需。確切而言，其他實施例係關於非常溫和的條件下的沉積製程，無需電漿。
本發明的另一個態樣關於用於在基板上沉積薄膜以執行根據上述實施例中的任一者之製程的設備。在一個實施例中，設備包含沉積腔室用於在基板上沉積薄膜。腔室包含處理區域用於支撐基板。設備包括前驅物入口，該前驅物入口與錳前驅物(諸如，錳[雙(雙(三甲基矽烷基)醯胺])的供應流體連通。設備亦包括反應性氣體入口，該反應性氣體入口與含氮前驅物(諸如氨)的供應流體連通。設備亦包括反應性氣體入口，該反應性氣體入口與摻雜劑前驅物(諸如，含摻雜劑的金屬複合物)的供應流體連通。設備進一步包括淨 化氣體入口，該淨化氣體入口與淨化氣體流體連通。設備可進一步包括真空埠用於從沉積腔室移除氣體。設備可進一步包括輔助氣體入口用於供給一或更多個輔助氣體(諸如惰性氣體)至沉積腔室。沉積可進一步包括用於藉由輻射加熱及/或電阻性加熱來加熱基板的手段。
在一些實施例中，可在本文中所描述的方法期間使用的用於沉積或形成薄膜的電漿系統及處理腔室或系統可在PRODUCER®、CENTURA®或ENDURA®系統上執行，所有該等系統可購自位於加利福尼亞州的聖克拉拉的Applied Materials公司。ALD處理腔室的詳細描述可見於共同讓渡的美國專利第6,821,563號、第6,878,206號、第6,916,398號及第7,780,785號。
遍及此說明書的對「一個實施例」、「某些實施例」、「一或更多個實施例」或「實施例」之引用意謂與實施例有關的描述的特定特徵、結構、材料或特點包括在本發明的至少一個實施例中。因此，遍及本發明書各處的諸如「在一或更多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在實施例中」的用語的出現不一定指代本發明的相同實施例。此外，在一或更多個實施例中，特定特徵、結構、材料或特點可以任何適當的方式組合。
儘管本文中已經參閱特定實施例描述本發明，但應理解，該等實施例僅為說明本發明的原理及應用。對於熟習此項技術者將顯而易見的是在不脫離本發明的精神及範圍的情況下可對本發明的方法及設備做出各種修改及變化。因 此，本發明意欲包括在隨附申請專利範圍及申請專利範圍的等效物的範圍內的修改及變化。
200‧‧‧微電子裝置
205‧‧‧基板
210‧‧‧介電層
215‧‧‧側壁
220‧‧‧溝槽底部
230‧‧‧第一層
235‧‧‧第二層
240‧‧‧導電填充材料

Claims (19)

  1. 一種形成一含錳薄膜的方法，該方法包含以下步驟：提供一基板，及將該基板暴露至一第一前驅物及一反應物，其中該反應物為氨及氫中的一或更多者，該第一前驅物包含一含錳有機金屬化合物以沉積一含錳薄膜，其中該含錳有機金屬化合物的化學式如下： 其中每一A為獨立地選自氮、碳或矽，且每一R為獨立地選自氫、甲基、經取代烷類或非經取代烷類、支鏈烷類或非支鏈烷類、經取代烯類或非經取代烯類、支鏈烯類或非支鏈烯類、經取代炔類或非經取代炔類、支鏈炔類或非支鏈炔類或經取代芳香族或非經取代芳香族。
  2. 如請求項1所述之方法，其中該含錳薄膜進一步包含一或更多種摻雜劑，該一或更多種摻雜劑選自Co、Mn、Ru、Ta、Al、Mg、Cr、Nb、Ti及V。
  3. 如請求項2所述之方法，其中藉由暴露該基板至一第二前驅物及一反應物來包括該摻雜劑，該第二前驅物包含一化合物，該化合物含有該摻雜劑元素。
  4. 如請求項1所述之方法，其中該基板實質上同時暴露於該第一前驅物及反應物。
  5. 如請求項1所述之方法，其中該基板依序暴露於該第一前驅物及反應物。
  6. 如請求項1所述之方法，其中每一R基團為甲基。
  7. 如請求項1所述之方法，其中該含錳有機金屬化合物包含錳雙[雙(三甲基矽烷基)醯胺]。
  8. 如請求項7所述之方法，其中該反應物包含氨。
  9. 如請求項1所述之方法，其中該錳薄膜為MnNx且x在約0.1至約3的範圍內。
  10. 如請求項9所述之方法，該方法進一步包含以下步驟：處理該MnNx薄膜以產生矽酸錳。
  11. 如請求項1所述之方法，其中矽酸錳沉積在該基板上。
  12. 如請求項1所述之方法，其中該含錳薄膜在小於約2nm的一厚度處為連續的。
  13. 如請求項1所述之方法，該方法進一步包含以下步驟：暴露該基板至不同於該第一前驅物的一第二前驅物及可選擇地暴露至不同於該反應物的一第二反應物。
  14. 如請求項1所述之方法，其中該基板包含一介電層，該介電層安置在該基板上，該介電層具有一溝槽，該溝槽具有一開口、一側壁及一底部，且該含錳薄膜沉積在該溝槽的該側壁及底部中的一或更多者的至少一部分上。
  15. 如請求項14所述之方法，其中該含錳薄膜選擇性地沉積在該介電層及基板中的一者上，該介電層及基板中的一者在該介電層及該基板中的另一者的上方。
  16. 一種用於在一微電子裝置中形成互連的方法，該方法包含以下步驟：提供一基板，該基板包含一介電層，該介電層安置在該基板上，該介電層具有一開口，該開口允許導電至一下層，將該基板暴露至一第一前驅物及一反應物，其中該反應物為氨及氫中的一或更多者，該第一前驅物包含一含錳有機金屬化合物以沉積一含錳薄膜在該介電層的至少一部分上，其中該含錳有機金屬化合物的化學式如下： 其中每一A為獨立地選自碳或矽且每一R為獨立地選自氫、甲基、經取代烷類或非經取代烷類、支鏈烷類或非支鏈烷類、經取代烯類或非經取代烯類、支鏈烯類或非支鏈烯類、經取代炔類或非經取代炔類、支鏈炔類或非支鏈炔類或經取代芳香族或非經取代芳香族；及在該含錳薄膜上方沉積一導電材料，該導電材料亦可位於該開口上方，該開口允許導電至一下層。
  17. 如請求項16所述之方法，其中該含錳薄膜包含位在該介電質過渡至MnNx的一表面處的矽酸錳。
  18. 如請求項16所述之方法，該方法進一步包含以下步驟：在沉積該導電材料之前將該含錳薄膜暴露至電漿處理。
  19. 如請求項18所述之方法，其中該電漿包含He、Ar、NH3、H2及N2中的一或更多者。
TW102113098A 2012-04-13 2013-04-12 沉積錳與氮化錳的方法 TWI576459B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261623972P 2012-04-13 2012-04-13
US13/860,618 US9048294B2 (en) 2012-04-13 2013-04-11 Methods for depositing manganese and manganese nitrides

Publications (2)

Publication Number Publication Date
TW201348492A TW201348492A (zh) 2013-12-01
TWI576459B true TWI576459B (zh) 2017-04-01

Family

ID=49325471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113098A TWI576459B (zh) 2012-04-13 2013-04-12 沉積錳與氮化錳的方法

Country Status (6)

Country Link
US (1) US9048294B2 (zh)
EP (1) EP2837022B1 (zh)
KR (1) KR102189781B1 (zh)
CN (1) CN104221132B (zh)
TW (1) TWI576459B (zh)
WO (1) WO2013155436A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
US9362228B2 (en) * 2013-10-22 2016-06-07 Globalfoundries Inc. Electro-migration enhancing method for self-forming barrier process in copper metalization
TW201545895A (zh) * 2014-01-08 2015-12-16 Applied Materials Inc 鈷錳氣相沉積
US9275952B2 (en) * 2014-01-24 2016-03-01 International Business Machines Corporation Ultrathin superlattice of MnO/Mn/MnN and other metal oxide/metal/metal nitride liners and caps for copper low dielectric constant interconnects
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9224686B1 (en) * 2014-09-10 2015-12-29 International Business Machines Corporation Single damascene interconnect structure
US9728502B2 (en) * 2014-11-10 2017-08-08 Samsung Electronics Co., Ltd. Metal oxysilicate diffusion barriers for damascene metallization with low RC delays and methods for forming the same
US9711456B2 (en) 2015-12-19 2017-07-18 International Business Machines Corporation Composite manganese nitride/low-K dielectric cap
US10049974B2 (en) 2016-08-30 2018-08-14 International Business Machines Corporation Metal silicate spacers for fully aligned vias
US9786760B1 (en) * 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
JP6522040B2 (ja) * 2017-04-28 2019-05-29 キヤノン株式会社 積層体の製造方法および液体吐出ヘッドの製造方法
CN108315717A (zh) * 2018-01-24 2018-07-24 复旦大学 一种氮化锰薄膜的制备方法
WO2019182872A1 (en) 2018-03-19 2019-09-26 Lam Research Corporation Chamfer-less via integration scheme
KR102678588B1 (ko) 2018-11-14 2024-06-27 램 리써치 코포레이션 차세대 리소그래피에서 유용한 하드 마스크들을 제조하기 위한 방법들
CN114200776A (zh) 2020-01-15 2022-03-18 朗姆研究公司 用于光刻胶粘附和剂量减少的底层
US11270911B2 (en) * 2020-05-06 2022-03-08 Applied Materials Inc. Doping of metal barrier layers
US20220122923A1 (en) * 2020-10-16 2022-04-21 Applied Materials, Inc. Methods and materials for enhanced barrier performance and reduced via resistance
WO2022173632A1 (en) * 2021-02-12 2022-08-18 Lam Research Corporation Quantum efficient photoresists and methods thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027063A2 (en) * 2000-09-28 2002-04-04 President And Fellows Of Harward College Vapor deposition of oxides, silicates and phosphates
US20080254232A1 (en) * 2007-04-09 2008-10-16 President And Fellows Of Harvard College Cobalt nitride layers for copper interconnects and methods for forming them
US20110163062A1 (en) * 2009-10-23 2011-07-07 Gordon Roy G Self-aligned barrier and capping layers for interconnects
US20130270702A1 (en) * 2012-04-13 2013-10-17 Taiwan Semiconductor Manufacturing Compay, Ltd. Copper interconnect structure and method for forming the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US7253097B2 (en) 2005-06-30 2007-08-07 Chartered Semiconductor Manufacturing, Ltd. Integrated circuit system using dual damascene process
US7473637B2 (en) * 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
WO2008007732A1 (en) 2006-07-14 2008-01-17 Ulvac, Inc. Method for manufacturing semiconductor device
US7884475B2 (en) 2007-10-16 2011-02-08 International Business Machines Corporation Conductor structure including manganese oxide capping layer
US20090257927A1 (en) 2008-02-29 2009-10-15 Applied Materials, Inc. Folded coaxial resonators
KR101649714B1 (ko) 2008-03-21 2016-08-30 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
US8206552B2 (en) 2008-06-25 2012-06-26 Applied Materials, Inc. RF power delivery system in a semiconductor apparatus
US8039390B2 (en) 2008-08-05 2011-10-18 Rohm Co., Ltd. Method of manufacturing semiconductor device
WO2010050073A1 (ja) * 2008-10-31 2010-05-06 デンタルサポート株式会社 再生医療に利用する生体組織などの低酸素滅菌・保存・運搬・管理用システム
WO2010118100A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Compensated gate misfet and method for fabricating the same
JP5530118B2 (ja) 2009-04-08 2014-06-25 東京エレクトロン株式会社 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
US8039966B2 (en) 2009-09-03 2011-10-18 International Business Machines Corporation Structures of and methods and tools for forming in-situ metallic/dielectric caps for interconnects
US8920597B2 (en) 2010-08-20 2014-12-30 Applied Materials, Inc. Symmetric VHF source for a plasma reactor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027063A2 (en) * 2000-09-28 2002-04-04 President And Fellows Of Harward College Vapor deposition of oxides, silicates and phosphates
US20080254232A1 (en) * 2007-04-09 2008-10-16 President And Fellows Of Harvard College Cobalt nitride layers for copper interconnects and methods for forming them
US20110163062A1 (en) * 2009-10-23 2011-07-07 Gordon Roy G Self-aligned barrier and capping layers for interconnects
US20130270702A1 (en) * 2012-04-13 2013-10-17 Taiwan Semiconductor Manufacturing Compay, Ltd. Copper interconnect structure and method for forming the same

Also Published As

Publication number Publication date
KR102189781B1 (ko) 2020-12-11
WO2013155436A1 (en) 2013-10-17
KR20150000507A (ko) 2015-01-02
EP2837022B1 (en) 2018-06-06
TW201348492A (zh) 2013-12-01
EP2837022A1 (en) 2015-02-18
US9048294B2 (en) 2015-06-02
CN104221132A (zh) 2014-12-17
EP2837022A4 (en) 2016-01-20
US20130273733A1 (en) 2013-10-17
CN104221132B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
TWI576459B (zh) 沉積錳與氮化錳的方法
US11587829B2 (en) Doping control of metal nitride films
US20220336271A1 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
US10784157B2 (en) Doped tantalum nitride for copper barrier applications
US9076661B2 (en) Methods for manganese nitride integration
US6727169B1 (en) Method of making conformal lining layers for damascene metallization
TWI545653B (zh) 利用平滑的未凝聚之銅晶種層對於凹陷特徵部施行之無孔隙銅填充
US10283352B2 (en) Precursors of manganese and manganese-based compounds for copper diffusion barrier layers and methods of use
US10665542B2 (en) Cobalt manganese vapor phase deposition
TWI609095B (zh) 用於氮化錳整合之方法