TWI573193B - ＳｉＣ基板之製造方法 - Google Patents

ＳｉＣ基板之製造方法 Download PDF

Info

Publication number
TWI573193B
TWI573193B TW102146012A TW102146012A TWI573193B TW I573193 B TWI573193 B TW I573193B TW 102146012 A TW102146012 A TW 102146012A TW 102146012 A TW102146012 A TW 102146012A TW I573193 B TWI573193 B TW I573193B
Authority
TW
Taiwan
Prior art keywords
sic substrate
sacrificial film
sic
film
processing
Prior art date
Application number
TW102146012A
Other languages
English (en)
Other versions
TW201432812A (zh
Inventor
佐佐木有三
Original Assignee
昭和電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工股份有限公司 filed Critical 昭和電工股份有限公司
Publication of TW201432812A publication Critical patent/TW201432812A/zh
Application granted granted Critical
Publication of TWI573193B publication Critical patent/TWI573193B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

SiC基板之製造方法
本發明係有關SiC基板之製造方法。
本申請係基於2012年12月18日在日本提出申請之特願2012-276164號主張優先權，並且將其內容引用在此。
在地球溫室效應問題的對應上，要求要提升節能技術。當中，減低在電力變換時的能源損失之電力電子技術係位居基幹技術的地位。電力電子技術，以往是使用矽(Si)半導體作了技術改良，但因矽的材料物性有極限，故其性能提升上亦越來越接近極限。因此，具有比矽還高的物性極限之碳化矽(SiC)被寄予期待。碳化矽相較於矽，具有優越的物性例如：帶隙約3倍，絶緣破壞電場強度約10倍，熱傳導率約3倍，而被期待應用在電力裝置、高頻裝置、高溫作動裝置等。
此處，使用SiC磊晶晶圓作為SiC裝置的基板。SiC磊晶晶圓係藉由在自SiC的大塊(BULK)結晶(錠塊)切出的SiC單晶晶圓(以下，亦稱為「SiC基板」。)，以化學氣相沉積法(CVD法)形成作為SiC裝置的活性區域之SiC磊晶膜而製造。
但，為使SiC裝置的特性提升，SiC基板表面當中的供磊晶生長的面(以下，亦稱為「磊晶生長面」。)被要求要有高的平坦性、平滑性等，因此，有關自SiC的大塊結晶(錠塊)切出的SiC單晶晶圓的表面被要求高加工精度。
在要將自錠塊切出的SiC基板表面平坦化時，例如針對圖9所示那樣的SiC基板11之較粗糙的表面11a，如圖10所示，藉由機械加工將表面平坦化迄至沒有高低差。此機械加工一般是透過加工速度較快速的平面定盤研磨(lap)加工來進行。平面定盤研磨加工為，將SiC基板夾在平坦的平台之間，邊供給研磨劑邊使平台旋轉而削去SiC基板表面的加工。此時的加工量雖亦取決於表面11a的表面粗度或波紋的程度，但亦有達到數十微米左右之情況。在進行平面定盤研磨加工時，若僅以原本的SiC基板表面之高低差的加工量進行研削，表面並不會變得平坦。因此，在研削是在達到和原本的高低差相同的加工量即停止的情況，在下個使用金剛石磨粒的研磨加工中加工量會增大。由於採用金剛石磨粒的研磨之加工速度慢，故當研磨加工時的加工量增大時，其加工時間會大幅增大。因此，在此工程中，如圖10所示，必需以加工前的SiC基板之高低差以上的加工量進行平面定盤研磨加工，而這成為使切口損失增大的原因。
又，在經平面定盤研磨加工後的SiC基板11之新的表面12a，因平面定盤研磨加工的影響而形成厚 度5~10μm左右的加工變質層12。於是，如圖11所示，為除去加工變質層12，使用粒徑1μm左右的金剛石磨粒進行研磨加工。此研磨加工係在平台的加工面貼附不織布等之研磨布，使用比磨光(LAPPING)還微細的研磨劑。因此該研磨加工的加工速度慢，需要數小時左右的加工時間。要如此耗費時間的理由為，SiC本身比起矽等具有極高硬度的緣故。
又，研磨加工後的SiC基板11之新的表面11b在光學上雖是平坦的鏡面，但因為有產生研磨痕11c的情況，且表面亦有損傷，故最終為了形成磊晶生長面，要進行CMP(Chemical Mechanical Polishing)表面加工處理。由於此CMP加工的加工速度非常地慢，為除去以金剛石研磨加工所殘留的研磨痕或表面損傷而需要長時間的加工時間。
如以上，以往為將SiC基板表面平坦化，必需將SiC基板表層數十μm以上(d3)的範圍除去以形成新的面，會產生除去SiC的份量之材料損失。又，因為SiC基板硬度高，故而在用以平坦化的研磨、研削等之機械加工上需要長時間。
而且，在自錠塊切出SiC基板時，亦會產生與切割分量相當的損失。此切割分量的損失與之前SiC基板表面平坦化時的材料損失合計一般稱為切口損失(Kerf-loss)。即使是一片，為了從一個SiC錠塊盡可能獲得較多的SiC基板時，必須減低切口損失。
在專利文獻1(特開2004-168649號公報)中記載一種關於能以實用的速度容易地除去在自SiC錠塊切出晶圓時所產生的加工變質層之方法，是利用氣相蝕刻法除去加工變質層的一部分之方法。
又，在專利文獻2(特開2011-103379號公報)中記載一種在抑制‧除去自SiC錠塊切出晶圓時或在表面研削時產生的波紋並予以平坦化的方法，是採用在晶圓表面塗布硬化性材料使之硬化且同時對該硬化性材料和晶圓同時進行研削而使晶圓平坦化之方法。
但是，就算是專利文獻1或2所記載之方法，在製造SiC基板時減低切口損失、縮短進行表面平坦化處理所需的時間上還不充分。
先行技術文獻 專利文獻
專利文獻1 日本特開2004-168649號公報
專利文獻2 日本特開2011-103379號公報
本發明之課題在於提供一種SiC基板之製造方法，係減低切口損失，可大量確保自SiC錠塊採取之SiC基板的有效片數，並可大幅減低平坦化處理所需時間。
經本發明者們為達成上述目的不斷銳意研究的結果，乃至完成以下所示之本發明。
[1]一種SiC基板之製造方法，其特徵為具備：犧牲膜形成工程，於SiC基板表面形成膜厚為前述表面的最大高低差以上的犧牲膜；犧牲膜平坦化工程，藉由機械加工將前述犧牲膜的表面平坦化；及SiC基板平坦化工程，以前述SiC基板和前述犧牲膜的蝕刻選擇比成為0.5~2.0的範圍之條件進行乾蝕刻，藉以除去前述犧牲膜，同時將前述SiC基板的前述表面平坦化。
[2]一種SiC基板之製造方法，其特徵為具備：犧牲膜形成工程，在SiC基板表面形成犧牲膜之際，以前述犧牲膜表面全面是位在比前述SiC基板的前述表面中最突出的突出部還高的位置之方式，邊調整前述犧牲膜的膜厚邊形成前述犧牲膜；犧牲膜平坦化工程，藉由機械加工將前述犧牲膜的表面平坦化；及SiC基板平坦化工程，以前述SiC基板和前述犧牲膜的蝕刻選擇比成為0.5~2.0的範圍之條件進行乾蝕刻，藉以除去前述犧牲膜，同時將前述SiC基板的前述表面平坦化。
[3]如上述[1]或上述[2]的SiC基板之製造方法，其特徵為：在前述犧牲膜平坦化工程中，藉由研削、研磨或CMP將前述犧牲膜平坦化。
[4]如上述[1]至上述[3]中任一項的SiC基板之製造方法，其特徵為：在前述犧牲膜平坦化工程中，不使前述SiC基板的前述表面露出地將前述犧牲膜平坦化。
[5]如上述[1]至上述[4]中任一項的SiC基板之製造方法，其特徵為：使用碳膜作為前述犧牲膜，藉由濺鍍法形成前述碳膜。
[6]如上述[1]至上述[5]中任一項的SiC基板之製造方法，其特徵為：使用自SiC錠塊切出的SiC基板，作為提供予前述犧牲膜形成工程之前述SiC基板。
[7]如上述[1]至上述[6]中任一項的SiC基板之製造方法，其特徵為：在自前述SiC錠塊切出前述SiC基板後，在前述犧牲膜平坦化工程之前，藉由機械加工預先將前述SiC基板的前述表面平坦化。
依據本發明，在對自SiC錠塊切出的SiC基板表面進行平坦化時可減低切口損失，並可大幅減低平坦化處理所需的時間。
1‧‧‧SiC基板
2‧‧‧犧牲膜
11‧‧‧SiC基板
12‧‧‧加工變質層
11a‧‧‧表面
11b‧‧‧新的表面
11c‧‧‧研磨痕
12a‧‧‧新的表面
1a‧‧‧表面
1a1‧‧‧SiC基板的表面中最突出的部分
1a2‧‧‧SiC基板的表面中最凹陷的部分
1b‧‧‧表面
2a‧‧‧犧牲膜的表面
2a1‧‧‧犧牲膜的表面中最凹陷的部分
d1‧‧‧最大高低差
d2‧‧‧超過最大高低差的量
d3‧‧‧數十μm以上
圖1係說明本發明實施形態的SiC基板之製造方法之工程圖。
圖2係說明本發明實施形態的SiC基板之製造方法之工程圖。
圖3係說明本發明實施形態的SiC基板之製造方法之工程圖。
圖4係說明本發明實施形態的SiC基板之製造方法之工程圖。
圖5係表示藉由以往的SiC基板之製造方法所製造之經CMP加工後的SiC基板表面採由AFM顯微鏡觀察的結果。
圖6係表示藉由以往的SiC基板之製造方法所製造之經CMP加工後的SiC基板表面採由AFM顯微鏡觀察的結果。
圖7係表示藉由本發明的SiC基板之製造方法所製造之經反應性離子蝕刻後CMP加工前的SiC基板表面採由AFM顯微鏡觀察的結果。
圖8係表示乾蝕刻法中之偏壓電力和蝕刻選擇比之關係的圖表。
圖9係說明以往的SiC基板之製造方法的工程圖。
圖10係說明以往的SiC基板之製造方法的工程圖。
圖11係說明以往的SiC基板之製造方法的工程圖。
以下，針對本發明實施形態的SiC基板之製造方法，參照圖面作說明。圖1~圖4係說明本實施形態的SiC基板之製造方法之工程圖。
首先，如圖1所示，準備SiC基板1。此SiC基板1係從例如藉昇華法所製造的SiC錠塊以線鋸等之切斷加工所切出而成。SiC基板1的表面1a係切斷加工所形成之表面，波紋大、且表面粗度亦較大。在SiC基板1的表面1a在最突出的部分1a1和最凹陷的部分1a2之間具有最大高低差d1。最大高低差d1係例如30μm左右。
又，在自SiC錠塊將SiC基板1切出後且進行下一個犧牲膜形成工程之前，亦可藉由機械加工預先對SiC基板1的表面1a進行平坦化加工。透過僅除去凸部使SiC基板1之表面1a的最大高低差減低為d1’(d1>d1’)。藉此，可縮短下個犧牲膜形成工程之成膜時間及犧牲膜平坦化工程之蝕刻時間。關於預先的平坦化加 工方面，為了減低切口損失，優先僅加工凸部而不讓凹部產生加工變質層是很重要的，所以比起採用磨粒的平面定盤研磨加工，還是以研削加工較為理想。又關於預先的平坦化加工之加工量的基準，若預先的平坦化加工後的SiC基板1之表面1a的最大高低差：d1’是加工變質層的厚度以上，由於在犧牲膜平坦化工程中會被除去，所以不會因追加而發生切口損失。
其次，如圖2所示，關於犧牲膜形成工程，係以覆蓋SiC基板1的表面1a之方式形成犧牲膜2。犧牲膜2係利用例如濺鍍法所形成之碳膜。犧牲膜2的表面2a係成為某程度反映SiC基板1的表面1a的表面形狀之凹凸面。犧牲膜2的材質若為在乾蝕刻時對SiC的蝕刻選擇比可控制在0.5~2.0左右的材質，則可為任意者，例如，可為碳膜、矽膜任一者，尤以碳膜較佳。又，犧牲膜2的成膜方法雖取決於犧牲膜2的材質，可採用像濺鍍法、蒸鍍法、CVD法、鍍敷、旋塗等的手段。
又，犧牲膜2可為圖2所示之單層膜，亦可為多層膜。例如，在犧牲膜2設為n層的多層膜之情況，在SiC基板1上依序積層第1膜、第2膜、迄至第n膜。此時，在蝕刻第n膜和第(n-1)膜的界面附近之情況，以第n膜和第(n-1)膜之蝕刻選擇比為0.5~2.0左右的方式選擇蝕刻條件。其次，第n膜的蝕刻結束後，在蝕刻第(n-1)膜和第(n-2)膜之界面附近的情況，以第(n-1)膜和第(n-2)膜之蝕刻選擇比為0.5~2.0左右的方式選擇蝕刻條件。接著，在蝕刻第1膜和SiC基板1之情況，以第1 膜和SiC基板1之蝕刻選擇比為0.5~2.0左右的方式選擇蝕刻條件。在以上的情況中，構成多層膜的各膜之蝕刻條件可以相同，不同亦可。
又，有關犧牲膜2的成膜條件，以犧牲膜2的厚度是比最大高低差d1或d1’大的方式調整成膜條件較佳。具體言之，最大高低差d1或d1’的1.1倍以上、較佳為1.2倍以上、再者1.5倍以上亦可。又，當犧牲膜2太厚超過所需以上時，因需要時間以平坦化犧牲膜2，故以最大高低差d1或d1’的2倍以下較佳。
又，關於犧牲膜2之其他的膜厚之條件，可設成以犧牲膜2的表面2a全部是位在比SiC基板1的表面1a之最突出的部分1a1還高的位置之方式設定犧牲膜2的膜厚之條件。亦即，以犧牲膜2的表面2a最凹陷的部分2a1之高度是比SiC基板1的表面1a之最突出的部分1a1還高的方式設定犧牲膜2的膜厚即可。藉此，在下個工程對犧牲膜進行平坦化時，可僅對犧牲膜2進行平坦化。
其次，如圖3所示，關於犧牲膜平坦化工程，係藉由機械加工將犧牲膜2的表面2a平坦化。關於機械加工，可使用研削、研磨或CMP(化學機械研磨)任一手段，但以CMP較佳，將膠質氧化矽使用在研磨液的CMP更佳。又，最初研削或研磨表面2a使其平坦化至某程度之後，再於進行精加工CMP處理亦可。平坦化後的犧牲膜2之表面2a會反映在最終的SiC基板表面之平坦性，故在本工程中儘可能事先將犧牲膜2平坦化較佳，例如 表面粗度Ra設為0.1nm以下較佳。又，本工程中，係以不露出SiC基板1的表面1a地將犧牲膜2平坦化較佳。當進行平坦化迄至使SiC基板1的表面1a露出時，由於SiC本身的加工率明顯偏低，故荷重局部地施加在露出的SiC基板上，產生裂紋或破裂的危險性變高，並不佳。
其次，如圖4所示，關於SiC基板平坦化工程，以SiC基板1和犧牲膜2之蝕刻選擇比為0.5~2.0的範圍之條件進行乾蝕刻，藉以除去犧牲膜2，同時將SiC基板1的表面1a平坦化而作成新的表面1b。對SiC基板1的蝕刻量，係以設為超過最大高低差d1(或d1’)的量d2較佳，相對於d1(或d1’)將d2設為比1μm大的加工量、較佳為設為比2μm大的加工量、更佳為設為比5μm還大的加工量。此外，SiC的蝕刻開始時，可透過分析蝕刻所濺鍍的原子來檢測。
乾蝕刻是使用反應性離子蝕刻，因可容易地調整SiC基板1與犧牲膜2之蝕刻選擇比，且和以往相較下因可大幅縮短迄至將SiC基板1的表面1a平坦化為止所需的加工時間，故在這點上較佳。具體言之，以將SF6、CF4作為反應氣體的高密度電漿蝕刻法較佳，更佳為具有磁場ICP(ISM=Inductively Super Magnetron)方式的高密度電漿蝕刻法。又，若可蝕刻SiC基板1，則亦可採用磁控管(magnetron)方式等。
欲使犧牲膜2和SiC基板1之蝕刻選擇比接近1時，透過調整反應氣體種類、反應氣體流量、反應氣體壓、高頻電力(RF-Power)、偏壓電力等的各種蝕刻 條件是有效的，尤以調整偏壓電力可容易使蝕刻選擇比接近1，故而較佳。例如，使用包含SF6或CF4的反應氣體作為反應氣體種類，反應氣體流量設為10~80sccm，反應氣體壓設為0.1~5Pa，高頻電力設為100~900W，偏壓電力在10~100W的範圍作調整即可，但尤以調整偏壓電力可容易地使蝕刻選擇比接近1，故而較佳。圖8表示蝕刻選擇比(SiC/碳)和偏壓電力之關係，可瞭解透過調整偏壓電力，容易使蝕刻選擇比接近1。
又，由於蝕刻速度依條件是成為10μm/時以上，故和以往相較下可大幅縮短迄至將SiC基板1的表面1a平坦化為止的加工時間。
由於反應性離子蝕刻法若將蝕刻選擇比調整為接近1，則可在幾乎不變化加工前的平坦度之下進行加工，故若加工前的犧牲膜2為平坦的面，則能將加工後的SiC基板1的表面1b維持在平坦的面。又，利用以往的機械加工直接對SiC基板進行平坦化會產生加工變質層，但若依據反應性離子蝕刻法的加工，對SiC基板的損傷可視為幾乎可忽略。就反應性離子蝕刻法而言，化學作用和物理作用(離子衝擊)的2個作用施加於SiC基板1，原子間之鍵結力因對SiC表面之化學作用而變弱的部分會因為受到離子衝擊進而被削掉。因此，即便因反應性離子蝕刻法而在SiC基板1殘留損傷，但也不過是相對於原子間之鍵結力因化學作用而變弱的數個原子層份量(nm級)之影響，並不會像機械加工般有影響及於數μm之情形。由於數原子層份量的損傷最終會藉由 CMP處理除去，因而不需另外設置用以除去加工變質層之工程。
SiC基板1和犧牲膜2之蝕刻速度比即蝕刻選擇比(SiC/犧牲膜)，係以0.5~2.0的範圍較佳、0.8~1.2的範圍更佳、0.9~1.1的範圍最好。在犧牲膜2相對於SiC的蝕刻速度過大時，即便是事先利用機械加工將犧牲膜2平坦化，犧牲膜2還是會優先被削掉而在加工後的表面1b殘留有凹凸，故並不佳。在犧牲膜2相對於SiC的蝕刻速度過小的情況亦同樣地會在加工後產生凹凸，故並不佳。
SiC基板平坦化工程後，最終為了形成磊晶生長面，會進行採用更小粒徑的金剛石磨粒之研磨加工及CMP法等的表面處理。照這樣，可製造具有磊晶生長面之SiC基板1。再者，透過在SiC基板的磊晶生長面形成SiC磊晶層，可製造SiC磊晶晶圓。
如以上說明，依據本實施形態的SiC基板之製造方法，於SiC基板1積層犧牲膜2後予以平坦化，之後，以SiC基板1和犧牲膜2之蝕刻選擇比為0.5~2.0的範圍之條件進行乾蝕刻以除去犧牲膜2，並將SiC基板1平坦化，藉以使平坦化之犧牲膜2的表面形狀反映在乾蝕刻後的SiC基板1的表面形狀，而能將SiC基板1的表面1b平坦化。又，因為藉由乾蝕刻將SiC基板1平坦化，故和以往的機械加工之平坦化處理相較下可大幅縮短加工時間。再者，乾蝕刻能以數微米的精度控制蝕刻量，故可將切口損失抑制到最小限度。
又，透過對切出後的SiC基板1預先加工，可減低犧牲膜2的必要膜厚，同時可縮短乾蝕刻時間，能縮短SiC基板之平坦化所需之整體處理時間。此時，預先的加工後的最大高低差d1’若為加工變質層的厚度(~10μm)以上，則加工變質層能以蝕刻除去，故而較佳。
[實施例] (比較例1)
準備一自錠塊切出且表面的最大高低差是30μm的SiC基板。對此SiC基板進行平面定盤研磨加工，接著使用粒徑1μm的金剛石磨粒作研磨加工，最後進行CMP加工，以製造已完全除去加工變質層之SiC基板。採用金剛石磨粒的研磨加工的加工量係超過10μm，且CMP加工後的SiC基板表面粗度Ra為0.05nm且形成為非常平坦的面。圖5表示比較例1的SiC基板表面之AFM像(邊長5μm四方形的範圍)。比較例1中的研磨加工及CMP加工的所需時間為12小時。
(比較例2)
準備一自錠塊切出且表面的最大高低差是30μm的SiC基板。對此SiC基板進行平面定盤研磨加工，接著使用粒徑1μm的金剛石磨粒作研磨加工，最後進行CMP加工，以製造SiC基板。使用金剛石磨粒之研磨加工的加工量是3μm。圖6顯示比較例2的SiC基板表面之AFM像(邊長5μm四方形的範圍)。比較例2中，由於研磨加工的加工量不足，故在CMP加工後仍殘留一部份加工變質層。此外，比較例2中的研磨加工及CMP 加工的所需時間為9小時。因為減少用金剛石磨粒進行研磨的量並縮短研磨時間而使得加工變質層殘留。
(實施例1)
準備一自錠塊切出且表面的最大高低差是30μm的SiC基板。
首先關於預先的平坦化加工，係藉由研削加工將高低差減低到10μm。在此SiC基板表面上，利用濺鍍法以成為超過高低差的12μm作為成膜時的膜厚條件，形成由碳膜構成的犧牲膜。使用粒徑1μm的金剛石磨粒對犧牲膜表面進行研磨加工，之後進行CMP加工而平坦化。
其次，使用CF4作為反應氣體，以反應氣體流量設為40sccm、反應氣體壓設為0.5Pa、高頻輸出設為500W、及偏壓輸出設為50W的條件，進行反應性離子蝕刻以除去犧牲膜並將SiC基板平坦化。在此條件下的SiC的蝕刻速度和碳膜之蝕刻速度比即蝕刻選擇比(SiC/碳膜)係為1.11。反應性離子蝕刻後的SiC基板表面粗度Ra係0.1nm且成為非常平坦的面。圖7顯示實施例1的SiC基板表面之AFM像(邊長5μm四方形的範圍)。為了最終形成和比較例相同的面狀態，進行了精加工的CMP加工。在實施例1中之預先的平坦化加工、犧牲膜形成、犧牲膜平坦化、反應性離子蝕刻及CMP加工的所需時間為9.5小時。
所需時間詳細為，預先的平坦化加工是1小時，濺鍍是1小時，犧牲膜平坦化加工是2小時，RIE是5小時，精加工的CMP加工是0.5小時。
就實施例1而言，相較於比較例1，在平坦化加工所需時間上係大幅縮短。又，實施例1與比較例2的平坦化加工所需時間是大致相同，但幾乎沒殘留加工變質層。又，實施例1的切口損失是32μm左右，相較於比較例1的切口損失(55μm)程度大幅減少。
又，實施例1的表面在RIE結束階段與比較例1的表面相較下稍粗糙，表面粗度Ra是0.1nm左右，無刮傷，比起利用金剛石的研磨加工在表面損傷方面亦少。因此，容易以15分鐘至30分鐘左右的CMP加工，加工成和比較例1同等的Ra0.05nm。可大幅縮短以比較例的條件需要5小時左右的CMP加工。且在預先研磨的時間上與平面定盤研磨加工是大致相同。亦無以比較例1的條件需要5~6小時之利用金剛石進行的研磨工程。因此，就算是加上濺鍍、犧牲膜平坦化、RIE的工程，也能縮短工程整體的加工時間。

Claims (5)

  1. 一種SiC基板之製造方法，其特徵為具備：犧牲膜形成工程，於SiC基板表面形成膜厚為前述表面的最大高低差以上的犧牲膜；犧牲膜平坦化工程，藉由機械加工將前述犧牲膜的表面平坦化；及SiC基板平坦化工程，以前述SiC基板和前述犧牲膜的蝕刻選擇比成為0.5~2.0的範圍之條件進行乾蝕刻，藉以除去前述犧牲膜，同時將前述SiC基板的前述表面平坦化，使用自SiC錠塊切出的SiC基板，作為提供予前述犧牲膜形成工程之前述SiC基板，在自前述SiC錠塊切出前述SiC基板後，在前述犧牲膜平坦化工程之前，藉由機械加工預先將前述SiC基板的前述表面的凸部平坦化。
  2. 一種SiC基板之製造方法，其特徵為具備：犧牲膜形成工程，在SiC基板表面形成犧牲膜之際，以前述犧牲膜表面全面是位在比前述SiC基板的前述表面中最突出的突出部還高的位置之方式，邊調整前述犧牲膜的膜厚邊形成前述犧牲膜；犧牲膜平坦化工程，藉由機械加工將前述犧牲膜的表面平坦化；及SiC基板平坦化工程，以前述SiC基板和前述犧牲膜的蝕刻選擇比成為0.5~2.0的範圍之條件進行乾蝕刻，藉以除去前述犧牲膜，同時將前述SiC基板的前述表面平 坦化，使用自SiC錠塊切出的SiC基板，作為提供予前述犧牲膜形成工程之前述SiC基板，在自前述SiC錠塊切出前述SiC基板後，在前述犧牲膜平坦化工程之前，藉由機械加工預先將前述SiC基板的前述表面的凸部平坦化。
  3. 如請求項1或2的SiC基板之製造方法，其中在前述犧牲膜平坦化工程中，藉由研削、研磨或CMP將前述犧牲膜平坦化。
  4. 如請求項1或2的SiC基板之製造方法，其中在前述犧牲膜平坦化工程中，不使前述SiC基板的前述表面露出地將前述犧牲膜平坦化。
  5. 如請求項1或2的SiC基板之製造方法，其中使用碳膜作為前述犧牲膜，藉由濺鍍法形成前述碳膜。
TW102146012A 2012-12-18 2013-12-13 ＳｉＣ基板之製造方法 TWI573193B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012276164A JP6126833B2 (ja) 2012-12-18 2012-12-18 ＳｉＣ基板の製造方法

Publications (2)

Publication Number Publication Date
TW201432812A TW201432812A (zh) 2014-08-16
TWI573193B true TWI573193B (zh) 2017-03-01

Family

ID=50978186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146012A TWI573193B (zh) 2012-12-18 2013-12-13 ＳｉＣ基板之製造方法

Country Status (5)

Country Link
US (1) US9390924B2 (zh)
JP (1) JP6126833B2 (zh)
CN (1) CN104854683B (zh)
TW (1) TWI573193B (zh)
WO (1) WO2014097845A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6648743B2 (ja) * 2016-10-05 2020-02-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US10319599B2 (en) * 2017-05-31 2019-06-11 Infineon Technologies Ag Methods of planarizing SiC surfaces
CN108133887B (zh) * 2017-12-04 2019-07-02 扬州国宇电子有限公司 基于深槽刻蚀的平坦化方法
WO2021053579A1 (en) * 2019-09-19 2021-03-25 Ecole Polytechnique Federale De Lausanne (Epfl) Method for flattening substrates or layers using 3d printing and etching
CN116031146B (zh) * 2023-02-16 2023-06-13 烟台显华高分子材料有限公司 一种SiC晶圆制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297187A (ja) * 1994-04-22 1995-11-10 Nec Corp 半導体装置の製造方法
JPH08167587A (ja) * 1994-12-12 1996-06-25 Yamaha Corp 半導体ウェハの平坦化法
JP2010135552A (ja) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358214A (ja) * 2000-06-15 2001-12-26 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6858537B2 (en) * 2001-09-11 2005-02-22 Hrl Laboratories, Llc Process for smoothing a rough surface on a substrate by dry etching
JP4148105B2 (ja) 2002-11-08 2008-09-10 日立金属株式会社 ＳｉＣ基板の製造方法
WO2009031270A1 (ja) 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置
JP2011146662A (ja) * 2009-04-15 2011-07-28 Mes Afty Corp ＳｉＣ半導体素子の製造方法
JP2011103379A (ja) 2009-11-11 2011-05-26 Sumco Corp ウェーハの平坦化加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297187A (ja) * 1994-04-22 1995-11-10 Nec Corp 半導体装置の製造方法
JPH08167587A (ja) * 1994-12-12 1996-06-25 Yamaha Corp 半導体ウェハの平坦化法
JP2010135552A (ja) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
TW201432812A (zh) 2014-08-16
JP2014120683A (ja) 2014-06-30
JP6126833B2 (ja) 2017-05-10
CN104854683A (zh) 2015-08-19
CN104854683B (zh) 2018-03-30
US20150318174A1 (en) 2015-11-05
WO2014097845A1 (ja) 2014-06-26
US9390924B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
TWI573193B (zh) ＳｉＣ基板之製造方法
EP1855312B1 (en) PROCESS FOR PRODUCING SiC SINGLE-CRYSTAL SUBSTRATE
JP4678039B2 (ja) ＳｉＣ基板
US8445386B2 (en) Smoothing method for semiconductor material and wafers produced by same
JP2016501809A (ja) 平坦なＳｉＣ半導体基板
JP4148105B2 (ja) ＳｉＣ基板の製造方法
TWI327100B (en) Verfahren zur herstellung einer halbleiterscheibe mit einer profilierten kante
US20110053479A1 (en) Hydrophobic cutting tool and method for manufacturing the same
US11781244B2 (en) Seed crystal for single crystal 4H—SiC growth and method for processing the same
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
TWI615893B (zh) 半導體晶圓之加工方法
KR101752986B1 (ko) SiC 기판의 제조 방법
US20150266155A1 (en) Method for producing polished-article
JP2019125731A (ja) 貼り合わせウェーハの製造方法
JP7159329B2 (ja) 半導体ウェハを研磨するための方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
KR20160124110A (ko) 워크의 양두연삭방법
JP2017162847A (ja) 基板の平坦化方法
JP5869280B2 (ja) 半導体装置の製造方法
JP2007075948A (ja) 研磨板及びその製造方法ならびにラッピング装置及びラッピング方法
JP2005209862A (ja) 半導体エピタキシャルウェーハの製造方法
WO2002009165A1 (fr) Procede de polissage d'une plaquette
KR20230002054A (ko) 개선된 성능을 갖는 음향 소자 제조 방법
KR101261239B1 (ko) 반도체 기판의 표면 가공 방법
JP2002173398A (ja) ランガサイト型酸化物単結晶ウェハの製造方法