TWI573068B - Multi-contact panel with equipotential line displacement correction - Google Patents

Description

具有等電位線變位補正部之多觸點面板

本發明係關於類比電阻膜方式的多觸點面板，更詳細的話，係關於具有等電位線變位補正部之多觸點面板，用以補正等電位線的變位。

類比電阻膜方式的多觸點面板，廣泛使用於PDA(個人數位助理)等的攜帶資訊終端、影印機、家庭等的OA機器、攜帶電話機、攜帶遊戲機、車用導航系統、小型PC(個人電腦)、各種家電製品等。

第13圖係顯示此類多觸點面板的一般構成。

同圖中顯示的多觸點面板50中，下部電極板51與上部電極板52對向配置，其周緣部經由絕緣接合層53(參照第14圖)接合。

下部電極板51在玻璃板等的透明絕緣基板51a上形成ITO(氧化銦錫)電極51b，此ITO電極51b的X-X’方向兩側，配設複數組的一對平行電路51c～51f。

另一方面，觸點側的上部電極板52具有聚酯膜等的可撓性透明絕緣基材52a與其下面形成的ITO電極52b，此ITO電極52b的Y-Y’方向兩側，配設複數組的一對平行電路52c～52g。

又，第13圖中，為了容易理解平行電路51c～51f及52c～52g的配置，以放大狀態圖示平行電路的間隔，但實際的各平行電路的間隔為0.2mm(毫米)左右。

又，下部電極板51中，平行電路51c～51f與外部端子的FPC54之間經由引線電路51g、51h，還有，上部電極板52中，平行電路52c～52g與FPC54之間經由引線電路52h、52i，各自連接(例如，參照專利文件1)。圖中，符號a～e分別顯示獨立的輸入區。

[先行專利文件] [專利文件]

[專利文件1]日本第2010-26641號專利公開公報

不過，習知的多觸點面板中，FPC與各平行電路之間連接的電路長在每一輸入區不同，如第15圖所示，因為隨著電路長度變長而電路電阻增加，引線電路的各電路間發生電阻差，由於這個原因，有等電位線變位發生的問題。

第16圖及第17圖顯示根據FPC的配置而變化的等電位線變位方式。

兩圖中，T1顯示理想的等電位線，T2及T3顯示變位的等電位線。隨著多觸點面板的尺寸變大，由於引線電路中電路間的電阻差也變大，等電位線的變位變得更大。

多觸點面板中等電位線的變位，一直以來實施以控制器補正的方法，但多觸點面板，由於每一輸入區一定要執行其補正，不只補正作業繁雜，還要耗費極多的時間補正。

又，在引線電路的各電路產生的電阻差，對於離FPC遠的位置(遠位)的平行電路，藉由將電路寬度加寬是可以改善，但在受限於框部(參照第13圖)的尺寸的情況下，由於將電路寬度加寬會有限度，而會有不能完全補正上述電阻差的情況。

本發明係考慮以上習知多觸點面板中的課題而作成的，提供具有等電位線變位補正部之多觸點面板，即使引線的線長在每一輸入區不同的情況下，以簡單的構造，也可以得到無變位的等電位線。

本發明的多觸點面板，具有座標輸入側的第1基板、與此第1基板對向配置的第2基板、在上述第1基板上且在與上述第2基板對向的面上形成的第1導電膜、以及在上述第2基板上且在與上述第1基板對向的面上形成的第2導電膜，上述第1導電膜及上述第2導電膜中的至少一方分割成複數的帶狀區域，藉此形成複數的帶狀電極，上述帶狀電極的一端部連接至以此一端部為起點並以第1或第2基板的周緣部上設置的外部端子為終點的引線，上述帶狀電極的另一端部連接至以此另一端部為起點並以外部端子為終點的引線。

上述帶狀電極的一端部及另一端部中的至少任一方形成幅狹部，此幅狹部中的上述帶狀電極的寬度係根據連接至此幅狹部形成的端部的上述引線長度，分別以不同的長度構成的多觸點面板。

本發明中，所謂帶狀電極係其寬度在長度方向變化，例如包括台形等。

本發明中，上述幅狹部可以具有電極連接通路，由上述帶狀電極在幅方向切缺而形成。

本發明中，上述幅狹部可以具有電極連接通路，遍及上述帶狀電極全幅形成梳齒狀。

本發明中，上述帶狀電極的一端部及另一端部配設平行電路，上述幅狹部可以形成留下用以同幅連接上述帶狀電極與上述平行電路的膜端部。

本發明中，上述外部端子係配置於上述多觸點面板的任意一邊的一端側，各上述幅狹部中的各上述帶狀電極的寬度係，連接至此幅狹部形成的端部的上述引線長度越長，可以設定越大。

本發明中，上述外部端子係配置於上述多觸點面板的任意一邊的中央部，各上述幅狹部中的各上述帶狀電極的寬度係，連接至此幅狹部形成的端部的上述引線長度越長，可以設定越大。

根據本發明的多觸點面板，信號取出用的引線線長即使在每一輸入區不同的情況下，具有以簡單的構造也可以得到無變位的等電位線的優點。

以下，根據圖面所示的實施例，詳細說明本發明。

1.根據本發明的第1多觸點面板

1.1　第1多觸點面板的構成

第1圖所示的第1多觸點面板係FPC(可撓性印刷電路板)設置於多觸點面板端部的類型。

第1多觸點面板1係下部電極板(第2基板)2與上部電極板(第1基板)3以既定的間隙介於其間對向配置，各面板的周邊部以框狀的接合層(未圖示)接合。

下部電極2具有玻璃板等的透明絕緣基板4以及其上面形成的ITO電極(第2導電膜)，此ITO電極由分割成複數的帶狀區域的帶狀電極5構成。

帶狀電極5的信號取出側端部(X-X’方向端部)，配置複數組的一對平行電路6～9。

另一方面，接觸側的上部電極板3具有聚酯膜等可撓性透明絕緣基材10及其下面形成的帶狀ITO電極(第1導電膜)，此ITO電極由分割成複數的帶狀區域的帶狀電極11構成。

帶狀電極10的信號取出側端部(Y-Y’方向端部)，配置複數組的一對平行電路12～16。

下部電極板2中的平行電路6～9，經由沿著下部電極板2的周緣部配線的引線17，連接外部端子的FPC18。

另一方面，上部電極板3中的平行電路12～16，經由沿著上部電極板3的周緣部配線的引線19，連接外部端子的FPC18。

又，第1圖中，為了容易理解平行電路及引線的配置，以放大狀態顯示各平行電路的間隔，但實際的各平行電路的間隔為0.2mm左右。

1.2上部電極板的補正部

第2圖係上部電極板3中等電位線變位補正部(以下簡稱為補正部)放大圖。

同圖中，補正部設置於帶狀電極與平行電路連接的部分，第1圖所示的FPC18遠位側的輸入區A的上(YT)側補正部係連接平行電路16的帶狀電極的電極連接通路為全幅L1。

輸入區B的上側補正部，係使連接平行電路16的帶狀電極11的電極連接通路的寬度為幅狹部而為L2<L1的部位；輸入區C的上側補正部，係更縮小帶狀電極11的電極連接通路的寬度而為L3<L2的部位；輸入區D的上側補正部，係更縮小帶狀電極11的電極連接通路的寬度而為L4<L3的部位；關於輸入區E的上側補正部，係更縮小帶狀電極11的電極連接通路的寬度而為L5<L4的部位。

即，引線的線長如果長的話，在補正部中電阻減小，引線的線長如果短的話，在補正部中電阻增大。

因此，連接至平行電路16的帶狀電極11在每個輸入區域既定深度切除缺除去，調節連接至平行電路16的帶狀電極11的電極連接通路幅，引線19中線長不同產生的電阻差可以由補正部相抵。

另一方面，從FPC18到輸入區E的上側平行電路12的配線電路長、與到輸入區A的下側平行電路16的配線電路長相同為前提，從FPC18到近位側的輸入區A的下(YB)側補正部，帶狀電極的電極連接通路幅L6=L5。

輸入區B的下側補正部，係帶狀電極的電極連接通路更縮窄而L7<L6，輸入區C的下側補正部，係電極連接通路幅L8<L7，輸入區D的下側補正部，係電極連接通路幅L9<L8，輸入區E的下側補正部，係電極連接通路幅L10<L9。

下列表1係顯示上部電極板3的引線中的線長差、應補正電阻值、補正的電極連接通路幅的具體例。

1.3　下部電極板的補正部

第3圖係下部電極板2中的補正部放大圖。

同圖中，離FPC18遠側位的輸入區F的右(XR)側補正部係連接至平行電路9的帶狀電極5的全幅為電極連接通路幅L11。

輸入區G的右側補正部係更縮小電極連接通路幅而L12<L11，輸入區H的右側補正部係更縮小電極連接通路幅而L13<L12，輸入區I的右側補正部係更縮小電極連接通路幅而L14<L13。

另一方面，有關離FPC18近側位的輸入區F的左(XL)側補正部，帶狀電極幅L15<14。

輸入區G的左側補正部係更縮小電極連接通路幅而L16<L15，輸入區H的左側補正部係更縮小電極連接通路幅而L17<L16，輸入區I的左側補正部係更縮小電極連接通路幅而L18<L17。

下列表2係顯示下部電極板2的引線中的線長差、應補正配線電阻值、補正的電極連接通路幅的具體例。

2.　根據本發明的第2多觸點面板

2.1　第2多觸點面板的構成

第4圖所示的第2多觸點面板20中，FPC係設置於多觸點面板的中央部的類型。又，同圖中與第1圖相同構造的要素附以同一符號，省略說明。

第4圖中，下部電極板2中帶狀電極5的X-X’方向端部，配設複數組的一對平行電路21～24。

上述平行電路21～24，經由沿著下部電極板2左右的周緣部配線的引線30，連接FPC18。

另一方面，上部電極板3中帶狀電極11的Y-Y’方向端部，配設複數組的一對平行電路25～29。

上述平行電路25～29，經由沿著上部電極板3左右的周緣部配線的引線31，連接FPC18。

2.2　上部電極板的補正部

第5圖係上部電極板中的補正部放大圖。

同圖中，離FPC18最遠位側的中央部的輸入區L的上(YT)側補正部，係帶狀電極11的全幅為電極連接通路幅L19。

輸入區K及M的上側補正部係縮小電極連接通路幅而(L20=L21)<L19。

輸入區J及N的上側補正部係更縮小電極連接通路幅而(L22=L23)<L20。

另一方面，輸入區J及N的下(YB)側連接部分係電極連接通路幅L24與L25同幅。

輸入區K及M的下側連接部分係電極連接通路幅L26與L27同幅，而(L26=L27)<(L24=L25)。

又，輸入區L的下側連接部分係電極連接通路幅L28<(L26=L27)。

下列表3係顯示上部電極板3的引線中的線長差、應補正電阻值、補正的電極連接通路幅的具體例。

2.3　下部電極板的補正部

第6圖係下部電極板2中的補正部放大圖。

同圖中，離FPC18遠位側的輸入區O的右(XR)側補正部及左(XL)側補正部，係帶狀電極5的全幅為電極連接通路幅L29。

輸入區P的右側補正部及左側補正部係電極連接通路幅L30<L29，輸入區Q的右側補正部及左側補正部係電極連接通路幅L31<L30，輸入區R的右側補正部及左側補正部係電極連接通路幅L32<L31。

下列表4係顯示下部電極板2的引線中的線長差、應補正電阻值、補正的電極連接通路幅的具體例。

第7圖係根據上述第1多觸點面板所得到的等電位線影像顯示圖，而第8圖係根據本發明的第2多觸點面板所得到的等電位線影像顯示圖。

FPC18即使配置於多觸點面板的端部時，或即使配置於中央部時，具有上述補正部的多觸點面板的話，可以得到兩圖所示沿著理想等電位線的等電位線。

3.　補正部的形成例

第9～12圖係顯示補正部的各種形成例。

第9圖中，第1形成例中，平行電路40與ITO膜41以同幅連接，藉由沿著平行電路40設置從ITO膜41的左右兩側切缺成字形的ITO除去部41b，可以形成由ITO膜41的幅L縮至幅La的電極連接通路構成的補正部41c。

根據同圖所示的補正部41c，具有與ITO膜41同幅的ITO膜端部41a，由於此ITO膜端部41a上堆疊形成平行電路40，沒有因補正部41c與平行電路40之間位置差距而電阻值變化的危險。又，具有可以確保補正部中ITO膜端部41a的耐久性的優點。

第10圖中，第2形成例，係由ITO膜41的幅L縮至幅Lb的電極連接通路構成的補正部41d，直接連接平行電路40而形成。

根據同圖所示的補正部，由於不必要第9圖所示的ITO膜端部41a，具有可以縮小框部(參考第13圖)的優點。

第11圖中，第3形成例係平行電路40與ITO膜41以同幅連接，ITO膜41中沿著平行電路40切缺平行電路近旁附近部分成窗框狀，由窗框狀形成的多數開口41e縮小ITO膜41的幅L。

根據同圖所示的補正部41g，具有與ITO膜41同幅的ITO膜端部41f，由於此ITO膜端部41f上堆疊形成平行電路40，沒有因補正部41g與平行電路40之間位置差距而電阻值變化的危險。又，補正部41g由於具有遍及ITO膜41全幅排列的電極連接通路41h，有補正部41g的範圍也可以輸入的優點。

第12圖中，第4形成例係多數的電極連接通路41i排列成梳齒狀的補正部41j，直接連接平行電路40而形成。

根據同圖所示的補正部41j，與第11圖所示的電極連接通路41h相同，由於具有遍及ITO膜41全幅排列的電極連接通路41i，有補正部41j的範圍也可以輸入的優點。又，由於不必要第11圖所示的ITO膜端部41f，可以縮小框部。

本發明當然不受上述實施例限制，在可以適合本發明主旨的範圍內當然可以加以變更實施，這些都包含在本發明的技術範圍內。

[產業上的利用可能性]

本發明可以用於用以補正等電位線變位的多觸點面板。

1．．．第1多觸點面板

2．．．下部電極板(第2基板)

3．．．上部電極板(第1基板)

4．．．透明絕緣基板

5．．．帶狀電極

6-9．．．平行電路

10．．．可撓性透明絕緣基材

11．．．帶狀電極

12-16．．．平行電路

17．．．引線

18．．．FPC(外部端子)

19．．．引線

20．．．第2多觸點面板

21-24．．．平行電路

25-29．．．平行電路

30．．．引線

31．．．引線

40．．．平行電路

41．．．ITO膜

41a．．．ITO膜端部

41b．．．ITO除去部

41c．．．補正部

41g．．．補正部

41f．．．ITO膜端部

41h．．．電極連接通路

41i．．．電極連接通路

41j．．．補正部

50．．．多觸點面板

51．．．下部電極板

51a．．．透明絕緣基板

51b．．．ITO電極

51c～51f．．．平行電路

51g、51h．．．引線電路

52．．．上部電極板

52a．．．可撓性透明絕緣基材

52b．．．ITO電極

52c～52g．．．平行電路

53．．．絕緣接合層

以及

54．．．FPC(外部端子)

[第1圖](a)及(b)係顯示本發明的第1多觸點面板構成的分解平面圖；

[第2圖]係第1圖的上部電極板中的補正部放大圖；

[第3圖]係第1圖的下部電極板中的補正部放大圖；

[第4圖](a)及(b)係顯示本發明的第2多觸點面板構成的分解平面圖；

[第5圖]係第4圖的上部電極板中的補正部放大圖；

[第6圖]係第4圖的下部電極板中的補正部放大圖；

[第7圖]係顯示根據本發明的第1多觸點面板所得到的等電位線說明圖；

[第8圖]係顯示根據本發明的第2多觸點面板所得到的等電位線說明圖；

[第9圖]係顯示根據本發明的補正部的第1形成例說明圖；

[第10圖]係顯示根據本發明的補正部的第2形成例說明圖；

[第11圖]係顯示根據本發明的補正部的第3形成例說明圖；

[第12圖]係顯示根據本發明的補正部的第4形成例說明圖；

[第13圖]係顯示習知的多觸點面板的構成分解圖；

[第14圖]係顯示第13圖的S-S’縱剖面圖；

[第15圖]係顯示電路長與電路電阻的關係圖；

[第16圖]係顯示等電位線變位狀態說明圖；以及

[第17圖]係顯示等電位線變位狀態說明圖。

1．．．第1多觸點面板

2．．．下部電極板(第2基板)

3．．．上部電極板(第1基板)

4．．．透明絕緣基板

5．．．帶狀電極

6-9．．．平行電路

10．．．可撓性透明絕緣基材

11．．．帶狀電極

12-16．．．平行電路

17．．．引線

18．．．FPC(外部端子)

以及

19．．．引線

Claims (6)

1. 一種多觸點面板，包括：第1基板，係座標輸入側；第2基板，與上述第1基板對向配置；第1導電膜，形成於上述第1基板上且對向上述第2基板的面；以及第2導電膜，形成於上述第2基板上且對向上述第1基板的面；其特徵在於：上述第1導電膜及上述第2導電膜中的至少一方分割成複數的帶狀區域，藉此形成複數的帶狀電極，上述帶狀電極的一端部連接至以此一端部為起點且以上述第1或第2基板的周緣部上設置的外部端子為終點的引線，上述帶狀電極的另一端部連接至以此另一端部為起點且以上述外部端子為終點的引線；在連接於一個引線的帶狀電極的一端部及另一端部中的至少任一方、且在不存在上述一個引線的部分形成的幅狹部的寬度，是比在連接於比上述一個引線還短的其他的引線的帶狀電極的一端部及另一端部中的至少任一方、且在不存在上述其他的引線的部分形成的幅狹部的寬度還寬。
2. 如申請專利範圍第1項所述的多觸點面板，其中，上述幅狹部具有上述帶狀電極往其寬度方向切缺而形成的電極連接通路。
3. 如申請專利範圍第1項所述的多觸點面板，其中，上述幅狹部具有遍及上述帶狀電極全幅形成梳齒狀的電極連接通路。
4. 如申請專利範圍第2或3項所述的多觸點面板，其中，在上述帶狀電極的一端部及另一端部配設平行電路，在不存在上述平行電路的部分形成上述幅狹部；以及留下上述帶狀電極與上述平行電路用以同幅連接的膜端部，形成上述幅狹部。
5. 如申請專利範圍第1項所述的多觸點面板，其中，上述外部端子配置於上述多觸點面板的任意一邊的一端側。
6. 如申請專利範圍第1項所述的多觸點面板，其中，上述外部端子配置於上述多觸點面板的任意一邊的中央部。