TWI570943B - 鰭式二極體結構 - Google Patents

Description

鰭式二極體結構

本發明大體上與一種鰭式二極體結構暨其製作方法有關，更特定言之，其係關於一種基底中具有全面性的摻雜區域的鰭式二極體結構，其可以相容於一般鰭式場效電晶體(fin field effect transistor,FinFET)的製作流程。

隨著半導體元件尺寸不斷縮小，鰭式場效電晶體(FinFETs)變得更常被應用在半導體技術中。在較小元件尺寸的領域中，鰭式場效電晶體的優勢在於其相對較高的驅動電流以及可避免短通道效應(short channel effect)的能力。鰭式場效電晶體之所以會具有較高的驅動電流，是因為其閘極是設計成繞設在通道的周圍，故通道的有效寬度得以增大，較大的通道寬度就能夠允許較高的驅動電流。再者，將閘極繞設在通道周圍之設計也能夠更有效地抑制通道區漏電流的產生，因而減少短通道效應的發生。

上述鰭式場效電晶體的諸多優點讓它們常被使用在小尺寸的半導體技術中，特別是32奈米以下的半導體元件設計中。然而，小尺寸的特徵卻會導致鰭式場效電晶體更容易因靜電放電現象而失效。如半導體領域中所熟知者，積體電路的週邊容易因為靜電而產生極大的電壓，舉例言之，積體電路的輸出/入緩衝部位會因為其封裝針腳受到人體的觸碰而產生高電位勢。如此當靜電放電時，積體電路的節點即會產生高電流，此即稱為靜電放電現象(electro-static discharge,ESD)。對半導體元件來說，靜電放電現象是一種嚴重的問題，因為其可能會破壞整個積體電路。尤其是對鰭式場效電晶體而言，其主動區域的寬度係遠小於其他相同技術尺度的電晶體寬度，而較小的寬度 在靜電放電時就會產生相對較大的電流密度，此即代表其所容許的臨界電流密度會相對較小。舉例來說，在元件崩潰(breakdown)前，鰭式場效電晶體一般會具有0.1毫安培/微米(mA/μm)的臨界電流密度，此值係遠小於平面型場效電晶體的2.0mA/μm電流密度或是平面SOI型場效電晶體的1.4mA/μm電流密度。這樣極小的臨界電流密度會使得電流易於擊穿閘極與主動區域之間的閘極氧化層，使得閘極與主動區域短路。故此，鰭式場效電晶體會較容易因為靜電放電而元件失效，半導體業界需要解決方案來克服這個問題。

為了避免半導體元件因為靜電放電現象而失效，業界通常會在微電子元件旁設置二極體結構來保護敏感的固態電路不受靜電放電的影響。本發明提出了一種具有新穎、具全面性摻雜區域的鰭式二極體結構來解決靜電放電問題，這樣全面性的摻雜區域設計可有效降低元件的導通電阻(Ron)，並可提供改良的電流通道，其主接面係可調整成吾人所欲之態樣。再者，本發明鰭式的二極體架構係相容於一般鰭式場效電晶體的製作流程，其可與鰭式場效電晶體在同一流程中製作，不需要安排額外的製程步驟。

本發明的一目的在於提出一種鰭式二極體結構，其包含：一基底；一摻雜井形成在基底中；複數個第一導電類型鰭部與複數個第二導電類型鰭部從摻雜井上凸出，其中各個第一導電類型鰭部以及第二導電類型鰭部係以淺溝渠隔離結構分隔；以及一第一導電類型摻雜區全面性地形成在第一導電類型鰭部、第二導電類型鰭部、淺溝渠隔離結構與摻雜井之間的基底中並與第一導電類型鰭部以及第二導電類型鰭部連接。

本發明的另一目的在於提出一種鰭式二極體結構，其包含：一基底；一摻雜井形成在基底中；複數個第一導電類型鰭部與複數個第二導電類型鰭部從基底上凸出，其中各個第一導電類型鰭部以及第二導電類型鰭部係 以淺溝渠隔離結構分隔；至少一第一導電類型摻雜區形成在第一導電類型鰭部、部分的淺溝渠隔離結構與摻雜井之間的基底中並與第一導電類型鰭部連接；以及至少一第二導電類型摻雜區形成在第二導電類型鰭部、部分的淺溝渠隔離結構與摻雜井之間的基底中並與第二導電類型鰭部連接，其中第一導電類型摻雜區與第二導電類型摻雜區在基底中相接形成接面。

本發明的又一目的在於提出一種製作鰭式二極體結構的方法，其步驟包含：提供一基底；在基底中形成一摻雜井；在摻雜井中形成至少一第一導電類型摻雜區或至少一第二導電類型摻雜區；對第一導電類型摻雜區或第二導電類型摻雜區進行一蝕刻製程，以在第一導電類型摻雜區或第二導電類型摻雜區上形成複數個鰭部；在各個鰭部之間形成淺溝渠隔離結構；以及對鰭部進行摻雜步驟，以形成第一導電類型鰭部以及第二導電類型鰭部。

無疑地，本發明的這類目的與其他目的在閱者讀過下文以多種圖示與繪圖來描述的較佳實施例細節說明後將變得更為顯見。

100‧‧‧基底

101‧‧‧摻雜井

103‧‧‧第一導電類型摻雜區

105‧‧‧鰭部

105a‧‧‧第一導電類型的鰭部

105b‧‧‧第二導電類型的鰭部

107‧‧‧硬遮罩層

109‧‧‧溝渠

111‧‧‧淺溝渠隔離結構

200‧‧‧基底

201‧‧‧摻雜井

204‧‧‧第二導電類型摻雜區

205a‧‧‧第一導電類型的鰭部

205b‧‧‧第二導電類型的鰭部

211‧‧‧淺溝渠隔離結構

300‧‧‧基底

301‧‧‧摻雜井

303‧‧‧第一導電類型摻雜區

304‧‧‧第二導電類型摻雜區

305a‧‧‧第一導電類型的鰭部

305b‧‧‧第二導電類型的鰭部

311‧‧‧淺溝渠隔離結構

313‧‧‧接面

本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中：第1-4圖繪示出根據本發明一實施例一具有第一摻雜類型摻雜區的鰭式二極體結構之製作流程的示意圖；第5圖繪示出根據本發明另一實施例一具有第二摻雜類型摻雜區的鰭式二極體結構的示意圖；以及第6圖繪示出根據本發明又一實施例一同時具有第一摻雜類型與第二摻雜類型的摻雜區的鰭式二極體結構的示意圖。

須注意本說明書中的所有圖示皆為圖例性質，為了清楚與方便圖示說明 之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現，一般而言，圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。

在下文的細節描述中，元件符號會標示在隨附的圖示中成為其中的一部份，並且以可實行該實施例之特例描述方式來表示。這類實施例會說明足夠的細節俾使該領域之一般技藝人士得以具以實施。閱者須瞭解到本發明中亦可利用其他的實施例或是在不悖離所述實施例的前提下作出結構性、邏輯性、及電性上的改變。因此，下文之細節描述將不欲被視為是一種限定，反之，其中所包含的實施例將由隨附的申請專利範圍來加以界定。

首先請參照第1-4圖，其繪示出根據本發明一實施例一具有第一摻雜類型的摻雜區的鰭式二極體結構之製作流程的示意圖。首先，如第1圖所示，提供一基底100作為本發明元件的設置基礎。基底100可為一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)或一石墨烯覆矽基底(graphene-on-silicon)等半導體基底。接著，在基底100中形成一摻雜井101，如一P型摻雜井(P well)或一N型摻雜井(N well)，其可藉由離子佈植等擴散製程在基底100中摻入一定濃度的摻質而形成，如摻入硼(B)等P型摻質或是摻入磷(P)、砷(As)等N型摻質而形成。後文中為了方便說明，將以第一導電類型與第二導電類型來區別兩種不同的摻雜型態，第1圖中所示之摻雜井101則為第一導電類型，如P型。

接著，在摻雜井101中形成一第一導電類型的摻雜區103。第一導電類型的摻雜區103可藉由再次的擴散製程在第一導電類型的摻雜井101的一定深度範圍內摻入更高濃度的第一導電類型摻質而形成，亦即摻雜區103的摻雜濃度(如P-)係大於摻雜井101的摻雜濃度(如P)。或者，其摻雜區103可藉由離子佈植製程在摻雜井101中植入第一導電類型的摻質而形成。此摻 雜區103將成為二極體元件的電流通道。

在形成第一導電類型的摻雜區103後，接著如第2圖所示，進行一蝕刻製程在摻雜區103上吃出複數個凸出的鰭部105。更具體言之，上述形成複數個鰭部105的步驟可包含先在摻雜區103上形成圖案化的硬遮罩層(如一氧化矽層與/或一氮化矽層)107，接著再以圖案化硬遮罩層107為蝕刻遮罩對摻雜區103進行蝕刻至一定深度d，如此將圖案化遮罩層107所界定之圖形轉移至摻雜區103，製作出如第2圖所示複數個凸起且相互平行的鰭部105，各鰭部105之間形成溝渠109，而鰭部105下方仍具有一定厚度的第一導電類型的摻雜區103。須注意上述鰭部105的形成步驟亦可同時形成位於基底的一主動區域(active area)上的鰭部結構，在後續的鰭式場效電晶體製程中，該些鰭部結構上還會依序形成閘極氧化層以及閘極等結構來製作出鰭式場效電晶體。

在形成複數個鰭部105後，接著如第3圖所示，在各個鰭部105之間的溝槽109中形成一定厚度的淺溝渠隔離結構(shallow trench isolation)111。淺溝渠隔離結構109係可將各鰭部105彼此電性隔離，使其可經由後續製程製作成個別獨立的元件。更具體言之，形成淺溝渠隔離結構111的步驟可包含：在摻雜區103與鰭部105表面全面性地沉積一氧化矽層；進行一化學機械研磨製程，其以鰭部105上的硬遮罩層107作為研磨停止層，如此研磨製程過後將僅剩鰭部105側壁上以及溝渠109中有氧化矽層存在；最後進行一回蝕刻製程移除鰭部105側壁一定高度以上的氧化矽層，如此即能在溝槽109中形成如第3圖所示一定厚度的溝渠隔離結構111。在一特定實施例中，鰭部105的寬度可約為20奈米(nm)，兩鰭部之間的淺溝渠隔離結構111寬度可約為300奈米，而各鰭部凸出於淺溝渠隔離結構109外的部位長度可約為60奈米。再者，鰭部105上原有的硬遮罩層107可加以移除，以在前述位於基底主動區域中的鰭部結構上製作出三閘極式(tri-gate)的場效電晶體。或者，在其他實施例中，硬遮罩層107亦可被留下，以在該鰭部結構上製作 出鰭狀場效電晶體結構。值得注意的是，本發明亦可在鰭部105與淺溝渠隔離結構111形成後在再形成摻雜區103。

由於本發明所提出的是一種二極體結構，故必須要定義出不同導電類型的鰭部。如第4圖所示，在形成淺溝渠隔離結構111後，接著，在各鰭部105中分別摻入第一導電類型的摻質或第二導電類型的摻質，形成第一導電類型的鰭部105a以及第二導電類型的鰭部105b。更具體言之，本發明形成第一導電類型的鰭部105a以及第二導電類型的鰭部105b的步驟可包含：在特定的鰭部105上先形成一層摻雜遮罩(未示出)，如光阻；接著進行一離子佈植製程或是一擴散製程將第一導電類型的摻質(如硼)摻入未受該摻雜遮罩所遮蔽的鰭部105中，由於鰭部105原本就具有一定摻雜濃度(如P-)的第一導電類型摻質，故經過此摻雜步驟所形成的第一導電類型鰭部105a將會具有比下方第一導電類型摻雜區103還高的第一導電類型摻雜濃度(如P+)；接著移除原有的摻雜遮罩，並在第一導電類型鰭部105a上形成摻雜遮罩；最後進行一離子佈植製程或是一擴散製程將第二導電類型的摻質(如磷、砷)摻入未受該摻雜遮罩所遮蔽的鰭部105中，形成一定摻雜濃度(如N+)的第二導電類型鰭部105b。須注意前述第一導電類型鰭部105a與第二導電類型鰭部105b的摻雜步驟係可同時用來形成基底主動區域上元件的源極與汲極，係為一相容於鰭式場效電晶體製程之步驟，可利用鰭式場效電晶體製程來同時製作出鰭式場效電晶體以及具有鰭狀結構的二極體。

以此製作方式，如第4圖所示，第一摻雜類型的摻雜區103係全面性地形成在第一摻雜類型的鰭部105a、第二摻雜類型的鰭部105b以及淺溝渠隔離結構111下方的摻雜井101中，且第一摻雜類型的摻雜區103會與第一摻雜類型的鰭部105a以及第二摻雜類型的鰭部105b相接。以此設計方式，來自第一摻雜類型的鰭部105a的電流可以輕易地經由第一摻雜類型的摻雜區103流至鄰近的第二摻雜類型的鰭部105b，故能有效降低元件的導通電流(Ron)。

接下來請參照第5圖，其繪示出根據本發明另一實施例一具有第二摻雜類型的摻雜區的鰭式二極體結構的示意圖。本實施例與第4圖所示之實施例的差別之處在於摻雜井201中所形成之摻雜區204係為第二摻雜類型(如N型)，其同樣是採用離子佈植製程或是擴散製程在摻雜井201的特定區域中植入一定濃度(如N-)的第二導電類型摻質(如磷、砷)而形成。

接下來請參照第6圖，其繪示出根據本發明又一實施例一同時具有第一摻雜類型與第二摻雜類型的摻雜區的鰭式二極體結構的示意圖。本實施例是第4圖與第5圖所示實施例的結合，其摻雜井301中同時具有第一摻雜類型(如P型)的摻雜區303與第二摻雜類型(如N型)的摻雜區304。採用此實施例設計的優點在於兩種不同摻雜類型的摻雜區303與304所形成之接面313係會位在摻雜井區域中，而非如第4圖與第5圖所示實施例般位在鰭部中，故此接面不會受到鰭部的限制而得以具有較大的接面面積，進而能更進一步地降低導通電阻，並且能視其設計需求與所需電性而定，自由地界定其接面位置。

根據前文第1-4圖所示之實施例，本發明亦提出了一種鰭式二極體結構，其結構如第4圖所示，包含一基底100、一摻雜井101形成在基底100中、複數個第一導電類型鰭部105a與複數個第二導電類型鰭部105b從基底100上凸出、以及一第一導電類型摻雜區103全面性地形成在第一導電類型鰭部105a、第二導電類型鰭部105b以及淺溝渠隔離結構111與摻雜井101之間的基底100中並與第一導電類型鰭部105a以及第二導電類型鰭部105b連接。

再者，本發明亦提出了另一種鰭式二極體結構，其結構如第6圖所示，包含一基底300、一摻雜井301形成在基底300中、複數個第一導電類型鰭部305a與複數個第二導電類型鰭部305b從基底300上凸出，其中各個第一導電類型鰭部305a以及第二導電類型鰭部305b係以淺溝渠隔離結構311分隔、第一導電類型摻雜區303形成在第一導電類型鰭部305a以及部分 的淺溝渠隔離結構311與摻雜井301之間的基底中並與第一導電類型鰭部305a連接；以及第二導電類型摻雜區304形成在第二導電類型鰭部305b以及部分的淺溝渠隔離結構311與摻雜井301之間的基底中並與第二導電類型鰭部305b連接，其中第一導電類型摻雜區303與第二導電類型摻雜區304在基底中相接形成接面313。

上述本發明所提出的鰭式二極體結構可應用在包含互補式金屬氧化物半導體(CMOS)、雙極接面電晶體(BJT)、或是靜電放電(ESD)二極體結構的設計中。

100‧‧‧基底

101‧‧‧摻雜井

103‧‧‧第一導電類型摻雜區

105a‧‧‧第一導電類型的鰭部

105b‧‧‧第二導電類型的鰭部

109‧‧‧溝渠

111‧‧‧淺溝渠隔離結構

Claims (16)

1. 一種鰭式二極體結構，包含：一基底；一摻雜井，形成在該基底中；複數個第一導電類型鰭部與複數個第二導電類型鰭部凸出於該摻雜井上，其中各個該些第一導電類型鰭部以及該些第二導電類型鰭部係以淺溝渠隔離結構分隔；以及一第一導電類型摻雜區，全面性地形成在該些第一導電類型鰭部、該些第二導電類型鰭部以及該淺溝渠隔離結構與該摻雜井之間的該基底中並與該些第一導電類型鰭部以及該些第二導電類型鰭部連接。
2. 如申請專利範圍第1項所述之鰭式二極體結構，其中該第一導電類型摻雜區在該第二導電類型鰭部中與該第二導電類型鰭部相接形成接面。
3. 如申請專利範圍第1項所述之鰭式二極體結構，其中該第一導電類型為P型，該第二導電類型為N型。
4. 如申請專利範圍第1項所述之鰭式二極體結構，其中該第一導電類型為N型，該第二導電類型為P型。
5. 如申請專利範圍第1項所述之鰭式二極體結構，其中該摻雜井為第一導電類型摻雜井或第二導電類型摻雜井。
6. 如申請專利範圍第1項所述之鰭式二極體結構，其中該第一導電類型鰭部的摻雜濃度大於該第一導電類型摻雜區的摻雜濃度，該第一導電類型摻雜區的摻雜濃度大於該第一導電類型的摻雜井的摻雜濃度。
7. 一種鰭式二極體結構，包含：一基底；一摻雜井，形成在該基底中；複數個第一導電類型鰭部與複數個第二導電類型鰭部從該基底上凸出，其中各個該些第一導電類型鰭部以及該些第二導電類型鰭部係以淺溝渠隔離結構分隔；至少一第一導電類型摻雜區，形成在該些第一導電類型鰭部以及部分的該淺溝渠隔離結構與該摻雜井之間的該基底中並與該些第一導電類型鰭部連接；以及至少一第二導電類型摻雜區，形成在該些第二導電類型鰭部以及部分的該淺溝渠隔離結構與該摻雜井之間的該基底中並與該些第二導電類型鰭部連接，其中該第一導電類型摻雜區與該第二導電類型摻雜區在該基底中相接形成接面。
8. 如申請專利範圍第7項所述之鰭式二極體結構，其中該第一導電類型為P型，該第二導電類型為N型。
9. 如申請專利範圍第7項所述之鰭式二極體結構，其中該第一導電類型為N型，該第二導電類型為P型。
10. 如申請專利範圍第7項所述之鰭式二極體結構，其中該摻雜井為第一導電類型摻雜井或第二導電類型摻雜井。
11. 如申請專利範圍第7項所述之鰭式二極體結構，其中該第一導電類型鰭部的摻雜濃度大於該第一導電類型摻雜區的摻雜濃度，該第一導電類型 摻雜區的摻雜濃度大於該第一導電類型的摻雜井的摻雜濃度。
12. 一種製作鰭式二極體結構的方法，其步驟包含：提供一基底；在該基底中形成一摻雜井；在該摻雜井中形成至少一第一導電類型摻雜區或至少一第二導電類型摻雜區；對該第一導電類型摻雜區或該第二導電類型摻雜區進行一蝕刻製程，以在該第一導電類型摻雜區或該第二導電類型摻雜區上形成複數個鰭部；在各個該些鰭部之間形成淺溝渠隔離結構；以及對該些鰭部進行摻雜步驟，以形成第一導電類型鰭部以及第二導電類型鰭部。
13. 如申請專利範圍第12項所述之製作鰭式二極體結構的方法，其中該摻雜步驟包含離子佈植製程或擴散製程。
14. 如申請專利範圍第12項所述之製作鰭式二極體結構的方法，其中該形成複數個鰭部的步驟更包含：在該第一導電類型摻雜區或該第二導電類型摻雜區上形成圖案化硬遮罩層；以及以該圖案化硬遮罩層作為蝕刻遮罩對該第一導電類型摻雜區或該第二導電類型摻雜區進行蝕刻，形成該複數個鰭部。
15. 如申請專利範圍第14項所述之製作鰭式二極體結構的方法，其中該形成該淺溝渠隔離結構的步驟更包含： 在該第一導電類型摻雜區或該第二導電類型摻雜區以及該鰭部上全面性地沉積一層氧化矽層；以該硬遮罩層為研磨停止層對該氧化矽層進行一化學機械研磨製程；以及進行一回蝕刻製程移除部分的該氧化矽層，以形成該淺溝渠隔離結構。
16. 如申請專利範圍第12項所述之製作鰭式二極體結構的方法，其中對該些鰭部進行摻雜步驟以形成該第一導電類型鰭部以及該第二導電類型鰭部的步驟更包含在該第一導電類型摻雜區上形成該第二導電類型鰭部以及在該第二導電類型摻雜區上形成該第一導電類型鰭部。