TWI569244B - 顯示裝置及閘極驅動器與操作方法 - Google Patents

顯示裝置及閘極驅動器與操作方法 Download PDF

Info

Publication number
TWI569244B
TWI569244B TW105108346A TW105108346A TWI569244B TW I569244 B TWI569244 B TW I569244B TW 105108346 A TW105108346 A TW 105108346A TW 105108346 A TW105108346 A TW 105108346A TW I569244 B TWI569244 B TW I569244B
Authority
TW
Taiwan
Prior art keywords
gate driver
output
control signal
input buffer
output impedance
Prior art date
Application number
TW105108346A
Other languages
English (en)
Other versions
TW201729173A (zh
Inventor
胡仁傑
鄭戎傑
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Application granted granted Critical
Publication of TWI569244B publication Critical patent/TWI569244B/zh
Publication of TW201729173A publication Critical patent/TW201729173A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

顯示裝置及閘極驅動器與操作方法
本發明是有關於一種顯示裝置，且特別是有關於一種顯示裝置及其閘極驅動器與操作方法。
圖1是繪示習知顯示面板110的等效電路示意圖。顯示面板110具有多條源極線111、多條閘極線112以及多個像素(pixel)電路113。源極線111垂直於閘極112。像素電路113係以矩陣的方式分佈於顯示面板110上。這些像素電路113的源極端分別耦接至對應源極線111，而這些像素電路113的閘極端分別耦接至對應閘極線112，如圖1所示。
閘極驅動器120的多個輸出端以一對一方式耦接至不同閘極線112。閘極驅動器120可以一個接著一個地輪流驅動（或掃描）顯示面板110的每一條閘極線112。源極驅動器130可以將多個數位像素資料轉換為對應驅動電壓（像素電壓）。配合閘極驅動器120的掃描時序，源極驅動器130可以經由源極線111將這些對應像素電壓寫入顯示面板110的對應像素電路113中以顯示影像。
源極線111與閘極線112之間存在多個寄生電容114。在源極驅動器130將驅動電壓（像素電壓）經由源極線111寫入像素電路113的過程中，源極線111的驅動電壓的交流成份會經由寄生電容114而被傳送至閘極線112。源極線111的驅動電壓的交流成份會經由閘極線112而被傳送至閘極驅動器120，而成為閘極驅動器120的耦合雜訊。此耦合雜訊會經由閘極驅動器120的基底（Substrate）或本體（body）而影響閘極驅動器120的不同內部信號，甚至影響閘極驅動器120的內部接地電壓。
圖2是說明圖1所示源極線111與閘極線112的波形式意圖。於圖2中，橫軸表示時間，VCOM表示顯示面板110的共同電壓。當源極驅動器130將某一種特殊畫面（特定樣式）輸出至顯示面板110的源極線111時，由於多數（甚至全部）源極線111的電壓可能同時上升或同時下降，致使閘極線112的信號存在耦合雜訊（如圖2所示）。此耦合雜訊會經由閘極線112進入閘極驅動器120。
本發明提供一種顯示裝置、其閘極驅動器與其操作方法，其可以依據閘極驅動器的耦合雜訊而對應調整輸出阻抗，以避免耦合雜訊所導致的誤動作。
本發明的實施例提供一種顯示面板的閘極驅動器。閘極驅動器包括感測電路、第一輸入緩衝器以及閘極線驅動電路。感測電路用以感測閘極驅動器的耦合雜訊。第一輸入緩衝器的輸入端用以從閘極驅動器的外部接收時序控制信號，其中該第一輸入緩衝器的一輸出端的一輸出阻抗是依據該閘極驅動器的一耦合雜訊而對應調整。閘極線驅動電路耦接至第一輸入緩衝器的輸出端。閘極線驅動電路用以依據時序控制信號的控制來掃描顯示面板的多條閘極線。
本發明的實施例提供一種顯示面板的閘極驅動器的操作方法。閘極驅動器具有第一輸入緩衝器。操作方法包括：感測閘極驅動器的耦合雜訊；從閘極驅動器的外部接收時序控制信號；依據時序控制信號的控制來掃描顯示面板的多條閘極線；以及依據閘極驅動器的耦合雜訊而對應調整第一輸入緩衝器的輸出阻抗。
本發明的實施例提供一種顯示裝置的操作方法。顯示裝置具有時序控制器與閘極驅動器。操作方法包括：由時序控制器輸出時序控制信號；由閘極驅動器接收時序控制信號，以及依據時序控制信號的控制來掃描顯示面板的多條閘極線；感測閘極驅動器的耦合雜訊；由閘極驅動器將閘極驅動器的耦合雜訊所對應的雜訊檢測信號回傳給時序控制器；以及依據雜訊檢測信號而對應調整時序控制器的輸出端的輸出阻抗。
基於上述，本發明實施例所述顯示裝置、其閘極驅動器與其操作方法可以檢測閘極驅動器的耦合雜訊。在一些實施例中，閘極驅動器的輸入緩衝器的輸出阻抗可以依據耦合雜訊而被對應調整。在另一些實施例中，時序控制器的輸出端的輸出阻抗可以依據閘極驅動器的耦合雜訊而被對應調整。因此，本發明實施例可以避免耦合雜訊所導致的誤動作。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖3是依照本發明實施例說明一種顯示裝置300的電路方塊示意圖。圖3所示顯示裝置300包括時序控制器310、閘極驅動器320、源極驅動器330以及顯示面板340。時序控制器310可以輸出時序控制信號（例如起始脈衝信號STV、閘時脈信號GCLK與/或輸出致能信號OE）給閘極驅動器320。閘極驅動器320耦接至時序控制器310的輸出端，以接收所述時序控制信號。閘極驅動器320的多個輸出端以一對一方式耦接至顯示面板340的不同閘極線。閘極驅動器320可以依據該時序控制信號的控制來掃描顯示面板340的每一條閘極線。時序控制器310還可以輸出像素資料與時序控制信號（例如水平起始脈衝信號、源時脈信號等）給源極驅動器330。源極驅動器330可以將數位的像素資料轉換為對應的驅動電壓（像素電壓）。配合閘極驅動器320的掃描時序，源極驅動器330可以經由源極線將這些對應像素電壓寫入顯示面板340的對應像素電路中以顯示影像。顯示面板340可以是任何類型的平面面板顯示器。例如在一些實施例中，顯示面板340可以參照圖1所示顯示面板110的相關說明而類推。
圖4是依照本發明一實施例說明圖3所示閘極驅動器320的電路方塊示意圖。圖4所示閘極驅動器320包括一個或多個第一輸入緩衝器，例如圖4所示第一輸入緩衝器321、322與323。第一輸入緩衝器321、322與323的輸入端用以從閘極驅動器320的外部接收時序控制信號。例如，第一輸入緩衝器321的輸入端可以從時序控制器310接收起始脈衝信號STV，第一輸入緩衝器322的輸入端可以從時序控制器310接收閘時脈信號GCLK，而第一輸入緩衝器323的輸入端可以從時序控制器310接收輸出致能信號OE。閘極驅動器320還包括閘極線驅動電路324以及感測電路325。閘極線驅動電路324耦接至第一輸入緩衝器321、322與323的輸出端。第一輸入緩衝器321的輸出端可以提供起始脈衝信號STV’給閘極線驅動電路324，第一輸入緩衝器322的輸出端可以提供閘時脈信號GCLK’給閘極線驅動電路324，而第一輸入緩衝器323的輸出端可以提供輸出致能信號OE’給閘極線驅動電路324。依據時序控制信號（起始脈衝信號STV’、閘時脈信號GCLK’與/或輸出致能信號OE’）的控制，閘極線驅動電路324可以掃描顯示面板340的多條閘極線，例如圖4所示閘極線G1、G2、G3、…、Gn。
顯示面板340的源極線與閘極線之間存在多個寄生電容。在源極驅動器330將驅動電壓（像素電壓）經由顯示面板340的源極線寫入像素電路的過程中，顯示面板340的源極線的驅動電壓的交流成份會經由所述寄生電容而被傳送至顯示面板340的閘極線。顯示面板340的源極線的驅動電壓的交流成份會經由顯示面板340的閘極線而被傳送至閘極驅動器320，而成為閘極驅動器320的耦合雜訊。此耦合雜訊會經由閘極驅動器320的基底（Substrate）或本體（body）而影響閘極驅動器320的不同內部信號（例如起始脈衝信號STV’、閘時脈信號GCLK’與/或輸出致能信號OE’），甚至影響閘極驅動器320的內部接地電壓GND。
圖5是依照本發明實施例說明圖4所示閘極驅動器320的信號波形示意圖。請參照圖4與圖5，耦合雜訊會經由閘極驅動器320的基底或本體而影響閘極驅動器320的不同內部信號（例如閘時脈信號GCLK’）與接地電壓GND。圖5所示閘時脈信號GCLK’存在因耦合雜訊所造成的多個正脈衝（例如圖5所示雜訊501與雜訊503）與負脈衝（例如圖5所示雜訊502）。基於相同的耦合雜訊的影響，接地電壓GND亦存在多個正脈衝（例如圖5所示雜訊511與雜訊513）與負脈衝（例如圖5所示雜訊512）。對於電路/元件（例如第一輸入緩衝器322）而言，閘時脈信號GCLK’的準位判讀需要參考接地電壓GND的準位，也就是以閘時脈信號GCLK’與接地電壓GND的電壓差（即GCLK’-GND）來判讀時脈信號的準位。
基於第一輸入緩衝器322的輸出阻抗（或是第一輸入緩衝器322的內部電晶體的導通電阻（on-resistance，Ron）值）的影響，時序控制信號（例如閘時脈信號GCLK’）的耦合雜訊的強度（或振幅）往往小於接地電壓GND的耦合雜訊的強度（或振幅）。隨者閘極驅動器320的應用環境的不同，例如選用不同的顯示面板340，耦合雜訊亦有不同強度（或振幅）。在第一輸入緩衝器322的輸出阻抗無法改變的情況下，一旦耦合雜訊超出某一容忍範圍時（例如圖5所示，閘時脈信號GCLK’與接地電壓GND的電壓差GCLK’-GND低於門檻VIL），閘極線驅動電路324會因為耦合雜訊而發生誤動作，進而對閘極線G1與G2輸出帶有錯誤相位及/或錯誤脈寬的掃描信號。
於圖4所示閘極驅動器320中，第一輸入緩衝器321、322與/或323的輸出阻抗可以依據閘極驅動器320的耦合雜訊而對應調整。感測電路325可以感測閘極驅動器320的耦合雜訊，並依據感測結果去對應調整第一輸入緩衝器321、322與/或323的輸出阻抗。當閘時脈信號GCLK’（時序控制信號）與接地電壓GND的電壓差GCLK’-GND的雜訊強度（或振幅）低於門檻VIL時，感測電路325可以提供輸出阻抗控制信號GB1給第一輸入緩衝器321、322與/或323，以便將第一輸入緩衝器321、322與/或323的輸出阻抗調大（也就是將第一輸入緩衝器321、322與/或323的推力/驅動能力調小）。
舉例來說，圖6是依照本發明實施例說明圖4所示閘極驅動器320的信號波形示意圖。請參照圖4與圖6，基於感測電路325的輸出阻抗控制信號GB1的控制，當第一輸入緩衝器321、322與/或323的輸出阻抗被調大（也就是推力/驅動能力被調小）時，在閘時脈信號GCLK’中因耦合雜訊所造成的雜訊501’、502’與503’的強度（或振幅）會變大。當閘時脈信號GCLK’的耦合雜訊的強度（或振幅）接近（甚至相等於）接地電壓GND的耦合雜訊的強度（或振幅）時，電壓差GCLK’-GND的雜訊強度（或振幅）可以被調小。當電壓差GCLK’-GND的耦合雜訊的強度（或振幅）是在容忍範圍內時，耦合雜訊不會造成閘極驅動器320的誤動作。因此，閘極線驅動電路324可以對閘極線G1與G2輸出帶有正確相位與正確脈寬的掃描信號。
本實施例並不限制第一輸入緩衝器321、322與/或323的輸出阻抗的調整手段/機制。在一些實施例中，習知的調整手段/機制可以被用來實現第一輸入緩衝器321、322與/或323，以便調整第一輸入緩衝器321、322與/或323的輸出阻抗（或調整第一輸入緩衝器321、322與/或323的推力/驅動能力）。在另一些實施例中，第一輸入緩衝器321、322與/或323的實現方式可以參照圖7的相關說明。
圖7是依照本發明實施例說明圖4所示第一輸入緩衝器322的電路方塊示意圖。圖4所示其他第一輸入緩衝器321與/或323可以參照圖7所示第一輸入緩衝器322的相關說明而類推。請參照圖4與圖7，感測電路325依據耦合雜訊而對應提供輸出阻抗控制信號GB1至第一輸入緩衝器322，以調整第一輸入緩衝器322的輸出阻抗。於圖7所示實施例中，第一輸入緩衝器322包括s個緩衝器電路322_1、322_2、…、322_s，其中s為大於1的整數。這些緩衝器電路322_1～322_s的輸入端耦接至第一輸入緩衝器322的輸入端，以接收閘時脈信號GCLK。這些緩衝器電路322_1～322_s的輸出端耦接至第一輸入緩衝器322的輸出端，以提供閘時脈信號GCLK’給閘極線驅動電路324。這些緩衝器電路322_1～322_s可以是習知的緩衝器。在一些實施例中，這些緩衝器電路322_1～322_s的輸出端的輸出阻抗可以彼此相同。在另一些實施例中，這些緩衝器電路322_1～322_s的輸出端的輸出阻抗可以彼此不相同。舉例來說（但不限於此），緩衝器電路322_2的輸出端的輸出阻抗可以是緩衝器電路322_1的輸出端的輸出阻抗的兩倍（2的1次方倍），而緩衝器電路322_s的輸出端的輸出阻抗可以是緩衝器電路322_1輸出端的輸出阻抗的2的s-1次方倍。
這些緩衝器電路322_1～322_s的致能端以一對一方式耦接至輸出阻抗控制信號GB1的多個位元GB1[1]、GB1[2]、…、GB1[s]，如圖7所示。當位元GB1[1]為邏輯1，緩衝器電路322_1被致能（enable），則緩衝器電路322_1可以接收閘時脈信號GCLK 並且將閘時脈信號GCLK’傳輸給閘極線驅動電路324。當位元GB1[1]為邏輯0，緩衝器電路322_1被禁能（disable），則緩衝器電路322_1的輸出端為高阻抗。其餘緩衝器電路322_2～322_s可以參照緩衝器電路322_1的相關說明而類推，故不再贅述。經致能的緩衝器電路的數量越多，第一輸入緩衝器322的輸出阻抗越小。
圖8是依照本發明實施例說明圖4所示感測電路325的電路方塊示意圖。請參照圖4與圖8，感測電路325依據耦合雜訊而對應提供輸出阻抗控制信號GB1至第一輸入緩衝器321、322與/或323，以調整第一輸入緩衝器321、322與/或323的輸出阻抗。圖8所示感測電路325包括輸入端（例如焊墊801，但不限於此）、第二輸入緩衝器802以及電壓差電路803。焊墊801可以耦接第一參考電壓V1。此第一參考電壓V1可以是任何固定準位的直流電壓，例如系統電壓。第二輸入緩衝器802的輸入端耦接至焊墊801，以接收第一參考電壓V1。第二輸入緩衝器802的輸出端輸出對應電壓V1’。電壓差電路803的第一輸入端耦接至第二輸入緩衝器802的輸出端，以接收對應電壓V1’。電壓差電路803的第二輸入端耦接至第二參考電壓，例如接地電壓GND。電壓差電路803可以偵測對應電壓V1’與接地電壓GND（第二參考電壓）的電壓差（即V1’-GND）。電壓差電路803依據電壓差V1’-GND對應決定輸出阻抗控制信號GB1，以及提供輸出阻抗控制信號GB1至第二輸入緩衝器802的控制端，以調整第二輸入緩衝器802的輸出阻抗。輸出阻抗控制信號GB1還被提供至第一輸入緩衝器321、322與/或323的控制端，以調整第一輸入緩衝器321、322與/或323的輸出阻抗。
圖9是依照本發明實施例說明圖8所示電路的信號波形示意圖。基於第二輸入緩衝器802的輸出阻抗的影響，對應電壓V1’的耦合雜訊的強度（或振幅）往往小於接地電壓GND的耦合雜訊的強度（或振幅）。第二輸入緩衝器802的輸出阻抗可以依據閘極驅動器320的耦合雜訊而對應調整。在此假設耦合雜訊造成了對應電壓V1’的雜訊901、902與903，以及造成了接地電壓GND的雜訊911、912與913。當電壓差電路803檢測到電壓差V1’-GND低於門檻VIL時，表示耦合雜訊超出某一容忍範圍，因此電壓差電路803判定第二輸入緩衝器802的目前輸出阻抗（亦即第一輸入緩衝器321、322與/或323的輸出阻抗）不適用於當前環境。當電壓差V1’-GND低於門檻VIL時，雜訊檢測信號FB會從邏輯高準位被下拉至邏輯低準位，以表示耦合雜訊超出容忍範圍。此時，電壓差電路803改變輸出阻抗控制信號GB1，以便將第二輸入緩衝器802、第一輸入緩衝器321、第一輸入緩衝器322與/或第一輸入緩衝器323的輸出阻抗調大。電壓差電路803可以在一個特定週期（例如數個水平掃描期間，或是一個（或數個）幀（frame）期間）中進行前述檢測耦合雜訊的操作。在一個所述特定週期結束後，雜訊檢測信號FB會從邏輯低準位回復至邏輯高準位。在下一個所述特定週期，電壓差電路803可以再一次進行前述檢測耦合雜訊的操作，以便適應性地調大第二輸入緩衝器802、第一輸入緩衝器321、第一輸入緩衝器322與/或第一輸入緩衝器323的輸出阻抗。以此週而復始經過多個所述特定週期，直到電壓差V1’-GND不會低於門檻VIL時，電壓差電路803可以找出最適合的輸出阻抗。
圖10是依照本發明實施例說明一種顯示裝置的操作方法的流程示意圖。當顯示裝置進行系統開機時，或是依據系統需求（或使用者指令）而使顯示裝置進入參數調校模式時（步驟S1010），感測電路325會進行閘極驅動器320的時序控制信號的參數調校（步驟S1020），以依據耦合雜訊而對應調整第一輸入緩衝器321、322與/或323的輸出阻抗。完成步驟S1020後，感測電路325找出最適合的輸出阻抗。在顯示裝置進入正常操作模式時（步驟S1030），第一輸入緩衝器321、322與/或323可以步驟S1020所找出的輸出阻抗來傳輸信號。
圖11是依照本發明一實施例說明圖10所示步驟S1020的流程示意圖。所述進行該閘極驅動器的該時序控制信號的參數調校（步驟S1020）包括子步驟S1021～S1025。於步驟S1021中，第一輸入緩衝器321、322與/或323的輸出阻抗的參數值被設為初始值。此初始值可以依據設計需求來決定，例如將此初始值設定為參數值範圍的最小值、最大值、中間值或是其他值。於步驟S1022中，源極驅動器330輸出測試樣式至顯示面板340的源極線，以及閘極驅動器320的輸入緩衝器321、322與/或323接收時序控制信號（例如起始脈衝信號STV、閘時脈信號GCLK與/或輸出致能信號OE），並且以所述輸出阻抗去傳輸時序控制信號（例如起始脈衝信號STV’、閘時脈信號GCLK’與/或輸出致能信號OE’）給閘極線驅動電路324。步驟S1023可以判斷耦合雜訊是否超出容忍範圍。當耦合雜訊超出容忍範圍時（例如電壓差V1’-GND低於門檻VIL），第一輸入緩衝器321、322與/或323的輸出阻抗被提昇一個步階（步驟S1024）。步驟S1024完成後，步驟S1022與步驟S1023會被再一次執行。當耦合雜訊不再超出容忍範圍時，目前的輸出阻抗的參數值便被保持/記錄下來。依據經記錄的參數值，電壓差電路803可以經由輸出阻抗控制信號GB1去適應性地控制第一輸入緩衝器321、322與/或323的輸出阻抗。
舉例來說，於步驟S1021中，第一輸入緩衝器321、322與/或323的輸出阻抗的參數值被設為「000」（初始值）。此參數值「000」表示其輸出阻抗（或是內部電晶體的導通電阻值Ron）小於其他參數值的輸出阻抗。於步驟S1022中，源極驅動器330輸出測試樣式至顯示面板340的源極線（以產生耦合雜訊給閘極驅動器320），以及閘極驅動器320的輸入緩衝器321、322與/或323接收時序控制信號（例如起始脈衝信號STV、閘時脈信號GCLK與/或輸出致能信號OE），並且以參數值「000」所對應的輸出阻抗去傳輸時序控制信號（例如起始脈衝信號STV’、閘時脈信號GCLK’與/或輸出致能信號OE’）給閘極線驅動電路324。當步驟S1023判斷耦合雜訊超出容忍範圍時（例如電壓差V1’-GND低於門檻VIL），步驟S1024會將第一輸入緩衝器321、322與/或323的輸出阻抗提昇一個步階（從參數值「000」變為參數值「001」）。參數值「001」的輸出阻抗大於參數值「000」的輸出阻抗。
步驟S1024完成後，步驟S1022與步驟S1023會被再一次執行。於步驟S1022中，源極驅動器330再一次輸出測試樣式至顯示面板340的源極線，以及閘極驅動器320的輸入緩衝器321、322與/或323接收時序控制信號（例如起始脈衝信號STV、閘時脈信號GCLK與/或輸出致能信號OE），並且以新的參數值「001」所對應的輸出阻抗去傳輸時序控制信號（例如起始脈衝信號STV’、閘時脈信號GCLK’與/或輸出致能信號OE’）。當步驟S1023判斷耦合雜訊不再超出容忍範圍時，目前的輸出阻抗的參數值（例如「001」）便被保持/記錄下來（步驟S1025）。依據經記錄的參數值「001」，電壓差電路803可以經由輸出阻抗控制信號GB1去適應性地控制第一輸入緩衝器321、322與/或323的輸出阻抗。當步驟S1023判斷耦合雜訊再一次超出容忍範圍時（例如電壓差V1’-GND低於門檻VIL），步驟S1024會再一次將參數值「001」變為參數值「010」。
圖12是依照本發明另一實施例說明圖3所示閘極驅動器320的電路方塊示意圖。圖12所示閘極驅動器320包括一個或多個第一輸入緩衝器，例如圖12所示第一輸入緩衝器321、322與323。閘極驅動器320還包括閘極線驅動電路324以及感測電路326。圖12所示第一輸入緩衝器321、第一輸入緩衝器322、第一輸入緩衝器323、閘極線驅動電路324以及感測電路326可以參照圖4所示第一輸入緩衝器321、第一輸入緩衝器322、第一輸入緩衝器323、閘極線驅動電路324以及感測電路325的相關說明而類推。
請參照圖12，感測電路326可以感測耦合雜訊而對應獲得雜訊檢測信號FB。感測電路326可以將雜訊檢測信號FB回傳給時序控制器310。感測電路326的操作可以參照圖9的相關說明而類推，故不再贅述。時序控制器310可以依據雜訊檢測信號FB而對應提供輸出阻抗控制信號GB2至閘極驅動器320的第一輸入緩衝器321、322與/或323，以適應性地調整第一輸入緩衝器321、322與/或323的輸出阻抗。時序控制器310調整雜訊檢測信號FB的操作可以參照圖10與圖11的相關說明而類推，故不再贅述。圖12所示輸出阻抗控制信號GB2可以參照圖3所示輸出阻抗控制信號GB1的相關說明而類推。
圖13是依照本發明實施例說明圖12所示感測電路326的電路方塊示意圖。圖13所示感測電路326包括輸入端（例如焊墊801，但不限於此）、第二輸入緩衝器802以及電壓差電路1303。圖13所示焊墊801、第二輸入緩衝器802以及電壓差電路1303可以參照圖8所示焊墊801、第二輸入緩衝器802以及電壓差電路803的相關說明而類推，故不再贅述。電壓差電路1303的第一輸入端耦接至第二輸入緩衝器802的輸出端，以接收對應電壓V1’。電壓差電路1303的第二輸入端耦接至第二參考電壓（例如接地電壓GND）。電壓差電路1303可以偵測對應電壓V1’與接地電壓GND的電壓差（即V1’-GND）。電壓差電路1303可以依據電壓差V1’-GND對應決定雜訊檢測信號FB。在一些實施例中，電壓差電路1303可以包含電壓比較器、誤差放大器或是其他電壓差電路。電壓差電路1303可以輸出該雜訊檢測信號FB至時序控制器310。時序控制器310可以依據雜訊檢測信號FB而對應提供輸出阻抗控制信號GB2至閘極驅動器320的第一輸入緩衝器321、322、323與第二輸入緩衝器802，以適應性地調整第一輸入緩衝器321、322、323與第二輸入緩衝器802的輸出阻抗。
請參照圖9與圖13，當電壓差電路1303檢測到電壓差V1’-GND低於門檻VIL時，表示耦合雜訊超出某一容忍範圍，因此電壓差電路1303判定第二輸入緩衝器802的目前輸出阻抗（亦即第一輸入緩衝器321、322與/或323的輸出阻抗）不適用於當前環境。當電壓差V1’-GND低於門檻VIL時，電壓差電路1303會將雜訊檢測信號FB從邏輯高準位下拉至邏輯低準位，以表示耦合雜訊超出容忍範圍。此時，時序控制器310對應改變輸出阻抗控制信號GB2，以便將第二輸入緩衝器802、第一輸入緩衝器321、第一輸入緩衝器322與/或第一輸入緩衝器323的輸出阻抗調大。電壓差電路1303可以在一個特定週期（例如數個水平掃描期間，或是一個（或數個）幀期間）中進行前述檢測耦合雜訊的操作。在一個所述特定週期結束後，電壓差電路1303會將雜訊檢測信號FB從邏輯低準位回復至邏輯高準位。在下一個所述特定週期，電壓差電路1303可以再一次進行前述檢測耦合雜訊的操作，以便通知時序控制器310去適應性地調大第二輸入緩衝器802、第一輸入緩衝器321、第一輸入緩衝器322與/或第一輸入緩衝器323的輸出阻抗。以此週而復始經過多個所述特定週期，直到電壓差V1’-GND不會低於門檻VIL時，時序控制器310可以找出最適合的輸出阻抗。
圖14是依照本發明一實施例說明一種顯示面板340的閘極驅動器320的操作方法的流程示意圖。於步驟S1410中，第一輸入緩衝器321、322與/或323的輸入端從閘極驅動器320的外部接收時序控制信號（起始脈衝信號STV、閘時脈信號GCLK與/或輸出致能信號OE）。於步驟S1420中，閘極線驅動電路324依據時序控制信號的控制來掃描顯示面板340的多條閘極線G1～Gn。步驟S1430可以依據閘極驅動器320的耦合雜訊而對應調整第一輸入緩衝器321、322與/或323的輸出阻抗。
圖15是依照本發明又一實施例說明圖3所示閘極驅動器320的電路方塊示意圖。圖15所示閘極驅動器320包括一個或多個第一輸入緩衝器，例如圖15所示第一輸入緩衝器321、322與323。閘極驅動器320還包括閘極線驅動電路327。圖15所示第一輸入緩衝器321、第一輸入緩衝器322、第一輸入緩衝器323以及閘極線驅動電路327可以參照圖4與/或圖12所示第一輸入緩衝器321、第一輸入緩衝器322、第一輸入緩衝器323以及閘極線驅動電路324的相關說明而類推，不再贅述。
閘極線驅動電路327可以輸出對應於耦合雜訊的雜訊檢測信號FB給時序控制器310。時序控制器310依據雜訊檢測信號FB而對應提供輸出阻抗控制信號GB2至閘極驅動器320的第一輸入緩衝器321、322與/或323，以調整第一輸入緩衝器321、322與/或323的輸出阻抗。
在一些實施例中，閘極線驅動電路327可以依照閘時脈信號GCLK’的觸發，而將起始脈衝信號STV’傳遞於閘極線驅動電路327的多個閘極驅動通道之間。在起始脈衝信號STV’從閘極線驅動電路327的第一個閘極驅動通道被傳遞至閘極線驅動電路327的最後一個閘極驅動通道後，閘極線驅動電路327可以將所述最後一個閘極驅動通道的起始脈衝信號輸出給另一個閘極驅動器（如果有的話）。閘極線驅動電路327的所述最後一個閘極驅動通道的起始脈衝信號可以被回傳給時序控制器310作為雜訊檢測信號FB。
圖16是依照本發明一實施例說明圖15所示電路的信號時序示意圖。圖16中橫軸表示時間。依照閘時脈信號GCLK’的觸發，起始脈衝信號STV’可以從閘極線驅動電路327的第一個閘極驅動通道被傳遞至閘極線驅動電路327的最後一個閘極驅動通道。閘極線驅動電路327可以將被傳遞到所述最後一個閘極驅動通道的起始脈衝信號輸出作為雜訊檢測信號FB。由於閘極線驅動電路327的閘極驅動通道的數量是可預知的，因此起始脈衝信號STV’的脈衝至雜訊檢測信號FB的脈衝的時間長度T1亦為可預知的，例如一個幀期間或是固定數量水平期間。一旦耦合雜訊超出某一容忍範圍時，閘極線驅動電路327會因為耦合雜訊而發生誤動作，進而使雜訊檢測信號FB的脈衝的向位相前移（或向後移）。時序控制器310可以檢查起始脈衝信號STV的脈衝至雜訊檢測信號FB的脈衝的時間長度T1，便可以知道耦合雜訊有無造成閘極驅動器320的誤動作。
請參照圖15，第一輸入緩衝器322可以接收時序控制器310所提供的閘時脈信號GCLK，以及將閘時脈信號GCLK’傳輸給閘極線驅動電路327。因此在另一些實施例中，閘極線驅動電路327可以將閘時脈信號GCLK’回傳給時序控制器310作為雜訊檢測信號FB。圖17是依照本發明另一實施例說明圖15所示電路的信號時序示意圖。圖17中橫軸表示時間。一旦耦合雜訊超出某一容忍範圍時，閘極驅動器320內部的閘時脈信號GCLK’將發生錯誤（如圖17所示虛線圓圈處）。時序控制器310可以比較原始的閘時脈信號GCLK與閘極驅動器320回傳的閘時脈信號GCLK’（雜訊檢測信號FB），便可以知道耦合雜訊有無造成閘極驅動器320的誤動作。
在另一些實施例中，閘極線驅動電路327可以比較原始的閘時脈信號GCLK與第一輸入緩衝器322的閘時脈信號GCLK’，並將比較結果回傳給時序控制器310作為雜訊檢測信號FB。圖18是依照本發明再一實施例說明圖15所示電路的信號時序示意圖。圖18中橫軸表示時間。一旦耦合雜訊超出某一容忍範圍時，閘極驅動器320內部的閘時脈信號GCLK’將發生錯誤（如圖18所示虛線圓圈處）。閘極線驅動電路327可以比較原始的閘時脈信號GCLK與第一輸入緩衝器322的閘時脈信號GCLK’。當閘時脈信號GCLK’將發生錯誤時，雜訊檢測信號FB會從邏輯高準位被下拉至邏輯低準位，以表示耦合雜訊超出容忍範圍。時序控制器310可以便可以依據圖18所示雜訊檢測信號FB而知道耦合雜訊有無造成閘極驅動器320的誤動作。
圖19是依照本發明另一實施例說明一種顯示裝置1900的電路方塊示意圖。圖19所示顯示裝置1900包括時序控制器1910、閘極驅動器1920、源極驅動器330以及顯示面板340。圖19所示時序控制器1910、閘極驅動器1920、源極驅動器330以及顯示面板340可以參照圖3所示時序控制器310、閘極驅動器320、源極驅動器330以及顯示面板340的相關說明而類推。
圖20是依照本發明另一實施例說明一種顯示裝置1900的操作方法的流程示意圖。請參照圖19與圖20，時序控制器1910在步驟S2010中可以輸出時序控制信號（例如起始脈衝信號STV、閘時脈信號GCLK與/或輸出致能信號OE）給閘極驅動器1920。閘極驅動器1920的多個輸出端以一對一方式耦接至顯示面板340的不同閘極線。閘極驅動器1920在步驟S2020中可以接收該時序控制信號，以及依據該時序控制信號的控制來掃描顯示面板340的每一條閘極線。閘極驅動器1920在步驟S2030中可以將耦合雜訊所對應的雜訊檢測信號FB回傳給時序控制器1910。在一些實施例中，閘極驅動器1920可以參照圖12所示閘極驅動器320的相關說明而類推。時序控制器310在步驟S2040中可以依據雜訊檢測信號FB而對應調整時序控制器1910的輸出端的輸出阻抗。
圖21是依照本發明一實施例說明圖19所示時序控制器1910與閘極驅動器1920的電路方塊示意圖。於圖21所示實施例中，閘極驅動器1920包括閘極線驅動電路327。閘極線驅動電路327可以輸出對應於耦合雜訊的雜訊檢測信號FB給時序控制器1910。時序控制器1910依據雜訊檢測信號FB而對應調整時序控制器1910的輸出端的輸出阻抗。圖21所示閘極線驅動電路327與雜訊檢測信號FB可以參照圖15至圖18的相關說明，故不再贅述。
於圖21所示實施例中，時序控制器1910包括時序控制信號產生電路1911、輸出緩衝器1912、輸出緩衝器1913以及輸出緩衝器1914。時序控制信號產生電路1911可以產生時序控制信號（例如起始脈衝信號STV”、閘時脈信號GCLK”與/或輸出致能信號OE”）。輸出緩衝器1912、1913與/或1914的輸入端耦接時序控制信號產生電路1911，以接收時序控制信號（例如起始脈衝信號STV”、閘時脈信號GCLK”與/或輸出致能信號OE”）。輸出緩衝器1912、1913與/或1914的輸出端耦接至閘極驅動器1920，以提供時序控制信號（例如起始脈衝信號STV、閘時脈信號GCLK與/或輸出致能信號OE）。時序控制信號產生電路1911還耦接至閘極驅動器1920的閘極線驅動電路327，以接收雜訊檢測信號FB。時序控制信號產生電路1911依據雜訊檢測信號FB而對應產生輸出阻抗控制信號GB3至輸出緩衝器1912、1913與/或1914，以調整輸出緩衝器1912、1913與/或1914的輸出阻抗。圖21所示輸出緩衝器1912、1913與/或1914可以參照圖4所示第一輸入緩衝器321、322與/或323的相關說明而類推，故不再贅述。
圖21所示實施例亦可以參照圖6的相關說明而類推。基於時序控制信號產生電路1911的輸出阻抗控制信號GB3的控制，當輸出緩衝器1912、1913與/或1914的輸出阻抗被調大（也就是推力/驅動能力被調小）時，在閘時脈信號GCLK’中因耦合雜訊所造成的雜訊501’、502’與503’的強度（或振幅）會變大。當閘時脈信號GCLK’的耦合雜訊501’、502’與503’的強度（或振幅）接近（甚至相等於）接地電壓GND的耦合雜訊511、512與513的強度（或振幅）時，電壓差GCLK’-GND的雜訊強度（或振幅）可以被調小。當電壓差GCLK’-GND的耦合雜訊的強度（或振幅）是在容忍範圍內時，耦合雜訊不會造成閘極驅動器1920的誤動作。因此，閘極線驅動電路327可以對閘極線G1與G2輸出帶有正確相位與正確脈寬的掃描信號。
當系統開機或進入參數調校模式時，時序控制器1910進行閘極驅動器1920的時序控制信號的參數調校，以依據耦合雜訊而對應調整時序控制器1910的輸出端的輸出阻抗。圖22是依照本發明另一實施例說明圖10所示步驟S1020的流程示意圖。圖22所示步驟S1020可以包括子步驟S2210、S2220、S2230、S2240與S2250。於步驟S2210中，時序控制器1910的輸出端的輸出阻抗（即輸出緩衝器1912、1913與/或1914的輸出阻抗）的參數值被設為初始值。此初始值可以依據設計需求來決定，例如將此初始值設定為參數值範圍的最小值、最大值、中間值或是其他值。於步驟S2220中，源極驅動器330輸出測試樣式至顯示面板340的源極線，以及時序控制器1910的輸出緩衝器1912、1913與/或1914接收時序控制信號產生電路1911的時序控制信號（例如起始脈衝信號STV”、閘時脈信號GCLK”與/或輸出致能信號OE”）並且以所述輸出阻抗去傳輸時序控制信號（例如起始脈衝信號STV、閘時脈信號GCLK與/或輸出致能信號OE）給閘極驅動器1920。步驟S2230可以依據雜訊檢測信號FB去判斷耦合雜訊是否超出容忍範圍。當耦合雜訊超出容忍範圍時，輸出緩衝器1912、1913與/或1914的輸出阻抗（時序控制器1910的輸出端的輸出阻抗）被提昇一個步階（步驟S2240）。步驟S2240完成後，步驟S2220與步驟S2230會被再一次執行。當耦合雜訊不再超出容忍範圍時，目前的輸出阻抗的參數值便被保持/記錄下來（步驟S2250）。依據經記錄的參數值，時序控制信號產生電路1911可以經由輸出阻抗控制信號GB3去適應性地控制輸出緩衝器1912、1913與/或1914的輸出阻抗。
舉例來說，於步驟S2210中，輸出緩衝器1912、1913與/或1914的輸出阻抗的參數值可以被設為「000」（初始值）。此輸出阻抗的參數值「000」表示其輸出阻抗（或是內部電晶體的導通電阻值Ron）小於其他參數值的輸出阻抗。於步驟S2220中，源極驅動器330輸出測試樣式至顯示面板340的源極線（以產生耦合雜訊給閘極驅動器1920），以及時序控制器1910的輸出緩衝器1912、1913與/或1914接收時序控制信號產生電路1911的時序控制信號（例如起始脈衝信號STV”、閘時脈信號GCLK”與/或輸出致能信號OE”）並且以參數值「000」所對應的輸出阻抗去傳輸時序控制信號（起始脈衝信號STV、閘時脈信號GCLK與/或輸出致能信號OE）給閘極驅動器1920。當步驟S2230判斷耦合雜訊超出容忍範圍時，步驟S2240會將輸出緩衝器1912、1913與/或1914的輸出阻抗提昇一個步階（從參數值「000」變為參數值「001」）。參數值「001」的輸出阻抗大於參數值「000」的輸出阻抗。步驟S2240完成後，步驟S2220與步驟S2230會被再一次執行。於步驟S2220中，源極驅動器330再一次輸出測試樣式至顯示面板340的源極線，以及時序控制器1910的輸出緩衝器1912、1913與/或1914以新的參數值「001」所對應的輸出阻抗去傳輸時序控制信號給閘極驅動器1920。當步驟S2230判斷耦合雜訊不再超出容忍範圍時，目前的輸出阻抗的參數值（例如「001」）便被保持/記錄下來。依據經記錄的參數值「001」，時序控制信號產生電路1911可以經由輸出阻抗控制信號GB3去適應性地控制輸出緩衝器1912、1913與/或1914的輸出阻抗。當步驟S2230判斷耦合雜訊再一次超出容忍範圍時，步驟S2240會再一次將參數值「001」變為參數值「010」。
圖23是依照本發明另一實施例說明圖19所示時序控制器1910與閘極驅動器1920的電路方塊示意圖。圖23所示閘極驅動器1920包括閘極線驅動電路324以及感測電路326。感測電路326可以感測閘極驅動器1920的耦合雜訊，以及依據耦合雜訊而輸出對應於耦合雜訊的雜訊檢測信號FB給時序控制器1910。圖23所示閘極線驅動電路324以及感測電路326可以參照圖12與圖13所示閘極線驅動電路324以及感測電路326的相關說明而類推，故不再贅述。圖23所示時序控制器1910可以參照圖21所示時序控制器1910的相關說明而類推，故不再贅述。
圖24是依照本發明再一實施例說明圖19所示時序控制器1910與閘極驅動器1920的電路方塊示意圖。於圖24所示實施例中，閘極驅動器1920包括第一輸入緩衝器321、第一輸入緩衝器322、第一輸入緩衝器323與閘極線驅動電路327。閘極線驅動電路327可以輸出對應於耦合雜訊的雜訊檢測信號FB給時序控制器1910。圖24所示第一輸入緩衝器321、第一輸入緩衝器322、第一輸入緩衝器323、閘極線驅動電路327與雜訊檢測信號FB可以參照圖15至圖18的相關說明，故不再贅述。
時序控制器1910依據雜訊檢測信號FB而對應調整時序控制器1910的輸出端的輸出阻抗。圖24所示時序控制器1910可以參照圖21所示時序控制器1910的相關說明而類推，故不再贅述。於圖24所示實施例中，時序控制信號產生電路1911還可以將輸出阻抗控制信號GB3輸出給閘極驅動器1910的第一輸入緩衝器321、322與/或323，以適應性地調整第一輸入緩衝器321、322與/或323的輸出阻抗。
綜上所述，本發明諸實施例所述顯示裝置、其閘極驅動器與其操作方法可以檢測閘極驅動器的耦合雜訊。在一些實施例中，閘極驅動器的輸入緩衝器的輸出阻抗可以依據耦合雜訊而被對應調整。在另一些實施例中，時序控制器的輸出端的輸出阻抗可以依據閘極驅動器的耦合雜訊而被對應調整。當輸出阻抗被調大（也就是推力/驅動能力被調小）時，在時序控制信號中因耦合雜訊所造成的雜訊脈衝的強度（或振幅）會變大。當時序控制信號的耦合雜訊的強度（或振幅）接近（甚至相等於）接地電壓GND的耦合雜訊的強度（或振幅）時，時序控制信號與接地電壓GND的電壓差的雜訊強度（或振幅）可以被調小。因此，本發明實施例可以避免耦合雜訊所導致的誤動作。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
110‧‧‧顯示面板
111‧‧‧源極線
112、G1、G2、G3、Gn‧‧‧閘極線
113‧‧‧像素電路
114‧‧‧寄生電容
120‧‧‧閘極驅動器
130‧‧‧源極驅動器
300、1900‧‧‧顯示裝置
310、1910‧‧‧時序控制器
320、1920‧‧‧閘極驅動器
321、322、323‧‧‧第一輸入緩衝器
322_1、322_2、322_s‧‧‧緩衝器電路
324、327‧‧‧閘極線驅動電路
325、326‧‧‧感測電路
330‧‧‧源極驅動器
340‧‧‧顯示面板
501、502、503、501’、502’、503’、511、512、513、901、902、903、911、912、913‧‧‧雜訊
801‧‧‧焊墊
802‧‧‧第二輸入緩衝器
803、1303‧‧‧電壓差電路
1911‧‧‧時序控制信號產生電路
1912、1913、1914‧‧‧輸出緩衝器
FB‧‧‧雜訊檢測信號
GB1、GB2、GB3‧‧‧輸出阻抗控制信號
GB1[1]、GB1[2]、GB1[s]‧‧‧位元
GCLK、GCLK’、GCLK”‧‧‧閘時脈信號
GCLK’-GND、V1’-GND‧‧‧電壓差
GND‧‧‧接地電壓
OE、OE’、OE”‧‧‧輸出致能信號
S1010、S1020、S1021～S1025、S1030、S1410、S1420、S1430、S2010、S2020、S2030、S2040、S2210、S2220、S2230、S2240、S2250‧‧‧步驟
STV、STV’、STV”‧‧‧起始脈衝信號
T1‧‧‧時間長度
V1‧‧‧第一參考電壓
V1’‧‧‧對應電壓
VCOM‧‧‧共同電壓
VIL‧‧‧門檻
圖1是繪示習知顯示面板的等效電路示意圖。 圖2是說明圖1所示源極線111與閘極線112的波形式意圖。 圖3是依照本發明實施例說明一種顯示裝置的電路方塊示意圖。 圖4是依照本發明一實施例說明圖3所示閘極驅動器的電路方塊示意圖。 圖5是依照本發明實施例說明圖4所示閘極驅動器的信號波形示意圖。 圖6是依照本發明實施例說明圖4所示閘極驅動器的信號波形示意圖。 圖7是依照本發明實施例說明圖4所示第一輸入緩衝器的電路方塊示意圖。 圖8是依照本發明實施例說明圖4所示感測電路的電路方塊示意圖。 圖9是依照本發明實施例說明圖8所示電路的信號波形示意圖。 圖10是依照本發明實施例說明一種顯示裝置的操作方法的流程示意圖。 圖11是依照本發明一實施例說明圖10所示步驟S1020的流程示意圖。 圖12是依照本發明另一實施例說明圖3所示閘極驅動器的電路方塊示意圖。 圖13是依照本發明實施例說明圖12所示感測電路的電路方塊示意圖。 圖14是依照本發明一實施例說明一種顯示面板的閘極驅動器的操作方法的流程示意圖。 圖15是依照本發明又一實施例說明圖3所示閘極驅動器的電路方塊示意圖。 圖16是依照本發明一實施例說明圖15所示電路的信號時序示意圖。 圖17是依照本發明另一實施例說明圖15所示電路的信號時序示意圖。 圖18是依照本發明再一實施例說明圖15所示電路的信號時序示意圖。 圖19是依照本發明另一實施例說明一種顯示裝置的電路方塊示意圖。 圖20是依照本發明另一實施例說明一種顯示裝置的操作方法的流程示意圖。 圖21是依照本發明一實施例說明圖19所示時序控制器與閘極驅動器的電路方塊示意圖。 圖22是依照本發明另一實施例說明圖10所示步驟S1020的流程示意圖。 圖23是依照本發明另一實施例說明圖19所示時序控制器與閘極驅動器的電路方塊示意圖。 圖24是依照本發明再一實施例說明圖19所示時序控制器與閘極驅動器的電路方塊示意圖。
310‧‧‧時序控制器
320‧‧‧閘極驅動器
321、322、323‧‧‧第一輸入緩衝器
324‧‧‧閘極線驅動電路
325‧‧‧感測電路
340‧‧‧顯示面板
G1、G2、G3、Gn‧‧‧閘極線
GB1‧‧‧輸出阻抗控制信號
GCLK、GCLK’‧‧‧閘時脈信號
GND‧‧‧接地電壓
OE、OE’‧‧‧輸出致能信號
STV、STV’‧‧‧起始脈衝信號

Claims (20)

  1. 一種顯示面板的閘極驅動器，包括：一感測電路，用以感測該閘極驅動器的一耦合雜訊；一第一輸入緩衝器，其輸入端用以從該閘極驅動器的外部接收一時序控制信號，其中該第一輸入緩衝器的一輸出端的一輸出阻抗是依據該閘極驅動器的該耦合雜訊而對應調整；以及一閘極線驅動電路，耦接至該第一輸入緩衝器的該輸出端，用以依據該時序控制信號的控制來掃描該顯示面板的多條閘極線。
  2. 如申請專利範圍第1項所述的閘極驅動器，其中當系統開機或進入參數調校模式時，該感測電路進行該閘極驅動器的該時序控制信號的參數調校以依據該耦合雜訊而對應調整該第一輸入緩衝器的輸出阻抗。
  3. 如申請專利範圍第2項所述的閘極驅動器，其中所述進行該閘極驅動器的該時序控制信號的參數調校包括：將該第一輸入緩衝器的輸出阻抗設為一初始值；由該第一輸入緩衝器以所述輸出阻抗去傳輸該時序控制信號給該閘極線驅動電路；以及當該耦合雜訊超出一容忍範圍時，將該第一輸入緩衝器的該輸出阻抗提昇一個步階。
  4. 如申請專利範圍第1項所述的閘極驅動器，其中該感測電路依據該耦合雜訊而對應輸出一輸出阻抗控制信號至該第一輸 入緩衝器以調整該第一輸入緩衝器的輸出阻抗，而該第一輸入緩衝器包括：多個緩衝器電路，該些緩衝器電路的輸入端耦接至該第一輸入緩衝器的輸入端，該些緩衝器電路的輸出端耦接至該第一輸入緩衝器的輸出端，該些緩衝器電路的致能端以一對一方式耦接至該輸出阻抗控制信號的多個位元。
  5. 如申請專利範圍第1項所述的閘極驅動器，其中該感測電路依據該耦合雜訊而對應輸出一輸出阻抗控制信號至該第一輸入緩衝器以調整該第一輸入緩衝器的輸出阻抗，而該感測電路包括：一輸入端，用以接收一第一參考電壓；一第二輸入緩衝器，其一輸入端耦接至該感測電路的該輸入端以接收該第一參考電壓，該第二輸入緩衝器的一輸出端輸出一對應電壓；以及一電壓差電路，其一第一輸入端耦接至該第二輸入緩衝器的該輸出端以接收該對應電壓，該電壓差電路的一第二輸入端耦接至一第二參考電壓，其中該電壓差電路用以偵測該對應電壓與該第二參考電壓的一電壓差，依據該電壓差對應決定該輸出阻抗控制信號，以及輸出該輸出阻抗控制信號至該第二輸入緩衝器以調整該第二輸入緩衝器的輸出阻抗。
  6. 如申請專利範圍第1項所述的閘極驅動器，其中該感測電路感測該耦合雜訊而對應獲得一雜訊檢測信號，該感測電路將 該雜訊檢測信號回傳給一時序控制器，以及該時序控制器依據該雜訊檢測信號而對應輸出一輸出阻抗控制信號至該閘極驅動器的該第一輸入緩衝器以調整該第一輸入緩衝器的輸出阻抗。
  7. 如申請專利範圍第6項所述的閘極驅動器，其中該感測電路包括：一輸入端，用以接收一第一參考電壓；一第二輸入緩衝器，其一輸入端耦接至該感測電路的該輸入端以接收該第一參考電壓，該第二輸入緩衝器的一輸出端輸出一對應電壓；以及一電壓差電路，其一第一輸入端耦接至該第二輸入緩衝器的該輸出端以接收該對應電壓，該電壓差電路的一第二輸入端耦接至一第二參考電壓，其中該電壓差電路用以偵測該對應電壓與該第二參考電壓的一電壓差，依據該電壓差對應決定該雜訊檢測信號，以及輸出該雜訊檢測信號至該時序控制器。
  8. 如申請專利範圍第1項所述的閘極驅動器，其中該閘極線驅動電路作為該感測電路，該閘極線驅動電路輸出對應於該耦合雜訊的一雜訊檢測信號給一時序控制器，以及該時序控制器依據該雜訊檢測信號而對應輸出一輸出阻抗控制信號至該閘極驅動器的該第一輸入緩衝器以調整該第一輸入緩衝器的輸出阻抗。
  9. 如申請專利範圍第8項所述的閘極驅動器，其中該閘極線驅動電路將一起始脈衝信號或一閘時脈信號回傳給該時序控制器作為該雜訊檢測信號。
  10. 一種顯示面板的閘極驅動器的操作方法，該閘極驅動器具有一第一輸入緩衝器，該操作方法包括：感測該閘極驅動器的一耦合雜訊；從該閘極驅動器的外部接收一時序控制信號；依據該時序控制信號的控制來掃描該顯示面板的多條閘極線；以及依據該閘極驅動器的該耦合雜訊而對應調整該第一輸入緩衝器的輸出阻抗。
  11. 如申請專利範圍第10項所述的閘極驅動器的操作方法，更包括：當系統開機或進入參數調校模式時，由該感測電路進行該閘極驅動器的該時序控制信號的參數調校，以依據該耦合雜訊而對應調整該第一輸入緩衝器的輸出阻抗。
  12. 如申請專利範圍第10項所述的閘極驅動器的操作方法，更包括：由該感測電路依據該耦合雜訊而對應輸出一輸出阻抗控制信號至該第一輸入緩衝器，以調整該第一輸入緩衝器的輸出阻抗。
  13. 如申請專利範圍第12項所述的閘極驅動器的操作方法，更包括：由一第二輸入緩衝器的一輸入端接收一第一參考電壓，以及由該第二輸入緩衝器的一輸出端輸出一對應電壓；由一電壓差電路偵測該對應電壓與一第二參考電壓的一電壓 差；由該電壓差電路依據該電壓差對應決定該輸出阻抗控制信號；以及由該電壓差電路輸出該輸出阻抗控制信號至該第二輸入緩衝器，以調整該第二輸入緩衝器的輸出阻抗。
  14. 如申請專利範圍第10項所述的閘極驅動器的操作方法，更包括：由該感測電路感測該耦合雜訊而對應獲得一雜訊檢測信號；以及由該感測電路將該雜訊檢測信號回傳給一時序控制器；其中該時序控制器依據該雜訊檢測信號而對應輸出一輸出阻抗控制信號至該閘極驅動器的該第一輸入緩衝器，以調整該第一輸入緩衝器的輸出阻抗。
  15. 一種顯示裝置的操作方法，該顯示裝置具有一時序控制器與一閘極驅動器，該操作方法包括：由該時序控制器的一輸出端輸出一時序控制信號；由該閘極驅動器接收該時序控制信號，以及依據該時序控制信號的控制來掃描一顯示面板的多條閘極線；感測該閘極驅動器的一耦合雜訊；由該閘極驅動器將該閘極驅動器的該耦合雜訊所對應的一雜訊檢測信號回傳給該時序控制器；以及依據該雜訊檢測信號而對應調整該時序控制器的該輸出端的輸出阻抗。
  16. 如申請專利範圍第15項所述的顯示裝置的操作方法，更包括：當系統開機或進入參數調校模式時，由該時序控制器進行該閘極驅動器的該時序控制信號的參數調校，以依據該耦合雜訊而對應調整該時序控制器的該輸出端的輸出阻抗。
  17. 如申請專利範圍第16項所述的顯示裝置的操作方法，其中所述進行該閘極驅動器的該時序控制信號的參數調校包括：將該時序控制器的該輸出端的輸出阻抗設為一初始值；由該時序控制器的該輸出端以所述輸出阻抗去傳輸該時序控制信號給該閘極驅動器；以及當該耦合雜訊超出一容忍範圍時，將該時序控制器的該輸出端的該輸出阻抗提昇一個步階。
  18. 如申請專利範圍第15項所述的顯示裝置的操作方法，更包括：由該時序控制器的一時序控制信號產生電路產生該時序控制信號；由該時序控制器的一輸出緩衝器的一輸入端接收該時序控制信號，以及由該輸出緩衝器的輸出端提供該時序控制信號給該閘極驅動器；由該時序控制信號產生電路接收該閘極驅動器的該雜訊檢測信號；以及由該時序控制信號產生電路依據該雜訊檢測信號而對應輸出一輸出阻抗控制信號至該輸出緩衝器，以調整該輸出緩衝器的輸 出阻抗。
  19. 如申請專利範圍第18項所述的顯示裝置的操作方法，更包括：由該閘極驅動器的一第一輸入緩衝器的一輸入端接收該時序控制器的該時序控制信號，其中該第一輸入緩衝器的輸出端耦接至該閘極驅動器的一閘極線驅動電路；由該閘極線驅動電路依據該時序控制信號的控制來掃描該顯示面板的所述多條閘極線；以及由該時序控制信號產生電路將該輸出阻抗控制信號輸出給該閘極驅動器的該第一輸入緩衝器，以調整該第一輸入緩衝器的輸出阻抗。
  20. 如申請專利範圍第15項所述的顯示裝置的操作方法，更包括：由該閘極驅動器的一第一輸入緩衝器的一輸入端接收該時序控制器的該時序控制信號，其中該第一輸入緩衝器的輸出端耦接至該閘極驅動器的一閘極線驅動電路；由該閘極線驅動電路依據該時序控制信號的控制來掃描該顯示面板的所述多條閘極線；由一感測電路感測該閘極驅動器的該耦合雜訊；以及由該感測電路依據該耦合雜訊而輸出對應於該耦合雜訊的該雜訊檢測信號給該時序控制器。
TW105108346A 2016-02-05 2016-03-17 顯示裝置及閘極驅動器與操作方法 TWI569244B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/016,294 US9847053B2 (en) 2016-02-05 2016-02-05 Display apparatus, gate driver and operation method thereof

Publications (2)

Publication Number Publication Date
TWI569244B true TWI569244B (zh) 2017-02-01
TW201729173A TW201729173A (zh) 2017-08-16

Family

ID=58608329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108346A TWI569244B (zh) 2016-02-05 2016-03-17 顯示裝置及閘極驅動器與操作方法

Country Status (3)

Country Link
US (1) US9847053B2 (zh)
CN (1) CN107045847B (zh)
TW (1) TWI569244B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110399113A (zh) * 2018-04-24 2019-11-01 京东方科技集团股份有限公司 数据传输方法、装置及显示装置
US10461749B1 (en) * 2018-10-25 2019-10-29 Shenzhen GOODIX Technology Co., Ltd. Ground intermediation for inter-domain buffer stages
TWI683301B (zh) * 2019-02-18 2020-01-21 友達光電股份有限公司 顯示裝置以及畫面顯示方法
KR20210082904A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
TWI764459B (zh) * 2019-12-26 2022-05-11 瑞鼎科技股份有限公司 源極驅動電路
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법
KR20240120366A (ko) * 2023-01-31 2024-08-07 엘지디스플레이 주식회사 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040263449A1 (en) * 2003-06-24 2004-12-30 Baek Jong Sang Driving apparatus and method for liquid crystal display
CN102610206A (zh) * 2012-03-30 2012-07-25 深圳市华星光电技术有限公司 显示器的闸极驱动电路
CN102622983A (zh) * 2012-03-30 2012-08-01 深圳市华星光电技术有限公司 显示器的闸极驱动电路
TW201248603A (en) * 2011-05-23 2012-12-01 Samsung Electronics Co Ltd Timing controller and a display device including the same
US20130093748A1 (en) * 2011-10-12 2013-04-18 Minsu Cho Organic light emitting diode display device
TWI444733B (zh) * 2011-06-22 2014-07-11 Himax Tech Ltd 液晶顯示裝置
TWI457896B (zh) * 2012-06-04 2014-10-21 Himax Tech Ltd 閘極驅動器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009672A1 (fr) * 1999-07-30 2001-02-08 Hitachi, Ltd. Dispositif d'affichage d'images
JP2008032920A (ja) * 2006-07-27 2008-02-14 Nec Lcd Technologies Ltd 液晶表示装置
KR100805510B1 (ko) * 2007-01-11 2008-02-20 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
JP2008261931A (ja) * 2007-04-10 2008-10-30 Hitachi Displays Ltd 液晶表示装置
EP2252990A1 (en) * 2008-02-11 2010-11-24 QUALCOMM MEMS Technologies, Inc. Method and apparatus for sensing, measurement or characterization of display elements integrated with the display drive scheme, and system and applications using the same
CN101694765B (zh) * 2009-10-21 2012-10-10 友达光电股份有限公司 显示面板驱动电路和显示面板
JP2012242428A (ja) * 2011-05-16 2012-12-10 Nec Casio Mobile Communications Ltd 液晶駆動方法及び液晶駆動回路並びに液晶表示装置
JP2013120981A (ja) * 2011-12-06 2013-06-17 Renesas Electronics Corp データドライバ、表示パネル駆動装置及び表示装置
CN104662595B (zh) * 2012-09-19 2017-07-14 夏普株式会社 显示面板驱动装置及显示装置
KR102472783B1 (ko) * 2016-02-29 2022-12-02 삼성디스플레이 주식회사 표시 장치 및 열화 보상 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040263449A1 (en) * 2003-06-24 2004-12-30 Baek Jong Sang Driving apparatus and method for liquid crystal display
TW201248603A (en) * 2011-05-23 2012-12-01 Samsung Electronics Co Ltd Timing controller and a display device including the same
TWI444733B (zh) * 2011-06-22 2014-07-11 Himax Tech Ltd 液晶顯示裝置
US20130093748A1 (en) * 2011-10-12 2013-04-18 Minsu Cho Organic light emitting diode display device
CN102610206A (zh) * 2012-03-30 2012-07-25 深圳市华星光电技术有限公司 显示器的闸极驱动电路
CN102622983A (zh) * 2012-03-30 2012-08-01 深圳市华星光电技术有限公司 显示器的闸极驱动电路
TWI457896B (zh) * 2012-06-04 2014-10-21 Himax Tech Ltd 閘極驅動器

Also Published As

Publication number Publication date
CN107045847B (zh) 2020-06-30
US9847053B2 (en) 2017-12-19
US20170229055A1 (en) 2017-08-10
CN107045847A (zh) 2017-08-15
TW201729173A (zh) 2017-08-16

Similar Documents

Publication Publication Date Title
TWI569244B (zh) 顯示裝置及閘極驅動器與操作方法
JP6196456B2 (ja) 表示装置及びソースドライバｉｃ
JP6057462B2 (ja) 半導体装置
TWI524225B (zh) 觸控螢幕控制器、觸控螢幕控制方法、及其顯示系統
US9514684B2 (en) Display driver
TWI512714B (zh) A power supply circuit of a display device
US7826722B2 (en) Driving apparatus for fan motor
TWI551053B (zh) 脈寬調變訊號產生電路與方法
US20150097599A1 (en) Circuit device and electronic device
TWI435243B (zh) 用以控制具有觸控面板以及顯示面板之面板模組的控制裝置
TWI576738B (zh) 移位暫存器
JP3271738B2 (ja) データ転送装置
JP2011017869A (ja) 表示パネル駆動装置、表示装置、及び、表示パネル駆動方法
US20110298955A1 (en) Clock multiplying circuit, solid-state imaging device, and phase-shift circuit
TWI299148B (en) Liquid crystal display and integrated driver circuit thereof
JP2007274887A (ja) ファンモーターの制御方法およびその装置
TWI659407B (zh) 顯示裝置
JP3937457B2 (ja) 半導体集積回路、動作状態検出器及び電子機器
TWI557710B (zh) 源極驅動器及使用其之驅動方法
JP2006270920A (ja) Ｃｃｄ駆動回路および該ｃｃｄ駆動回路を用いた画像読取装置
JP7412466B2 (ja) タッチセンシング機能を有する表示パネルを駆動するドライバ回路
TWI771028B (zh) 顯示面板及其發光控制電路
JP5157960B2 (ja) Ｄ級増幅器
TWI564862B (zh) 電源控制方法與應用此電源控制方法之顯示器
JP2010279575A (ja) 超音波診断装置用送信制御装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees