CN107045847B - 栅极驱动器及其操作方法和显示装置的操作方法 - Google Patents

栅极驱动器及其操作方法和显示装置的操作方法 Download PDF

Info

Publication number
CN107045847B
CN107045847B CN201610194614.7A CN201610194614A CN107045847B CN 107045847 B CN107045847 B CN 107045847B CN 201610194614 A CN201610194614 A CN 201610194614A CN 107045847 B CN107045847 B CN 107045847B
Authority
CN
China
Prior art keywords
gate driver
input buffer
control signal
output impedance
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610194614.7A
Other languages
English (en)
Other versions
CN107045847A (zh
Inventor
胡仁杰
郑戎杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN107045847A publication Critical patent/CN107045847A/zh
Application granted granted Critical
Publication of CN107045847B publication Critical patent/CN107045847B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种栅极驱动器及其操作方法和显示装置的操作方法。栅极驱动器包括第一输入缓冲器以及栅极线驱动电路。第一输入缓冲器的输入端用以从栅极驱动器的外部接收时序控制信号。栅极线驱动电路耦接至第一输入缓冲器的输出端。栅极线驱动电路用以依据时序控制信号的控制来扫描显示面板的多条栅极线。其中，第一输入缓冲器的输出阻抗是依据栅极驱动器的耦合噪声而对应调整。本发明技术方案可以依据栅极驱动器的耦合噪声而对应调整输出阻抗，以避免耦合噪声所导致的误动作。

Description

栅极驱动器及其操作方法和显示装置的操作方法
技术领域
本发明是有关于一种显示装置，且特别是有关于一种栅极驱动器及其操作方法和显示装置的操作方法。
背景技术
图1是示出现有显示面板110的等效电路示意图。显示面板110具有多条源极线111、多条栅极线112以及多个象素(pixel)电路113。源极线111垂直于栅极线112。象素电路113是以矩阵的方式分布在显示面板110上。这些象素电路113的源极端分别耦接至对应源极线111，而这些象素电路113的栅极端分别耦接至对应栅极线112，如图1所示。
栅极驱动器120的多个输出端以一对一方式耦接至不同栅极线112。栅极驱动器120可以一个接着一个地轮流驱动(或扫描)显示面板110的每一条栅极线112。源极驱动器130可以将多个数字象素数据转换为对应驱动电压(象素电压)。配合栅极驱动器120的扫描时序，源极驱动器130可以通过源极线111将这些对应象素电压写入显示面板110的对应象素电路113中以显示图像。
源极线111与栅极线112之间存在多个寄生电容114。在源极驱动器130将驱动电压(象素电压)通过源极线111写入象素电路113的过程中，源极线111的驱动电压的交流成份会通过寄生电容114而被传送至栅极线112。源极线111的驱动电压的交流成份会通过栅极线112而被传送至栅极驱动器120，而成为栅极驱动器120的耦合噪声。此耦合噪声会通过栅极驱动器120的基底(Substrate)或本体(body)而影响栅极驱动器120的不同内部信号，甚至影响栅极驱动器120的内部接地电压。
图2是说明图1所示源极线111与栅极线112的波形式意图。在图2中，横轴表示时间，VCOM表示显示面板110的共同电压。当源极驱动器130将某一种特殊画面(特定样式)输出至显示面板110的源极线111时，由于多数(甚至全部)源极线111的电压可能同时上升或同时下降，致使栅极线112的信号存在耦合噪声(如图2所示)。此耦合噪声会通过栅极线112进入栅极驱动器120。
发明内容
本发明提供一种栅极驱动器及其操作方法和显示装置的操作方法，其可以依据栅极驱动器的耦合噪声而对应调整输出阻抗，以避免耦合噪声所导致的误动作。
本发明的实施例提供一种显示面板的栅极驱动器。栅极驱动器包括感测电路、第一输入缓冲器以及栅极线驱动电路。感测电路用以感测栅极驱动器的耦合噪声。第一输入缓冲器的输入端用以从栅极驱动器的外部接收时序控制信号，其中所述第一输入缓冲器的输出端的输出阻抗是依据所述栅极驱动器的一耦合噪声而对应调整。栅极线驱动电路耦接至第一输入缓冲器的输出端。栅极线驱动电路用以依据时序控制信号的控制来扫描显示面板的多条栅极线。
本发明的实施例提供一种显示面板的栅极驱动器的操作方法。栅极驱动器具有第一输入缓冲器。操作方法包括：感测栅极驱动器的耦合噪声；从栅极驱动器的外部接收时序控制信号；依据时序控制信号的控制来扫描显示面板的多条栅极线；以及依据栅极驱动器的耦合噪声而对应调整第一输入缓冲器的输出阻抗。
本发明的实施例提供一种显示装置的操作方法。显示装置具有时序控制器与栅极驱动器。操作方法包括：由时序控制器输出时序控制信号；由栅极驱动器接收时序控制信号，以及依据时序控制信号的控制来扫描显示面板的多条栅极线；感测栅极驱动器的耦合噪声；由栅极驱动器将栅极驱动器的耦合噪声所对应的噪声检测信号回传给时序控制器；以及依据噪声检测信号而对应调整时序控制器的输出端的输出阻抗。
基于上述，本发明实施例所述显示装置、其栅极驱动器与其操作方法可以检测栅极驱动器的耦合噪声。在一些实施例中，栅极驱动器的输入缓冲器的输出阻抗可以依据耦合噪声而被对应调整。在另一些实施例中，时序控制器的输出端的输出阻抗可以依据栅极驱动器的耦合噪声而被对应调整。因此，本发明实施例可以避免耦合噪声所导致的误动作。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是示出现有显示面板的等效电路示意图；
图2是说明图1所示源极线111与栅极线112的波形式意图；
图3是依照本发明实施例说明一种显示装置的电路方块示意图；
图4是依照本发明一实施例说明图3所示栅极驱动器的电路方块示意图；
图5是依照本发明实施例说明图4所示栅极驱动器的信号波形示意图；
图6是依照本发明实施例说明图4所示栅极驱动器的信号波形示意图；
图7是依照本发明实施例说明图4所示第一输入缓冲器的电路方块示意图；
图8是依照本发明实施例说明图4所示感测电路的电路方块示意图；
图9是依照本发明实施例说明图8所示电路的信号波形示意图；
图10是依照本发明实施例说明一种显示装置的操作方法的流程示意图；
图11是依照本发明一实施例说明图10所示步骤S1020的流程示意图；
图12是依照本发明另一实施例说明图3所示栅极驱动器的电路方块示意图；
图13是依照本发明实施例说明图12所示感测电路的电路方块示意图；
图14是依照本发明一实施例说明一种显示面板的栅极驱动器的操作方法的流程示意图；
图15是依照本发明又一实施例说明图3所示栅极驱动器的电路方块示意图；
图16是依照本发明一实施例说明图15所示电路的信号时序示意图；
图17是依照本发明另一实施例说明图15所示电路的信号时序示意图；
图18是依照本发明再一实施例说明图15所示电路的信号时序示意图；
图19是依照本发明另一实施例说明一种显示装置的电路方块示意图；
图20是依照本发明另一实施例说明一种显示装置的操作方法的流程示意图；
图21是依照本发明一实施例说明图19所示时序控制器与栅极驱动器的电路方块示意图；
图22是依照本发明另一实施例说明图10所示步骤S1020的流程示意图；
图23是依照本发明另一实施例说明图19所示时序控制器与栅极驱动器的电路方块示意图；
图24是依照本发明再一实施例说明图19所示时序控制器与栅极驱动器的电路方块示意图。
附图标记说明：
110：显示面板；
111：源极线；
112、G1、G2、G3、Gn：栅极线；
113：象素电路；
114：寄生电容；
120：栅极驱动器；
130：源极驱动器；
300、1900：显示装置；
310、1910：时序控制器；
320、1920：栅极驱动器；
321、322、323：第一输入缓冲器；
322_1、322_2、322_s：缓冲器电路；
324、327：栅极线驱动电路；
325、326：感测电路；
330：源极驱动器；
340：显示面板；
501、502、503、501’、502’、503’、511、512、513、901、902、903、911、912、913：噪声；
801：焊垫；
802：第二输入缓冲器；
803、1303：电压差电路；
1911：时序控制信号产生电路；
1912、1913、1914：输出缓冲器；
FB：噪声检测信号；
GB1、GB2、GB3：输出阻抗控制信号；
GB1[1]、GB1[2]、GB1[s]：位元；
GCLK、GCLK’、GCLK”：闸时脉信号；
GCLK’-GND、V1’-GND：电压差；
GND：接地电压；
OE、OE’、OE”：输出致能信号；
S1010、S1020、S1021～S1025、S1030、S1410、S1420、S1430、S2010、S2020、S2030、S2040、S2210、S2220、S2230、S2240、S2250：步骤；
STV、STV’、STV”：起始脉冲信号；
T1：时间长度；
V1：第一参考电压；
V1’：对应电压；
VCOM：共同电压；
VIL：门槛。
具体实施方式
在本案说明书全文(包括申请专利范围)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成所述第一装置可以直接连接于所述第二装置，或者所述第一装置可以通过其他装置或某种连接手段而间接地连接至所述第二装置。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图3是依照本发明实施例说明一种显示装置300的电路方块示意图。图3所示显示装置300包括时序控制器310、栅极驱动器320、源极驱动器330以及显示面板340。时序控制器310可以输出时序控制信号(例如起始脉冲信号STV、闸时脉信号GCLK与/或输出致能信号OE)给栅极驱动器320。栅极驱动器320耦接至时序控制器310的输出端，以接收所述时序控制信号。栅极驱动器320的多个输出端以一对一方式耦接至显示面板340的不同栅极线。栅极驱动器320可以依据所述时序控制信号的控制来扫描显示面板340的每一条栅极线。时序控制器310还可以输出象素数据与时序控制信号(例如水平起始脉冲信号、源时脉信号等)给源极驱动器330。源极驱动器330可以将数字的象素数据转换为对应的驱动电压(象素电压)。配合栅极驱动器320的扫描时序，源极驱动器330可以通过源极线将这些对应象素电压写入显示面板340的对应象素电路中以显示图像。显示面板340可以是任何类型的平面面板显示器。例如在一些实施例中，显示面板340可以参照图1所示显示面板110的相关说明而类推。
图4是依照本发明一实施例说明图3所示栅极驱动器320的电路方块示意图。图4所示栅极驱动器320包括一个或多个第一输入缓冲器，例如图4所示第一输入缓冲器321、322与323。第一输入缓冲器321、322与323的输入端用以从栅极驱动器320的外部接收时序控制信号。例如，第一输入缓冲器321的输入端可以从时序控制器310接收起始脉冲信号STV，第一输入缓冲器322的输入端可以从时序控制器310接收闸时脉信号GCLK，而第一输入缓冲器323的输入端可以从时序控制器310接收输出致能信号OE。栅极驱动器320还包括栅极线驱动电路324以及感测电路325。栅极线驱动电路324耦接至第一输入缓冲器321、322与323的输出端。第一输入缓冲器321的输出端可以提供起始脉冲信号STV’给栅极线驱动电路324，第一输入缓冲器322的输出端可以提供闸时脉信号GCLK’给栅极线驱动电路324，而第一输入缓冲器323的输出端可以提供输出致能信号OE’给栅极线驱动电路324。依据时序控制信号(起始脉冲信号STV’、闸时脉信号GCLK’与/或输出致能信号OE’)的控制，栅极线驱动电路324可以扫描显示面板340的多条栅极线，例如图4所示栅极线G1、G2、G3、…、Gn。
显示面板340的源极线与栅极线之间存在多个寄生电容。在源极驱动器330将驱动电压(象素电压)通过显示面板340的源极线写入象素电路的过程中，显示面板340的源极线的驱动电压的交流成份会通过所述寄生电容而被传送至显示面板340的栅极线。显示面板340的源极线的驱动电压的交流成份会通过显示面板340的栅极线而被传送至栅极驱动器320，而成为栅极驱动器320的耦合噪声。此耦合噪声会通过栅极驱动器320的基底(Substrate)或本体(body)而影响栅极驱动器320的不同内部信号(例如起始脉冲信号STV’、闸时脉信号GCLK’与/或输出致能信号OE’)，甚至影响栅极驱动器320的内部接地电压GND。
图5是依照本发明实施例说明图4所示栅极驱动器320的信号波形示意图。请参照图4与图5，耦合噪声会通过栅极驱动器320的基底或本体而影响栅极驱动器320的不同内部信号(例如闸时脉信号GCLK’)与接地电压GND。图5所示闸时脉信号GCLK’存在因耦合噪声所造成的多个正脉冲(例如图5所示噪声501与噪声503)与负脉冲(例如图5所示噪声502)。基于相同的耦合噪声的影响，接地电压GND也存在多个正脉冲(例如图5所示噪声511与噪声513)与负脉冲(例如图5所示噪声512)。对于电路/元件(例如第一输入缓冲器322)而言，闸时脉信号GCLK’的准位判读需要参考接地电压GND的准位，也就是以闸时脉信号GCLK’与接地电压GND的电压差(即GCLK’-GND)来判读时脉信号的准位。
基于第一输入缓冲器322的输出阻抗(或是第一输入缓冲器322的内部晶体管的导通电阻(on-resistance，Ron)值)的影响，时序控制信号(例如闸时脉信号GCLK’)的耦合噪声的强度(或振幅)往往小于接地电压GND的耦合噪声的强度(或振幅)。随着栅极驱动器320的应用环境的不同，例如选用不同的显示面板340，耦合噪声也有不同强度(或振幅)。在第一输入缓冲器322的输出阻抗无法改变的情况下，一旦耦合噪声超出某一容忍范围时(例如图5所示，闸时脉信号GCLK’与接地电压GND的电压差GCLK’-GND低于门槛VIL)，栅极线驱动电路324会因为耦合噪声而发生误动作，进而对栅极线G1与G2输出带有错误相位及/或错误脉宽的扫描信号。
在图4所示栅极驱动器320中，第一输入缓冲器321、322与/或323的输出阻抗可以依据栅极驱动器320的耦合噪声而对应调整。感测电路325可以感测栅极驱动器320的耦合噪声，并依据感测结果去对应调整第一输入缓冲器321、322与/或323的输出阻抗。当闸时脉信号GCLK’(时序控制信号)与接地电压GND的电压差GCLK’-GND的噪声强度(或振幅)低于门槛VIL时，感测电路325可以提供输出阻抗控制信号GB1给第一输入缓冲器321、322与/或323，以便将第一输入缓冲器321、322与/或323的输出阻抗调大(也就是将第一输入缓冲器321、322与/或323的推力/驱动能力调小)。
举例来说，图6是依照本发明实施例说明图4所示栅极驱动器320的信号波形示意图。请参照图4与图6，基于感测电路325的输出阻抗控制信号GB1的控制，当第一输入缓冲器321、322与/或323的输出阻抗被调大(也就是推力/驱动能力被调小)时，在闸时脉信号GCLK’中因耦合噪声所造成的噪声501’、502’与503’的强度(或振幅)会变大。当闸时脉信号GCLK’的耦合噪声的强度(或振幅)接近(甚至相等于)接地电压GND的耦合噪声的强度(或振幅)时，电压差GCLK’-GND的噪声强度(或振幅)可以被调小。当电压差GCLK’-GND的耦合噪声的强度(或振幅)是在容忍范围内时，耦合噪声不会造成栅极驱动器320的误动作。因此，栅极线驱动电路324可以对栅极线G1与G2输出带有正确相位与正确脉宽的扫描信号。
本实施例并不限制第一输入缓冲器321、322与/或323的输出阻抗的调整手段/机制。在一些实施例中，现有的调整手段/机制可以被用来实现第一输入缓冲器321、322与/或323，以便调整第一输入缓冲器321、322与/或323的输出阻抗(或调整第一输入缓冲器321、322与/或323的推力/驱动能力)。在另一些实施例中，第一输入缓冲器321、322与/或323的实现方式可以参照图7的相关说明。
图7是依照本发明实施例说明图4所示第一输入缓冲器322的电路方块示意图。图4所示其他第一输入缓冲器321与/或323可以参照图7所示第一输入缓冲器322的相关说明而类推。请参照图4与图7，感测电路325依据耦合噪声而对应提供输出阻抗控制信号GB1至第一输入缓冲器322，以调整第一输入缓冲器322的输出阻抗。在图7所示实施例中，第一输入缓冲器322包括s个缓冲器电路322_1、322_2、…、322_s，其中s为大于1的整数。这些缓冲器电路322_1～322_s的输入端耦接至第一输入缓冲器322的输入端，以接收闸时脉信号GCLK。这些缓冲器电路322_1～322_s的输出端耦接至第一输入缓冲器322的输出端，以提供闸时脉信号GCLK’给栅极线驱动电路324。这些缓冲器电路322_1～322_s可以是现有的缓冲器。在一些实施例中，这些缓冲器电路322_1～322_s的输出端的输出阻抗可以彼此相同。在另一些实施例中，这些缓冲器电路322_1～322_s的输出端的输出阻抗可以彼此不相同。举例来说(但不限于此)，缓冲器电路322_2的输出端的输出阻抗可以是缓冲器电路322_1的输出端的输出阻抗的两倍(2的1次方倍)，而缓冲器电路322_s的输出端的输出阻抗可以是缓冲器电路322_1输出端的输出阻抗的2的s-1次方倍。
这些缓冲器电路322_1～322_s的致能端以一对一方式耦接至输出阻抗控制信号GB1的多个位元GB1[1]、GB1[2]、…、GB1[s]，如图7所示。当位元GB1[1]为逻辑1，缓冲器电路322_1被致能(enable)，则缓冲器电路322_1可以接收闸时脉信号GCLK并且将闸时脉信号GCLK’传输给栅极线驱动电路324。当位元GB1[1]为逻辑0，缓冲器电路322_1被禁能(disable)，则缓冲器电路322_1的输出端为高阻抗。其余缓冲器电路322_2～322_s可以参照缓冲器电路322_1的相关说明而类推，故不再赘述。经致能的缓冲器电路的数量越多，第一输入缓冲器322的输出阻抗越小。
图8是依照本发明实施例说明图4所示感测电路325的电路方块示意图。请参照图4与图8，感测电路325依据耦合噪声而对应提供输出阻抗控制信号GB1至第一输入缓冲器321、322与/或323，以调整第一输入缓冲器321、322与/或323的输出阻抗。图8所示感测电路325包括输入端(例如焊垫801，但不限于此)、第二输入缓冲器802以及电压差电路803。焊垫801可以耦接第一参考电压V1。此第一参考电压V1可以是任何固定准位的直流电压，例如系统电压。第二输入缓冲器802的输入端耦接至焊垫801，以接收第一参考电压V1。第二输入缓冲器802的输出端输出对应电压V1’。电压差电路803的第一输入端耦接至第二输入缓冲器802的输出端，以接收对应电压V1’。电压差电路803的第二输入端耦接至第二参考电压，例如接地电压GND。电压差电路803可以检测对应电压V1’与接地电压GND(第二参考电压)的电压差(即V1’-GND)。电压差电路803依据电压差V1’-GND对应决定输出阻抗控制信号GB1，以及提供输出阻抗控制信号GB1至第二输入缓冲器802的控制端，以调整第二输入缓冲器802的输出阻抗。输出阻抗控制信号GB1还被提供至第一输入缓冲器321、322与/或323的控制端，以调整第一输入缓冲器321、322与/或323的输出阻抗。
图9是依照本发明实施例说明图8所示电路的信号波形示意图。基于第二输入缓冲器802的输出阻抗的影响，对应电压V1’的耦合噪声的强度(或振幅)往往小于接地电压GND的耦合噪声的强度(或振幅)。第二输入缓冲器802的输出阻抗可以依据栅极驱动器320的耦合噪声而对应调整。在此假设耦合噪声造成了对应电压V1’的噪声901、902与903，以及造成了接地电压GND的噪声911、912与913。当电压差电路803检测到电压差V1’-GND低于门槛VIL时，表示耦合噪声超出某一容忍范围，因此电压差电路803判定第二输入缓冲器802的目前输出阻抗(亦即第一输入缓冲器321、322与/或323的输出阻抗)不适用于当前环境。当电压差V1’-GND低于门槛VIL时，噪声检测信号FB会从逻辑高准位被下拉至逻辑低准位，以表示耦合噪声超出容忍范围。此时，电压差电路803改变输出阻抗控制信号GB1，以便将第二输入缓冲器802、第一输入缓冲器321、第一输入缓冲器322与/或第一输入缓冲器323的输出阻抗调大。电压差电路803可以在一个特定周期(例如数个水平扫描期间，或是一个(或数个)帧(frame)期间)中进行前述检测耦合噪声的操作。在一个所述特定周期结束后，噪声检测信号FB会从逻辑低准位回复至逻辑高准位。在下一个所述特定周期，电压差电路803可以再一次进行前述检测耦合噪声的操作，以便适应性地调大第二输入缓冲器802、第一输入缓冲器321、第一输入缓冲器322与/或第一输入缓冲器323的输出阻抗。以此周而复始经过多个所述特定周期，直到电压差V1’-GND不会低于门槛VIL时，电压差电路803可以找出最适合的输出阻抗。
图10是依照本发明实施例说明一种显示装置的操作方法的流程示意图。当显示装置进行系统开机时，或是依据系统需求(或使用者指令)而使显示装置进入参数调校模式时(步骤S1010)，感测电路325会进行栅极驱动器320的时序控制信号的参数调校(步骤S1020)，以依据耦合噪声而对应调整第一输入缓冲器321、322与/或323的输出阻抗。完成步骤S1020后，感测电路325找出最适合的输出阻抗。在显示装置进入正常操作模式时(步骤S1030)，第一输入缓冲器321、322与/或323可以步骤S1020所找出的输出阻抗来传输信号。
图11是依照本发明一实施例说明图10所示步骤S1020的流程示意图。所述进行栅极驱动器的时序控制信号的参数调校(步骤S1020)包括子步骤S1021～S1025。在步骤S1021中，第一输入缓冲器321、322与/或323的输出阻抗的参数值被设为初始值。此初始值可以依据设计需求来决定，例如将此初始值设定为参数值范围的最小值、最大值、中间值或是其他值。在步骤S1022中，源极驱动器330输出测试样式至显示面板340的源极线，以及栅极驱动器320的输入缓冲器321、322与/或323接收时序控制信号(例如起始脉冲信号STV、闸时脉信号GCLK与/或输出致能信号OE)，并且以所述输出阻抗去传输时序控制信号(例如起始脉冲信号STV’、闸时脉信号GCLK’与/或输出致能信号OE’)给栅极线驱动电路324。步骤S1023可以判断耦合噪声是否超出容忍范围。当耦合噪声超出容忍范围时(例如电压差V1’-GND低于门槛VIL)，第一输入缓冲器321、322与/或323的输出阻抗被提升一个步阶(步骤S1024)。步骤S1024完成后，步骤S1022与步骤S1023会被再一次执行。当耦合噪声不再超出容忍范围时，目前的输出阻抗的参数值便被保持/记录下来。依据经记录的参数值，电压差电路803可以通过输出阻抗控制信号GB1去适应性地控制第一输入缓冲器321、322与/或323的输出阻抗。
举例来说，在步骤S1021中，第一输入缓冲器321、322与/或323的输出阻抗的参数值被设为“000”(初始值)。此参数值“000”表示其输出阻抗(或是内部晶体管的导通电阻值Ron)小于其他参数值的输出阻抗。在步骤S1022中，源极驱动器330输出测试样式至显示面板340的源极线(以产生耦合噪声给栅极驱动器320)，以及栅极驱动器320的输入缓冲器321、322与/或323接收时序控制信号(例如起始脉冲信号STV、闸时脉信号GCLK与/或输出致能信号OE)，并且以参数值“000”所对应的输出阻抗去传输时序控制信号(例如起始脉冲信号STV’、闸时脉信号GCLK’与/或输出致能信号OE’)给栅极线驱动电路324。当步骤S1023判断耦合噪声超出容忍范围时(例如电压差V1’-GND低于门槛VIL)，步骤S1024会将第一输入缓冲器321、322与/或323的输出阻抗提升一个步阶(从参数值“000”变为参数值“001”)。参数值“001”的输出阻抗大于参数值“000”的输出阻抗。
步骤S1024完成后，步骤S1022与步骤S1023会被再一次执行。在步骤S1022中，源极驱动器330再一次输出测试样式至显示面板340的源极线，以及栅极驱动器320的输入缓冲器321、322与/或323接收时序控制信号(例如起始脉冲信号STV、闸时脉信号GCLK与/或输出致能信号OE)，并且以新的参数值“001”所对应的输出阻抗去传输时序控制信号(例如起始脉冲信号STV’、闸时脉信号GCLK’与/或输出致能信号OE’)。当步骤S1023判断耦合噪声不再超出容忍范围时，目前的输出阻抗的参数值(例如“001”)便被保持/记录下来(步骤S1025)。依据经记录的参数值“001”，电压差电路803可以通过输出阻抗控制信号GB1去适应性地控制第一输入缓冲器321、322与/或323的输出阻抗。当步骤S1023判断耦合噪声再一次超出容忍范围时(例如电压差V1’-GND低于门槛VIL)，步骤S1024会再一次将参数值“001”变为参数值“010”。
图12是依照本发明另一实施例说明图3所示栅极驱动器320的电路方块示意图。图12所示栅极驱动器320包括一个或多个第一输入缓冲器，例如图12所示第一输入缓冲器321、322与323。栅极驱动器320还包括栅极线驱动电路324以及感测电路326。图12所示第一输入缓冲器321、第一输入缓冲器322、第一输入缓冲器323、栅极线驱动电路324以及感测电路326可以参照图4所示第一输入缓冲器321、第一输入缓冲器322、第一输入缓冲器323、栅极线驱动电路324以及感测电路325的相关说明而类推。
请参照图12，感测电路326可以感测耦合噪声而对应获得噪声检测信号FB。感测电路326可以将噪声检测信号FB回传给时序控制器310。感测电路326的操作可以参照图9的相关说明而类推，故不再赘述。时序控制器310可以依据噪声检测信号FB而对应提供输出阻抗控制信号GB2至栅极驱动器320的第一输入缓冲器321、322与/或323，以适应性地调整第一输入缓冲器321、322与/或323的输出阻抗。时序控制器310调整噪声检测信号FB的操作可以参照图10与图11的相关说明而类推，故不再赘述。图12所示输出阻抗控制信号GB2可以参照图3所示输出阻抗控制信号GB1的相关说明而类推。
图13是依照本发明实施例说明图12所示感测电路326的电路方块示意图。图13所示感测电路326包括输入端(例如焊垫801，但不限于此)、第二输入缓冲器802以及电压差电路1303。图13所示焊垫801、第二输入缓冲器802以及电压差电路1303可以参照图8所示焊垫801、第二输入缓冲器802以及电压差电路803的相关说明而类推，故不再赘述。电压差电路1303的第一输入端耦接至第二输入缓冲器802的输出端，以接收对应电压V1’。电压差电路1303的第二输入端耦接至第二参考电压(例如接地电压GND)。电压差电路1303可以检测对应电压V1’与接地电压GND的电压差(即V1’-GND)。电压差电路1303可以依据电压差V1’-GND对应决定噪声检测信号FB。在一些实施例中，电压差电路1303可以包含电压比较器、误差放大器或是其他电压差电路。电压差电路1303可以输出所述噪声检测信号FB至时序控制器310。时序控制器310可以依据噪声检测信号FB而对应提供输出阻抗控制信号GB2至栅极驱动器320的第一输入缓冲器321、322、323与第二输入缓冲器802，以适应性地调整第一输入缓冲器321、322、323与第二输入缓冲器802的输出阻抗。
请参照图9与图13，当电压差电路1303检测到电压差V1’-GND低于门槛VIL时，表示耦合噪声超出某一容忍范围，因此电压差电路1303判定第二输入缓冲器802的目前输出阻抗(亦即第一输入缓冲器321、322与/或323的输出阻抗)不适用于当前环境。当电压差V1’-GND低于门槛VIL时，电压差电路1303会将噪声检测信号FB从逻辑高准位下拉至逻辑低准位，以表示耦合噪声超出容忍范围。此时，时序控制器310对应改变输出阻抗控制信号GB2，以便将第二输入缓冲器802、第一输入缓冲器321、第一输入缓冲器322与/或第一输入缓冲器323的输出阻抗调大。电压差电路1303可以在一个特定周期(例如数个水平扫描期间，或是一个(或数个)帧期间)中进行前述检测耦合噪声的操作。在一个所述特定周期结束后，电压差电路1303会将噪声检测信号FB从逻辑低准位回复至逻辑高准位。在下一个所述特定周期，电压差电路1303可以再一次进行前述检测耦合噪声的操作，以便通知时序控制器310去适应性地调大第二输入缓冲器802、第一输入缓冲器321、第一输入缓冲器322与/或第一输入缓冲器323的输出阻抗。以此周而复始经过多个所述特定周期，直到电压差V1’-GND不会低于门槛VIL时，时序控制器310可以找出最适合的输出阻抗。
图14是依照本发明一实施例说明一种显示面板340的栅极驱动器320的操作方法的流程示意图。在步骤S1410中，第一输入缓冲器321、322与/或323的输入端从栅极驱动器320的外部接收时序控制信号(起始脉冲信号STV、闸时脉信号GCLK与/或输出致能信号OE)。在步骤S1420中，栅极线驱动电路324依据时序控制信号的控制来扫描显示面板340的多条栅极线G1～Gn。步骤S1430可以依据栅极驱动器320的耦合噪声而对应调整第一输入缓冲器321、322与/或323的输出阻抗。
图15是依照本发明又一实施例说明图3所示栅极驱动器320的电路方块示意图。图15所示栅极驱动器320包括一个或多个第一输入缓冲器，例如图15所示第一输入缓冲器321、322与323。栅极驱动器320还包括栅极线驱动电路327。图15所示第一输入缓冲器321、第一输入缓冲器322、第一输入缓冲器323以及栅极线驱动电路327可以参照图4与/或图12所示第一输入缓冲器321、第一输入缓冲器322、第一输入缓冲器323以及栅极线驱动电路324的相关说明而类推，不再赘述。
栅极线驱动电路327可以输出对应于耦合噪声的噪声检测信号FB给时序控制器310。时序控制器310依据噪声检测信号FB而对应提供输出阻抗控制信号GB2至栅极驱动器320的第一输入缓冲器321、322与/或323，以调整第一输入缓冲器321、322与/或323的输出阻抗。
在一些实施例中，栅极线驱动电路327可以依照闸时脉信号GCLK’的触发，而将起始脉冲信号STV’传递于栅极线驱动电路327的多个栅极驱动通道之间。在起始脉冲信号STV’从栅极线驱动电路327的第一个栅极驱动通道被传递至栅极线驱动电路327的最后一个栅极驱动通道后，栅极线驱动电路327可以将所述最后一个栅极驱动通道的起始脉冲信号输出给另一个栅极驱动器(如果有的话)。栅极线驱动电路327的所述最后一个栅极驱动通道的起始脉冲信号可以被回传给时序控制器310作为噪声检测信号FB。
图16是依照本发明一实施例说明图15所示电路的信号时序示意图。图16中横轴表示时间。依照闸时脉信号GCLK’的触发，起始脉冲信号STV’可以从栅极线驱动电路327的第一个栅极驱动通道被传递至栅极线驱动电路327的最后一个栅极驱动通道。栅极线驱动电路327可以将被传递到所述最后一个栅极驱动通道的起始脉冲信号输出作为噪声检测信号FB。由于栅极线驱动电路327的栅极驱动通道的数量是可预知的，因此起始脉冲信号STV’的脉冲至噪声检测信号FB的脉冲的时间长度T1也为可预知的，例如一个帧期间或是固定数量水平期间。一旦耦合噪声超出某一容忍范围时，栅极线驱动电路327会因为耦合噪声而发生误动作，进而使噪声检测信号FB的脉冲的向位相前移(或向后移)。时序控制器310可以检查起始脉冲信号STV的脉冲至噪声检测信号FB的脉冲的时间长度T1，便可以知道耦合噪声有无造成栅极驱动器320的误动作。
请参照图15，第一输入缓冲器322可以接收时序控制器310所提供的闸时脉信号GCLK，以及将闸时脉信号GCLK’传输给栅极线驱动电路327。因此在另一些实施例中，栅极线驱动电路327可以将闸时脉信号GCLK’回传给时序控制器310作为噪声检测信号FB。图17是依照本发明另一实施例说明图15所示电路的信号时序示意图。图17中横轴表示时间。一旦耦合噪声超出某一容忍范围时，栅极驱动器320内部的闸时脉信号GCLK’将发生错误(如图17所示虚线圆圈处)。时序控制器310可以比较原始的闸时脉信号GCLK与栅极驱动器320回传的闸时脉信号GCLK’(噪声检测信号FB)，便可以知道耦合噪声有无造成栅极驱动器320的误动作。
在另一些实施例中，栅极线驱动电路327可以比较原始的闸时脉信号GCLK与第一输入缓冲器322的闸时脉信号GCLK’，并将比较结果回传给时序控制器310作为噪声检测信号FB。图18是依照本发明再一实施例说明图15所示电路的信号时序示意图。图18中横轴表示时间。一旦耦合噪声超出某一容忍范围时，栅极驱动器320内部的闸时脉信号GCLK’将发生错误(如图18所示虚线圆圈处)。栅极线驱动电路327可以比较原始的闸时脉信号GCLK与第一输入缓冲器322的闸时脉信号GCLK’。当闸时脉信号GCLK’将发生错误时，噪声检测信号FB会从逻辑高准位被下拉至逻辑低准位，以表示耦合噪声超出容忍范围。时序控制器310可以便可以依据图18所示噪声检测信号FB而知道耦合噪声有无造成栅极驱动器320的误动作。
图19是依照本发明另一实施例说明一种显示装置1900的电路方块示意图。图19所示显示装置1900包括时序控制器1910、栅极驱动器1920、源极驱动器330以及显示面板340。图19所示时序控制器1910、栅极驱动器1920、源极驱动器330以及显示面板340可以参照图3所示时序控制器310、栅极驱动器320、源极驱动器330以及显示面板340的相关说明而类推。
图20是依照本发明另一实施例说明一种显示装置1900的操作方法的流程示意图。请参照图19与图20，时序控制器1910在步骤S2010中可以输出时序控制信号(例如起始脉冲信号STV、闸时脉信号GCLK与/或输出致能信号OE)给栅极驱动器1920。栅极驱动器1920的多个输出端以一对一方式耦接至显示面板340的不同栅极线。栅极驱动器1920在步骤S2020中可以接收所述时序控制信号，以及依据所述时序控制信号的控制来扫描显示面板340的每一条栅极线。栅极驱动器1920在步骤S2030中可以将耦合噪声所对应的噪声检测信号FB回传给时序控制器1910。在一些实施例中，栅极驱动器1920可以参照图12所示栅极驱动器320的相关说明而类推。时序控制器310在步骤S2040中可以依据噪声检测信号FB而对应调整时序控制器1910的输出端的输出阻抗。
图21是依照本发明一实施例说明图19所示时序控制器1910与栅极驱动器1920的电路方块示意图。在图21所示实施例中，栅极驱动器1920包括栅极线驱动电路327。栅极线驱动电路327可以输出对应于耦合噪声的噪声检测信号FB给时序控制器1910。时序控制器1910依据噪声检测信号FB而对应调整时序控制器1910的输出端的输出阻抗。图21所示栅极线驱动电路327与噪声检测信号FB可以参照图15至图18的相关说明，故不再赘述。
在图21所示实施例中，时序控制器1910包括时序控制信号产生电路1911、输出缓冲器1912、输出缓冲器1913以及输出缓冲器1914。时序控制信号产生电路1911可以产生时序控制信号(例如起始脉冲信号STV”、闸时脉信号GCLK”与/或输出致能信号OE”)。输出缓冲器1912、1913与/或1914的输入端耦接时序控制信号产生电路1911，以接收时序控制信号(例如起始脉冲信号STV”、闸时脉信号GCLK”与/或输出致能信号OE”)。输出缓冲器1912、1913与/或1914的输出端耦接至栅极驱动器1920，以提供时序控制信号(例如起始脉冲信号STV、闸时脉信号GCLK与/或输出致能信号OE)。时序控制信号产生电路1911还耦接至栅极驱动器1920的栅极线驱动电路327，以接收噪声检测信号FB。时序控制信号产生电路1911依据噪声检测信号FB而对应产生输出阻抗控制信号GB3至输出缓冲器1912、1913与/或1914，以调整输出缓冲器1912、1913与/或1914的输出阻抗。图21所示输出缓冲器1912、1913与/或1914可以参照图4所示第一输入缓冲器321、322与/或323的相关说明而类推，故不再赘述。
图21所示实施例也可以参照图6的相关说明而类推。基于时序控制信号产生电路1911的输出阻抗控制信号GB3的控制，当输出缓冲器1912、1913与/或1914的输出阻抗被调大(也就是推力/驱动能力被调小)时，在闸时脉信号GCLK’中因耦合噪声所造成的噪声501’、502’与503’的强度(或振幅)会变大。当闸时脉信号GCLK’的耦合噪声501’、502’与503’的强度(或振幅)接近(甚至相等于)接地电压GND的耦合噪声511、512与513的强度(或振幅)时，电压差GCLK’-GND的噪声强度(或振幅)可以被调小。当电压差GCLK’-GND的耦合噪声的强度(或振幅)是在容忍范围内时，耦合噪声不会造成栅极驱动器1920的误动作。因此，栅极线驱动电路327可以对栅极线G1与G2输出带有正确相位与正确脉宽的扫描信号。
当系统开机或进入参数调校模式时，时序控制器1910进行栅极驱动器1920的时序控制信号的参数调校，以依据耦合噪声而对应调整时序控制器1910的输出端的输出阻抗。图22是依照本发明另一实施例说明图10所示步骤S1020的流程示意图。图22所示步骤S1020可以包括子步骤S2210、S2220、S2230、S2240与S2250。在步骤S2210中，时序控制器1910的输出端的输出阻抗(即输出缓冲器1912、1913与/或1914的输出阻抗)的参数值被设为初始值。此初始值可以依据设计需求来决定，例如将此初始值设定为参数值范围的最小值、最大值、中间值或是其他值。在步骤S2220中，源极驱动器330输出测试样式至显示面板340的源极线，以及时序控制器1910的输出缓冲器1912、1913与/或1914接收时序控制信号产生电路1911的时序控制信号(例如起始脉冲信号STV”、闸时脉信号GCLK”与/或输出致能信号OE”)并且以所述输出阻抗去传输时序控制信号(例如起始脉冲信号STV、闸时脉信号GCLK与/或输出致能信号OE)给栅极驱动器1920。步骤S2230可以依据噪声检测信号FB去判断耦合噪声是否超出容忍范围。当耦合噪声超出容忍范围时，输出缓冲器1912、1913与/或1914的输出阻抗(时序控制器1910的输出端的输出阻抗)被提升一个步阶(步骤S2240)。步骤S2240完成后，步骤S2220与步骤S2230会被再一次执行。当耦合噪声不再超出容忍范围时，目前的输出阻抗的参数值便被保持/记录下来(步骤S2250)。依据经记录的参数值，时序控制信号产生电路1911可以通过输出阻抗控制信号GB3去适应性地控制输出缓冲器1912、1913与/或1914的输出阻抗。
举例来说，在步骤S2210中，输出缓冲器1912、1913与/或1914的输出阻抗的参数值可以被设为“000”(初始值)。此输出阻抗的参数值“000”表示其输出阻抗(或是内部晶体管的导通电阻值Ron)小于其他参数值的输出阻抗。在步骤S2220中，源极驱动器330输出测试样式至显示面板340的源极线(以产生耦合噪声给栅极驱动器1920)，以及时序控制器1910的输出缓冲器1912、1913与/或1914接收时序控制信号产生电路1911的时序控制信号(例如起始脉冲信号STV”、闸时脉信号GCLK”与/或输出致能信号OE”)并且以参数值“000”所对应的输出阻抗去传输时序控制信号(起始脉冲信号STV、闸时脉信号GCLK与/或输出致能信号OE)给栅极驱动器1920。当步骤S2230判断耦合噪声超出容忍范围时，步骤S2240会将输出缓冲器1912、1913与/或1914的输出阻抗提升一个步阶(从参数值“000”变为参数值“001”)。参数值“001”的输出阻抗大于参数值“000”的输出阻抗。步骤S2240完成后，步骤S2220与步骤S2230会被再一次执行。在步骤S2220中，源极驱动器330再一次输出测试样式至显示面板340的源极线，以及时序控制器1910的输出缓冲器1912、1913与/或1914以新的参数值“001”所对应的输出阻抗去传输时序控制信号给栅极驱动器1920。当步骤S2230判断耦合噪声不再超出容忍范围时，目前的输出阻抗的参数值(例如“001”)便被保持/记录下来。依据经记录的参数值“001”，时序控制信号产生电路1911可以通过输出阻抗控制信号GB3去适应性地控制输出缓冲器1912、1913与/或1914的输出阻抗。当步骤S2230判断耦合噪声再一次超出容忍范围时，步骤S2240会再一次将参数值“001”变为参数值“010”。
图23是依照本发明另一实施例说明图19所示时序控制器1910与栅极驱动器1920的电路方块示意图。图23所示栅极驱动器1920包括栅极线驱动电路324以及感测电路326。感测电路326可以感测栅极驱动器1920的耦合噪声，以及依据耦合噪声而输出对应于耦合噪声的噪声检测信号FB给时序控制器1910。图23所示栅极线驱动电路324以及感测电路326可以参照图12与图13所示栅极线驱动电路324以及感测电路326的相关说明而类推，故不再赘述。图23所示时序控制器1910可以参照图21所示时序控制器1910的相关说明而类推，故不再赘述。
图24是依照本发明再一实施例说明图19所示时序控制器1910与栅极驱动器1920的电路方块示意图。在图24所示实施例中，栅极驱动器1920包括第一输入缓冲器321、第一输入缓冲器322、第一输入缓冲器323与栅极线驱动电路327。栅极线驱动电路327可以输出对应于耦合噪声的噪声检测信号FB给时序控制器1910。图24所示第一输入缓冲器321、第一输入缓冲器322、第一输入缓冲器323、栅极线驱动电路327与噪声检测信号FB可以参照图15至图18的相关说明，故不再赘述。
时序控制器1910依据噪声检测信号FB而对应调整时序控制器1910的输出端的输出阻抗。图24所示时序控制器1910可以参照图21所示时序控制器1910的相关说明而类推，故不再赘述。在图24所示实施例中，时序控制信号产生电路1911还可以将输出阻抗控制信号GB3输出给栅极驱动器1910的第一输入缓冲器321、322与/或323，以适应性地调整第一输入缓冲器321、322与/或323的输出阻抗。
综上所述，本发明诸实施例所述显示装置、其栅极驱动器与其操作方法可以检测栅极驱动器的耦合噪声。在一些实施例中，栅极驱动器的输入缓冲器的输出阻抗可以依据耦合噪声而被对应调整。在另一些实施例中，时序控制器的输出端的输出阻抗可以依据栅极驱动器的耦合噪声而被对应调整。当输出阻抗被调大(也就是推力/驱动能力被调小)时，在时序控制信号中因耦合噪声所造成的噪声脉冲的强度(或振幅)会变大。当时序控制信号的耦合噪声的强度(或振幅)接近(甚至相等于)接地电压GND的耦合噪声的强度(或振幅)时，时序控制信号与接地电压GND的电压差的噪声强度(或振幅)可以被调小。因此，本发明实施例可以避免耦合噪声所导致的误动作。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种显示面板的栅极驱动器，其特征在于，所述栅极驱动器包括：
感测电路，用以感测所述栅极驱动器的耦合噪声；
第一输入缓冲器，其输入端用以从所述栅极驱动器的外部接收时序控制信号，其中所述第一输入缓冲器的输出端的输出阻抗是依据所述栅极驱动器的耦合噪声而对应调整；以及
栅极线驱动电路，耦接至所述第一输入缓冲器的所述输出端，用以依据所述时序控制信号的控制来扫描所述显示面板的多条栅极线。
2.根据权利要求1所述的栅极驱动器，其特征在于，当系统开机或进入参数调校模式时，所述感测电路进行所述栅极驱动器的所述时序控制信号的参数调校以依据所述耦合噪声而对应调整所述第一输入缓冲器的输出阻抗。
3.根据权利要求2所述的栅极驱动器，其特征在于，所述进行所述栅极驱动器的所述时序控制信号的参数调校包括：
将所述第一输入缓冲器的输出阻抗设为初始值；
由所述第一输入缓冲器以所述输出阻抗去传输所述时序控制信号给所述栅极线驱动电路；以及
当所述耦合噪声超出容忍范围时，将所述第一输入缓冲器的所述输出阻抗提升一个步阶。
4.根据权利要求1所述的栅极驱动器，其特征在于，所述感测电路依据所述耦合噪声而对应输出输出阻抗控制信号至所述第一输入缓冲器以调整所述第一输入缓冲器的输出阻抗，而所述第一输入缓冲器包括：
多个缓冲器电路，所述多个缓冲器电路的输入端耦接至所述第一输入缓冲器的输入端，所述多个缓冲器电路的输出端耦接至所述第一输入缓冲器的输出端，所述多个缓冲器电路的致能端以一对一方式耦接至所述输出阻抗控制信号的多个位元。
5.根据权利要求1所述的栅极驱动器，其特征在于，所述感测电路依据所述耦合噪声而对应输出输出阻抗控制信号至所述第一输入缓冲器以调整所述第一输入缓冲器的输出阻抗，而所述感测电路包括：
输入端，用以接收第一参考电压；
第二输入缓冲器，其输入端耦接至所述感测电路的所述输入端以接收所述第一参考电压，所述第二输入缓冲器的输出端输出对应电压；以及
电压差电路，其第一输入端耦接至所述第二输入缓冲器的所述输出端以接收所述对应电压，所述电压差电路的第二输入端耦接至第二参考电压，其中所述电压差电路用以检测所述对应电压与所述第二参考电压的电压差，依据所述电压差对应决定所述输出阻抗控制信号，以及输出所述输出阻抗控制信号至所述第二输入缓冲器以调整所述第二输入缓冲器的输出阻抗。
6.根据权利要求1所述的栅极驱动器，其特征在于，所述感测电路感测所述耦合噪声而对应获得噪声检测信号，所述感测电路将所述噪声检测信号回传给时序控制器，以及所述时序控制器依据所述噪声检测信号而对应输出输出阻抗控制信号至所述栅极驱动器的所述第一输入缓冲器以调整所述第一输入缓冲器的输出阻抗。
7.根据权利要求6所述的栅极驱动器，其特征在于，所述感测电路包括：
输入端，用以接收第一参考电压；
第二输入缓冲器，其输入端耦接至所述感测电路的所述输入端以接收所述第一参考电压，所述第二输入缓冲器的输出端输出对应电压；以及
电压差电路，其第一输入端耦接至所述第二输入缓冲器的所述输出端以接收所述对应电压，所述电压差电路的第二输入端耦接至第二参考电压，其中所述电压差电路用以检测所述对应电压与所述第二参考电压的电压差，依据所述电压差对应决定所述噪声检测信号，以及输出所述噪声检测信号至所述时序控制器。
8.根据权利要求1所述的栅极驱动器，其特征在于，所述栅极线驱动电路作为所述感测电路，所述栅极线驱动电路输出对应于所述耦合噪声的噪声检测信号给时序控制器，以及所述时序控制器依据所述噪声检测信号而对应输出输出阻抗控制信号至所述栅极驱动器的所述第一输入缓冲器以调整所述第一输入缓冲器的输出阻抗。
9.根据权利要求8所述的栅极驱动器，其特征在于，所述栅极线驱动电路将起始脉冲信号或闸时脉信号回传给所述时序控制器作为所述噪声检测信号。
10.一种显示面板的栅极驱动器的操作方法，所述栅极驱动器具有第一输入缓冲器，其特征在于，所述操作方法包括：
感测所述栅极驱动器的耦合噪声；
从所述栅极驱动器的外部接收时序控制信号；
依据所述时序控制信号的控制来扫描所述显示面板的多条栅极线；以及
依据所述栅极驱动器的所述耦合噪声而对应调整所述第一输入缓冲器的输出阻抗。
11.根据权利要求10所述的栅极驱动器的操作方法，其特征在于，所述操作方法还包括：
当系统开机或进入参数调校模式时，进行所述栅极驱动器的所述时序控制信号的参数调校，以依据所述耦合噪声而对应调整所述第一输入缓冲器的输出阻抗。
12.根据权利要求10所述的栅极驱动器的操作方法，其特征在于，所述操作方法还包括：
依据所述耦合噪声而对应输出输出阻抗控制信号至所述第一输入缓冲器，以调整所述第一输入缓冲器的输出阻抗。
13.根据权利要求12所述的栅极驱动器的操作方法，其特征在于，所述操作方法还包括：
由第二输入缓冲器的输入端接收第一参考电压，以及由所述第二输入缓冲器的输出端输出对应电压；
由电压差电路检测所述对应电压与第二参考电压的电压差；
由所述电压差电路依据所述电压差对应决定所述输出阻抗控制信号；以及
由所述电压差电路输出所述输出阻抗控制信号至所述第二输入缓冲器，以调整所述第二输入缓冲器的输出阻抗。
14.根据权利要求10所述的栅极驱动器的操作方法，其特征在于，所述操作方法还包括：
感测所述耦合噪声而对应获得噪声检测信号；以及
将所述噪声检测信号回传给时序控制器；
其中所述时序控制器依据所述噪声检测信号而对应输出输出阻抗控制信号至所述栅极驱动器的所述第一输入缓冲器，以调整所述第一输入缓冲器的输出阻抗。
15.一种显示装置的操作方法，所述显示装置具有时序控制器与栅极驱动器，其特征在于，所述操作方法包括：
由所述时序控制器的输出端输出时序控制信号；
由所述栅极驱动器接收所述时序控制信号，以及依据所述时序控制信号的控制来扫描显示面板的多条栅极线；
感测所述栅极驱动器的耦合噪声；
由所述栅极驱动器将所述栅极驱动器的所述耦合噪声所对应的噪声检测信号回传给所述时序控制器；以及
依据所述噪声检测信号而对应调整所述时序控制器的所述输出端的输出阻抗。
16.根据权利要求15所述的显示装置的操作方法，其特征在于，所述操作方法还包括：
当系统开机或进入参数调校模式时，由所述时序控制器进行所述栅极驱动器的所述时序控制信号的参数调校，以依据所述耦合噪声而对应调整所述时序控制器的所述输出端的输出阻抗。
17.根据权利要求16所述的显示装置的操作方法，其特征在于，所述进行所述栅极驱动器的所述时序控制信号的参数调校包括：
将所述时序控制器的所述输出端的输出阻抗设为初始值；
由所述时序控制器的所述输出端以所述输出阻抗去传输所述时序控制信号给所述栅极驱动器；以及
当所述耦合噪声超出容忍范围时，将所述时序控制器的所述输出端的所述输出阻抗提升一个步阶。
18.根据权利要求15所述的显示装置的操作方法，其特征在于，所述操作方法还包括：
由所述时序控制器的时序控制信号产生电路产生所述时序控制信号；
由所述时序控制器的输出缓冲器的输入端接收所述时序控制信号，以及由所述输出缓冲器的输出端提供所述时序控制信号给所述栅极驱动器；
由所述时序控制信号产生电路接收所述栅极驱动器的所述噪声检测信号；以及
由所述时序控制信号产生电路依据所述噪声检测信号而对应输出输出阻抗控制信号至所述输出缓冲器，以调整所述输出缓冲器的输出阻抗。
19.根据权利要求18所述的显示装置的操作方法，其特征在于，所述操作方法还包括：
由所述栅极驱动器的第一输入缓冲器的输入端接收所述时序控制器的所述时序控制信号，其中所述第一输入缓冲器的输出端耦接至所述栅极驱动器的栅极线驱动电路；
由所述栅极线驱动电路依据所述时序控制信号的控制来扫描所述显示面板的所述多条栅极线；以及
由所述时序控制信号产生电路将所述输出阻抗控制信号输出给所述栅极驱动器的所述第一输入缓冲器，以调整所述第一输入缓冲器的输出阻抗。
20.根据权利要求15所述的显示装置的操作方法，其特征在于，所述操作方法还包括：
由所述栅极驱动器的第一输入缓冲器的输入端接收所述时序控制器的所述时序控制信号，其中所述第一输入缓冲器的输出端耦接至所述栅极驱动器的栅极线驱动电路；
由所述栅极线驱动电路依据所述时序控制信号的控制来扫描所述显示面板的所述多条栅极线；
由感测电路感测所述栅极驱动器的所述耦合噪声；以及
由所述感测电路依据所述耦合噪声而输出对应于所述耦合噪声的所述噪声检测信号给所述时序控制器。
CN201610194614.7A 2016-02-05 2016-03-31 栅极驱动器及其操作方法和显示装置的操作方法 Expired - Fee Related CN107045847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/016,294 2016-02-05
US15/016,294 US9847053B2 (en) 2016-02-05 2016-02-05 Display apparatus, gate driver and operation method thereof

Publications (2)

Publication Number Publication Date
CN107045847A CN107045847A (zh) 2017-08-15
CN107045847B true CN107045847B (zh) 2020-06-30

Family

ID=58608329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610194614.7A Expired - Fee Related CN107045847B (zh) 2016-02-05 2016-03-31 栅极驱动器及其操作方法和显示装置的操作方法

Country Status (3)

Country Link
US (1) US9847053B2 (zh)
CN (1) CN107045847B (zh)
TW (1) TWI569244B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110399113A (zh) * 2018-04-24 2019-11-01 京东方科技集团股份有限公司 数据传输方法、装置及显示装置
US10461749B1 (en) * 2018-10-25 2019-10-29 Shenzhen GOODIX Technology Co., Ltd. Ground intermediation for inter-domain buffer stages
TWI683301B (zh) * 2019-02-18 2020-01-21 友達光電股份有限公司 顯示裝置以及畫面顯示方法
KR20210082904A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
CN113053330B (zh) * 2019-12-26 2022-11-11 瑞鼎科技股份有限公司 源极驱动电路
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101135798A (zh) * 2006-07-27 2008-03-05 Nec液晶技术株式会社 液晶显示装置
CN101286306A (zh) * 2007-04-10 2008-10-15 株式会社日立显示器 液晶显示装置
CN101694765A (zh) * 2009-10-21 2010-04-14 友达光电股份有限公司 显示面板驱动电路、显示面板、与其驱动方法
JP2012242428A (ja) * 2011-05-16 2012-12-10 Nec Casio Mobile Communications Ltd 液晶駆動方法及び液晶駆動回路並びに液晶表示装置
CN103151003A (zh) * 2011-12-06 2013-06-12 瑞萨电子株式会社 数据驱动器、显示面板驱动装置和显示装置
CN104662595A (zh) * 2012-09-19 2015-05-27 夏普株式会社 显示面板驱动装置及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009672A1 (fr) * 1999-07-30 2001-02-08 Hitachi, Ltd. Dispositif d'affichage d'images
KR100949435B1 (ko) 2003-06-24 2010-03-25 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
KR100805510B1 (ko) * 2007-01-11 2008-02-20 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
JP2011515704A (ja) * 2008-02-11 2011-05-19 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 表示駆動機構と統合された表示要素の検知、測定、または特性評価のための方法および装置、ならびにそれを使用するシステムおよび応用
KR20120130355A (ko) 2011-05-23 2012-12-03 삼성전자주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
TWI444733B (zh) 2011-06-22 2014-07-11 Himax Tech Ltd 液晶顯示裝置
KR101451744B1 (ko) 2011-10-12 2014-10-16 엘지디스플레이 주식회사 유기발광소자표시장치
CN102622983B (zh) 2012-03-30 2013-11-06 深圳市华星光电技术有限公司 显示器的闸极驱动电路
CN102610206B (zh) 2012-03-30 2013-09-18 深圳市华星光电技术有限公司 显示器的闸极驱动电路
TWI457896B (zh) 2012-06-04 2014-10-21 Himax Tech Ltd 閘極驅動器
KR102472783B1 (ko) * 2016-02-29 2022-12-02 삼성디스플레이 주식회사 표시 장치 및 열화 보상 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101135798A (zh) * 2006-07-27 2008-03-05 Nec液晶技术株式会社 液晶显示装置
CN101286306A (zh) * 2007-04-10 2008-10-15 株式会社日立显示器 液晶显示装置
CN101694765A (zh) * 2009-10-21 2010-04-14 友达光电股份有限公司 显示面板驱动电路、显示面板、与其驱动方法
JP2012242428A (ja) * 2011-05-16 2012-12-10 Nec Casio Mobile Communications Ltd 液晶駆動方法及び液晶駆動回路並びに液晶表示装置
CN103151003A (zh) * 2011-12-06 2013-06-12 瑞萨电子株式会社 数据驱动器、显示面板驱动装置和显示装置
CN104662595A (zh) * 2012-09-19 2015-05-27 夏普株式会社 显示面板驱动装置及显示装置

Also Published As

Publication number Publication date
TW201729173A (zh) 2017-08-16
TWI569244B (zh) 2017-02-01
CN107045847A (zh) 2017-08-15
US9847053B2 (en) 2017-12-19
US20170229055A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
CN107045847B (zh) 栅极驱动器及其操作方法和显示装置的操作方法
EP2562761B1 (en) Shift register, gate driving device and data line driving device for liquid crystal display
KR100704210B1 (ko) 액정 패널 구동 회로 및 액정 표시 장치
CN106782280B (zh) 移位寄存器与栅极驱动电路
US8564524B2 (en) Signal controlling circuit, and flat panel display thereof
US20170193885A1 (en) Shift register unit, driving method, gate driving circuit and display device
US10115335B2 (en) Shift register unit and driving method thereof, gate driving circuit and display device
KR20190009019A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US9362847B2 (en) Circuit device and electronic device
JP2007097176A (ja) 信号検出回路
US7863946B2 (en) Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part
CN111857221A (zh) Cio模式下的快速响应高速转接驱动器通道加电
TWI576738B (zh) 移位暫存器
CN114189233A (zh) 驱动控制电路
US20110298955A1 (en) Clock multiplying circuit, solid-state imaging device, and phase-shift circuit
US8928421B2 (en) Control circuit for reducing electromagnetic interference
TWI299148B (en) Liquid crystal display and integrated driver circuit thereof
CN109075753B (zh) 半导体集成电路、传感器读取装置及传感器读取方法
JP2009077172A (ja) アナログデジタル変換器及び撮像装置
TWI659407B (zh) 顯示裝置
CN112051941B (zh) 屏内指纹识别时触控信号同步的方法、电路及装置
CN110334700B (zh) 指纹感测模组
JP2006270920A (ja) Ｃｃｄ駆動回路および該ｃｃｄ駆動回路を用いた画像読取装置
US20070258304A1 (en) Method and System for Preventing Noise Disturbance in High Speed, Low Power Memory
US7375573B2 (en) De-emphasis system and method for coupling digital signals through capacitively loaded lines

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200630

CF01 Termination of patent right due to non-payment of annual fee