TWI567575B - 使用互補式電子束微影術的單向金屬層佈局 - Google Patents
使用互補式電子束微影術的單向金屬層佈局 Download PDFInfo
- Publication number
- TWI567575B TWI567575B TW104114134A TW104114134A TWI567575B TW I567575 B TWI567575 B TW I567575B TW 104114134 A TW104114134 A TW 104114134A TW 104114134 A TW104114134 A TW 104114134A TW I567575 B TWI567575 B TW I567575B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- pitch
- width
- unidirectional
- lines
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title description 91
- 239000002184 metal Substances 0.000 title description 91
- 238000010894 electron beam technology Methods 0.000 claims description 96
- 238000000034 method Methods 0.000 claims description 85
- 239000000463 material Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 42
- 238000001465 metallisation Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 131
- 239000011295 pitch Substances 0.000 description 112
- 235000012431 wafers Nutrition 0.000 description 83
- 238000003491 array Methods 0.000 description 46
- 238000000609 electron-beam lithography Methods 0.000 description 33
- 238000004891 communication Methods 0.000 description 30
- 238000001459 lithography Methods 0.000 description 25
- 238000012545 processing Methods 0.000 description 24
- 239000007787 solid Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 19
- 125000006850 spacer group Chemical group 0.000 description 18
- 238000003860 storage Methods 0.000 description 15
- 230000000875 corresponding effect Effects 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 230000000295 complement effect Effects 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 11
- 238000012546 transfer Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 150000002739 metals Chemical class 0.000 description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- 238000007639 printing Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000012776 electronic material Substances 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 239000003826 tablet Substances 0.000 description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013144 data compression Methods 0.000 description 2
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 108010018857 sperm basic nuclear proteins Proteins 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- XHKUTQNVGAHLPK-UHFFFAOYSA-N 2-fluorocyclohexa-2,5-diene-1,4-dione Chemical compound FC1=CC(=O)C=CC1=O XHKUTQNVGAHLPK-UHFFFAOYSA-N 0.000 description 1
- 229910000951 Aluminide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910026551 ZrC Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 description 1
- GRWMJIHUKCAGJW-UHFFFAOYSA-N [O].[Sb].[Ti] Chemical compound [O].[Sb].[Ti] GRWMJIHUKCAGJW-UHFFFAOYSA-N 0.000 description 1
- RQVJYRSUFJTNEP-UHFFFAOYSA-N [Ti].[Ru]=O Chemical compound [Ti].[Ru]=O RQVJYRSUFJTNEP-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007907 direct compression Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- UNASZPQZIFZUSI-UHFFFAOYSA-N methylidyneniobium Chemical compound [Nb]#C UNASZPQZIFZUSI-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000005365 phosphate glass Substances 0.000 description 1
- 125000005498 phthalate group Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229930004725 sesquiterpene Natural products 0.000 description 1
- 150000004354 sesquiterpene derivatives Chemical class 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- HQZPMWBCDLCGCL-UHFFFAOYSA-N tantalum telluride Chemical compound [Te]=[Ta]=[Te] HQZPMWBCDLCGCL-UHFFFAOYSA-N 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229940068475 zinc citrate Drugs 0.000 description 1
- 235000006076 zinc citrate Nutrition 0.000 description 1
- 239000011746 zinc citrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/02—Details
- H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
- H01J37/045—Beam blanking or chopping, i.e. arrangements for momentarily interrupting exposure to the discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
- H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/04—Means for controlling the discharge
- H01J2237/043—Beam blanking
- H01J2237/0435—Multi-aperture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/04—Means for controlling the discharge
- H01J2237/045—Diaphragms
- H01J2237/0451—Diaphragms with fixed aperture
- H01J2237/0453—Diaphragms with fixed aperture multiple apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/303—Electron or ion optical systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/304—Controlling tubes
- H01J2237/30405—Details
- H01J2237/30416—Handling of data
- H01J2237/30422—Data compression
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/304—Controlling tubes
- H01J2237/30433—System calibration
- H01J2237/30438—Registration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31762—Computer and memory organisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31764—Dividing into sub-patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明的實施例係於微影術領域,特別是關於互補式電子束微影術(CEBL)之微影術。
在過去的幾十年中,積體電路中的特性微縮一直是不斷增長的半導體產業背後的驅動力。微縮到越來越小的特性使得能夠在半導體晶圓的有限面積上增加功能單元的密度。
積體電路通常包括導電微電子結構,其在本領域中稱為通孔。通孔可以用於電性連接通孔之上的金屬線與通孔之下的金屬線。通孔通常藉由微影術製程形成。代表性地,光阻層可以旋塗在介電層上方,該光阻層可以暴露於藉由圖形化之光罩的圖形光化輻射,然後暴露的層可以被發展以形成光阻層中的開口。接著,藉由使用光阻層中的開口作為蝕刻光罩,用於通孔的開口可以在介電層中被蝕刻。該開口被稱為通孔開口。最後,通孔開口可被一種以上金屬或其他導電材料填充以形成通孔。
在過去,通孔的大小和間距已逐步減少,並且預計在未來,對於至少一些類型的積體電路(例如,先進的微處理器、晶片組元件、圖形晶圓等),通孔的大小和間距將繼續逐步下降。通孔大小的一種測量為通孔開口的臨界尺寸。通孔間距的一種測量為通孔間距。通孔間距代表最接近的相鄰通孔之間中心到中心的距離。當藉由這種微影製程,以非常小的間距,圖形化非常小的通孔,數種挑戰逕自呈現。
一種這樣的挑戰是,通孔之間的重疊層和重疊的金屬線及通孔之間的重疊層和底層金屬線,通常需要被控制以高容差於四分之一通孔間距的量級。由於通孔間距微縮的進度較慢,重疊容差往往隨著他們以相較於微影裝置能夠微縮之更大的比率微縮。
另一種這樣的挑戰是,通孔開口的臨界尺寸一般往往於比微影掃描器的解析能力較快微縮。縮小技術存在以縮小通孔開口的臨界尺寸。然而,縮小量往往被最小的通孔間距,以及由具有足夠的光學鄰近校正(OPC)中性之縮小製程的能力所限制,並且不顯著折衷線寬粗糙度(LWR)和/或臨界尺寸均勻性(CDU)。
又另一種這樣的挑戰是,當通孔開口的臨界尺寸減小,光阻的LWR和/或CDU特性通常需要改善,以保持臨界尺寸預算的相同整體分數。然而,目前多數光阻的LWR和/或CDU特性並沒有隨著通孔開口的臨界尺寸減小的速度改善。再一種這樣的挑戰是,極小的通孔間
距一般往往甚至低於極紫外光(EUV)微影掃描器的解析度能力。其結果是,通常兩個、三個或更多個不同的微影光罩可能不得不被使用,這往往會增加製造成本。在某些時候,如果間距不斷降低,即使有複數個光罩,使用傳統的掃描器印刷這些非常小間距的通孔開口可能是不可能的。
本著同樣的精神,與金屬通孔相關的金屬線結構中之切口(即分裂)的製造,正面臨著類似的微縮問題。
因此,需要在微影製程技術和能力的領域改進。
100‧‧‧開始結構
102‧‧‧層間介電質(ILD)層
104‧‧‧硬光罩材料層
106‧‧‧圖形化光罩
108‧‧‧間隔部
110‧‧‧圖形化硬光罩
400‧‧‧電子束行
402‧‧‧電子源
404‧‧‧電子之束
406‧‧‧限制孔徑
408‧‧‧照明光學裝置
410‧‧‧輸出束
412‧‧‧狹縫
414‧‧‧薄透鏡
416‧‧‧成型孔徑
418‧‧‧遮蔽器孔徑陣列(BAA)
420‧‧‧部分
421‧‧‧束部分
422‧‧‧最後孔徑
424‧‧‧階段回饋偏轉器
426‧‧‧所得電子束
428‧‧‧點
430‧‧‧晶圓
432‧‧‧階段掃描
434‧‧‧箭號
502‧‧‧左側部分
504‧‧‧晶粒柵格
506‧‧‧晶圓
510‧‧‧右側部分
512‧‧‧點
602‧‧‧相同圖示
604‧‧‧晶粒區域
606‧‧‧掃描方向
800‧‧‧水平柵格
802‧‧‧實線
804‧‧‧虛線
806‧‧‧實心框
808‧‧‧垂直柵格
810‧‧‧掃描方向
902‧‧‧線
904‧‧‧通孔
906‧‧‧柵格
908、910、912‧‧‧切口
914‧‧‧垂直虛線
1002、1004‧‧‧通孔
1006‧‧‧柵格
1102‧‧‧間距
1200‧‧‧晶圓
1202‧‧‧晶粒位置
1204‧‧‧虛線框
1300‧‧‧晶圓
1302‧‧‧晶粒位置
1304‧‧‧實際目標晶圓域
1306‧‧‧周邊區域
1402‧‧‧內深細虛線框
1502‧‧‧水平金屬線
1504‧‧‧垂直金屬線
1506、1508、1510‧‧‧間距/寬度
1512、1514、1516‧‧‧晶片區
1602‧‧‧水平金屬線
1604‧‧‧垂直金屬線
1606、1608‧‧‧線對
1702‧‧‧習知金屬線
1800‧‧‧孔徑
1802‧‧‧線
1804‧‧‧箭號
1806‧‧‧邊緣佈局誤差(EPE)
1900、1902‧‧‧非交錯的孔徑
1904、1906‧‧‧線
1908‧‧‧箭號
1910‧‧‧2× EPE
1912‧‧‧距離需求
1914‧‧‧所得間距
2000‧‧‧BAA
2002、2004‧‧‧行
2006‧‧‧交錯孔徑
2008‧‧‧線
2010‧‧‧方向
2100‧‧‧線
2102‧‧‧開口線位置
2104‧‧‧通孔
2106‧‧‧切口
2110‧‧‧BAA
2112‧‧‧晶圓行進方向
2150‧‧‧堆疊
2152‧‧‧金屬化層
2154、2156、2158、2160、2162、2164、2166、2168‧‧‧匹配金屬層
2170、2172‧‧‧金屬線
2174‧‧‧通孔位置
2200‧‧‧遮蔽器孔徑陣列
2202、2204、2206‧‧‧三行
2208‧‧‧孔徑
2210‧‧‧晶圓行進方向
2300‧‧‧BAA
2302、2304、2306‧‧‧交錯陣列
2308‧‧‧孔徑
2310‧‧‧箭號
2400‧‧‧電子束行
2402‧‧‧偏轉器
2404‧‧‧BAA
2450‧‧‧BAA
2452‧‧‧間距# 1,切口# 1
2454‧‧‧間距# 2,切口# 2
2456‧‧‧間距# N,切口# N
2460‧‧‧狹縫
2500‧‧‧BAA
2502、2504、2506‧‧‧交錯陣列
2508‧‧‧孔徑
2510‧‧‧箭號
2600‧‧‧三束交錯孔徑陣列
2602‧‧‧大型線
2604‧‧‧中斷
2606‧‧‧實心框
2608‧‧‧箭號
2610‧‧‧最大孔徑
2700‧‧‧三束交錯孔徑陣列
2702‧‧‧中型線
2704‧‧‧中斷
2706‧‧‧實心框
2708‧‧‧箭號
2710‧‧‧中型孔徑
2800‧‧‧三束交錯孔徑陣列
2802‧‧‧小型線
2804‧‧‧中斷
2806‧‧‧實心框
2808‧‧‧箭號
2810‧‧‧最小孔徑
2900‧‧‧三束交錯孔徑陣列
2902‧‧‧線
2904‧‧‧中斷
2906‧‧‧實心框
2908‧‧‧箭號
2910‧‧‧深色孔徑
2912‧‧‧淺色BAA孔徑
2950‧‧‧固定柵格
2960‧‧‧堆疊
2962、2964、2966、2968、2970、2972、2974、2976‧‧‧匹配位準
2980‧‧‧1倍的線
2982‧‧‧1.5倍的線
2984‧‧‧3倍的線
3000‧‧‧三束交錯孔徑陣列
3002‧‧‧線
3004‧‧‧中斷
3006‧‧‧實心框
3008‧‧‧箭號
3050‧‧‧第三水平線
3052‧‧‧寬線
3054‧‧‧窄線
3056‧‧‧相同柵格線
3060、3062‧‧‧孔徑
3100‧‧‧重疊相應孔徑
3102、3104、3106‧‧‧線
3150‧‧‧單向柵格
3160‧‧‧繪製軌線
3202‧‧‧不同尺寸的線
3204‧‧‧很寬的線
3206‧‧‧垂直間距佈局
3208、3210、3212‧‧‧陣列
3214‧‧‧共同柵格
3216‧‧‧孔徑
3218‧‧‧虛線框
3302‧‧‧不同尺寸線
3304‧‧‧通用切割器間距陣列
3306‧‧‧共同柵格
3308‧‧‧交錯方形束開口
3310‧‧‧水平方向
3312‧‧‧線
3314‧‧‧開口
3316‧‧‧線
3318‧‧‧開口
3320‧‧‧陣列群組
3400‧‧‧通用切割器
3402、3404‧‧‧線
3406‧‧‧頂部線的EPE
3408‧‧‧底部線的EPE
3410‧‧‧通用切割器孔
3500‧‧‧開始結構
3502‧‧‧金屬線
3502’‧‧‧線
3504‧‧‧層間介電質(ILD)線
3600‧‧‧半導體結構或裝置
3602‧‧‧基板
3604‧‧‧突出鰭部
3605‧‧‧子鰭區
3606‧‧‧隔離區
3608‧‧‧閘極線
3614‧‧‧閘極接點
3616‧‧‧閘極接點通孔
3650‧‧‧閘極電極
3652‧‧‧閘極介電層
3654‧‧‧介電質電容層
3604A、3604B‧‧‧源極和汲極區
3660‧‧‧金屬互連
3670‧‧‧層間介電質堆疊或層
3700‧‧‧計算裝置
3702‧‧‧電路板
3704‧‧‧處理器
3706‧‧‧通訊晶片
3800‧‧‧電腦系統
3802‧‧‧處理器
3804‧‧‧主記憶體
3806‧‧‧靜態記憶體
3808‧‧‧網路介面裝置
3810‧‧‧視頻顯示單元
3812‧‧‧文字數字輸入裝置
3814‧‧‧游標控制裝置
3816‧‧‧訊號產生裝置
3818‧‧‧輔助記憶體
3820‧‧‧網路
3822‧‧‧軟體
3832‧‧‧機器可存取儲存媒體
3900‧‧‧插入器
3902‧‧‧第一基板
3904‧‧‧第二基板
3906‧‧‧球柵陣列(BGA)
3908‧‧‧金屬互連
3910‧‧‧通孔
3912‧‧‧穿透矽通孔(TSV)
3914‧‧‧嵌入式裝置
4000‧‧‧計算裝置
4002‧‧‧積體電路晶粒
4004‧‧‧CPU
4006‧‧‧晶粒上記憶體
4008‧‧‧通訊晶片
4010‧‧‧揮發性記憶體
4012‧‧‧非揮發性記憶體
4014‧‧‧圖形處理單元
4016‧‧‧數位訊號處理器
4020‧‧‧晶片組
4022‧‧‧天線
4024‧‧‧觸控螢幕顯示器
4026‧‧‧觸控螢幕控制器
4028‧‧‧全球定位系統(GPS)裝置
4029‧‧‧電池
4030‧‧‧羅盤
4032‧‧‧動作協同處理器或感測器
4034‧‧‧揚聲器
4036‧‧‧照相機
4038‧‧‧使用者輸入裝置
4040‧‧‧大容量儲存裝置
4042‧‧‧密碼處理器
圖1A顯示在沉積之後,但在圖形化之前,形成在層間介電質(ILD)層上的硬光罩材料層的開始結構的橫截面圖。
圖IB顯示圖1A的結構在間距減半之硬光罩層的圖形之後的橫截面圖。
圖2顯示關於間距劃分6的係數的基於間隔的六重圖形化(SBSP)處理方案的橫截面圖。
圖3顯示關於間距劃分9的係數的基於間隔的九重圖形化(SBNP)處理方案的橫截面圖。
圖4是電子束微影裝置的電子束行的橫截面示意圖。
圖5展示一種光學掃描器重疊受限於其在平面柵格扭曲(IPGD)建模能力的示意圖。
圖6根據本發明的實施例,展示使用即時調準方法的扭曲柵格資訊的示意圖。
圖7根據本發明的實施例,提供顯示資訊被轉移以將50%密度的一般/傳統佈局,相對於5%密度的通孔圖形,在300mm的晶圓上圖形化的一種簡單計算。
圖8顯示根據本發明的實施例之用於通孔及切口的起點/終點的簡化設計規則位置之柵格佈局方法。
圖9顯示根據本發明實施例的切口之容許配置。
圖10顯示根據本發明的實施例之在線A和B之間的通孔佈局。
圖11顯示根據本發明的實施例之在線A到E之間的切口佈局。
圖12根據本發明實施例,顯示具有複數個位於其上之晶粒和表示單一行的晶圓區域之重疊虛線框的晶圓。
圖13根據本發明實施例,顯示具有複數個位於其上之晶粒和重疊單一行的實際目標晶圓域與用於及時修正的增加周邊區域的晶圓。
圖14根據本發明的實施例,展示相對於在原本目標區(內淺粗虛線),在將被印刷(內深細虛線)的區域將晶圓旋轉一些角度的效果。
圖15顯示根據本發明的實施例之重疊在前一金屬化層的垂直金屬線之所示水平金屬線的平面圖。
圖16顯示根據本發明的實施例之重疊在前一金屬化層的垂直金屬線之所示水平金屬線的平面圖,其中在垂直方向金屬線以不同的寬度/間距重疊。
圖17顯示重疊在前一金屬化層的垂直金屬線之所示傳統金屬線的平面圖。
圖18顯示相對於將被切割的線(右)或具有配置在目標位置的通孔的BAA之孔徑(左),而線在孔徑下被掃描。
圖19顯示相對於將被切割的兩條線(右)或具有配置在目標位置的通孔的BAA之兩個非交錯的孔徑(左),而線在孔徑之下被掃描。
圖20顯示根據本發明實施例相對於將被切割之複數條線(右)或具有配置在目標位置的通孔的BAA之交錯孔徑(左)的兩行,而線在孔徑下以箭號所示的掃描方向被掃描。
圖21A顯示根據本發明實施例相對於具有切口(中斷在水平線)的複數條線(右)或使用交錯BAA以箭號所示的掃描方向圖形化的通孔(實心框),之BAA的交錯孔徑(左)的兩行。
圖21B顯示根據本發明實施例之在根據圖21A中顯示類型的金屬線佈局的積體電路中的金屬化層的堆疊的橫截面圖。
圖22顯示根據本發明的實施例之具有三個不同交錯陣列的佈局之BAA孔徑。
圖23顯示根據本發明的實施例之具有三個不同交錯陣列的佈局之BAA孔徑,其中該電子束僅涵蓋陣列的其中之一。
圖24A顯示根據本發明的實施例之具有偏向板以位移束的電子束微影裝置的電子束行的橫截面示意圖。
圖24B顯示根據本發明的實施例之用於BAA 2450之具有間距# 1,切口# 1,間距# 2,切口# 2和間距# N,切口# N的三個(或最多n個)間距陣列。
圖24C顯示根據本發明的實施例之用於包含電子束行的狹縫放大圖。
圖25顯示根據本發明的實施例之具有三個不同間距的交錯陣列的佈局的BAA孔徑,其中該電子束涵蓋所有的陣列。
圖26顯示根據本發明的實施例相對於具有切口(在水平線中之中斷)或使用BAA以箭號顯示之掃描方向圖形化之通孔(實心框)之複數條大型線(右)的BAA之三束交錯孔徑陣列(左)。
圖27顯示根據本發明的實施例相對於具有切口(在水平線中之中斷)或使用BAA以箭號顯示之掃描方向圖形化之通孔(實心框)之複數條中等尺寸線(右)的BAA之三束交錯孔徑陣列(左)。
圖28顯示根據本發明的實施例相對於具有切口(在水平線中之中斷)或使用BAA以箭號顯示之掃描方向圖形化之通孔(實心框)之複數條小型線(右)的BAA之
三束交錯孔徑陣列(左)。
圖29A顯示根據本發明的實施例相對於具有切口(在水平線中之中斷)或使用BAA以箭號顯示之掃描方向圖形化之通孔(實心框)之複數條可變尺寸線(右)的BAA之三束交錯孔徑陣列(左)。
圖29B顯示根據本發明實施例的基於圖29A所示之類型的金屬線佈局之積體電路中的金屬化層的堆疊的橫截面圖。
圖30顯示根據本發明的實施例相對於具有切口(在水平線中之中斷)或使用BAA以箭號顯示之掃描方向圖形化之通孔(實心框)之複數條可變尺寸的線(右)的BAA之三束交錯孔徑陣列(左)。
圖31顯示根據本發明的實施例之重疊相應孔徑在每條線上的三組不同間距的線。
圖32顯示根據本發明實施例包含一條很大的線之複數條不同尺寸的線(右),和在共同柵格上的束孔徑陣列垂直間距佈局(三個陣列)。
圖33顯示根據本發明的實施例之複數條不同尺寸的線(右),以及通用切割器間距陣列(左)。
圖34根據本發明的實施例,展示如引用針對兩線(右)的一種通用切割器(左)的2*EPE規則。
圖35顯示根據本發明的實施例之前一層金屬化結構的平面圖及相應的橫截面圖。
圖36A顯示根據本發明的實施例之具有鰭的非平面半
導體裝置的橫截面圖。
圖36B顯示根據本發明的實施例之沿著圖36A的半導體裝置的a-a’軸的平面圖。
圖37顯示根據本發明的實施例之一種計算裝置。
圖38顯示根據本發明的實施例之示例性電腦系統的方塊圖。
圖39是實現本發明的一種以上實施例的插入器。
圖40是根據本發明的實施例建置的計算裝置。
說明關於適用於微影裝置和方法的互補式電子束微影術(CEBL)。在下面的描述中,許多具體細節被闡述,諸如特定的工具、整合和材料制度,以便提供本發明實施例的徹底理解。對於本領域技術人員顯然本發明實施例可以在沒有這些具體細節的情況下實施。在其他實例中,眾所周知的特性,如單一或雙鑲嵌處理,並不詳細說明,以便不必要地模糊本發明實施例。此外,可理解地,在圖中顯示的各種實施例是說明性表示且不一定按比例繪製。在某些情況下,各種操作將被描述為多種依序的獨立操作,以最有助於理解本發明之方式,然而,描述的順序不應該被解釋為暗示這些操作一定是順序相依的。特別是,這些操作不需要以呈現的順序執行。
本文描述的一種以上實施例關於微影的方法和工具,其關於或適用於互補式電子束微影術
(CEBL),實施這樣的方法和工具時,包括考慮半導體處理。
互補式微影術利用兩種微影技術的優勢,在大量製造(HVM)時,攜手合作以降低在20奈米半間距及以下圖形化在邏輯裝置中關鍵層的成本。最具成本效益的方式來實現互補式微影術是結合光學微影術與電子束微影術(EBL)。轉印積體電路(IC)設計至晶圓的程序需要以下內容:光學微影術以預先定義的間距印刷單向線(不論嚴格地單向或主要地單向)、間距劃分技術來增加線密度,以及EBL來“切割”線。EBL也用於圖形化其它關鍵層,特別是接點和通孔。光學微影術可以單獨使用來圖形化其它層。當用於互補式光學微影術,EBL稱為CEBL或互補式EBL。CEBL被引導到切割線和孔徑。藉由不試圖圖形化所有層,CEBL扮演互補但關鍵的角色以滿足業界以先進的(更小的)技術節點(如10奈米或更小,如7奈米或5奈米的技術節點)之圖形化需求。CEBL還擴展使用當前的光學微影技術、工具和基礎設施。
如上述,間距劃分技術可以用於增加在使用EBL切割這樣的線之前的線密度。在第一實施例中,間距平分可被實現來加倍製成光柵結構的線密度。圖1A顯示在沉積之後,但在圖形化之前,形成在層間介電質(ILD)層上的硬光罩材料層的開始結構的橫截面圖。圖1B顯示圖1A的結構在間距減半之硬光罩層的圖形之後的
橫截面圖。
參考圖1A,一種開始結構100具有形成在層間介電質(ILD)層102之上的硬光罩材料層104。圖形化光罩106被佈置在硬光罩材料層104之上。圖形化光罩106在硬光罩材料層104上,具有沿著其特徵(線)的側壁形成間隔部108。
參見圖1B,硬光罩材料層104以一種間距平分方法被圖形化。具體地,圖形化光罩106被首先移除。間隔部108的所得圖形具有雙倍密度、或半間距或光罩106的特性。間隔部108的圖形被轉印,例如,藉由蝕刻製程,對硬光罩材料層104來形成圖形化硬光罩110,如在圖1B中描繪。在一種這樣的實施例中,圖形化硬光罩110上形成有具有單向線的光柵圖形。圖形化硬光罩110的光柵圖形可以是緊密間距光柵結構。例如,緊密間距可能無法藉由傳統微影技術直接實現。甚至進一步,雖然沒有顯示,原來的間距可以藉由第二輪的間隔部光罩圖形化被四等分。相應地,圖1B的圖形硬光罩110的光柵狀圖形可以具有以固定間距及固定寬度彼此間隔開的硬光罩線。實現的尺寸可以遠遠小於使用微影技術的臨界尺寸。
因此,作為CEBL整合方案的第一部分,重疊膜可以使用微影術和蝕刻處理被圖形化,其可能關於,例如,基於間隔的雙重圖形化(SBDP)、或間距減半、或基於間隔的四重圖形化(SBQP)或間距四等分。但應當理解的,其它間距劃分方法也可被實現。
例如,圖2顯示關於間距劃分6的係數的基於間隔的六重圖形化(SBSP)處理方案的橫截面圖。參照圖2,在操作(a)中,犧牲圖形X在微影、纖細和蝕刻處理之後被顯示。在操作(b)中,間隔部A和B在沉積和蝕刻之後被顯示。在操作(c)中,操作(b)的圖形在間隔部A被移除之後被顯示。在操作(d)中,操作(c)的圖形在間隔部C沉積之後被顯示。在操作(e)中,操作(d)的圖形在間隔部C蝕刻之後被顯示。在操作(f)中,間距/6圖形在犧牲圖形X被移除和間隔部B被移除之後實現。
在另一例子中,圖3顯示關於間距劃分9的係數的基於間隔的九重圖形化(SBNP)處理方案的橫截面圖。參照圖3,在操作(a)中,犧牲圖形X在微影、纖細和蝕刻處理之後被顯示。在操作(b)中,間隔部A和B在沉積和蝕刻之後被顯示。在操作(c)中,操作(b)的圖形在間隔部A被移除之後被顯示。在操作(d)中,操作(c)的圖形在間隔部C和D沉積和蝕刻之後被顯示。在操作(e)中,間距/9圖形在間隔部C被移除之後實現。
在任何情況下,在一種實施例中,如本文所述互補式微影術關於藉由傳統或現有技術的微影術,如193奈米浸潤式微影術(193i),首先製造一種柵格佈局。間距劃分可以由n的係數被實現,以增加在柵格佈局中線的密度。以193i微影術形成的柵格佈局加上間距劃
分n的係數可以被指定為193i+P/n間距劃分。如下面更詳細地描述,間距劃分柵格佈局的圖形可使用電子束直寫(EBDW)“切口”接著被圖形化。在一種這樣的實施例中,193奈米浸潤式微縮可以用具成本效益的間距劃分延長許多世代。互補式EBL用來打破光柵連續性及圖形化通孔。
更具體地,本文描述的實施例關於積體電路製造過程中的圖形特性。在一種實施例中,CEBL用於圖形化開口以形成通孔。通孔是用於電性地連接通孔之上的金屬線及通孔下方的金屬線的金屬結構。在另一種實施例中,CEBL用於形成非導電空間或沿著金屬線之中斷。以往,這樣的中斷被稱為“切口”,因為關於移除或切掉部分的金屬線之程序。然而,在鑲嵌方法中,中斷可被稱為“插頭”,其是一種沿著在製造方案的任何階段實際上不是金屬之金屬線軌跡的區域,但寧可保留不能形成金屬之區域。在任一情況下,然而,使用的用語切口或插頭可如此交替進行。通孔開口和金屬線切口或插頭的形成通常被稱為用於積體電路的後端線(BEOL)處理。在另一種實施例中,CEBL用於前端線(FEOL)處理的。例如,可使用如本文的CEBL技術來執行主動區尺寸(如鰭尺寸)和/或相關的閘極結構的微縮。
如上述,電子束(ebeam)微影術可以被實現來互補標準微影技術,以達成積體電路製造期望的特性微縮。電子束微影工具可以用於執行電子束微影。在示範性
實施例中,圖4是電子束微影裝置的電子束行的橫截面示意圖。
參照圖4,電子束行400包括用於提供電子之束404的電子源402。電子之束404穿過限制孔徑406,並隨後穿過高縱橫比的照明光學裝置408。輸出束410接著穿過狹縫412,並且可以藉由一種薄透鏡414被控制,例如,其可以是磁性的。最終,束404穿過成形孔徑416(其可以是一維(1-D)的成形孔徑),然後穿過遮蔽器孔徑陣列(BAA)418。BAA 418包括複數個在其中的實體孔徑,如形成在矽薄片的開口。這可能是因為僅一部分的BAA 418在給定時間被暴露於電子束。可替代地,或結合地,僅一部分420穿過BAA 418的電子束404被允許穿過最後孔徑422(例如,束部分421顯示為被阻擋),且可能的話,階段反饋偏轉器424。
再次參照圖4,所得電子束426最終撞擊在晶圓430的表面上的點428,如在IC製造中使用的矽晶圓。具體地,所得電子束可以撞擊在晶圓上的光阻層,但是實施例並不如此侷限。階段掃描432將晶圓430相對於束426沿著圖4所示的箭號434的方向移動。可理解的,整體的電子束工具可以包括許多在圖4中所描繪類型的行400。此外,如在下面一些實施例所描述的,電子束工具可以具有相關的主電腦,並且每一行還可以具有相應的行電腦。
現有技術的電子束微影術的一種缺點是,它
不容易可採用成對於先進的積體電路製造之大量製造(HVM)環境。當今的電子束工具和相關方法已被證明相對於為HVM晶圓處理產出量需求是太慢。本文所述實施例關於允許在HVM環境使用EBL。特別地,此處描述的許多實施例以EBL工具改進產出量,來允許在HVM環境中使用EBL。
下面描述的是,可以改善EBL超越其當前功能的七個不同方面之實施例。但應當理解的是,雖然提出作為實施例的七個不同方面,下面描述的實施例可以獨立地或以任何合適的組合被使用以實現用於HVM環境的EBL產出量的改進。如下面更詳細描述的,在第一方面,關於電子束工具上受到電子束圖形化的晶圓的對準考量被探討。在第二方面中,用於電子束工具簡化之資料壓縮或資料簡化被說明。在第三方面中,用於積體電路佈局的均勻金屬或其他光柵圖形密度的區域的實現被說明。在第四方面中,一種用於電子束工具之交錯遮蔽器孔徑陣列(BAA)被說明。在第五方面中,一種用於電子束工具之三束孔徑陣列被說明。在第六方面中,一種用於電子束工具之非通用切割器被說明。在第七方面中,一種用於電子束工具之通用切割器被說明。
對於所有方面,在一種實施例中,參照下面在一種遮蔽器孔徑陣列(BAA)中的開口或孔徑,當晶圓/晶粒沿著晶圓行進或掃描方向下方移動,全部或一些BAA中的開口或孔徑可被切換開啟或“關閉”(例如,
藉由束偏轉)。在一種實施例中,BAA可被獨立控制以使不論每個開口是否讓電子束通過至樣品或讓電子束偏轉進入,例如,法拉第杯或抑制孔徑。包括這種BAA的電子束行或裝置可以被建立以偏轉整體束重疊範圍到僅僅在BAA的部分,然後BAA中的個別開口被電性地配置以使電子束通過(“開啟”)或不通過(“關閉”)。例如,未偏轉電子通過到晶圓和暴露光阻層,而偏轉電子被陷入在法拉第杯或抑制孔徑內。但應當理解的,提及“開口”或“開口高度”指的是撞擊在接收晶圓上的光點尺寸,而不是BAA中實體開口,因為實體開口比從BAA最終產生的光點尺寸(例如,奈米級)實質上較大(例如,微米級)。因此,如本文描述的BAA的間距或BAA中開口的行被說成“對應”於金屬線的間距,這樣的描述實際上指的是從BAA產生的撞擊光點間距與被切開的線的間距之間的關係。作為例子提供於下,從BAA 2110所產生的光點具有與線2100的間距(當BAA開口的兩行被一起考慮)之相同間距。同時,從BAA 2110的交錯陣列的只有一行產生的光點具有線2100間距之兩倍間距。
對於所有方面,也是可以理解的是,在一些實施例中,如上述電子束行還可以包括除了那些圖4相關描述的其它特性。例如,在一種實施例中,樣品平台可以被旋轉90度,以容納可彼此垂直印刷的交替金屬化層(例如,在X和Y掃描方向之間旋轉)。在另一種實施例中,電子束工具能夠在加載晶圓到平台上之前,將晶圓
旋轉90度。其它額外的實施例結合圖24A-24C描述於下。
在本發明實施例的第一方面,關於電子束工具上受到電子束圖形化的晶圓的對準考量被探討。
下面描述的方法可被實現以克服當藉由成像工具(例如,一種光學掃描器)來圖形化層時,來自層到層實體重疊的邊緣佈局誤差(EPE)的過度貢獻。在一種實施例中,下面描述的方法適用於其他使用晶圓座標系統標記(例如,對準標記)的預選採樣的成像工具,來估計處理過的晶圓上的晶圓處理導致的平面內柵格扭曲參數。所收集的定位資訊(例如,平面柵格扭曲的採樣晶圓)通常是適合一種預先定義階層多項式。這種適合接著通常用作扭曲柵格的表示以調整各種掃描器印刷參數,並實現底層和印刷層之間的最佳可能重疊。
替代地,在一種實施例中,使用電子束來圖形化允許在寫入期間圖形上(“對準即時”)含有底層特性的任何點,而不是僅在每個晶粒上的對準資訊收集。例如,電子檢測器被配置在電子束行底部,以便收集從對準標記或其它底層圖形特性的反向散射電子。當電子束行寫入(和檢測器檢測)時,直線前進線性模型允許在每個晶粒內數百次這種資訊收集,而當晶粒曝露時,平台在行的下方掃描。在一種這樣的實施例中,不需擬合多項式和估計更高階的複雜校正參數。相反地,只有簡單的線性校正可以被使用。
在一種實施例中,在實踐中,電子束的複數(數百)次的位置可以且將對以劃線的型式圖形化在前一層上或在晶粒的主動區域內的對準標記登記。該登記可以使用通常用來表示將要曝光的層圖形的特徵化圖形化特性的目的之細胞中下降而沒有損失COO(擁有成本)的工具產出量。
在即時對準不被實現的情況下,替代方案是使用如上述之更高階多項式。然而,基於更高階多項式的對準係用於擬合相對稀疏的對準資訊(例如,只有10-15%將被圖形化的晶粒位置被用於收集在晶圓上的平面內柵格扭曲),而未建模的(殘餘)擬合誤差約佔最大總重疊預測誤差的50%。收集更多的密集對準資訊和使用甚至更高階的多項式來擬合和圖形化修正,還有些可能會改善重疊,這將以顯著產出量和所有權的損失成本來實現。
來提供上下文,晶圓處理導致在平面內的柵格扭曲從多種來源發生,包括但不限於,由於金屬/正在印刷圖形的下方其它層,反向散射/場域位移誤差、由於圖形寫入熱效應,晶圓彎曲/局部增量晶圓擴張,以及其他對EPE做出巨大貢獻的額外效果。如果不予補正,以局部總和圖形化未對準圖形化晶圓的可能性非常高。
圖5展示一種光學掃描器重疊受限於其在平面柵格扭曲(IPGD)建模能力的示意圖。參照圖5的左側部分502,晶圓506上的晶粒柵格504係藉由晶圓處理扭曲。向量表示相較於初始定位(例如,第一層印刷),
每一晶粒的角落位移。參照圖5的右側部分510,如由點512所表示,一種傳統的步進機將收集此層上相對稀疏的扭曲柵格資訊。因此,使用更高階的多項式允許擬合相對稀疏對準資訊。在模型擬合之後,位置的數量被最佳化為“可接受的”殘差,以從在取樣位置中的柵格座標資訊獲得柵格表示。收集這些資訊需要額外消耗時間。
對比於圖5中所示的收集相對稀疏扭曲柵格資訊,圖6根據本發明的實施例,展示使用即時調準方法的扭曲柵格資訊的示意圖。參照圖6,電子束寫入每一晶粒,位於行底的檢測器收集關於下層的位置座標資訊。必要的調整以寫入位置,可以藉由即時平台位置控制,以沒有或最小額外消耗時間的增加或產出量損失,在晶圓上到處執行。特別是,圖6顯示在圖5提供的相同圖示602,放大後的示例性晶粒區域604顯示晶粒區域604內的掃描方向606。
在本發明實施例的第二方面,用於電子束工具簡化之資料壓縮或資料簡化被說明。
本文所述方法關於限制資料,以容許資料的大量壓縮,減少資料路徑並最終提供一種更簡單的電子束寫入工具。更具體地,所描述的實施例能夠顯著減少必須傳遞到電子束工具的電子束行的資料量。提供一種允許足夠的資料量來寫入行欄位和調整欄位邊緣佈局誤差的行欄位,而保持在實體硬體的電性頻寬限制的實用方法。不實施這樣的實施例,所需的可能頻寬大約為現有電子裝置的
100倍。在一種實施例中,本文描述的資料減少或壓縮方法可以實現以大幅增加的EBL工具的產出能力。藉由增加產出能力,EBL可以更容易地適用於HVM環境,例如到積體電路的製造環境。
圖7根據本發明的實施例,提供顯示資訊被轉移以將50%密度的一般/傳統佈局,相對於5%密度的通孔圖形,在300mm的晶圓上圖形化的一種簡單計算。參照圖7,根據方程式(A),資訊被傳遞。根據方程式(B),資訊傳遞中的資訊損失是由於邊緣佈局誤差(EPE)的不確定性(Ap)是最小的解析特性,以及△PV等於2EPE。根據方程式(C),假設Ap的EBDW工具解析率等於10奈米以及EPE等於2.5奈米,資訊量可以藉由這種通用的成像系統中在1平方米中被傳輸(假定50%的圖形密度)。300mm晶圓面積為706平方厘米,其為0.0706平方米。相應地,在300mm的晶圓上圖形化50%密度的一般佈局,需要被傳輸的位元組數目是根據方程式(D)。其結果是,假設194.4GB/s的傳輸速率為10wph TPT,70TB要在6分鐘內被傳輸。根據本發明的實施例,EBDW工具被設計以約為10%的圖形密度來印刷通孔(和/或切口),將相應地需要較小的傳輸資訊,例如,以實際40GB/s的傳輸速率。在一種具體的實施例中,EBDW工具以約為5%的圖形密度來印刷通孔(和/或切口),並且相應地需要較小的傳輸資訊,例如,7TB以實際20GB/s的傳輸速率。
再次參照圖7,資訊傳輸被減少到相對的(整數化)距離,而不是傳送絕對的64位元座標。藉由使用電子束工具來圖形化僅小於約10%密度,甚至低至5%密度的通孔,與50%密度的一般佈局圖形相比,例如,資料傳輸量的減少從在6分鐘內70+TB到在6分鐘內小於7TB可以被實現,允許電子束裝置,以實現大量生產所需的製造產出量。
在一種實施例中,一種以上的下列四種方法被實施來用於資料減少:(1)對於通孔和切口的所有設計規則被簡化以減少通孔可以佔據的位置數量,以及其中線切口的起點和終點可能被定位;(2)切口的起點和終點的配置以及通孔之間的距離之加密,被加密為n*min距離(這消除發送用於切口的每個起點和終點位置以及通孔位置的64位元位址之需求);(3)對於工具中的每一行,僅使落在此部分晶圓內的切口和通孔所需要的資料被轉送到行電腦(每行僅接收所需的資料,以(2)中之形式加密;和/或(4),對於工具中的每一行,在頂部、底部發送的面積增大n條線和x中額外寬度也是被允許的(相應地,相關的行電腦可以即時調整來改變晶圓溫度和對準,而不必傳輸整個晶圓資料)。在一種實施例中,實現一種以上這樣的資料減少方法致使電子束工具簡化至少到一定程度。例如,通常在多行電子束工具中與單一專用行相關的專用電腦或處理器可被簡化或者甚至完全消除。也就是說,配備內建專用邏輯能力的單一行可以被簡化以
移動邏輯能力至板外或減少電子束工具的每個獨立行的內建邏輯能力數量。
關於上述方法(1),圖8顯示根據本發明的實施例之用於通孔及切口的起點/終點的簡化設計規則位置之柵格佈局方法。水平柵格800包括線位置的規則陣列,用實線802代表實際線以及用虛線804代表未佔用線位置。此技術的關鍵在於通孔(實心框806)是在規則柵格上(圖8中顯示為垂直柵格808)以及被印刷在平行於在通孔之下的金屬線(具有實心框之水平矩形)的掃描方向810。此設計系統的需求是通孔位置806只對準垂直柵格808被形成。
關於切口,切口被以細於通孔柵格的柵格完成。圖9顯示根據本發明實施例的切口之容許配置。參照圖9,線902的陣列具有根據柵格906定位在其中之通孔904。切口的可允許放置(例如,標記的切口908、910和912)是由具有如垂直實線906的連續通孔位置之垂直虛線914。切口總是恰好在柵格914上開始及終點,其為關鍵之處以減少從基底電腦傳送到行電腦的資料量。然而,應當理解的,垂直虛線914的位置呈現規則的柵格,但是這不是必需的。相反地,成對的線中心圍繞通孔切線是相對於通孔位置的已知距離-xn和+xn。通孔位置是沿切口方向每m個單元隔開之規則柵格。
關於上述方法(2),切口和通孔的距離為基礎之加密可以被用於消除發送64位元的全位址之需求。
例如,相較於對於x和y位置發送絕對的64位元(或128位元)位址,沿著左側邊緣(對於以移動到右側的方向的晶圓線印刷)行進的方向的距離,或從右側邊緣(對於以移動到左側的方向的晶圓線印刷)被加密。成對的線中心圍繞通孔線是相對於通孔位置的已知距離-xn和+xn,通孔位置是沿切口方向每m個單元隔開之規則柵格。任何通孔印刷位置可因此被加密作為從零到經編號的通孔位置(相距m個單元間隔)的距離。這顯著地降低必須被傳輸的位置資料量。
資訊的量可藉由提供具有相較於先前的通孔之通孔相對數目的機器進一步被減少。圖10顯示根據本發明的實施例之在線A和B之間的通孔佈局。參照圖10,如圖所示的兩線能如下被減少:線A:通孔1002間距+1、+4、+1、+2;線B:通孔1004間距+9。通孔1002/1004間距是根據柵格1006。應當理解的是,最有可能的項目分配的額外通訊理論,可進一步執行以減少資料空間。即便如此,甚至忽略這樣進一步的減少,使用直接的壓縮來產生卓越的改善,以減少64位元位置的4通孔,只是位元的少數。
類似地,切口的起點和終點可被減少,以消除發送每個切口的64位元(或128位元)位置資訊之需求。如同光開關,開始一切口代表下一個資料點是切口的終點,以及同樣地下一個位置是下一個切口的起點。既然已知切口終點在通孔位置之行進方向的+xn(以及類似地
開始於-xn),這取決於切口的起點/終點,通孔位置可以被編碼以及區域行電腦可以被指示來重新施行從通孔位置的偏移。圖11顯示根據本發明的實施例之在線A到E之間的切口佈局。參見圖11,大幅減少發送絕對64(或128)位元位置的結果:與先前的切口間距:A:+5(顯示為間距1102)、+1;B:x<無切口>(無論x被加密為何,沒有距離的切口);C:+1(左側的切口終點)、+4(與切口1102起點垂直對齊的大切口起點)、+3(大切口的終點);D:+3、+4;E:+3、+2、+1、+4。
關於上述方法(3),對於每行,用於切口和通孔發送的資料被限制為只是需要在給定的行之下的晶圓區域。在一種實例中,圖12根據本發明實施例,顯示具有複數個關於晶粒位置1202和表示單一行的晶圓區域之重疊虛線框1204的晶圓1200。參考圖12,傳輸到區域行電腦的資料被限制為僅發生在虛線框1204所示的印刷區域中的線。
關於上述方法(4),由於校正晶圓弓、加熱,並藉由角度theta甩開錯位必須即時完成,發送到行電腦的實際區域為較大頂部和底部的幾行,以及到左邊和右邊的額外資料。圖13顯示具有關於複數個晶粒位置1302和重疊單一行的實際目標晶圓域1304的晶圓1300。如圖13所示,根據本發明的實施例,提供增加的周邊區域1306以用於及時校正。參照圖13,而增加的周邊區域1306稍微增加傳輸到行電腦的資料量,它也允許行印刷
來校正晶圓由於允許行印刷到正常區域之外的各種問題導致的錯位。這些問題可能包括晶圓對準問題或局部發熱問題等。
圖14根據本發明的實施例,展示相對於在圖13中原本目標區(內淺粗虛線框1304),在將被印刷的區域(內深細虛線框1402)將晶圓旋轉一些角度的效果。參考圖14,行電腦能夠使用的額外傳輸資料進行必要的印刷更改,而不需要在機器上的複雜旋轉卡盤(否則將限制印刷速度)。
在本發明實施例的第三方面,用於積體電路佈局的均勻金屬或其他光柵圖形密度的區域的實現進行說明。
在一種實施例中,為了改善電子束裝置的產出量,用於互連層的設計規則被簡化以使一組固定的間距,可用於在晶粒上的邏輯、SRAM和類比/IO區域。在一種這樣的實施例中,金屬佈局進一步要求佈線是單向無轉折、正交方向佈線或在端部上之鉤,如目前用於使通孔在傳統、非電子束微影製程著陸。
在一種具體的實施例中,單向佈線的三個不同佈線寬度是允許在每個金屬化層內。佈線的間隙被精確地切割,且所有的通孔都自對準於允許的最大尺寸。後者是在極細間距佈線之通孔電阻最小化的優點。本文描述的方法允許一種有效的電子束線切割並以電子束印刷通孔,其可實現目前電子束解決方案的數量級改進。
圖15顯示根據本發明的實施例之重疊在前一金屬化層的垂直金屬線1504之所示水平金屬線1502的平面圖。參照圖15,允許佈線的三個不同間距/寬度1506、1508和1510。如圖所示,不同線類型可以個別分成晶片區1512、1514和1516。但應當理解,區域通常比所顯示的大,但繪製以微縮會使佈線上的細節比較小。在同一層上這樣的區域可以首先使用傳統的微影技術來製造。
在此所述實施例中的進展允許精確修整佈線和層之間的完全自對準通孔。但應當理解的,修整發生在需要時,如同在當前微影為基礎的製程所需的,沒有修整-修整(插頭)規則。此外,在一種實施例中,通孔-通孔規則顯著地除去。通孔的密度和顯示的關係將難以或不可能使用當前啟用光學鄰近校正(OPC)之微影能力來印刷。同樣地,插頭/切口規則,其將排除一些顯示藉由使用此技術而被除去的切口。因此,對於電路的設計,互連/通孔層係較少限制。
再次參照圖15,在垂直方向上,不同的間距和寬度的線不重疊,也就是說,每個區域在垂直方向上被分隔。相比之下,圖16顯示根據本發明的實施例,重疊在前一金屬化層的垂直金屬線1604之所示水平金屬線1602的平面圖,其中不同的寬度/間距之金屬線重疊在垂直方向。例如,線對1606重疊在垂直方向,並且線對1608重疊在垂直方向。再次參照圖16,該區域可以是完全重疊的。如果由線製造方法致能,所有三種尺寸的佈線
可以相互交叉,但切口和通孔繼續完全由通用切割器致能,如下所述關聯於本發明實施例的另一方面。
用以提供前後關係,圖17顯示重疊在前一金屬化層的垂直金屬線之所示習知金屬線1702的平面圖。參照圖17,對比於圖15和16的佈局,雙向佈線係在傳統上使用。這種佈線增加長正交佈線、軌道之間的短轉折形式的正交佈線用以改變航線,以及在佈線的端部之“鉤”用以配置通孔以使線拉回不侵占通孔。此類結構體的實例顯示於圖17中的X位置。它可以被認為這種正交結構體容許提供一些小密度的優勢(特別是在X上之軌道轉折),但這些顯著增加設計規則的複雜性/設計規則檢查也妨礙如電子束方法之工具達到所需的產出量。再次參考圖17,可理解的,傳統的OPC/微影術妨礙顯示在左側的一些導通孔被實際製造。
在本發明實施例的第四方面中,說明一種用於電子束工具之交錯遮蔽器孔徑陣列(BAA)。
在一種實施例中,交錯束孔徑陣列被實現以解決電子束機器的產出量,同時致使最小佈線間距。沒有交錯,考慮邊緣佈局誤差(EPE)意味著,兩倍於佈線寬度的最小間距不能被切割,因為在單一堆疊中沒有垂直堆疊的可能性。例如,圖18顯示相對於將被切割的線1802或具有配置在目標位置的通孔的BAA之孔徑1800,而線沿箭號1804的方向在孔徑1800下被掃描。參見圖18,對於將被切割之給定的線1802或將被配置的通孔,切割
器開口(孔徑)的EPE 1806導致在線之間距的BAA柵格中的矩形開口。
圖19顯示相對於兩條線1904和1906之BAA的兩個非交錯的孔徑1900和1902,分別被切割或具有配置在目標位置的通孔,而線在孔徑1900和1902之下沿著箭號1908的方向被掃描。參照圖19,當圖18的矩形開口1800被配置在具有其它這種矩形開口(例如,現在的1900和1902)的垂直單行,要被切割的線之容許間距限制為2× EPE 1910加上BAA開口1900和1902之間的距離需求1912加上一條佈線1904或1906的寬度,所得間距1914於圖19最右側之箭號顯示。這樣的線性陣列將嚴重限制佈線的間距實質上為大於佈線寬度的3~4倍,其可能是不可接受的。另一種不可接受的替代辦法是在具有稍微偏移佈線位置的兩條(或更多條)通道,切割更緊密間距之佈線,這種方法可能會嚴重限制電子束機器的產出量。
對比於圖19,圖20根據本發明實施例,顯示相對於將被切割之複數條線2008或具有配置在目標位置之通孔的BAA 2000之交錯孔徑2006的兩行2002和2004,而線2008在孔徑2006下沿著方向2010,以箭號顯示的掃描方向被掃描。參照圖19,如圖所示,交錯的BAA 2000包括兩個空間地交錯的線性陣列2002和2004。兩個交錯陣列2002和2004切割(或佈置通孔在)交插的線2008。在一種實施例中,線2008以佈線寬度的
兩倍配置在緊密柵格上。如同本發明各處所用的,用語交錯陣列可以指一種交錯在一個方向(例如,垂直方向)上的交錯的開口2006,或在正交方向(例如,水平方向)掃描時看作為沒有重疊或有一些重疊。在後者的情況下,有效的重疊提供錯位容差。
但應當理解的,雖然為簡單起見交錯陣列在這裡顯示為兩個垂直立行,開口或單一“行”的孔徑不必是在垂直方向的行狀物。例如,在一種實施例中,只要第一陣列共同地具有在垂直方向的間距,以及第二陣列交錯於第一陣列共同地具有在垂直方向的間距之掃描方向,該交錯陣列係完成。因此,本文參考或描述的垂直行,實際上可以由一種以上的行形成,除非指定為開口或孔徑的單一行。在一種實施例中,在該開口的“行”不是開口的單一行之情況下,任何“行”中的偏移量可被閃控時序補償。在一種實施例中,臨界點是BAA的交錯陣列的開口或孔徑位於第一方向上的特定間距,但為在第二方向上的偏移,用以允許它們配置切口或通孔而在第一方向上沒有切口或通孔之間的任何間隙。
因此,一種以上實施例關於一種交錯束孔徑陣列,其中開口係交錯以允許滿足EPE切割和/或通孔需求,而不是不能容納EPE技術所需之內部安排。相對的,沒有交錯,邊緣配置誤差(EPE)的問題意味著兩倍於佈線寬度的最小間距不能被切割,因為在單一堆疊中沒有垂直堆疊的可能性。相反地,在一種實施例中,使用交
錯的BAA使得能夠比個別地電子束寫入每條佈線位置快4000倍以上。此外,交錯陣列允許佈線間距為佈線寬度的兩倍。在一種具體的實施例中,在兩行上,陣列具有4096個交錯的開口,使得EPE每個切口和通孔位置可被形成。但應當理解的,如本文考慮的,交錯陣列可包括兩個以上交錯開口的行。
在一種實施例中,使用交錯陣列留下用於包括圍繞BAA孔徑的金屬之空間,該BAA包含用於傳遞或操縱電子束到晶圓或操縱到法拉第杯或抑制孔徑的一個或兩個電極。也就是說,每個開口可以分別藉由電極被控制以傳遞或偏轉電子束。在一種實施例中,BAA具有4096個開口,並且電子束裝置涵蓋4096個開口的整個陣列,且每個開口被電性地控制。如粗黑線頭所顯示,藉由掃描開口之下的晶圓,生產量能夠改進。
在一種具體的實施例中,交錯的BAA有兩排交錯的BAA開口。這種陣列允許緊密間距的佈線,其中佈線間距可以為2倍的佈線寬度。此外,所有的佈線可以用單次被切割(或通孔可以用單次被製成),從而至使電子束機器上的生產量。圖21A顯示根據本發明實施例相對於具有切口(中斷在水平線)的複數條線(右)或使用交錯BAA圖形化的通孔(實心框),以箭號所示的方向掃描之BAA的交錯孔徑(左)的兩行。
參照圖21A,該線來自單一交錯陣列的結果,可以如所描繪的,其中線是單一間距的,具有切口和
通孔圖形。特別地,圖21A顯示複數條線2100或沒有線存在的開口線位置2102。通孔2104和切口2106可以沿著線2100形成。線2100相對於具有掃描方向2112的BAA 2110被顯示。因此,圖21A可被視為由單一交錯陣列產生的典型圖形。虛線顯示在圖形化線(包括總切割以去除全部的線或線部分)發生的切割。通孔位置2104係在佈線2100頂部登陸的圖形通孔。
在一種實施例中,當晶圓/晶粒沿著晶圓行進方向2112下方移動,所有或一些開口或BAA 2110的孔徑可以被切換成開啟或“關閉”(例如,束偏轉)。在一種實施例中,BAA可獨立控制對於每個開口是否讓電子束通過至樣品或偏轉束進入,例如,法拉第杯或抑制孔徑。該裝置可以設置以偏轉整體束重疊BAA僅一部分,然後在BAA中之各別的孔徑被電性地配置以使電子束通過(“開啟”)或不通過(“關閉”)。但應當理解的,提及“開口”或“開口高度”指的是光點尺寸撞擊在接收晶圓上,而不是在BAA中的實體孔徑,因為實體開口基本上大於(例如,微米級)最終從BAA產生的光點尺寸(例如,奈米級)。因此,當本文描述如BAA的間距或BAA中開口的行被說成“對應”於金屬線的間距,這樣的描述實際上指的是從BAA產生的撞擊點以及被切割之線的間距之間的關係。作為實施例,從BAA 2110所產生的光點具有與線2100(當BAA開口的兩行被一起考慮)之間距相同的間距。同時,從BAA 2110的交錯陣列的唯
一行產生的光點具有線2100之間距兩倍的間距。
也可以理解的,一種包含如上述交錯束孔徑陣列(交錯BAA)的電子束行也可以包括除了那些結合圖4描述的其它特性,其中的一些實例被進一步更詳細地結合圖24A-24C描述於下。例如,在一種實施例中,樣品平台可被旋轉90度,以容納可彼此垂直印刷的交替金屬化層(例如,在X和Y掃描方向之間轉動)。在另一種實施例中,電子束工具能夠在裝載晶圓於平台上之前,將晶圓旋轉90度。
圖21B顯示根據本發明實施例之在根據圖21A中顯示類型的金屬線佈局的積體電路中的金屬化層2152的堆疊2150的橫截面圖。參照圖21B,在一種示例性實施例中,用於互連堆疊2150的金屬橫截面源自用於低八位匹配金屬層2154、2156、2158、2160、2162、2164、2166和2168的單一BAA陣列。但應當理解的,較上較厚/較寬的金屬線2170和2172將不以單一BAA製成。通孔位置2174被描述為連接低八位匹配金屬層2154、2156、2158、2160、2162、2164、2166和2168。
在本發明的實施例的第五方面,說明用於電子束工具的三束孔徑陣列。
在一種實施例中,束孔徑陣列被實現以解決電子束機器的產出量,同時也致能最小佈線間距。如上述,沒有交錯,邊緣佈局誤差(EPE)的問題意味著,兩倍於佈線寬度的最小間距不能被切割,因為在單一堆疊中
沒有垂直堆疊的可能性。下面描述的實施例延伸交錯的BAA概念,用以允許三個獨立間距在晶圓上曝光,或者藉由三次,或在單次藉由同時照射/控制所有三束孔徑陣列。對於實現最佳的產出量,後一種方法可能是較佳的。
在一些實施方式中,三交錯束孔徑陣列用來代替單一束孔徑陣列。三個不同陣列的間距可以是相關(例如,10-20-30)或不相關的間距。三個間距可用於目標晶粒上的三個分離的區域,或者三個間距可以同時發生在相同的局部區域。
用以提供內文,使用兩個以上單一陣列將需要獨立的電子束裝置,或對於每個不同的孔徑尺寸/佈線間距的束孔徑陣列改變。結果是產出量限制器和/或所有權問題代價。相反地,本文所描述的實施例關於具有一個以上(例如,三個)交錯陣列的BAA。在一種這樣的實施例中(包括三個陣列在一個BAA上的情況),三個不同間距的陣列可以被圖形化在晶圓上而沒有產出量的損失。此外,束圖形可以轉向以涵蓋三個陣列中的一個。這種技術的擴展可藉由在需要時開啟和關閉所有三個陣列中的阻斷孔徑,用來圖形化不同間距的任何混合物。
作為實施例,圖22顯示根據本發明的實施例之具有三個不同交錯陣列的佈局之BAA 2200孔徑。參考圖22,三行2202、2204和2206遮蔽器孔徑陣列2200可用於三種不同的線間距,以在晶圓/晶粒沿著晶圓行進方向2210在下方移動時,藉由所有或一些的孔徑2208切換
開啟或“關閉”(束偏轉)來切割或製造通孔。在一種這樣的實施例中,多數間距可以在不改變裝置中BAA板的情況下被圖形化。此外,在特定實施例中,多數間距可以在同一時間印刷。這兩種技術允許許多光點在晶圓連續通過BAA之下期間被印刷。但應當理解的,雖然描述的重點是在不同間距的三個獨立的行,實施例可以擴展以包括任何數量的間距,其可以在裝置內適合,例如,1、2、3、4、5等。
在一種實施例中,BAA可以被獨立控制為是否每個開口讓電子束通過或偏轉進入法拉第杯或抑制孔徑。該裝置可以設置以偏轉整體束重疊到僅單一的間距行,然後在間距行的各別孔徑被電性地配置以讓電子束(“開啟”)通過或不通過(“關閉”)。作為一種實例,圖23顯示根據本發明的實施例之具有三個不同交錯陣列2302、2304與2306的佈局之BAA 2300的孔徑2308,其中該電子束僅涵蓋陣列的其中之一(例如,陣列2304)。在這樣的裝置結構,產出量可在僅包含單一間距的晶粒上的特定區域被獲得。底層晶圓的行進方向由箭號2310表示。
在一種實施例中,為了在間距陣列之間切換,偏轉器可被添加到電子束行,以允許電子束可操縱BAA間距陣列。作為一種實例,圖24A包括根據本發明的實施例之具有偏向器以位移束的電子束微影裝置的電子束行的橫截面示意圖。參照圖24A,如結合圖4描述的,
電子束行2400包括偏轉器2402。偏轉器可用於在對應於具有多數間距陣列的BAA 2404的適當陣列之成形孔徑中,轉移束到適當的間距/切口橫列。作為一種實例,圖24B顯示用於具有間距# 1,切口# 1(2452)、間距# 2,切口# 2(2454)和間距# N,切口# N(2456)之BAA 2450的三個(或最多n個)間距陣列。但應當理解的,切口# n的高度不等於切口# n+m的高度。
其它特性也可以包括在電子束行2400。例如,進一步參考圖24A,在一種實施例中,平台可以被旋轉90度,以容納可彼此正交地印刷的交替金屬化層(例如,在X和Y掃描方向之間旋轉)。在另一種實施例中,電子束工具能夠在加載晶圓到平台上之前,將晶圓旋轉90度。又在另一實例中,圖24C顯示用以包含在電子束行之上的放大狹縫2460。在行2400上的此放大狹縫2460的定位係顯示於圖24A。此放大狹縫2460可以被包括以保持不同切口高度的效率。但應當理解的,一種以上的上述特性可被包括在單一的電子束行。
在另一種實施例中,電子束充分照明BAA上間距的多數或所有行。在這樣的結構中,所有被照射的BAA開口將被電性地控制為“開啟”以傳遞電子束到晶粒,或“關閉”以防止電子束到達晶粒。這種佈置的優點在於,孔洞的任何組合可被用來印刷線切口或通孔位置而不降低產出量。而結合圖23和圖24A-24C描述的佈置也可以用於產生類似的結果,對於每個間距陣列,獨立的傳
遞通過晶圓/晶粒將視必要的(這將減少產出量的1/n倍,其中n是BAA上間距陣列需要印刷的數目)。
圖25顯示根據本發明的實施例之具有三個不同間距的交錯陣列的佈局的BAA孔徑,其中該電子束涵蓋所有的陣列。參照圖25,根據本發明的實施例,具有三個不同的交錯陣列2502、2504和2506的佈局的BAA 2500之孔徑2508,其中該電子束可以涵蓋所有陣列(例如,涵蓋陣列2502、2504和2506)。底層晶圓的行進方向由箭號2510表示。
在圖23或圖25的任一情況下,具有三個開口間距允許創建用於三個不同線或佈線寬度的切口或通孔。然而,該些線必須與對應的間距陣列之孔徑對準(對比地,通用切割器於下面揭露)。圖26顯示根據本發明的實施例相對於具有切口(例如,在水平線中之中斷2604)或使用BAA以箭號2608顯示之掃描方向圖形化之通孔(實心框2606)之複數條大型線2602的BAA之三束交錯孔徑陣列2600。參照圖26,在局部區域中的所有線具有相同的尺寸(在這種情況下,對應於BAA的右側的最大孔徑2610)。因此,圖26顯示由三交錯束孔徑陣列其中之一產生的典型圖形。虛線表示在圖形化線中切口發生的地方。暗矩形為落在線/佈線2602的頂部之圖形化通孔。在這種情況下,只有最大的遮蔽器陣列被致能。
圖27顯示根據本發明的實施例相對於具有切口(例如,在水平線中之中斷2704)或使用BAA以箭號
2708顯示之掃描方向圖形化之通孔(實心框2706)之複數條中等尺寸線2702的BAA之三束交錯孔徑陣列2700。參照圖27,在局部區域中的所有線具有相同的尺寸(在這種情況下,對應於BAA的中間的中型孔徑2710)。因此,圖27顯示由三交錯束孔徑陣列其中之一產生的典型圖形。虛線表示在圖形化線中切口發生的地方。暗矩形為落在線/佈線2702的頂部之圖形化通孔。在這種情況下,只有中等的遮蔽器陣列被致能。
圖28顯示根據本發明的實施例相對於具有切口(例如,在水平線中之中斷2804)或使用BAA以箭號2808顯示之掃描方向圖形化之通孔(實心框2806)之複數條小型線2802的BAA之三束交錯孔徑陣列2800。參照圖28,在局部區域中的所有線具有相同的尺寸(在這種情況下,對應於BAA的左側的最小孔徑2810)。因此,圖28顯示由三交錯束孔徑陣列其中之一產生的典型圖形。虛線表示在圖形化線中切口發生的地方。暗矩形為落在線/佈線2802的頂部之圖形化通孔。在這種情況下,只有小型的遮蔽器陣列被致能。
在另一種實施例中,三種間距的組合可被圖形化,其中孔徑對準可能用在已經在這些位置的線。圖29A顯示根據本發明的實施例相對於具有切口(例如,在水平線中之中斷2904)或使用BAA以箭號2908顯示之掃描方向圖形化之通孔(實心框2906)之複數條可變尺寸線2902的BAA之三束交錯孔徑陣列2900。參照圖
29A,多達三個不同的金屬寬度可以被圖形化在發生於三個交錯BAA之固定柵格2950上。當掃描期間,BAA的深色孔徑2910被開啟/關閉。淺色BAA孔徑2912保持關閉。因此,圖29A顯示藉由同時使用所有三交錯束孔徑陣列產生的典型圖形。虛線表示在圖形化線中切口發生的地方。暗矩形為落在線/佈線2902的頂部之圖形化通孔。在這種情況下,小型遮蔽器陣列、中型遮蔽器陣列和大型遮蔽器陣列都被致能。
圖29B顯示根據本發明實施例的基於圖29A所示之類型的金屬線佈局之積體電路中的金屬化層的堆疊2960的橫截面圖。參見圖29B,在一種示例性實施例中,用於互連堆疊之金屬橫截面係源自用於低八位匹配位準2962、2964、2966、2968、2970、2972、2974和2976的1倍、1.5倍和3倍間距/寬度的三個BAA間距陣列。例如,在階層2962,示例性1倍的線2980,示例性1.5倍的線2982和示例性3倍的線2984被喚起。但應理解的,對於金屬,變化寬度只能在那些具有從頁面出來的線之層被看見。在相同層中的所有金屬不管金屬的寬度,都具有相同的厚度。但應當理解的,上層較厚/較寬的金屬不會由相同的三個間距BAA製成。
在另一種實施例中,陣列內不同的線可以改變寬度。圖30顯示根據本發明的實施例相對於具有切口(例如,在水平線中之中斷3004)或使用BAA以箭號3008顯示之掃描方向圖形化之通孔(實心框3006)之複
數條可變尺寸的線3002的BAA之三束交錯孔徑陣列3000。參照圖30,來自線3002的陣列底部之第三水平線3050具有與窄線3054在相同柵格線3056上的寬線3052。對應不同的尺寸,但水平地對齊,被用來切割或形成通孔於不同尺寸的線之孔徑3060和3062係被顯著標明並水平居中於兩線3052和3054。因此,圖30說明一種具有額外可能性以在圖形化期間改變線寬度以及在不同區域內的方案。
在本發明實施例的第六方面,說明一種用於電子束工具之非通用切割器。
在一種實施例中,在同一區域中,佈線的多數間距的切割成為可能。在一種特定實現中,高產出量電子束處理是用來定義具有各有等於預定值之開口高度的兩個BAA陣列之切口。作為說明性實例,N(最小20奈米佈局間距)和M(30奈米)可切割多數間距佈局(N[20]、M[30]、N * 2[40]、N * 3或M * 2[60]、N * 4[80]、M * 3[90]奈米)等,以最小間距/4(N/4)的所需EPE容差提供切口/插頭軌道被配置在柵格。
圖31顯示根據本發明的實施例之具有在每條線上重疊相應孔徑3100的三組不同間距的線3102、3104和3106。參照圖31,顯示40奈米、30奈米和20奈米陣列垂直間距。對於40奈米間距線3102,交錯BAA(例如,具有2048個開口)可用來切割線。對於30奈米間距線3104,交錯BAA(例如,具有2730個開口)可用來切
割線。對於20奈米間距線3106,交錯BAA(例如,具有4096個開口)可用來切割線。在此示例性情況下,畫在具有間距為20奈米、30奈米和40奈米的10奈米間隔單向柵格3150的平行線需要被切割。如在圖31中描繪,BAA具有三個間距(即,三個子陣列)並在軸向上與繪製軌線3160對準。
各設置在圖31的三個子陣列上的各孔徑具有自己的驅動器,在與所述的單向柵格一致的佈局上依軌道切割複雜的佈局,可以用獨立於現有佈局中間距的數目和混合的工具產出量來執行。結果是,多數切口、不同寬度的多數同時切口和比任何單一間距更大寬度的切割成為可能。該設計可以被稱為間距不可知的產出量。用以提供內文,這樣的結果是不可能的,其中對於每個間距,需要多次通過晶圓。應當理解的,這樣的實現並不限於三個BAA開口尺寸。只要有不同BAA間距之間的共同柵格關係,額外的組合可以被產生。
此外,在一種實施例中,在同一時間以多數間距完成多數切口是可能的,以及較寬的線藉由結合完全涵蓋切口距離的不同開口被容納。例如,圖32顯示根據本發明實施例包含一條很大的線3204之複數條不同尺寸的線3202,和在共同柵格3214上的束孔徑陣列垂直間距佈局3206(三個陣列3208、3210和3212)。很寬的線3204藉由結合在垂直方向相加物的三個大孔徑3216來切割。觀看圖32可以理解,顯示佈線3202藉由顯示為虛線
框(對應於孔徑3216的虛線框3218)的各種開口被切割。
在本發明實施例的第七方面,說明一種用於電子束工具的通用切割器。
在一種實施例中,高產出量電子束處理藉由定義切口以使具有開口高度等於預定值的單一(通用)BAA可以被用於各種線間距/寬度。在一種這樣的實施例中,開口高度是目標於最小間距佈局的一半。但應當理解的,“開口高度”指的是撞擊在接收晶圓上的光點尺寸,而不是在BAA中的實體開口,因為實體開口基本上大於(例如,微米級)最終從BAA生成的光點尺寸(例如,奈米尺度)。在一種特定的實例中,對於N=20奈米的最小佈局間距,開口高度為10奈米)。在這樣的情況下,多數間距佈局(例如,N[20]、M[30]、N * 2[40]、N * 3或M * 2[60]、N * 4[80]、M * 3[90]奈米)等,可以被切割。切口可以用提供配置在預定柵格上的切口/插頭軌道之最小間距/4(N/4)的所需EPE容差來執行,其中軌道軸係在預定的一維(1D)柵格上與兩個BAA開口中間一致對齊。藉由暴露兩個開口在最小滿足EPE之需求=間距/4,各金屬軌道鄰接被中斷。
在一種實例中,圖33顯示根據本發明的實施例之複數條不同尺寸的線3302,以及通用切割器間距陣列3304。參照圖33,在特定實施例中,具有10奈米的間距陣列3304與例如,8192個開口(只有少數被顯示)的
BAA是用來作為通用切割器。但應當理解的,雖然顯示在一種共同柵格3306上,在一種實施例中,線不必實際上完全對準到柵格。在該實施例中,間距被切割器開口區分。
更一般地,再次參見圖33,一種束孔徑陣列3304包括交錯方形束開口3308(例如,8192個交錯方形束開口)的陣列,其可以被實現藉由使用一個以上在垂直方向相結合的開口來切割任意寬度的線/佈線3302,而沿著水平方向3310執行掃描。對於切割任何個別佈線,唯一的限制是相鄰佈線為2 * EPE。在一種實例中,佈線是被從BAA 3304即時選擇的通用切割器開口3308的結合切割。作為一種實例,線3312是被來自BAA 3304的三個開口3314切割。在另一種實例中,線3316是被來自BAA 3304的11個開口3318切割。
為了比較非通用切割器,陣列群組3320顯示在圖33中。應當理解的,陣列群組3320不存在通用切割器,但顯示通用切割器與基於陣列群組3320之非通用切割器的比較。
為提供內文,其他束孔徑陣列排列需要具體地對準在將被切割的線之中線的開口。對比地,根據本文的實施例,通用孔徑陣列技術允許在非對齊的線中線上任何寬度的線/佈線的通用切割。此外,線寬度(和間隔)的變化將藉由被通用切割器容納的其他技術之BAA固定。因此,後期變更到製造製程,或線/佈線被特別訂製
於獨立電路之RC需求可能被允許。
但應當理解的,只要間距/4的EPE重疊需求得到滿足,在通用切割方案中,各種線/佈線不必被精確地對準。唯一的限制是在具有EPE/2距離的線與在如下EPE/4具有切割器排隊的線之間提供充分足夠的空間。圖34根據本發明的實施例,展示如引用針對兩線3402和3404的一種通用切割器3400的2*EPE規則。參照圖34,頂部線的EPE 3406和底部線的EPE 3408提供對應於通用切割器孔3410的間距之2*EPE寬度。因此,用於開口間距的規則對應於兩線之間的最小空間。如果距離大於此,切割器將切割任何的任意寬度線。需要注意的是,對於線最小的孔尺寸和間距正好等於2*EPE。
在一種實施例中,藉由使用通用切割器,所得結構可以在電子束製造的半導體樣品中具有隨機佈線寬度和配置。隨機配置,然而,仍描述為單向,因為沒有正交線或鉤被以這種方法製造。通用切割器可被實現用於切割許多不同的間距和寬度,例如,不管藉由在用於切口和通孔之電子束圖形化之前的圖形能被製造與否。作為比較,上述交錯陣列和三個交錯陣列BAA與用於間距的固定位置相關。
更一般地,關於所有本發明實施例的上述方面,應理解的是,具有線與線切割(或插頭)和具有相關通孔的金屬化層可以在基板上製造,並且,在一種實施例中,可以在前一金屬化層上製造。作為一種實例,圖35
顯示根據本發明的實施例之前一層金屬化結構的平面圖及相應的橫截面圖。參照圖35,一種開始結構3500包括金屬線3502和層間介電質(ILD)線3504的圖形。如在圖35中描繪,開始結構3500可以用光柵狀圖形以一定的間距隔開以及具有一定的寬度的金屬線被圖形化。雖然未被顯示,線3502可具有沿著線在不同位置的中斷(即,切口或插頭),例如,如上述,該圖形可藉由間距平分或間距四分方法被製成。某些線可以與底層通孔相關聯,如所示的線3502’為在橫截面圖中的實例。
在一種實施例中,在圖35的前一金屬化結構上的金屬化層的製造開始於在結構3500之上形成層間介電質(ILD)材料。然後可在ILD層上形成硬光罩材料層。硬光罩材料層可被圖形化,以形成單向線的光柵正交於結構3500的線3502。在一種實施例中,單向硬光罩線的光柵使用傳統的微影術(例如,光阻和其他相關層)被製造,並且可以具有藉由間距平分、間距四分等方法定義之線密度。硬光罩線的光柵留下露出底層ILD層的光柵區域。這些ILD層的暴露部分最終被圖形化以用來形成金屬線、通孔和插頭。例如,在一種實施例中,通孔位置使用如上述EBL被圖形化在暴露ILD的區域。圖形化可關於形成光阻層和藉由EBL圖形化光阻層,以提供可以被蝕刻進入該ILD區域的通孔開口位置。重疊硬光罩的線可以用來侷限通孔於僅在暴露ILD的區域,與容納於可以有效地使用作為蝕刻終點的硬光罩線之重疊。插頭(或切口)
位置也可以被圖形化在該ILD的暴露區域,在一種獨立的EBL處理操作中,被重疊硬光罩線侷限。切口或插頭的製造有效地保留ILD的地區,這將最終中斷在那製造的金屬線。金屬線然後可以使用鑲嵌方法,其中該ILD的暴露部分(在硬光罩線和不被插頭保留層保護之間的那些部分,諸如在“切割”期間,被圖形化的光阻層)被部分地凹入。該凹入可以進一步延伸通孔位置以打開來自底層金屬化結構的金屬線。部分地凹入的ILD區域然後被用金屬填充(一種也可以關於填充通孔位置的程序),例如,藉由電鍍和CMP處理,以提供重疊硬光罩線之間的金屬線。硬光罩線最終可以為金屬化結構的完成被移除。但應當理解的,上述線切口通孔形成和最終線形成的排序,僅作為實例被提供。如本文所述,各種處理方案可以使用EBL切口和通孔來被容納。
在一種實施例中,如在本說明書中各處使用的,層間介電質(ILD)材料由一層介電質或絕緣材料組成或包括一層介電質或絕緣材料。合適的介電材料的實例包括但不限於,矽的氧化物(例如,二氧化矽(SiO2))、矽摻雜的氧化物、矽的氟氧化物、矽的碳摻雜氧化物、各種本領域中已知的低k介電材料,以及其組合。該層間介電材料可以藉由傳統技術,例如,諸如化學氣相沉積(CVD)、實體氣相沉積(PVD)或藉由其他沉積方法來形成。
在一種實施例中,如也在本說明書中各處使
用的,互連材料是由一種以上金屬或其它導電結構組成。一種常見的例子是使用可以或可以不包括銅和周邊的ILD材料之間的阻擋層的銅線和結構。如本文所使用的,用語金屬包括合金、堆疊和多種金屬的其它組合。例如,金屬互連線可以包括阻擋層、不同金屬的堆疊或合金等。互連線有時在本領域中也稱為如跡線、佈線、線、金屬或只是互連。
在一種實施例中,如也在本說明書中各處使用的,硬光罩材料是由與層間介電材料不同的介電材料所組成。在一些實施例中,硬光罩層包括矽的氮化物層(例如,氮化矽)或矽的氧化物層或兩者兼具、或其組合。其它合適的材料可包括碳基材料。在另一種實施例中,硬光罩材料包括金屬種類。例如,硬光罩或其它重疊材料可以包括鈦的氮化物層或另一種金屬(例如,氮化鈦)。潛在較少量的其它物質,如氧可以被包括在一個以上的這些層。另外,在本領域已知的其他硬光罩層可以根據特定的實現被使用。該硬光罩層可以藉由CVD、PVD或其它沉積方法形成。
應該理解的是,圖35所描述的層和材料通常形成在底層半導體基板或結構上或之上,如積體電路的底層裝置層。在一種實施例中,底層半導體基板為用來製造積體電路的一般工件物件。半導體基板通常包括晶圓或其它矽的部分或其他半導體材料。合適的半導體基板包括但不限於,單晶矽、多晶矽和絕緣層上覆矽(SOI),以及
以其它半導體材料形成的類似基板。半導體基板取決於製造的階段,通常包括電晶體、積體電路等。基板還可以包括半導體材料、金屬、介電質、摻雜物以及在半導體基板中常見的其它材料。此外,在圖35中所描繪的結構也可以製造在底層的較低層互連層。
在另一種實施例中,EBL切口可被用於製造半導體裝置,諸如積體電路的PMOS或NMOS裝置。在一種這樣的實施例中,EBL切口被用來圖形化最終被用於形成鰭狀或三閘極結構的主動區光柵。在另一種這樣的實施例中,EBL切口被用來圖形化閘極層,如最終被用於閘極電極製造的多晶矽層。作為完成裝置的實施例,圖36A和36B分別顯示根據本發明的實施例之具有複數個鰭的非平面半導體裝置的橫截面圖和平面圖(沿著橫截面視圖的a-a’軸)。
參見圖36A,半導體結構或裝置3600包括非平面主動區(例如,一種鰭結構包括突出鰭部3604和子鰭區3605)從基板3602形成,並且位於隔離區3606內。閘極線3608是設置在非平面主動區的突出部分3604上,以及在隔離區3606的一部分上。如圖所示,閘極線3608包括閘極電極3650和閘極介電層3652。在一種實施例中,閘極線3608也可以包括介電質電容層3654。閘極接點3614及重疊閘極接點通孔3616也從這個視角被觀察,隨著重疊金屬互連3660,所有上述元件都設置在層間介電質堆疊或層3670。另外,從圖36A的視角觀察,
在一種實施例中,閘極接點3614佈置在隔離區3606上,而非在非平面主動區域。
參見圖36B,閘極線3608被顯示佈置在突出鰭部3604。突出鰭部3604的源極和汲極區3604A和3604B可以從這個視角被觀察。在一種實施例中,源極和汲極區3604A和3604B為突出鰭部3604之原始材料的被摻雜部分。在另一實施例中,該突出鰭部3604的材料被去除,並以另一種半導體材料取代,例如,以磊晶沉積。在這兩種情況下,源極和汲極區3604A和3604B可以在介電層3606的高度下方延伸,即進入子鰭區3605。
在一種實施例中,半導體結構或裝置3600是一種非平面裝置,諸如但不限於鰭式場效電晶體或三閘裝置。在這種實施例中,一種對應的半導體通道區是由為三維本體組成或形成。在一種這樣的實施例中,閘極線3608的閘極電極堆疊至少環繞頂表面和一對三維本體的側壁。
本文所揭露的實施例可被用於製造多種不同類型的積體電路和/或微電子裝置。這種積體電路的例子包括但不限於,處理器、晶片組元件、圖形處理器、數位訊號處理器、微控制器和類似物。在其他實施例中,半導體記憶體可以被製造。此外,積體電路或其它微電子裝置可被用在本領域已知的多種電子裝置中。例如,在電腦系統(例如,桌上型電腦、筆記型電腦、伺務器)、蜂巢電話、個人電子裝置等。積體電路可以與系統中的匯流排或
其它元件耦接。例如,處理器可以與一條以上匯流排耦接到記憶體、晶片組等。每個處理器、記憶體和晶片組可以潛在地使用本文揭露的方法來製造。
圖37顯示根據本發明的一種實施例之計算裝置3700。該計算裝置3700容納電路板3702。電路板3702可以包括若干元件,其包括但不限於處理器3704和至少一種通訊晶片3706。處理器3704在實體地和電性地耦接到電路板3702。在一些實施方式中,至少一種通訊晶片3706也實體地和電性地耦接到電路板3702。在進一步的實施方式中,通訊晶片3706是處理器3704的一部分。
取決於其應用,計算裝置3700可包括可以或可以不被實體地和電性地耦接到電路板3702的其他元件。這些其他元件包括但不限於揮發性記憶體(例如,DRAM)、非揮發性記憶體(例如,ROM)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、照相機和大容量儲存裝置(如硬碟、光碟(CD)、數位多功能光碟(DVD)等)。
通訊晶片3706可以能夠進行用於資料的傳送到以及來自計算裝置3700的無線通訊。用語「無線」及其衍生物可以用於描述電路、裝置、系統、方法、技術、
通訊通道等,其可以藉由使用調變的電磁輻射通過非固體媒介傳送資料。該用語不隱含相關的裝置不包含任何佈線,儘管在一些實施方式中它們可能沒有。通訊晶片3706可以實現任何數目的無線標準或協定,包括但不限於無線網路(IEEE 802.11系行)、WiMAX(IEEE 802.16系行)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽及其衍生物以及那些被指定為3G、4G、5G及之後的任何其它無線協議。該計算裝置3700可包括複數個通訊晶片3706,例如,第一通訊晶片3706可專用於短範圍無線通訊,如Wi-Fi和藍芽,以及第二通訊晶片3706可專用於長範圍無線通訊,如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其它。
計算裝置3700的處理器3704包括封裝在處理器3704內的積體電路晶粒。在本發明的一些實施方式中,根據本發明實施例的實現,處理器的積體電路晶粒包括一種以上使用CEBL製造之結構。用語“處理器”可以指處理來自暫存器和/或記憶體的電子資料,以轉換該電子資料成可儲存在暫存器和/或記憶體中的其他電子資料的裝置的任何裝置或部分。
通訊晶片3706還包括封裝在通訊晶片3706內的積體電路晶粒。根據本發明實施例的另一實現,通訊晶片的積體電路晶粒包括一種以上使用根據本發明實施例的實現的CEBL製造之結構。
在進一步的實現中,容納在計算裝置3700內的另一種元件可以包含包括一種以上使用根據本發明實施例的實現的CEBL製造之結構的積體電路晶粒。
在各種實現中,計算裝置3700可以是膝上電腦、小筆電、筆記型電腦、超輕薄筆電、智慧手機、平板電腦、個人數位助理(PDA)、極致行動PC、手機、桌上電腦、伺服器、列表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或者數位錄影機。在另外的實現中,計算裝置3700可以是用於處理資料的任何其它電子裝置。
本發明的實施例可以被提供為電腦程式產品或軟體,其可以包括具有儲存於其上的指令之機器可讀媒體,其可用於程式化電腦系統(或其它電子裝置)來執行根據本發明實施例的程序。在一種實施例中,電腦系統與如圖4和/或圖24A-24C相關聯地描述的電子束工具耦接。機器可讀媒體包括任何以機器(例如,電腦)來儲存或傳送可讀形式的資訊。例如,機器可讀(例如,電腦可讀)媒體包括機器(例如,電腦)可讀儲存媒體(例如,唯讀記憶體(“ROM”)、隨機存取記憶體(“RAM”)、磁碟儲存媒體、光儲存媒體,快閃記憶體裝置等)、機器(例如,電腦)可讀傳輸媒體(電、光、聲或其它形式的傳播訊號(例如,紅外線訊號、數位訊號等))等。
圖38顯示一組指令在其內可被執行的電腦系統3800的示例性形式的機器之示意圖,用於致使機器來
執行任一項以上本文所描述(例如終點檢測)的方法。在替代實施例中,機器可連接(例如,聯網)到區域網路(LAN)內的其他機器、內部網路、外部網路或互際網路。該機器可以操作在伺服器能力或用戶端-伺服器網路環境中的用戶端機器,或者在一種對等(或分佈式)網路環境中的對等機器。機器可以是個人電腦(PC)、平板PC、機上盒(STB)、個人數位助理(PDA)、蜂巢電話、web裝置、伺服器、網路路由器、交換機或橋接器、或能夠執行指定由該機器採取動作的一組指令(順序的或其它方式)的任何機器。另外,雖然僅單一機器被顯示,用語“機器”也應包括機器(例如,電腦)的任何集合,其單獨或共同執行一組(或多組)指令以執行的任何一種以上本文描述的方法。
示範性的電腦系統3800包括處理器3802、主記憶體3804(例如,唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM),諸如同步DRAM(SDRAM)或Rambus公司的DRAM(RDRAM)等)、靜態記憶體3806(例如,快閃記憶體、靜態隨機存取記憶體(SRAM)等),以及一種輔助記憶體3818(例如,資料儲存裝置),其彼此經由匯流排3830進行通訊。
處理器3802表示一種以上通用處理裝置,諸如微處理器、中央處理單元或類似物。更具體地,處理器3802可以是複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字組(VLIW)微
處理器、實現其他指令集的處理器或實現指令集組合的處理器。處理器3802還可以是一種以上專用處理裝置,諸如特殊應用積體電路(ASIC)、現場可程式閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器或類似物。處理器3802被配置以執行用以執行本文所述操作的處理邏輯3826。
電腦系統3800還可以進一步包括網路介面裝置3808。電腦系統3800還可以包括視訊顯示單元3810(例如,液晶顯示器(LCD)、發光二極體顯示器(LED),或陰極射線管(CRT))、文字數字輸入裝置3812(例如,鍵盤)、游標控制裝置3814(例如,滑鼠)及訊號產生裝置3816(例如,揚聲器)。
輔助記憶體3818可以包括機器可存取儲存媒體(或更具體的電腦可讀儲存媒體)3832,其上儲存一種以上指令集(例如,軟體3822)體現任何一種以上本文所描述的方法或功能。軟體3822還可在被電腦系統3800執行期間,完全或至少部分地駐留在主記憶體3804內和/或在處理器3802內,主記憶體3804和處理器3802也構成機器可讀儲存媒體。軟體3822可以進一步經由網路介面裝置3808在網路3820上被發送或接收。
雖然機器可存取儲存媒體3832顯示在示例性實施例中為單一媒體,但用語“機器可讀儲存媒體”應當被理解為包括儲存一種以上指令集的單一媒體或多個媒體(例如,集中式或分佈式資料庫,和/或相相關的快取記
憶體和伺服器)。用語“機器可讀儲存媒體”也應被理解為包括能夠儲存或編碼用於執行之機器指令集,並且使得機器執行任何一種以上本發明之方法的任何媒體。用語“機器可讀儲存媒體”應相應地被理解為包括但不限於固態記憶體以及光學和磁性媒體。
本發明實施例之實現可以形成或執行在基板上,諸如半導體基板。在一種實施方式中,半導體基板可以是使用本體矽或絕緣層上覆矽子結構形成的結晶體。在其他實現中,半導體基板可以使用其他材料形成,其可以或可以不與矽結合,其包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵或III-V族或IV族材料的其它組合。雖然可以形成基板材料的幾個例子在此描述,可以用作建立半導體裝置基礎的任何材料落入本發明的精神和範圍之內。
複數個電晶體,例如金屬氧化物半導體場效電晶體(MOSFET或簡化地MOS電晶體),可以被製造在基板上。在本發明的各種實現中,MOS電晶體可以是平面電晶體、非平面電晶體或兩者的組合。非平面電晶體包括FinFET電晶體,如雙閘電晶體和三閘電晶體,以及環繞式或環繞閘電晶體,如奈米帶和奈米線電晶體。雖然本文所描述的實現方式可能僅說明平面電晶體,但應當注意的是本發明也可以使用非平面電晶體實施。
每個MOS電晶體包括至少由閘極介電層和閘極電極層兩層形成的閘極堆疊。閘極介電層可以包括一層
或層的堆疊。一種以上的層可包括氧化矽、二氧化矽(SiO2)和/或高k介電材料。高k介電材料可以包括元素,如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅。高k材料的實例可在閘極介電層使用,包括但不限於氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭和鈮酸鉛鋅。在一些實施例中,當使用高k時,材料退火製程可以實施在閘極介電層上,以改善其品質。
閘極電極層形成在閘極介電層之上,並且可以由至少一種P型功函數金屬或N型功函數金屬組成,取決於電晶體是否為PMOS或NMOS電晶體。在一些實施方式中,閘極電極層可以由兩種以上金屬層的堆疊組成,其中一種以上金屬層為功函數金屬層且至少一種金屬層是填充金屬層。
對於PMOS電晶體,可用於閘極電極的金屬包括但不限於,釕、鈀、鉑、鈷、鎳以及導電金屬氧化物,例如氧化釕。P型金屬層將使PMOS閘極電極以約為4.9電子伏特至約為5.2電子伏特之間的功函數形成。對於NMOS電晶體,可用於閘極電極的金屬包括但不限於,鉿、鋯、鈦、鉭、鋁這些金屬的合金,這些金屬的碳化物如碳化鉿、碳化鋯、碳化鈦、碳化鉭和碳化鋁。N型金屬層將使NMOS閘極電極以約為3.9電子伏特至約為4.2電子伏特之間的功函數形成。
在一些實施方式中,閘極電極可以包括“U”形結構,其包括底部基本上平行於基板的表面和基本上垂直於該基板的頂表面之兩個側壁部分。在另一實施方式中,形成閘極電極的至少一種金屬層可以簡單地是一種平面層,其基本上平行於基板的頂表面,並且不包括基本上垂直於該基板的頂表面之側壁部分。在本發明的進一步實施方式中,閘極電極可包括U形結構和平面、非U形結構的組合。例如,閘極電極可包括在一種以上平面、非U形層之上形成的一種以上U形金屬層。
在本發明的一些實施方式中,一對側壁間隔部可形成在托架閘極堆疊的閘極堆疊的相對側。側壁間隔部可以由一種材料形成,諸如氮化矽、氧化矽、碳化矽、摻雜碳的氮化矽和氮氧化矽。用於形成側壁間隔部的製程在所屬領域中是眾所皆知,通常包括沉積和蝕刻製程步驟。在一種替代實施方式中,可以使用複數間隔部,例如兩對、三對或四對側壁間隔部可在閘極堆疊的相對側形成。
如在本領域中眾所皆知的,源極和汲極區域在相鄰於各MOS電晶體的閘極堆疊的基板內形成。源極和汲極區域通常使用佈植/擴散製程或者蝕刻/沉積製程來形成。在前者的製程中,摻雜物如硼、鋁、銻、磷或砷可以離子佈植到基板中,以形成源極和汲極區域。通常在離子佈植製程之後,退火製程可活化摻雜物並致使它們進一步擴散到基板。在後者的製程中,基板可以首先被蝕刻,
以在該源極和汲極區域的位置形成凹部。磊晶沉積製程可以接著被實施以將被用於製造源極和汲極區域的材料填充在凹部。在一些實施方式中,源極和汲極區域可使用矽合金,諸如矽化鍺或碳化矽來製造。在一些實施方式中,磊晶沉積矽合金可以在適當時與摻雜物如硼,砷,或磷一起被摻雜。在進一步的實施例中,源極和汲極區域可以使用一種以上其他的半導體材料,例如鍺或III-V族材料或合金來形成。並且在進一步的實施例中,可以使用一層以上金屬和/或金屬合金來形成源極和汲極區域。
一種以上層間介電質(ILD)沉積在MOS電晶體。ILD層可以利用已知適用積體電路結構的介電材料,如低k介電材料來形成。可使用的介電材料之例子包括但不限於二氧化矽(SiO2)、碳摻雜氧化物(CDO)、氮化矽、有機聚合物如全氟環丁烷或聚四氟乙烯、氟矽酸鹽玻璃(FSG),和有機矽酸酯,如倍半矽氧烷、矽氧烷或有機矽酸鹽玻璃。ILD層可以包括孔徑或空隙,以進一步降低其介電常數。
圖39顯示插入器3900,其包括本發明的一種以上實施例。插入器3900是用於將第一基板3902橋接至第二基板3904的中介基板。例如,第一基板3902可以是積體電路晶粒。例如,第二基板3904可以是記憶體模組、電腦主機板或另一積體電路晶粒。一般地,插入器3900的目的是將連接擴散到更寬的間距或改道連接到不同的連接。例如,插入器3900可耦接積體電路晶粒到球
柵陣列(BGA)3906,其隨後可以耦接到第二基板3904。在一些實施例中,第一和第二基板3902/3904附著到該插入器3900的相對側。在其他實施例中,第一和第二基板3902/3904附著到插入器3900的同一側。而在進一步的實施例中,三個以上基板被以插入器3900的方式相互連接。
插入器3900可用環氧樹脂、玻璃纖維增強環氧樹脂、陶瓷材料或聚合物材料,如聚醯亞胺形成。在進一步實施方式中,插入器可以由其他的剛性或柔性的材料形成,其可以包括在半導體基板中上,使用上述相同的材料,諸如矽、鍺以及其它III-V和IV族材料。
該插入器可以包括金屬互連3908和通孔3910,其包括但不限於穿透矽通孔(TSV)3912。該插入器3900可進一步包括嵌入式裝置3914,其包括被動和主動裝置。這樣的裝置包括但不限於,電容、去耦電容、電阻、電感、熔絲、二極體、變壓器、感測器和靜電放電(ESD)裝置。更為複雜的裝置,如無線電頻率(RF)裝置、功率放大器、電源管理裝置、天線、陣列、感測器和MEMS裝置也可被形成在插入器3900。
根據本發明的實施例,本文所揭露的設備或方法可以使用於插入器3900的製造。
圖40顯示根據本發明實施例的計算裝置4000。計算裝置4000可包括若干元件。在一種實施例中,這些元件被連接到一個以上的主機板。在一種替代實
施例中,這些元件被製造在單一系統單晶圓(SoC)晶粒上而非主機板上。計算裝置4000中的元件包括但不限於,積體電路晶粒4002和至少一種通訊晶片4008。在一些實施方式中,通訊晶片4008被製造為積體電路晶粒4002的一部分。積體電路晶粒4002可以包括CPU 4004以及晶粒上記憶體4006,其經常被用作快取記憶體,其可以藉由技術如嵌入式DRAM(eDRAM)或者自旋轉移力矩記憶體(STTM或STTM-RAM)來提供。
計算裝置4000可包括可以或可以不被實體地和電性地耦接到主機板或在SoC晶粒內製造的其他元件。這些其他元件包括但不限於揮發性記憶體4010(例如,DRAM)、非揮發性記憶體4012(例如,ROM或快閃記憶體)、圖形處理單元4014(GPU)、數位訊號處理器4016、密碼處理器4042(在硬體中執行加密演算法的特殊處理器)、晶片組4020、天線4022、顯示器或觸控螢幕顯示器4024、觸控螢幕控制器4026、電池4029或其它電源、功率放大器(未顯示)、全球定位系統(GPS)裝置4028、羅盤4030、動作協同處理器或感測器4032(其可包括加速計、陀螺儀、羅盤)、揚聲器4034、照相機4036、使用者輸入裝置4038(如鍵盤、滑鼠、觸控筆及觸控板)和大容量儲存裝置4040(如硬碟、光碟(CD)、數位多功能光碟(DVD)等)。
通訊晶片4008可以能夠進行用於資料的傳送到以及來自計算裝置4000的無線通訊。用語「無線」及
其衍生物可以用於描述電路、裝置、系統、方法、技術、通訊通道等,其可以藉由使用調變的電磁輻射通過非固體媒介傳送資料。該用語不隱含相關的裝置不包含任何佈線,儘管在一些實施方式中它們可能沒有。通訊晶片4008可以實現任何數目的無線標準或協定,包括但不限於無線網路(IEEE 802.11系行)、WiMAX(IEEE 802.16系行)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽及其衍生物以及那些被指定為3G、4G、5G及之後的任何其它無線協議。該計算裝置4000可包括複數個通訊晶片4008,例如,第一通訊晶片4008可專用於短範圍無線通訊,如Wi-Fi和藍芽,以及第二通訊晶片4008可專用於長範圍無線通訊,如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其它。
計算裝置4000的處理器4004包括一種以上根據本發明實施例的實現的使用CEBL製造之結構。用語“處理器”可以指處理來自暫存器和/或記憶體的電子資料,以轉換該電子資料成可儲存在暫存器和/或記憶體中的其他電子資料的裝置的任何裝置或部分。
通訊晶片4008也可以包括一種以上根據本發明實施例的實現的使用CEBL製造之結構。
在進一步的實施例中,容納在計算裝置4000內的另一種元件可以包含一種以上使用根據本發明實施例的實現的CEBL製造之結構。
在各種實施例中,計算裝置4000可以是膝上電腦、小筆電、筆記型電腦、超輕薄筆電、智慧手機、平板電腦、個人數位助理(PDA)、極致行動PC、手機、桌上電腦、伺服器、列表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或者數位錄影機。在另外的實現中,計算裝置4000可以是用於處理資料的任何其它電子裝置。
以上說明本發明實施例的實現之描述,包括摘要中所描述的,並不意在窮舉或限制本發明為所揭露的精確形式。而本文中描述本發明具體的實施方式和示例,用於說明性目的,同時相關領域中的那些技術人員將理解各種等同修改可能在本發明的範圍之內。
這些對於本發明之修飾可以依照以上的詳細描述來完成。在隨後的申請專利範圍中使用的用語不應當被解釋為限制本發明於說明書和申請專利範圍中所揭露的具體實施方式。相反地,本發明的範圍將完全由以下的申請專利範圍來決定,其根據申請專利範圍解釋的既定原則來解釋。
在一種實施例中,一種用於積體電路的金屬化層之佈局,該佈局包括:第一區域,具有複數條第一寬度和第一間距且平行於第一方向的單向線;第二區域,具有複數條第二寬度和第二間距且平行於該第一方向的單向線,該第二寬度和該第二間距分別不同於該第一寬度和該第一間距;以及第三區域,具有複數條第三寬度和第三間
距且平行於該第一方向的單向線,該第三寬度和該第三間距不同於該第一寬度和該第二寬度且不同於該第一間距和該第二間距。
在一種實施例中,在正交於該第一方向的第二方向,該第二區域的該等複數條單向線不與該第一區域的該等複數條單向線重疊,且該第三區域的該等複數條單向線不與該第一區域的該等複數條單向線或該第二區域的該等複數條單向線重疊。
在一種實施例中,在正交於該第一方向的第二方向,該第二區域的該等複數條單向線的一部分與該第一區域的複數條單向線重疊。
在一種實施例中,該第二區域的該等複數條單向線是互相交叉於該第一區域的該等複數條單向線。
在一種實施例中,該第二寬度是該第一寬度的1.5倍、該第二間距是該第一間距的1.5倍,以及其中該第三寬度是該第一寬度的3倍且該第三間距是該第一間距的3倍。
在一種實施例中,該第一區域是邏輯區域、該第二區域是類比/IO區域,且該第三區域是SRAM區域。
在一種實施例中,在該第一區域、該第二區域或該第三區域的佈局沒有包括具有轉折的線、正交方向線或鉤。
在一種實施例中,一種積體電路的金屬化
層,該金屬化層包括:第一區域,具有複數條第一寬度和第一間距且平行於第一方向的單向佈線;第二區域,具有複數條第二寬度和第二間距且平行於該第一方向的單向佈線,該第二寬度和該第二間距分別不同於該第一寬度和該第一間距;以及第三區域,具有複數條第三寬度和第三間距且平行於該第一方向的單向佈線,該第三寬度和該第三間距不同於該第一寬度和該第二寬度且不同於該第一間距和該第二間距。
在一種實施例中,在正交於該第一方向的第二方向,該第二區域的該等複數條單向佈線不與該第一區域的該等複數條單向佈線重疊,且該第三區域的該等複數條單向佈線不與該第一區域的該等複數條單向佈線或該第二區域的該等複數條單向佈線重疊。
在一種實施例中,在正交於該第一方向的第二方向,該第二區域的該等複數條單向佈線的一部分與該第一區域的複數條單向佈線重疊。
在一種實施例中,該第二區域的該等複數條單向佈線是互相交叉於該第一區域的該等複數條單向佈線。
在一種實施例中,該第二寬度是該第一寬度的1.5倍、該第二間距是該第一間距的1.5倍,以及其中該第三寬度是該第一寬度的3倍且該第三間距是該第一間距的3倍。
在一種實施例中,該第一區域是邏輯區域、
該第二區域是類比/IO區域,且該第三區域是SRAM區域。
在一種實施例中,在該第一區域、該第二區域或該第三區域的佈局沒有包括具有轉折的佈線、正交方向佈線或鉤。
在一種實施例中,用於半導體結構的形成圖形之方法,該方法包括:在基板上形成線的圖形,該線的圖形包括:第一區域,具有複數條第一寬度和第一間距且平行於第一方向的單向線;第二區域,具有複數條第二寬度和第二間距且平行於該第一方向的單向線,該第二寬度和該第二間距分別不同於該第一寬度和該第一間距;以及第三區域,具有複數條第三寬度和第三間距且平行於該第一方向的單向線,該第三寬度和該第三間距不同於該第一寬度和該第二寬度且不同於該第一間距和該第二間距;以電子束工具對準該基板,用以提供平行於該電子束工具的掃描方向的該等線圖形化,該掃描方向正交於該第一方向;以及在該等線圖形化中或之上形成切口的圖形,藉由沿著該掃描方向掃描該基板,用以提供用於該等線圖形化的線斷。
在一種實施例中,形成該等切口的圖形包括使用三條電子束交錯的遮蔽器孔徑陣列。
在一種實施例中,形成該等切口的圖形包括使用通用切割器遮蔽器孔徑陣列。
在一種實施例中,形成該等切口的圖形包括
使用非通用切割器遮蔽器孔徑陣列。
在一種實施例中,形成該等線的圖形包括使用間距平分或間距四分技術。
在一種實施例中,形成該等切口的圖形包括暴露光阻材料層的區域。
400‧‧‧電子束行
402‧‧‧電子源
404‧‧‧電子之束
406‧‧‧限制孔徑
408‧‧‧照明光學裝置
410‧‧‧輸出束
412‧‧‧狹縫
414‧‧‧薄透鏡
416‧‧‧成型孔徑
418‧‧‧遮蔽器孔徑陣列(BAA)
420‧‧‧部分
421‧‧‧束部分
422‧‧‧最後孔徑
424‧‧‧階段回饋偏轉器
426‧‧‧所得電子束
428‧‧‧點
430‧‧‧晶圓
432‧‧‧階段掃描
434‧‧‧箭號
Claims (20)
- 一種用於積體電路的金屬化層之佈局,該佈局包括:第一區域,具有複數條第一寬度和第一間距且平行於第一方向的單向線;第二區域,具有複數條第二寬度和第二間距且平行於該第一方向的單向線,該第二寬度和該第二間距分別不同於該第一寬度和該第一間距;以及第三區域,具有複數條第三寬度和第三間距且平行於該第一方向的單向線,該第三寬度和該第三間距不同於該第一寬度和該第二寬度且不同於該第一間距和該第二間距。
- 如申請專利範圍第1項之佈局,其中,在正交於該第一方向的第二方向,該第二區域的該複數條單向線不與該第一區域的該複數條單向線重疊,且該第三區域的該複數條單向線不與該第一區域的該複數條單向線或該第二區域的該複數條單向線重疊。
- 如申請專利範圍第1項之佈局,其中,在正交於該第一方向的第二方向,該第二區域的該複數條單向線的一部分與該第一區域的該複數條單向線重疊。
- 如申請專利範圍第3項之佈局,其中,該第二區域的該等複數條單向線是互相交叉於該第一區域的該等複數條單向線。
- 如申請專利範圍第1項之佈局,其中該第二寬度 是該第一寬度的1.5倍、該第二間距是該第一間距的1.5倍,以及其中該第三寬度是該第一寬度的3倍且該第三間距是該第一間距的3倍。
- 如申請專利範圍第1項之佈局,其中該第一區域是邏輯區域、該第二區域是類比/IO區域,且該第三區域是SRAM區域。
- 如申請專利範圍第1項之佈局,其中在該第一區域、該第二區域或該第三區域的該佈局沒有包括具有轉折的線、正交方向線或鉤。
- 一種積體電路的金屬化層,該金屬化層包括:第一區域,具有複數條第一寬度和第一間距且平行於第一方向的單向佈線;第二區域,具有複數條第二寬度和第二間距且平行於該第一方向的單向佈線,該第二寬度和該第二間距分別不同於該第一寬度和該第一間距;以及第三區域,具有複數條第三寬度和第三間距且平行於該第一方向的單向佈線,該第三寬度和該第三間距不同於該第一寬度和該第二寬度且不同於該第一間距和該第二間距。
- 如申請專利範圍第8項之金屬化層,其中,在正交於該第一方向的第二方向,該第二區域的該複數條單向佈線不與該第一區域的該複數條單向佈線重疊,且該第三區域的該複數條單向佈線不與該第一區域的該複數條單向佈線或該第二區域的該複數條單向佈線重疊。
- 如申請專利範圍第8項之金屬化層,其中,在正交於該第一方向的第二方向,該第二區域的該複數條單向佈線的一部分與該第一區域的該複數條單向佈線重疊。
- 如申請專利範圍第10項之金屬化層,其中,該第二區域的該複數條單向佈線是互相交叉於該第一區域的該複數條單向佈線。
- 如申請專利範圍第8項之金屬化層,其中該第二寬度是該第一寬度的1.5倍、該第二間距是該第一間距的1.5倍,以及其中該第三寬度是該第一寬度的3倍且該第三間距是該第一間距的3倍。
- 如申請專利範圍第8項之金屬化層,其中該第一區域是邏輯區域、該第二區域是類比/IO區域,且該第三區域是SRAM區域。
- 如申請專利範圍第8項之金屬化層,其中在該第一區域、該第二區域或該第三區域的佈局沒有包括具有轉折的佈線、正交方向佈線或鉤。
- 一種用於半導體結構的形成圖形之方法,該方法包括:在基板上形成線的圖形,該等線的圖形包括:第一區域,具有複數條第一寬度和第一間距且平行於第一方向的單向線;第二區域,具有複數條第二寬度和第二間距且平行於該第一方向的單向線,該第二寬度和該第二間距分別不同於該第一寬度和該第一間距;以及 第三區域,具有複數條第三寬度和第三間距且平行於該第一方向的單向線,該第三寬度和該第三間距不同於該第一寬度和該第二寬度且不同於該第一間距和該第二間距;以電子束工具對準該基板,用以提供平行於該電子束工具的掃描方向的該等線的圖形,該掃描方向正交於該第一方向;以及在該等線的圖形中或之上形成切口的圖形,藉由沿著該掃描方向掃描該基板,用以提供用於該等線的圖形的線斷。
- 如申請專利範圍第15項的方法,其中形成該等切口的圖形包括使用三條電子束交錯的遮蔽器孔徑陣列。
- 如申請專利範圍第15項的方法,其中形成該等切口的圖形包括使用通用切割器遮蔽器孔徑陣列。
- 如申請專利範圍第15項的方法,其中形成該等切口的圖形包括使用非通用切割器遮蔽器孔徑陣列。
- 如申請專利範圍第15項的方法,其中形成該等線的圖形包括使用間距平分或間距四分技術。
- 如申請專利範圍第15項的方法,其中形成該等切口的圖形包括暴露光阻材料層的區域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462012220P | 2014-06-13 | 2014-06-13 | |
PCT/US2014/071645 WO2015191102A1 (en) | 2014-06-13 | 2014-12-19 | Unidirectional metal on layer with ebeam |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201606536A TW201606536A (zh) | 2016-02-16 |
TWI567575B true TWI567575B (zh) | 2017-01-21 |
Family
ID=54834045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104114134A TWI567575B (zh) | 2014-06-13 | 2015-05-04 | 使用互補式電子束微影術的單向金屬層佈局 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10014256B2 (zh) |
EP (1) | EP3155648A4 (zh) |
JP (1) | JP6522662B2 (zh) |
KR (1) | KR102395478B1 (zh) |
CN (1) | CN106463352B (zh) |
TW (1) | TWI567575B (zh) |
WO (1) | WO2015191102A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10395883B2 (en) | 2016-03-31 | 2019-08-27 | Intel Corporation | Aperture size modulation to enhance ebeam patterning resolution |
CN109075121B (zh) | 2016-05-27 | 2023-10-13 | 太浩研究有限公司 | 用于半导体结构的后端线金属化层及其制造方法 |
WO2018118092A1 (en) | 2016-12-23 | 2018-06-28 | Intel Corporation | Advanced lithography and self-assembled devices |
US10347579B2 (en) * | 2017-01-19 | 2019-07-09 | Qualcomm Incorporated | Reducing tip-to-tip distance between end portions of metal lines formed in an interconnect layer of an integrated circuit (IC) |
EP3460825B1 (en) * | 2017-09-18 | 2020-02-19 | IMS Nanofabrication GmbH | Method for irradiating a target using restricted placement grids |
US11569064B2 (en) | 2017-09-18 | 2023-01-31 | Ims Nanofabrication Gmbh | Method for irradiating a target using restricted placement grids |
KR102545141B1 (ko) * | 2017-12-01 | 2023-06-20 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
US10916498B2 (en) * | 2018-03-28 | 2021-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for logic circuit |
US20220157708A1 (en) * | 2020-11-17 | 2022-05-19 | Intel Corporation | Vertical metal splitting using helmets and wrap-around dielectric spacers |
EP4095882A1 (en) | 2021-05-25 | 2022-11-30 | IMS Nanofabrication GmbH | Pattern data processing for programmable direct-write apparatus |
US11842961B2 (en) | 2021-08-26 | 2023-12-12 | International Business Machines Corporation | Advanced metal interconnects with a replacement metal |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341049A (en) * | 1991-07-22 | 1994-08-23 | Hitachi, Ltd. | Integrated circuit having alternate rows of logic cells and I/O cells |
US8524427B2 (en) * | 2011-04-14 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electron beam lithography system and method for improving throughput |
TW201342471A (zh) * | 2012-04-06 | 2013-10-16 | Powerchip Technology Corp | 一種半導體線路結構暨其製程 |
TW201346431A (zh) * | 2012-05-11 | 2013-11-16 | United Microelectronics Corp | 光罩及形成圖案的方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5394772A (en) | 1977-01-31 | 1978-08-19 | Cho Lsi Gijutsu Kenkyu Kumiai | System for compressing data in charged beam exposing device |
US5294800A (en) | 1992-07-31 | 1994-03-15 | International Business Machines Corporation | E-beam control data compaction system and method |
JP3869128B2 (ja) | 1998-09-11 | 2007-01-17 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US7335965B2 (en) * | 1999-08-25 | 2008-02-26 | Micron Technology, Inc. | Packaging of electronic chips with air-bridge structures |
JP3964608B2 (ja) * | 2000-08-17 | 2007-08-22 | 株式会社東芝 | 半導体装置 |
JP2002175969A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | パターン検証方法及びデータ処理システム |
GB2413694A (en) * | 2004-04-30 | 2005-11-02 | Ims Nanofabrication Gmbh | Particle-beam exposure apparatus |
KR100640640B1 (ko) * | 2005-04-19 | 2006-10-31 | 삼성전자주식회사 | 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법 |
US7892982B2 (en) | 2006-03-06 | 2011-02-22 | Samsung Electronics Co., Ltd. | Method for forming fine patterns of a semiconductor device using a double patterning process |
US7704653B2 (en) * | 2006-10-25 | 2010-04-27 | Kla-Tencor Corporation | Method of data encoding, compression, and transmission enabling maskless lithography |
JP5193582B2 (ja) * | 2007-12-12 | 2013-05-08 | 株式会社東芝 | 半導体装置の製造方法 |
US20100187611A1 (en) * | 2009-01-27 | 2010-07-29 | Roberto Schiwon | Contacts in Semiconductor Devices |
US8247904B2 (en) * | 2009-08-13 | 2012-08-21 | International Business Machines Corporation | Interconnection between sublithographic-pitched structures and lithographic-pitched structures |
JP2012054418A (ja) * | 2010-09-01 | 2012-03-15 | Toshiba Corp | 光源形状算出方法 |
US20120268978A1 (en) * | 2011-02-04 | 2012-10-25 | Noboru Shibata | Semiconductor memory device in which capacitance between bit lines is reduced, and method of manufacturing the same |
JP5744564B2 (ja) * | 2011-02-25 | 2015-07-08 | キヤノン株式会社 | 描画装置、描画方法、および、物品の製造方法 |
JP5963139B2 (ja) * | 2011-10-03 | 2016-08-03 | 株式会社Param | 電子ビーム描画方法および描画装置 |
US9254998B2 (en) * | 2013-03-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device with a capping substrate |
-
2014
- 2014-12-19 CN CN201480078816.4A patent/CN106463352B/zh active Active
- 2014-12-19 EP EP14894514.0A patent/EP3155648A4/en not_active Withdrawn
- 2014-12-19 US US15/122,396 patent/US10014256B2/en active Active
- 2014-12-19 KR KR1020167031167A patent/KR102395478B1/ko active IP Right Grant
- 2014-12-19 JP JP2016566227A patent/JP6522662B2/ja active Active
- 2014-12-19 WO PCT/US2014/071645 patent/WO2015191102A1/en active Application Filing
-
2015
- 2015-05-04 TW TW104114134A patent/TWI567575B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341049A (en) * | 1991-07-22 | 1994-08-23 | Hitachi, Ltd. | Integrated circuit having alternate rows of logic cells and I/O cells |
US8524427B2 (en) * | 2011-04-14 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electron beam lithography system and method for improving throughput |
TW201342471A (zh) * | 2012-04-06 | 2013-10-16 | Powerchip Technology Corp | 一種半導體線路結構暨其製程 |
TW201346431A (zh) * | 2012-05-11 | 2013-11-16 | United Microelectronics Corp | 光罩及形成圖案的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201606536A (zh) | 2016-02-16 |
KR20170015885A (ko) | 2017-02-10 |
US10014256B2 (en) | 2018-07-03 |
EP3155648A4 (en) | 2018-03-07 |
EP3155648A1 (en) | 2017-04-19 |
JP6522662B2 (ja) | 2019-05-29 |
CN106463352A (zh) | 2017-02-22 |
JP2017519356A (ja) | 2017-07-13 |
KR102395478B1 (ko) | 2022-05-09 |
CN106463352B (zh) | 2020-06-19 |
WO2015191102A1 (en) | 2015-12-17 |
US20170077029A1 (en) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI567575B (zh) | 使用互補式電子束微影術的單向金屬層佈局 | |
TWI597761B (zh) | 用於電子束工具之行和遮蔽器孔徑陣列及形成用於半導體結構的圖形之方法 | |
TWI663631B (zh) | 利用電子束通用切割器的橫切掃描近似校正 | |
TWI598923B (zh) | 用於電子束工具的行和消除器孔徑陣列及形成半導體結構之圖案的方法 | |
TWI575567B (zh) | 電子束非全域截斷器 | |
TWI600044B (zh) | 用於電子束工具的行和消除器孔徑陣列及形成半導體結構之圖案的方法 | |
TWI603375B (zh) | 電子束裝置和使用電子束裝置的即時對準方法 | |
TWI567509B (zh) | 用於電子束通量的資料壓縮 | |
TWI664657B (zh) | 用於電子束(ebeam)直寫系統之圓角校正 |