TWI565273B - 用於產生於調制器內之ｄａｃ的資料相關時脈的系統與方法 - Google Patents

用於產生於調制器內之ｄａｃ的資料相關時脈的系統與方法 Download PDF

Info

Publication number
TWI565273B
TWI565273B TW104114133A TW104114133A TWI565273B TW I565273 B TWI565273 B TW I565273B TW 104114133 A TW104114133 A TW 104114133A TW 104114133 A TW104114133 A TW 104114133A TW I565273 B TWI565273 B TW I565273B
Authority
TW
Taiwan
Prior art keywords
digital
samples
amplitude
data
signal
Prior art date
Application number
TW104114133A
Other languages
English (en)
Other versions
TW201613319A (en
Inventor
安卓斯 曼克歐福
麥可 布魯諾特
馬庫斯 須姆帕爾
Original Assignee
英特爾智財公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾智財公司 filed Critical 英特爾智財公司
Publication of TW201613319A publication Critical patent/TW201613319A/zh
Application granted granted Critical
Publication of TWI565273B publication Critical patent/TWI565273B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/361—Modulation using a single or unspecified number of carriers, e.g. with separate stages of phase and amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplitude Modulation (AREA)

Description

用於產生於調制器內之DAC的資料相關時脈的系統與方法
本發明係有關於用於產生於調制器內之DAC的資料相關時脈的系統與方法。
用於無線收發器的極座標調制器相較於習知I/Q收發器對實作提供一些優點，諸如，由於較低的尖峰對平均振幅比率及半時脈本地振盪器(LO)分佈的較低電流消耗。極座標調制器也不呈現計數器互調制，且因為極座標調制器對重調制較不敏感，較高輸出功率係可能的。另外，使用極座標調制器，對支援數位預失真所需的較寬信號帶寬沒有限制。
極座標調制器概念將調制信號分割為振幅調制(AM)信號及相調制(PM)信號。使用在極座標調制中的符號或點對應於使用在向量調制概念中的笛卡耳座標或自其轉化。極座標調制概念提供功率效率優點等等。
100‧‧‧極座標調制器
102‧‧‧處理器
104‧‧‧已處理I/Q值
105‧‧‧I/Q至極座標轉換器
106、108‧‧‧選擇性處理方塊
110‧‧‧數位振幅樣本
112‧‧‧數位相樣本
114、714‧‧‧計算方塊
150‧‧‧緩慢改變的基帶相信號
152‧‧‧RF載波相信號
154‧‧‧已結合基帶及載波信號
160‧‧‧連續信號結合基帶及載波相信號
162‧‧‧振幅
170、Q[k]‧‧‧相樣本
172‧‧‧邊緣
174‧‧‧固定時脈
180、181、T1、T2、T3、Tn‧‧‧時間實例
182‧‧‧下降邊緣
184‧‧‧上昇邊緣
190‧‧‧已計算差
191‧‧‧實際時間實例
192、792‧‧‧可變延遲方塊
194‧‧‧內插振幅值
196‧‧‧第一處理電路
197a、207‧‧‧環狀緩衝器
197b‧‧‧算術電路
198‧‧‧180°相週期的開始
200‧‧‧該180°的相部分
202、510、R[3a]、R[3b]‧‧‧振幅值
2021-202n‧‧‧振幅
204‧‧‧數位至類比轉換器(DAC)
206‧‧‧第二處理電路
208‧‧‧控制信號
208a‧‧‧分數部分
208b‧‧‧整數部分
209‧‧‧積分器電路
210‧‧‧數位至時間轉換器(DTC)
212‧‧‧時脈信號
214‧‧‧高頻時脈
216‧‧‧振盪器電路
220‧‧‧方形波輸出信號
302‧‧‧頻率計算電路
304‧‧‧頻率控制信號
306‧‧‧DCO
400‧‧‧方法
500、600、700、800‧‧‧調制器
502‧‧‧可變延遲電路
504‧‧‧I/Q資料
506‧‧‧已內插I/Q資料
508‧‧‧轉換器
705‧‧‧CORDIC型轉換器
CLKfixed‧‧‧固定數位時脈
I、Q‧‧‧輸入資料
R‧‧‧振幅部分
R1、R2、Rn‧‧‧內插數位振幅值
R[3]‧‧‧內插振幅
R[k]‧‧‧振幅樣本
△T1、△T2、△Tn‧‧‧時間實例差
φ‧‧‧相部分
圖1係根據本揭示發明的一範例描繪極座標調制器的方塊圖。
圖2A-2C係描繪連續基帶相、連續載波相、及連續組合複合基帶及載波相的圖。
圖3A係根據本發明之範例描繪在其係180°的整數倍之預定相交越的振幅躍變的圖。
圖3B係描繪具有，例如，在180°的整數倍跨分預定相交越之相鄰樣本的組合複合基帶及載波相之數位相樣本的圖。
圖3C係根據本揭示發明的另一範例描繪在與圖3A所示不同之預定相交越的振幅躍變的圖。
圖3D係根據本揭示發明的一範例顯示圖3B之部分的分解圖的圖，以更佳地描繪與預定相交越關聯之時間實例的計算。
圖4A係描繪與固定時脈的邊緣關聯之複數個振幅樣本的圖。
圖4B係描繪圖4A中之圖的部分之分解圖的圖，其中利用與跨分預定時間實例的固定時脈之邊緣關聯的振幅值以內插與該已決定時間實例關聯的數位振幅值。
圖5係根據本揭示發明的一範例描繪第一處理電路的示意圖。
圖6係根據本揭示發明的另一範例描繪第二處理電路的示意圖。
圖7係根據本揭示發明的一範例描繪接收控制信號及高頻時脈並輸出形成資料相關時脈之上昇及下降邊緣的數位至時間轉換器(DTC)的方塊圖。
圖8係根據本揭示發明的一範例描繪具有對應於與預定相交越關聯之已決定時間實例的轉變及與已決定時間實例同步之振幅資料關聯的振幅之方形波輸出波形的圖。
圖9係根據本揭示發明的另一範例描繪極座標調制器的方塊圖。
圖10係根據描繪於圖9中的範例調制器描繪第二處理電路的示意圖。
圖11係根據本揭示發明的一範例描繪使用資料相關時脈產生極座標調制器輸出信號之方法的流程圖。
圖12係根據本揭示發明的另一範例描繪極座標調制器的方塊圖。
圖13係根據本揭示發明的另一範例描繪極座標調制器的方塊圖。
圖14係根據本揭示發明的一範例描繪在I/Q域中識別預定相交越之調制器的方塊圖。
圖15係根據本揭示發明的另一範例描繪在I/Q域中識別預定相交越之調制器的方塊圖。
【發明內容及實施方式】
本揭示發明包括決定與已調制基帶信號之已決定相交越關聯的時間實例，及使用預定時間實例產生資料相關時 脈的系統及方法。然後利用該資料相關時脈時控數位至類比轉換器以產生具有對應於該等預定相交越之時序轉變的極座標調制器輸出。
在極座標調制器中，將已接收的笛卡耳信號(亦即，同相(I)及正交(Q)信號)轉換為代表振幅部分(R)及相部分(φ)的極座標等效信號。然後處理該等極座標信號，其中該振幅信號部分在數位至類比轉換器(DAC)內處理，且該相信號部分藉由某種形式的時間DAC處理，諸如，數位控制振盪器(DCO)或數位至時間轉換器(DTC)。在此種相處理中利用的數位時脈信號，例如，不提供連續相資訊，如同僅有資訊在該數位時脈信號的上昇及下降邊緣中。
在本揭示發明中，利用固定數位時脈信號取樣RF相(其中該RF相包含複合基帶信號之相及RF載波頻率信號之線性相斜坡的和)。然後利用所產生的相樣本決定與，例如，在180°的整數倍之預定相交越關聯的時間實例。例如，當已領先該RF相180°的整數倍時，本揭示發明的極座標調制器因此確定該等時間實例。
能將類比I/Q調制器的輸出寫為y(t)=real{ej2πfcentert x(I(t)+jQ(t))}，其中fcenter係RF頻道頻率，且I(t)及Q(t)係該複合基帶信號的同相及正交成分。該複合基帶信號也能寫為極座標形式，其中I(t)+iQ(t)=A(t)ejφt。
此產生以下的RF信號y(t)=real{ej2πfcentertA(t)ejφt}=real{A(t)ej(2πfcentet+φ(t)}=A(t)cos(2πfcentert+φ(t)。
當2πfcentert+φ(t)=3π/2+2nπ時，該RF信號因此將具有上昇邊緣零轉變，且下降邊緣零轉變將在2πfcentert+φ(t)=π/2+2nπ發生。例如，本揭示發明的極座標調制器可使用上述資訊以計算與在180°之整數倍發生的該相資料關聯的時間實例。或者，如將在下文更完整地理解的，其他預定相交越可結合本揭示發明利用。利用此種時間實例(與預定相交越關聯)產生其最終用於時控產生該極座標調制器輸出信號之數位至類比轉換器的資料相關時脈。另外，在本文提供之範例解決在180°之整數倍的預定相交越的同時，本揭示發明並未受限於此種範例。
現在轉向圖1，根據本揭示發明的一範例提供描繪極座標調制器100的方塊圖。調制器100接收輸入笛卡耳座標的輸入資料I及Q，其在數位域中，例如，使用處理器102受各種種類的選擇性信號處理。例如，使用I/Q至極座標轉換器105，諸如，座標旋轉數位電腦(CORDIC)，將已處理I/Q值104轉換為包含振幅樣本R[k]及相樣本Q[k]的極座標形式。分別在振幅及相路徑中的選擇性處理方塊106及108可提供諸如預失真的處理及並也可提供升取樣，使得所產生的數位振幅樣本110及相樣本112對應於固定數位時脈(CLKfixed)的時間實例。
仍參考圖1，計算方塊114接收數位相樣本112並決定與預定相交越或分界，且在此範例中，相關於其之180° 的整數倍關聯的時間實例。在一特定範例中，時間實例能與該相的零交越關聯。然而，更通常地，計算方塊114能使用任何預定交越或相資料中的交越決定時間實例。
例如，參考圖2A-2C，圖2A描繪緩慢改變的基帶相信號150，同時圖2B描繪RF載波相信號152的線性斜坡斜率，例如，對0至2π然後週期地重複的各週期具有線性改變相的正弦信號。圖2C描繪已結合基帶及載波信號154(例如，2πfcenter+φ(t))，其中針對餘弦函數，該零交越在π/2及π/3的整數倍發生。須注意因為圖2C由於圖2A之基帶相資料的加入而導致圖2B之載波相的變化，零交越的時序實例在時間上不係週期性的，且因此不對應於對應於固定取樣時脈CLKfixed之數位相資料φ[k]的時間實例。
現在結合圖2C參考回圖1，計算方塊114使用與固定資料時脈CLKfixed重合的樣本φ[k]112以對各360°相旋轉計算該已結合基帶及載波相信號154之上昇及下降零交越(π/2及3π/2)的時間實例。
例如，參考圖3A，描繪連續信號結合基帶及載波相信號160的範例，其中振幅162將在係每180°的-π/2及+π/2經歷極座標相躍變(且其係與之前強調的相交越不同的相交越)。在實際實作中，圖3B描繪代表該已結合基帶及載波相信號的數位樣本φ[k]112。在此範例中，提供與180°的整數倍，此種-π/2及+π/2關聯的時間實例(T1,T2,...,Tn)。在圖3D中描繪數位相資料φ[k]之部分的放 大或分解圖，其中各相樣本170對應於固定時脈174的邊緣172。須注意由於在載波相之頂部的基帶相資料，與-π/2交越關聯的時間實例(T3)180不對應於固定時脈174的上昇或下降邊緣的任一者，而替代地落在其之下降邊緣182及上昇邊緣184之間的某處，其中下降邊緣182及上昇邊緣184與已知時間實例關聯。
在一範例中，計算方塊114藉由解答線性方程式計算零交越時間實例(T1,T2,...,Tn)180(例如，tcross)。若與下降邊緣182關聯的時間實例係t0=22.5625nS，且已知相幅度係Arg0=-1.835409(其小於-π/2)，且若與上昇邊緣184關聯的時間實例係t1=22.625nS，且已知相幅度係Arg1=-1.429997(其大於-π/2)，能藉由下列算式計算時間實例180：(-π/2-Arg0)/(Arg1-Arg0)X(t1-t0)+t0=22.6033nS。
使用此等已決定時間實例191，能迅速地計算時間實例差，例如，其中△T2=T2-T1。相似地，相關於π/2的預定相交越(時間實例181)，t0=23.0625nS且Arg0=1.4145112(小於π/2)且t1=23.125nS且Arg1=1.821834(大於π/2)。使用該方程式，得到：(π/2-Arg0)/(Arg1-Arg0)X(t1-t0)+t0=23.0865nS。
例如，此種相交越之180°的其他整數倍可用相似方式藉由計算方塊114計算。因此在一範例中，計算方塊114識別跨分預定相交越或分界的二相實例(以及其之180°的整數倍)。在一範例中，180°的相倍數對應於零交越π/2 及3π/2，然而，如圖3A所描繪的，相交越可對應於-π/2及+π/2。可利用任何其他預定相關係並預期落在本揭示發明的範圍內。例如，如圖3C所描繪的，相交越可分別係π/4及3π/4。任何此種預定相交越及其之180°的整數倍為本揭示發明所預期。再次，在本文範例利用180°的整數倍的同時，本揭示發明並未受如此限制。
因此能在圖1及3B中看出，計算方塊114在時間實例T1、T2、...、Tn輸出已計算差190，其中與已結合基帶及載波相信號112關聯的差△T1=T2-T1、△T2=T3-T2等交越該預定相交越或分界加其之180°的整數倍。或者，計算方塊114可解答正交方程式，諸如：[a-c±[(c-a)2-8b(a-2b+c)]1/2]/4(a-2b+c)，其中「b」係最接近相交越的樣本時間實例、「a」係先前樣本時間實例、且「c」係後續樣本時間實例。其他計算設計可更由計算方塊114利用以計算時間實例，且預期所有此種替代設計落在本揭示發明的範圍內。
參考回圖1，在計算方塊114輸出時間實例190中的已決定差的同時，計算方塊114將實際時間實例191(T1,T2,…,Tn)提供至操作為內插器的可變延遲方塊192。可變延遲方塊192接收數位振幅值R[k]110並使用已決定時間實例191得到與已決定時間實例191同步的內插數位振幅值R1、R2、...、Rn 194。例如，如圖4A中所描繪的，將複數個振幅樣本R[k]110輸入至可變延遲方塊192，其中該等樣本各者與固定時脈(CLKfixed)的邊緣重 合。如圖3B所描繪的，時間實例T3落在固定時脈的邊緣182及184之間，且圖4A描繪在相同邊緣的二振幅值R[3a]及R[3b]。為確定與發生在時脈的邊緣182及184之間的時間實例T3關聯的振幅值，可如圖4B所更詳細地說明地實施內插，例如，線性內插。在此情形中，時間實例191為已知且振幅值為已知，因此因為時間實例T3已計算，內插振幅R[3]能迅速地決定。
然後前傳內插振幅值R1、R2、...、Rn 194至第一處理電路196，然後其利用該等內插值產生用於各180相週期的單一振幅值。須注意在圖3A中，例如，用於各180相週期的振幅係單一值，然而內插值194代表在多個時間實例191之該相的值，其中第一時間實例與180°相週期的開始關聯(參見圖3A中的參考數字198)，同時次一內插值194代表在與該180°的相部分之結束關聯的次一時間實例之該相的值(參見圖3A中的參考數字200)。因為在該180°相持續期間的該振幅待成為單一值，第一處理電路196使用二內插值(例如，R1及R2、或R2及R3等)計算單一振幅值。在描繪於圖5的一範例中，第一處理電路196包括環狀緩衝器197a，其中該等內插振幅值根據第一域(例如，根據固定時脈)輸入，且該等值根據第二時脈域(例如，資料相關時脈域)自其取得。振幅值脫離環狀緩衝器197a並進入算術電路197b，其中將二連續振幅值相加，然後移位1，其對應於除以二操作。因此來自第一處理電路196的輸出值等效於：(R1+R2)/2、(R2+R3 )/2、....因此第一處理電路196使用內插或其他種類的處理針對該指定之180°相持續時間產生單一振幅值。第一處理電路196對各內插振幅值對重複此操作以產生形成至圖1之數位至類比轉換器(DAC)204之數位輸入資料的一系列振幅值202。
返回至圖1，將從計算方塊114輸出之已計算時間實例差190(例如，△T2=T2-T1)輸入至第二處理電路206，其取得該等時間實例差並產生，在一範例中，具有整數部分208a及分數部分208b的控制信號208。然後將控制信號208提供至產生時脈信號212的數位至時間轉換器(DTC)210，因為時脈212具有對應於從計算方塊114輸出之已決定時間實例差190的邊緣轉移，其係資料相關時脈信號。
參考圖6，在一範例中，第二處理電路206包括環狀緩衝器207，其後為積分器電路209。將已決定時間實例差根據第一時脈域輸入至環狀緩衝器207並根據第二時脈域脫離，且積分器209反饋最低有效位元(LSB)，使得分數樣本累積有LSB溢位。因此在一範例中，DTC可選擇5個整數樣本及1/3個分數樣本，然後選擇5個整數樣本及2/3個分數樣本，其後係6個整數樣本而沒有分數樣本。此係沒有任何複合相資料之已產生時脈的範例。該複合相資料將導致整數樣本數、分數樣本數、或二者改變。
在一範例中，圖7的DTC 210從振盪器電路216，例如，數位控制振盪器(DCO)，接收高頻時脈214。在一 範例中，高頻時脈係足夠高的頻率，使得其之已選擇邊緣可由DTC 210選擇，並針對DAC 204的後續使用作為已構成資料相關時脈212傳送。例如，若頻道頻率係1GHz，固定時脈的週期會係1nS。例如，若第一已決定時間實例T1在1.1nS下降，由於複合基帶相資訊，控制信號208的整數部分208a可通知DTC 210每10個DCO時脈214的週期取得一個(若DCO時脈係10X的頻道頻率)，同時控制信號208的分數部分208b會通知DTC在之後移動DCO時脈214的另1個時脈週期(0.1nS)並將用於傳送的該邊緣選擇為資料相關時脈212的邊緣。相似地，若次一時序實例T2在0.9nS之後下降，例如，由於複合基帶相資訊，控制信號的整數部分208a可保持相同，且分數部分208b可指示負的0.1nS。有簡單範例以協助理解利用計算方塊114的時間實例差190以產生由DTC 210使用的控制信號208，以選擇高頻DCO時脈214的特定邊緣以構成係資料相關且不係固定時脈的時脈213。亦即，資料相關時脈212具有在時間上對應於從計算方塊114輸出之對應於180°相週期的時間實例的邊緣。也可利用任何其他控制及資料相關時脈電路且預期落在本揭示發明的範圍內。
然後利用資料相關時脈212以時控數位至類比轉換器(DAC)204。然後DAC 204輸出具有與已產生資料相關時脈212關聯之轉變時間且具有對應於輸入至DAC 204之經由在可變延遲電路192及第一處理電路196中的處理 而與轉變時間同步之已處理振幅資料202的振幅的方形波輸出信號220。輸出信號220的範例描繪於圖8中，其中方形波之轉變的時序對應於已決定時間實例T1、T2、...、Tn，且振幅2021-202n對應於相關於時間實例同步的已處理振幅資料。
圖9係根據本揭示發明的另一範例描繪極座標調制器300的方塊圖。圖9之極座標調制器300在某種程度上具有與圖1之極座標調制器100的組件相似的組件及功能，為了簡潔利用相似的參考數字並省略此種組件的討論。在圖9的極座標調制器300中，將由計算方塊114決定的時間實例差△T1、△T2、...、△Tn 190差前傳至確定對應於各特定時間實例差(或連續時間實例之間的時間)之週期的頻率計算電路302、計算與其關聯的頻率、並輸出基於其的頻率控制信號304。頻率控制信號304使用為至DCO 306的控制輸入，然後其改變其輸出信號的頻率使得輸出信號212的邊緣對應於已決定時間實例差190。因此DCO 306以與上文討論相似的方式輸出用於時控DAC 204的資料相關時脈信號212。
圖10係根據一範例描繪圖9之第二處理電路302的示意圖。第二處理電路302包含根據第一時脈域接收已決定實例差190及根據第二時脈域輸出時間實例差190的環狀緩衝器303。將輸出時間實例差190遞送至以時間瞬間除正規化常數以計算與其關聯之前傳至DCO 306的頻率的處理方塊305。
本揭示發明也相關於如圖11所描繪的方法400。在一範例中，方法400包含在402接收複數個數位樣本，其中該等數位樣本包含複數個數位振幅樣本及複數個數位相樣本，其中該複數個數位相樣本包含已結合基頻及載波相的數位樣本。方法400更包含在404決定與已調制基帶信號之預定相交越(例如，在180°的整數倍，但未受限於其)關聯的時間實例。在一範例中，此種時間實例對應於藉由圖1之計算方塊114決定的實例190，然而，方法400並未受限於此種範例。
仍參考圖11，方法400藉由產生具有與已決定時間實例關聯之上昇及下降邊緣的資料相關時脈而在406繼續。此種行動的非限制性範例可發現有圖1的轉換器電路206、210、216，及圖9的轉換器電路302及306。另外，方法400包含在408使用已產生資料相關時脈信號時控數位至類比轉換器(DAC)。DAC的輸出包含具有與已產生資料相關時脈關聯之轉變時間的方形波輸出信號。
在一範例中，方法400可更包含提供振幅樣本至DAC，然後在412使用振幅樣本調制方形波輸出信號。
現在轉向圖12，描繪另一調制器500，其中數位相樣本112仍由計算方塊114處理以產生已計算時間實例差190及時間實例191。然而，取代使用時間實例191內插振幅樣本以產生相關於時間實例同步的振幅樣本，可變延遲電路502接收同相(I)及正交(Q)數位樣本504並使用時間實例191內插I/Q資料504以產生已內插I/Q資料 506。然後將已內插I/Q資料506前傳至轉換器508，諸如，CORDIC，以產生內插並同步於個別時間實例191的振幅值510。在一範例中，其他調制器組件以相關於圖1於先前描述的相同方式運作，以產生具有與資料相關時脈212關聯之轉變的方形波輸出信號220。
圖13根據另一範例描繪調制器600。在此範例中，以與相關於圖12於上文描述的相同方式使用時間實例191內插I/Q樣本。如結合圖9於先前所討論的，不同處在於轉換電路302及306使用時間實例差190計算頻率及頻率控制信號304以產生資料相關時脈212。
圖14係描繪另一調制器700的方塊圖，其中時間實例及與預定相交越關聯之時間實例差的計算係使用I/Q資料樣本而非如結合圖1於先前討論地使用相樣本計算。在I/Q域中，例如，能以各式各樣方式建立預定相交越及其之180°的整數倍，且所有此種替代方式均為本揭示發明所預期。例如，能針對每一次同相(I)資料為對應於Q軸之交越的零(0)建立預定相交越，其分別對應於90°及270°的相。或者，能針對每一次正交(Q)資料為對應於I軸之交越或0°及180°之相的零(0)選擇相交越。另外，能針對每一次I及Q資料相等(以絕對值形式)選擇相交越，其分別對應於45°及225°或135°及315°的相。使用此等關係，例如，當此等預定相交越經由I/Q資料樣本識別時，能識別跨分此種交越的資料I/Q樣本並用於計算與其關聯的時間實例差190。
例如，以與圖3B及3D之討論類比的方式，針對相同的預定相交越(-π/2及+π/2)，計算方塊714能在I/Q域中將時間實例計算如下：在t0=22.5625nS，計算Re0=-0.326506及Im0=-1.20497，且在t1=22.625nS，計算Re1=0.173612及Im1=-1.22488。從此等值將時間實例計算如下：Re0/(Re0-Re1)X(t1-t0)+t0=22.6033nS。
在次一預定相交越，具有下列時間實例：在t0=23.0625nS，計算Re0=0.181111及Im0=1.1494，且在t1=23.125nS，計算Re1=-0.28665且Im1=1.11776。從此資料將時間實例計算如下：Re0/(Re0-Re1)X(t1-t0)+t0=23.0867nS。
使用此等時間實例191，能計算時間實例差190。
仍參考圖14，計算方塊714傳送已計算時間實例191至如同內插器般地操作的可變延遲方塊792以將輸入I/Q資料與已計算時間實例同步。然後藉由CORDIC型轉換器705將已內插、或已同步I/Q複數轉換為振幅資料。調制器700的其餘部分以與描繪於圖1及其他對應圖式中之調制器100相似的方式操作。
圖15描繪如參考圖14於上文描述之般地利用計算方塊714的調制器800的另一範例，以計算I/Q域中的時間實例191及時間實例差190，然後經由可變延遲方塊792將該I/Q資料樣本與時間實例同步。然後CORDIC型轉換器705將已同步I/Q資料轉換為已同步振幅樣本，且調制 器800的其餘部分以與圖9中的上述方式相似地操作。
在本揭示發明的一範例中，一種方法包含接收已調制基帶信號的複數個數位樣本，及決定與該已調制基帶信號之預定相交越關聯的時間實例。該方法更包含產生具有與該等已決定時間實例關聯之上昇及下降邊緣的資料相關時脈信號及使用該已產生的資料相關時脈信號時控數位至類比轉換器，其中來自該數位至類比轉換器的方形波輸出信號包含與該已產生之資料相關時脈信號關聯的轉變時間。
在該方法的一範例中，該已調制基帶信號包含複數個同相(I)數位樣本及複數個正交(Q)數位樣本。在該方法的另一範例中，該已調制基帶信號包含複數個數位振幅樣本及複數個數位相樣本，其中該複數個數位相樣本包含已結合之基帶及載波相的數位樣本。
在本揭示發明的一範例中，一種方法包含接收複數個數位振幅樣本及複數個數位相樣本，其中該複數個數位相樣本包含已結合之基帶及載波相的數位樣本，及決定與該已結合之基帶及載波相的預定相交越關聯的時間實例。該方法更包含產生具有與該等已決定時間實例關聯之上昇及下降邊緣的資料相關時脈信號及使用該已產生的資料相關時脈信號時控數位至類比轉換器，其中來自該數位至類比轉換器的方形波輸出信號包含與該已產生之資料相關時脈信號關聯的轉變時間。
在另一範例中，該方法更包含提供該複數個數位振幅值至該數位至類比轉換器，及基於該複數個數位振幅值調 制該方形波輸出信號的幅度。
在本揭示發明的另一範例中，該方法更包含基於該等已決定時間實例內插該複數個數位振幅樣本以產生複數個內插數位振幅樣本，該等內插數位振幅樣本代表對應於該已結合的基帶及載波相之該等預定相交越的振幅值、提供該複數個內插數位振幅樣本至該數位至類比轉換器、及基於該複數個內插數位振幅樣本調制該方形波的幅度。
在該方法的另一範例中，決定與該等預定相交越關聯的該等時間實例包含識別該已結合的基帶及載波相之跨分預定相交越的相鄰數位樣本、確定與該等已識別相鄰樣本關聯之固定數位時脈信號的時間實例、及使用該數位時脈的該等已確定時間實例以決定與該等預定相交越關聯的該等時間實例。
在該方法的另一範例中，使用該固定數位時脈信號的該等已確定時間實例包含基於該等已確定時間實例解線性方程式。
在該方法的另一範例中，產生該資料相關時脈信號包含計算與該等預定相交越關聯之該等已決定時間實例的時間實例差，及基於與該等預定相交越關聯的該等已接收之已決定時間實例差產生控制信號。
在該方法的另一範例中，產生該資料相關時脈信號更包含接收具有比該資料相關時脈信號的頻率實質更大之頻率的數位信號，及基於該控制信號選擇性地選擇該數位信號的上昇及下降邊緣，其中該等經選擇上昇及下降邊緣形 成該資料相關時脈或用於構成該資料相關時脈。
在該方法的另一範例中，該控制信號包含整數部分及分數部分。
在一範例中，揭示一種調制器，且其包含計算區塊，該計算區塊組態成接收已調制基帶信號的複數個數位樣本，並決定與該已調制基帶信號的預定相交越關聯的時間實例。該調制器更包含轉換器電路，該轉換器電路組態成產生具有與該等已決定時間實例關聯之上昇及下降邊緣的資料相關時脈信號，及數位至類比轉換器，該數位至類比轉換器組態成接收該資料相關時脈信號並產生具有與該已產生資料相關時脈信號關聯之轉變時間的方形波輸出信號。
在該調制器的一範例中，該已調制基帶信號的該等本樣包含複數個同相(I)數位樣本及複數個正交(Q)數位樣本。在該調制器的另一範例中，該已調制基帶信號的該等樣本包含複數個數位振幅樣本及複數個數位相樣本，其中該複數個數位相樣本包含已結合之基帶及載波相的數位樣本。
在另一範例中，揭示一種極座標調制器，且其包含計算區塊，組態成接收複數個數位相樣本，其中該複數個數位相樣本包含已結合之基帶及載波相的數位樣本，及決定與該已結合之基帶及載波相的預定相交越關聯的時間實例。該調制器更包含轉換器電路，該轉換器電路組態成產生具有與該等已決定時間實例關聯之上昇及下降邊緣的資 料相關時脈信號，及數位至類比轉換器，該數位至類比轉換器組態成接收該資料相關時脈信號並產生具有與該已產生資料相關時脈信號關聯之轉變時間的方形波輸出信號。
在該極座標調制器的另一範例中，該數位至類比轉換器更組態成接收複數個數位振幅值及基於該複數個數位振幅值調制該方形波輸出信號的幅度。
在該極座標調制器的一範例中，該極座標調制器更包含內插器電路，其組態成從該計算區塊接收複數個數位振幅值及該等已決定時間實例，及基於該複數個數位振幅值及該等已決定時間實例產生複數個內插數位振幅值。
在該極座標調制器的一範例中，該數位至類比轉換器更組態成接收該複數個內插數位振幅值及基於該複數個內插數位振幅值調制該方形波輸出信號的幅度。
在該極座標調制器的一範例中，該計算區塊更組態成識別跨分預定相交越的相鄰數位相樣本，及基於該等已識別的相鄰數位相樣本決定與該等預定相交越關聯的該等時間實例。
在該極座標調制器的一範例中，該計算區塊組態成藉由確定與該等已識別的相鄰數位相樣本關聯之固定數位時脈信號的時間實例而決定與該等預定相交越關聯的該等時間實例，及使用該固定數位時脈信號的該等已確定時間實例以決定與該等預定相交越關聯的該等時間實例。
在一範例中，該極座標調制器更包含相處理電路，其組態成接收與該等預定相交越關聯的該等時間實例、基於 該等時間實例計算時間實例差、及基於該等已計算時間實例差產生控制信號。
在該極座標調制器的一範例中，該轉換器電路組態成接收具有比該資料相關時脈信號的頻率實質更大之頻率的數位信號及該控制信號，及基於該控制信號選擇性地選擇該數位信號的上昇及下降邊緣，其中該等經選擇上昇及下降邊緣形成該資料相關時脈或用於構成該資料相關時脈。
在該極座標調制器的一範例中，該控制信號包含整數部分及分數部分。
在該極座標調制器的一範例中，該轉換器更包含處理電路，組態成接收該等已決定時間實例、基於該等已決定時間實例計算時間實例差、計算與該等已計算時間實例差關聯的頻率、及基於該等已計算頻率產生控制信號。該轉換器也包含數位控制振盪器，組態成接收該控制信號及基於其產生該資料相關時脈信號。
在一範例中，該極座標調制器更包含處理電路，組態成接收該等內插數位振幅值及處理其相鄰值，以對單一180°相持續時間的二個已決定相鄰時間實例形成單一經處理內插數位振幅值。
在一範例中，揭示一種調制器，且其包含計算區塊，組態成接收複數個數位相樣本，其中該複數個數位相樣本包含已結合之基帶及載波相的數位樣本，及決定與該已結合之基帶及載波相的預定相交越關聯的時間實例。該調制器更包含內插器電路，其組態成接收複數個數位振幅值及 該等已決定時間實例，及基於該等已決定時間實例的該複數個數位振幅值產生複數個內插數位振幅值，其中該等內插數位振幅值相關於該等已決定時間實例同步。該調制器更加包含組態成產生具有與該等已決定時間實例關聯之上昇及下降邊緣的資料相關時脈信號的轉換器電路，及組態成接收該資料相關時脈信號及該內插數位振幅值或與其關聯的值，及產生具有與該已產生資料相關時脈信號關聯的轉換時間並具有係該內插數位振幅值或與其關聯之值的函數之振幅的方形波輸出信號的數位至類比轉換器。
在該調制器的一範例中，該轉換器更包含組態成接收該等已決定時間實例、基於該等已決定時間實例計算時間實例差、及基於該等已計算時間實例差產生控制信號的處理電路，及組態成接收該控制信號及高頻時脈信號，及基於該控制信號選擇該高頻時脈信號的特定上昇及下降邊緣以產生該資料相關時脈信號的數位至時間轉換器。
在該調制器的一範例中，該轉換器更包含組態成接收該等已決定時間實例、基於該等已決定時間實例計算時間實例差、計算與該等已計算時間實例差關聯的頻率、及基於該等已計算頻率產生控制信號的處理電路，及組態成接收該控制信號及基於其產生該資料相關時脈信號的數位控制振盪器。
在一範例中，該調制器更包含處理電路，其組態成接收該等內插數位振幅值及處理其相鄰值，以對二個已決定相鄰時間實例形成單一經處理內插數位振幅值。
在一範例中，該調制器更包含該計算方塊的處理電路上游，且其組態成接收該複數個數位相樣本、預失真該複數個複數位相樣本、昇取樣該複數個數位相樣本，或二者。
在一範例中，該調制器更包含該內插電路的處理電路上游，且其組態成接收該複數個數位振幅樣本、預失真該複數個複數位振幅樣本、昇取樣該複數個數位振幅樣本，或二者。
特別關於藉由上述組件或結構(配件、裝置、電路、系統等)實施的各種功能，即使未在結構上等效於在本文說明的本發明之範例實作中實施該功能的所揭示結構，除非另外指示，用於描述此種組件的該等術語(包括對「機構」的參考)企圖對應於實施所述組件之特定功能的任何組件或結構(亦即，功能上等效)。此外，在本發明的特定特性已僅關於數個實作之一者描述的同時，此種特性可針對任何給定或特定應用期望地及有利地與其他實作的一或多個其他特性結合。另外，就某方面而言，術語「包括(including)」、「包括(includes)」、「具有(having)」、「具有(has)」、「具有(with)」或彼等的變化使用在實施方法及申請專利範圍中，企圖以與術語「包含」相似的方式包括此種術語。
160‧‧‧連續信號結合基帶及載波相信號
162‧‧‧振幅
198‧‧‧180°相週期的開始
200‧‧‧該180°的相部分

Claims (21)

  1. 一種用於產生於調制器內之DAC的資料相關時脈的方法，包含：接收已調制基帶信號的複數個數位樣本，其中該已調制基帶信號包含複數個數位振幅樣本及複數個數位相樣本，其中該複數個數位相樣本包含已結合之基帶及載波相的數位樣本；基於該複數個數位相樣本，決定與該已調制基帶信號之預定相交越關聯的時間實例；產生具有與該等已決定時間實例關聯之上昇及下降邊緣的資料相關時脈信號；基於該等已決定時間實例內插該複數個數位振幅樣本以產生複數個內插數位振幅樣本，該等內插數位振幅樣本代表對應於該已結合的基帶及載波相之該等預定相交越的振幅值；提供該複數個內插數位振幅樣本至該數位至類比轉換器；使用該已產生的資料相關時脈信號時控數位至類比轉換器，其中來自該數位至類比轉換器的方形波輸出信號包含與該已產生之資料相關時脈信號關聯的轉變時間；且基於該複數個內插數位振幅樣本調制該方形波的幅度。
  2. 如申請專利範圍第1項的方法，其中該已調制基帶信號包含複數個同相(I)數位樣本及複數個正交(Q) 數位樣本。
  3. 如申請專利範圍第1項之方法，更包含：提供複數個數位振幅值至該數位至類比轉換器；且基於該複數個數位振幅樣本調制該方形波輸出信號的幅度。
  4. 如申請專利範圍第1項的方法，其中決定與該等預定相交越關聯的該等時間實例包含：識別該已結合的基帶及載波相之跨分預定相交越的相鄰數位樣本；確定與該等已識別相鄰樣本關聯之固定數位時脈信號的時間實例；及使用該數位時脈的該等已確定時間實例以決定與該等預定相交越關聯的該等時間實例。
  5. 如申請專利範圍第4項的方法，其中使用該固定數位時脈信號的該等已確定時間實例包含基於該等已確定時間實例解線性方程式。
  6. 如申請專利範圍第1項的方法，其中產生該資料相關時脈信號包含：計算與該等預定相交越關聯之該等已決定時間實例的時間實例差；及基於與該等預定相交越關聯的該等已接收之已決定時間實例差產生控制信號。
  7. 如申請專利範圍第1項的方法，其中產生該資料相關時脈信號更包含： 接收具有比該資料相關時脈信號的頻率實質更大之頻率的數位信號；及基於該控制信號選擇性地選擇該數位信號的上昇及下降邊緣，其中該等經選擇上昇及下降邊緣形成該資料相關時脈或用於構成該資料相關時脈。
  8. 一種調制器，包含：計算區塊，組態成接收已調制基帶信號的複數個數位樣本，其中該已調制基帶信號的該等樣本包含複數個數位振幅樣本及複數個數位相樣本，其中該複數個數位相樣本包含已結合之基帶及載波相的數位樣本，並使用該複數個數位相樣本決定與該已調制基帶信號的預定相交越關聯的時間實例；內插器電路，組態成從該計算區塊接收複數個數位振幅值及該等已決定時間實例，及基於該複數個數位振幅值及該等已決定時間實例產生複數個內插數位振幅值；轉換器電路，組態成產生具有與該等已決定時間實例關聯之上昇及下降邊緣的資料相關時脈信號；及數位至類比轉換器，組態成接收該資料相關時脈信號並產生具有與該已產生資料相關時脈信號關聯之轉變時間的方形波輸出信號。
  9. 如申請專利範圍第8項的調制器，其中該已調制基帶信號的該等樣本包含複數個同相(I)數位樣本及複數個正交(Q)數位樣本。
  10. 如申請專利範圍第8項的調制器，其中該數位至 類比轉換器更組態成接收該複數個數位振幅樣本及基於該複數個數位振幅樣本的值調制該方形波輸出信號的幅度。
  11. 如申請專利範圍第8項的調制器，其中該數位至類比轉換器更組態成接收該複數個內插數位振幅值及基於該複數個內插數位振幅值調制該方形波輸出信號的幅度。
  12. 如申請專利範圍第8項的調制器，其中該計算區塊更組態成識別跨分預定相交越的相鄰數位相樣本，及基於該等已識別的相鄰數位相樣本決定與該等預定相交越關聯的該等時間實例。
  13. 如申請專利範圍第12項的調制器，其中該計算區塊組態成藉由確定與該等已識別的相鄰數位相樣本關聯之固定數位時脈信號的時間實例而決定與該等預定相交越關聯的該等時間實例，及使用該固定數位時脈信號的該等已確定時間實例以決定與該等預定相交越關聯的該等時間實例。
  14. 如申請專利範圍第8項的調制器，更包含相處理電路，組態成接收與該等預定相交越關聯的該等時間實例、基於該等時間實例計算時間實例差、及基於該等已計算時間實例差產生控制信號。
  15. 如申請專利範圍第14項的調制器，其中該轉換器電路組態成接收具有比該資料相關時脈信號的頻率實質更大之頻率的數位信號及該控制信號，及基於該控制信號選擇性地選擇該數位信號的上昇及下降邊緣，其中該等經選擇上昇及下降邊緣形成該資料相關時脈或用於構成該資 料相關時脈。
  16. 如申請專利範圍第8項的調制器，其中該轉換器更包含：處理電路，組態成接收該等已決定時間實例、基於該等已決定時間實例計算時間實例差、計算與該等已計算時間實例差關聯的頻率、及基於該等已計算頻率產生控制信號；及數位控制振盪器，組態成接收該控制信號及基於其產生該資料相關時脈信號。
  17. 如申請專利範圍第8項的調制器，更包含：處理電路，組態成接收該等內插數位振幅值及處理其相鄰值，以對單一180°相持續時間的二個已決定相鄰時間實例形成單一經處理內插數位振幅值。
  18. 一種調制器，包含：計算區塊，組態成接收複數個數位相樣本，其中該複數個數位相樣本包含已結合之基帶及載波相的數位樣本，及決定與該已結合之基帶及載波相的預定相交越關聯的時間實例；內插器電路，組態成接收複數個數位振幅值及該等已決定時間實例，及基於該等已決定時間實例的該複數個數位振幅值產生複數個內插數位振幅值，其中該等內插數位振幅值相關於該等已決定時間實例同步；轉換器電路，組態成產生具有與該等已決定時間實例關聯之上昇及下降邊緣的資料相關時脈信號；及 數位至類比轉換器，組態成接收該資料相關時脈信號及該內插數位振幅值或與其關聯的值，及產生具有與該已產生資料相關時脈信號關聯的轉換時間並具有係該內插數位振幅值或與其關聯之值的函數之振幅的方形波輸出信號。
  19. 如申請專利範圍第18項的調制器，其中該轉換器更包含：處理電路，組態成接收該等已決定時間實例、基於該等已決定時間實例計算時間實例差、及基於該等已計算時間實例差產生控制信號；及數位至時間轉換器，組態成接收該控制信號及高頻時脈信號，及基於該控制信號選擇該高頻時脈信號的特定上昇及下降邊緣以產生該資料相關時脈信號。
  20. 如申請專利範圍第18項的調制器，其中該轉換器更包含：處理電路，組態成接收該等已決定時間實例、基於該等已決定時間實例計算時間實例差、計算與該等已計算時間實例差關聯的頻率、及基於該等已計算頻率產生控制信號；及數位控制振盪器，組態成接收該控制信號及基於其產生該資料相關時脈信號。
  21. 如申請專利範圍第18項的調制器，更包含：處理電路，組態成接收該等內插數位振幅值及處理其相鄰值，以對二個已決定相鄰時間實例形成單一經處理內插數位振幅值。
TW104114133A 2014-06-13 2015-05-04 用於產生於調制器內之ｄａｃ的資料相關時脈的系統與方法 TWI565273B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/303,945 US9197258B1 (en) 2014-06-13 2014-06-13 System and method for generating a data dependent clock for a DAC in a modulator

Publications (2)

Publication Number Publication Date
TW201613319A TW201613319A (en) 2016-04-01
TWI565273B true TWI565273B (zh) 2017-01-01

Family

ID=54542982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114133A TWI565273B (zh) 2014-06-13 2015-05-04 用於產生於調制器內之ｄａｃ的資料相關時脈的系統與方法

Country Status (4)

Country Link
US (1) US9197258B1 (zh)
CN (1) CN105305967B (zh)
DE (1) DE102015107198A1 (zh)
TW (1) TWI565273B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9800440B1 (en) * 2016-06-28 2017-10-24 Intel IP Corporation Transmitter (TX) dead-time modulation
US9912357B1 (en) * 2016-12-19 2018-03-06 Intel IP Corporation Digital polar transmitter having a digital front end
US10454747B1 (en) 2018-09-07 2019-10-22 Innophase, Inc. Systems and methods for up-sampling a polar amplitude sample stream in a polar modulator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090258612A1 (en) * 2008-04-09 2009-10-15 Texas Instruments Incorporated Bandwidth reduction mechanism for polar modulation
US20090311972A1 (en) * 2008-06-12 2009-12-17 Atheros Communications, Inc. Synthesizer and modulator for a wireless transceiver
US20100111222A1 (en) * 2008-10-31 2010-05-06 Infineon Technologies Ag Digital Modulation Jitter Compensation for Polar Transmitter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7991071B2 (en) * 2002-05-16 2011-08-02 Rf Micro Devices, Inc. AM to PM correction system for polar modulator
US8059748B2 (en) * 2007-09-19 2011-11-15 Qualcomm, Incorporated Multi-mode and multi-band transmitters for wireless communication
US8076977B2 (en) 2008-08-29 2011-12-13 Infineon Technologies Ag Device having digitally controlled oscillator
US9048846B2 (en) 2008-08-29 2015-06-02 Intel Mobile Communications, Gmbh Device having digitally controlled oscillator
US8755447B2 (en) * 2010-12-22 2014-06-17 Shure Acquisition Holdings, Inc. Wireless audio equipment using a quadrature modulation system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090258612A1 (en) * 2008-04-09 2009-10-15 Texas Instruments Incorporated Bandwidth reduction mechanism for polar modulation
US20090311972A1 (en) * 2008-06-12 2009-12-17 Atheros Communications, Inc. Synthesizer and modulator for a wireless transceiver
US20100111222A1 (en) * 2008-10-31 2010-05-06 Infineon Technologies Ag Digital Modulation Jitter Compensation for Polar Transmitter

Also Published As

Publication number Publication date
TW201613319A (en) 2016-04-01
US20150365113A1 (en) 2015-12-17
CN105305967A (zh) 2016-02-03
US9197258B1 (en) 2015-11-24
DE102015107198A1 (de) 2015-12-17
CN105305967B (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
JP5604702B2 (ja) バンドパスデジタル／アナログ変換器のための方法および装置
TWI565273B (zh) 用於產生於調制器內之ｄａｃ的資料相關時脈的系統與方法
TWI513250B (zh) 數位傳送器及其信號前置補償方法
US20020075092A1 (en) Method and apparatus for generating digitally modulated signals
JPH08509333A (ja) 平衡型変調器−送信装置
US20100040175A1 (en) Signal processing method, signal processing device, wireless reception device, and communication reception device
CN111095791B (zh) 用于高效和宽带无线电传输器的三相调制
CN102638438A (zh) Am-pm同步单元
US8477054B2 (en) Method and device for phase and/or pulse-width modulation
JP3838654B1 (ja) タイムインターバル測定装置およびジッタ測定装置
US10819554B2 (en) Polar transmitter with zero crossing avoidance
US7019599B2 (en) Apparatus for continuous phase quadrature amplitude modulation and demodulation
JPH07264063A (ja) 周波数シンセサイザ
JP2000036846A (ja) ディジタル変調装置
JP2011045127A (ja) 変調回路および復調回路
JP6902259B2 (ja) 測定装置及び測定方法
CN108604906B (zh) 用于产生高频模拟发射信号的电路装置和方法
Bhavikatti et al. FPGA Implementation of π/4-QPSK Modulator and Demodulator
JP2006292741A (ja) 直交位相シフト時間基準システム
Mankovskyy et al. Digital Method of SSB Modulation
JP2005051582A (ja) 直交変調用変調信号発生装置
Han et al. An all-digital synthesizable baseband for a delay-based LINC transmitter with reconfigurable resolution
JP4594713B2 (ja) シンボルタイミング発生回路
Best et al. Modified Costas Loop for BPSK
JPH0423542A (ja) 直交形ｇｍｓｋ変調装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees